JPS6057989A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6057989A JPS6057989A JP16593483A JP16593483A JPS6057989A JP S6057989 A JPS6057989 A JP S6057989A JP 16593483 A JP16593483 A JP 16593483A JP 16593483 A JP16593483 A JP 16593483A JP S6057989 A JPS6057989 A JP S6057989A
- Authority
- JP
- Japan
- Prior art keywords
- axis
- layer
- current blocking
- groove
- blocking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
- H01S5/2234—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、低閾電流にして、かつ生産性の高い屈折率導
波型レーザーダイオードの製造方法に関するものである
。
波型レーザーダイオードの製造方法に関するものである
。
ストライプ状の溝をエッチングした基板にエビタキシャ
ル成長を行い、この成長層の溝の内外に於る等価屈折率
の差あるいは、光に対する吸収損失の差を利用して活性
層に対して並行方向に於る光の伝搬モードを制御する半
導体レーザに於て、溝に対して電流狭窄を行なう方法と
しては、（イ）溝の位置に合せて基板と反対導電型の不
純物を拡散する。
ル成長を行い、この成長層の溝の内外に於る等価屈折率
の差あるいは、光に対する吸収損失の差を利用して活性
層に対して並行方向に於る光の伝搬モードを制御する半
導体レーザに於て、溝に対して電流狭窄を行なう方法と
しては、（イ）溝の位置に合せて基板と反対導電型の不
純物を拡散する。
（ロ）基板上に基板と反対導電型（又は、高比抵抗）の
電流ブロック層を成長し、しかる後にこのブロック層を
つき抜けて溝をエッチングする。
電流ブロック層を成長し、しかる後にこのブロック層を
つき抜けて溝をエッチングする。
等の方法がある。ここで（イ）の方法では溝の位置に合
せて拡散窓を形成する工程と、活性層の近くまで不純物
を拡散する工程とが必要である。これに対しく口）の方
法ではブロック成長層をつき抜ける溝が電流狭窄部とな
るため光の伝搬モードに対してセルファラインとなシ、
（イ）の方法の様に微好なコントロールを必要とする位
置合せの工程及び拡散工程が不要と々る。従って（イ）
の方法で起こりつる溝と拡散部分の位置ずれによる無頭
電流あるいは電流広がシの増大（第１図参照）を防止し
、低閾電流のレーザーダイオードを歩留良く提供する事
が可能である（第２図参照）。
せて拡散窓を形成する工程と、活性層の近くまで不純物
を拡散する工程とが必要である。これに対しく口）の方
法ではブロック成長層をつき抜ける溝が電流狭窄部とな
るため光の伝搬モードに対してセルファラインとなシ、
（イ）の方法の様に微好なコントロールを必要とする位
置合せの工程及び拡散工程が不要と々る。従って（イ）
の方法で起こりつる溝と拡散部分の位置ずれによる無頭
電流あるいは電流広がシの増大（第１図参照）を防止し
、低閾電流のレーザーダイオードを歩留良く提供する事
が可能である（第２図参照）。
しかし、（ロ）の方法では、電流ブロック層及びそ後の
クラッド層、活性層、を含む層の、２回のエピタキシア
ル成長工程が必要である。
クラッド層、活性層、を含む層の、２回のエピタキシア
ル成長工程が必要である。
従来、上記２回のエピタキシアル成長には、液相成長が
使用されてきそ。しかし電流ブロック層の成長に於いて
、サブミクロンの厚さのＱ ａ Ａ ａ層を液相エピタ
キシ１ル成長法で形成する場合、大量に広い面積の薄層
を均一成長させることが困難でアシ、またエツジグロー
スと称するエピタキシャル成長層の周辺部が１０倍以上
の成長速度を持って成長する現象があるため、その後の
エツチング溝加工に於いて、３〜５μｍ程度のストライ
プ幅に溝を食刻することが困難となシ、ストライプ幅の
制御性が悪く、発振閾電流値が不均一になる等の問題が
ある。
使用されてきそ。しかし電流ブロック層の成長に於いて
、サブミクロンの厚さのＱ ａ Ａ ａ層を液相エピタ
キシ１ル成長法で形成する場合、大量に広い面積の薄層
を均一成長させることが困難でアシ、またエツジグロー
スと称するエピタキシャル成長層の周辺部が１０倍以上
の成長速度を持って成長する現象があるため、その後の
エツチング溝加工に於いて、３〜５μｍ程度のストライ
プ幅に溝を食刻することが困難となシ、ストライプ幅の
制御性が悪く、発振閾電流値が不均一になる等の問題が
ある。
本発明は、上記液相エピタキシアル成長法の欠点を解決
することを目的とし、電流プロプ、り層の成長に、気相
成長を使用することにより、エツジグロースを解消する
とともに量産性を改善し、特性の均一な内部ストライプ
構造型半導体レーザを傾いたＧａＡａ結晶面を主面とし
かつ、第１導電型を有する基板のその主面に対して気相
成長法によシ第２導電型の電流ブロック層をエピタキシ
１ル成長する工程と、その電流ブロック層に対してを食
刻する工程と、そのストライプを食刻された基板に対し
て、少くとも第１、及び第２導電型のクラッド層、並び
に活性層をエピタキシアル成長する工程とを具備するこ
とを特徴とする半導体装導体装置の製造方法をも得られ
る。
することを目的とし、電流プロプ、り層の成長に、気相
成長を使用することにより、エツジグロースを解消する
とともに量産性を改善し、特性の均一な内部ストライプ
構造型半導体レーザを傾いたＧａＡａ結晶面を主面とし
かつ、第１導電型を有する基板のその主面に対して気相
成長法によシ第２導電型の電流ブロック層をエピタキシ
１ル成長する工程と、その電流ブロック層に対してを食
刻する工程と、そのストライプを食刻された基板に対し
て、少くとも第１、及び第２導電型のクラッド層、並び
に活性層をエピタキシアル成長する工程とを具備するこ
とを特徴とする半導体装導体装置の製造方法をも得られ
る。
次に本発明を説明する。従来、（６）ＡＳＣＡ！、−Ｇ
ａ面のＧ ａ Ａ ｓ基板にエピタキシアル成長を行う
と、人聞の平担でない異常成長が起こることが知られて
いる。従って、気相成長法を使用して、表間の板にスト
ライプ状の溝を食刻した後に液相成長法５− を使用して、エピタキシ１ル成長を行うと、結晶軸の傾
きのために、溝の両７４に於て、成長層厚の差が出来、
その結果、横モードが不安定になるという欠点がある（
第３図）。
ａ面のＧ ａ Ａ ｓ基板にエピタキシアル成長を行う
と、人聞の平担でない異常成長が起こることが知られて
いる。従って、気相成長法を使用して、表間の板にスト
ライプ状の溝を食刻した後に液相成長法５− を使用して、エピタキシ１ル成長を行うと、結晶軸の傾
きのために、溝の両７４に於て、成長層厚の差が出来、
その結果、横モードが不安定になるという欠点がある（
第３図）。
ＬＯＯ０１１
３°傾捨し、かつ〔÷一番〕軸から〔←÷÷〕軸方向に
一〇、２°〜＋０．２°傾いた結晶面（第４図）に囚又
は（ロ）の気相成長法で第２導電型の電流プロ溝を食刻
した後にクニッド層（ガイド層）活性層クラッド層、キ
ャップ層を順次、液相エピタキシ１ル成長法にて形成す
る。このとき、気相成長法による、電流ブロック層の表
面は平担、均一になシ、かつ、ストライプ状の溝の両肩
に於いても、成長層厚の差異はみられず、その結果、基
本横モードで安定して発振する半導体レーザーを与える
ことが、可能である。尚、本発明に於いては、第２回目
のエピタキシ１ル成長法を第１、又は第２６− 導電型あるいはノンドープの活性層を第１及び第２導電
型のクラッド層で挟んだ多層についてのみ説明したが、
どちらか一方の導電型のクラッド層あるいは、両方のク
ラッド層を屈折率の異なる多層膜で構成し、かつ＃ｉｇ
層に近い層の屈折率をよシ大きくした構造ｐｃ於いても
、同様に有効でろる（第５回）。
一〇、２°〜＋０．２°傾いた結晶面（第４図）に囚又
は（ロ）の気相成長法で第２導電型の電流プロ溝を食刻
した後にクニッド層（ガイド層）活性層クラッド層、キ
ャップ層を順次、液相エピタキシ１ル成長法にて形成す
る。このとき、気相成長法による、電流ブロック層の表
面は平担、均一になシ、かつ、ストライプ状の溝の両肩
に於いても、成長層厚の差異はみられず、その結果、基
本横モードで安定して発振する半導体レーザーを与える
ことが、可能である。尚、本発明に於いては、第２回目
のエピタキシ１ル成長法を第１、又は第２６− 導電型あるいはノンドープの活性層を第１及び第２導電
型のクラッド層で挟んだ多層についてのみ説明したが、
どちらか一方の導電型のクラッド層あるいは、両方のク
ラッド層を屈折率の異なる多層膜で構成し、かつ＃ｉｇ
層に近い層の屈折率をよシ大きくした構造ｐｃ於いても
、同様に有効でろる（第５回）。
第１図は拡散で電流狭窄を行なう半導体【／−ザに於て
、拡散ストライプが基板に食刻した構に対して目ずれし
ている場合を示す断面図。第２図は向に１項斜した面に
対し、ストライプ状の溝を食刻し、液相、成長法を鼠用
して、製造した半導体レーザー素子を示す断面図。第４
図は本発明による結晶面を示すａ成因。第５図は一方の
クラッド層を２層構成にした場合の本発明のよる一実施
例を示す断面図。 １・・・・・・第１導電型を有するＧａＡｓ基板、２．
２’・・・・・・第１導電型を有するクラッド層、３・
・・・・・第１又は第２導電型又はノンドープの活性層
、４・・・・・・第２導電型を有するクラッド層、訃・
・・・・第１導電型を有するキャップ層、６・・・・・
・基板に食刻された溝に対して目ずれ１７ている導電型
を第２導電型にせしめるストライプ状不純物拡散層、７
・・・・・・不純物拡散から流れる電流の径路を示す模
式図、５′Ｎ
、拡散ストライプが基板に食刻した構に対して目ずれし
ている場合を示す断面図。第２図は向に１項斜した面に
対し、ストライプ状の溝を食刻し、液相、成長法を鼠用
して、製造した半導体レーザー素子を示す断面図。第４
図は本発明による結晶面を示すａ成因。第５図は一方の
クラッド層を２層構成にした場合の本発明のよる一実施
例を示す断面図。 １・・・・・・第１導電型を有するＧａＡｓ基板、２．
２’・・・・・・第１導電型を有するクラッド層、３・
・・・・・第１又は第２導電型又はノンドープの活性層
、４・・・・・・第２導電型を有するクラッド層、訃・
・・・・第１導電型を有するキャップ層、６・・・・・
・基板に食刻された溝に対して目ずれ１７ている導電型
を第２導電型にせしめるストライプ状不純物拡散層、７
・・・・・・不純物拡散から流れる電流の径路を示す模
式図、５′Ｎ
Claims (2)
- （１） ［ＯＴ１〕軸方向に〔１００〕軸から±１゜〜
±３−傾斜し、かつ〔１００〕軸から、〔０１１〕軸方
向に−〇．２゜〜＋０．２°以内傾いたＧ ａ Ａ ｓ
結晶面を主面としかつ、第１導電型を有する基板の該主
面に対して気相成長法により、 第２導電型の電流ブロック層を、エビタキシアル成長す
る工程と、該電流ブロック層に対して、〔０１１〕軸に
並行に基板に到達するストライブを食刻する工程と、該
ストライブを食刻された基板に対して、少くとも、第１
、及び第２導電型のクラッド層、並びに活性層をエビタ
キシャル成長する工程とを、具備することを特徴とする
半導体装置の製造方法。 - （２） 前記〔１００〕軸を〔１００〕軸に、かつ〔０
１１〕軸と〔０１１〕軸とを入れ換えたことを特徴とす
る特許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16593483A JPS6057989A (ja) | 1983-09-09 | 1983-09-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16593483A JPS6057989A (ja) | 1983-09-09 | 1983-09-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6057989A true JPS6057989A (ja) | 1985-04-03 |
Family
ID=15821788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16593483A Pending JPS6057989A (ja) | 1983-09-09 | 1983-09-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057989A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02239188A (ja) * | 1989-03-09 | 1990-09-21 | Nippon Mining Co Ltd | エピタキシャル成長方法 |
| JPH06323858A (ja) * | 1993-05-11 | 1994-11-25 | Seiwa Shoko:Kk | 鉛直指示器 |
-
1983
- 1983-09-09 JP JP16593483A patent/JPS6057989A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02239188A (ja) * | 1989-03-09 | 1990-09-21 | Nippon Mining Co Ltd | エピタキシャル成長方法 |
| JPH06323858A (ja) * | 1993-05-11 | 1994-11-25 | Seiwa Shoko:Kk | 鉛直指示器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541950A (en) | Semiconductor laser including groove having variable dimensions | |
| JPS6318877B2 (ja) | ||
| JPH05327112A (ja) | 半導体レーザの製造方法 | |
| JPS6057989A (ja) | 半導体装置の製造方法 | |
| JPH0552676B2 (ja) | ||
| JPS5940317B2 (ja) | リブガイドストライプ型半導体多層薄膜光導波路及びその製造方法 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| US4358850A (en) | Terraced substrate semiconductor laser | |
| JP2518221B2 (ja) | 半導体レ−ザ素子 | |
| JPS61220392A (ja) | 半導体発光素子 | |
| JP3106852B2 (ja) | 分布帰還型半導体レーザおよびその製造方法 | |
| JPH05121822A (ja) | 半導体レーザ装置の製造方法 | |
| JPH02109387A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS6373682A (ja) | 半導体レ−ザ | |
| JPH03112186A (ja) | ＡｌＧａＩｎＰ可視光半導体レーザ | |
| JPS59171187A (ja) | 半導体レ−ザ装置 | |
| JPS62245691A (ja) | 半導体レ−ザの製造方法 | |
| JP2525776B2 (ja) | 半導体装置の製造方法 | |
| JPS62286294A (ja) | 半導体レ−ザの製造方法 | |
| JPH01183183A (ja) | 半導体レーザの製造方法 | |
| JPS5858783A (ja) | 半導体レ−ザ | |
| JPS59163883A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPS603173A (ja) | 半導体レ−ザ装置 | |
| JPH01183182A (ja) | 半導体レーザ素子 | |
| JPS6184087A (ja) | 多重量子井戸半導体レ−ザ及びその製造方法 |