JPS62286294A - 半導体レ−ザの製造方法 - Google Patents

半導体レ−ザの製造方法

Info

Publication number
JPS62286294A
JPS62286294A JP12949086A JP12949086A JPS62286294A JP S62286294 A JPS62286294 A JP S62286294A JP 12949086 A JP12949086 A JP 12949086A JP 12949086 A JP12949086 A JP 12949086A JP S62286294 A JPS62286294 A JP S62286294A
Authority
JP
Japan
Prior art keywords
layer
clad layer
inp
semiconductor laser
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12949086A
Other languages
English (en)
Inventor
Hideaki Horikawa
英明 堀川
Yoshio Kawai
義雄 川井
Saeko Oshiba
小枝子 大柴
Hiroshi Wada
浩 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP12949086A priority Critical patent/JPS62286294A/ja
Publication of JPS62286294A publication Critical patent/JPS62286294A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 (I!i業上の利用分!!!7) 本発明は、基本横モードおよび低閾値電流で発振する半
導体レーザの製造方法に関するものである。
(従来の技術) 従来、このような分野の技術としては、アプライド フ
ィズイックス レターズ(Applied PhysI
cs 1etters ) 、 45 [3] (19
84)アメリカンインスティテユート オブ フィズイ
 フクス(American In5tituta o
f Physics ) P、2B2−283に記載さ
れるものがあった。以下、その構成を図を用いて説明す
る。
第2図(1)、(2)は従来の半導体レーザの製造工程
図である。
この半導体レーザの製造方法は、第2図(1)に示すよ
うに、先ず横方向[01丁] 、縦方向[100]、及
び奥行方向[011]が相互に直交するP形−インジウ
ム番リンInP基板1上に、N形−インジウム・リンI
nP電流ブロンク層2、及びP形−インジウムeリンI
nP電流ブロック層3の2層を結晶成長させる。P−I
nPtnPtツブロック層3上酸化ケイ素5102を工
ンチングマスク用に形成し、通常のホトリソ技術を用い
て横方向 [0IT1が幅21Lm程度のストライブ(線状)窓を
奥行方向[011]にあける。この5i07をエンチン
グマスクとして、塩酸−リン酸系エツチング液により、
N−InPt流ブロック層2を貫通するようにエツチン
グし、溝を形成する。この場合、溝はその断面がV字状
になる。
次に、第2図(2)に示すように、溝を有するP−1n
P電流電流ブランク上に、順次、P−InPクランド層
4、ガリウム・インジウム・ヒ素・リンCa1nAsP
活性層5、N−1nPクラッド層6、及びN形−GaI
nAspキャ、ブ層7の4層を成長させる。Ga1nA
sρ活性層5は、溝部分において断面が三日月状になり
、この部分が実際に発振する活性領域8となり、その発
振する光が奥行方向[011]に出る。活性領域8の活
性層幅は誓1で示されている。
その後、図示されていないが、P、−1nP基板1側に
(+)電極、N−GaInAsPキ’r−/ブ層7側に
(−)電極をそれぞれ形成すれば、半導体レーザ素子が
得られる。
この素子の(+)電極及び(−)電極に正常なバイアス
をかけると、N−1uP電流ブロック層2とP−1nP
 Ti、流ブロック層3の界面が逆バイアスになり、溝
部分にのみ電流が流れ、三日月状の活性領域8にのみ効
率よく電流を流すことができる。このため、低閾値電流
発振が可能となる。また、溝の断面形状を制御すること
により、活性層幅−1を2ト国程度以下にすることがで
き、基本横モード発振が可能となる。
(発明が解決しようとする問題点) しかしながら、上記構成の製造方法では、ホトリソ技術
およびエツチングにより114を形成しているため、溝
の深さと幅が不均一になりやすい。例えば、溝幅を狭く
してできるだけ活性領域8に効率よく電流を集中させ、
発振閾値電流を下げようとすると、溝の深さ方向が、N
−rnP電流プロ、2り層2を貫通していない部分が生
じるおそれがある。また、溝幅については、活性層幅W
1を21i、m程度以下にできないような広さになる部
分ができる。そのため、歩留り良く、所望の性能を有す
る半導体レーザを得ることが困難であった。
本発明は前記従来技術が持っていた問題点として、溝形
状が不均一、つまり活性層幅−1の制御性か、′jと〈
、電流阻止層(電流狭窄層)であるN−1nP ’1(
i、流ブロフク層2の均一的除去性が悪いという点につ
いて解決した半導体レーザの製置方法を提供するもので
ある。
(問題点を解決するための手段) 本発明は+ii記問題点を解決するために、基本横モー
ドおよび低閾値電流で発振する半導体レーザの製造方法
において、絶縁性の基板上に第1のクラッド層を選択的
に形成し、この第1のクラフト層の側面と該側面に連接
する前記、絶縁性の基板の露j」月mとに活性層を形成
した後、この活性層上に第2のクラッド層を形成したも
のである。
(作 用) 本発明によれば、以上のように半導体レーザの製造方法
を構成したので、第1のクラッド層の厚み1制御するこ
とでその第1のクラッド層の側面」二に形成される活性
層の活性層幅を所定値以下に形成可能となる。しかも、
絶縁性の基板上に活性層を形成することにより、該絶縁
性の基板に電流阻止層としての機胞を持たせ、電流を効
率よく活性層の部分に注入し得る。これにより、活性層
幅か均一で、電流阻止層が均一な半導体レーザを歩留り
良く製造回部となる。従って前記問題点を除去できるの
である。
(実施例) 第1図(1) 、(2) 、(3)は本発明の一実施例
を示す半導体レーザの製造工程図である。以下、第1図
(1)〜(3)の製造工程に従ってその製置方法を説明
する。
(1)第1図(1)の工程 絶縁性のInP 3板10上に、5i02膜11をcv
n(Chea+1cal Vapor Deposit
ion )等により形成した後、この5ic12111
21 ’をストライブ(線)状にエンチングしてInP
基板10の一部分を露出させる。その露出面に第1のク
ラッド層であるN−1nPクラッド層12を成長させる
このN−1nPクラッド層12はその厚さTが後述する
活性層幅に彩πを与えるため、その活性層幅を小さくす
るために厚さTは薄い方がよい。特に、横モード制御の
ためには厚さTを1.5ル戊以下にする必要がある。こ
の厚み1,5用履以下での厚み制御は、液相エピタキシ
ャル成長(LPE )を用いても充分可能であるが、厚
み制御性の良い有機全屈成長法No−VPE (Met
al−Organic Vapor PhaseEpi
taxy ) 、分子線ビーム成長法MBE  (Mo
leculor Beem Epitax’y)等を用
いると、さらに薄い層でも制御性良< InP基板10
上に成長させることができる。
また、前記S i02膜11は、その面へのインジウム
・リンlnPの成長を阻止する性質を持つものであり、
従って該5i071漠11の代りに、  InPの成長
金311止する他の材質を用いてもよい。
(ii)  第1図(2)の工程 N−InPクラフト層12の上にCVD等によって5i
OzlN13を形成すると共に、InP基板10上のS
 i02膜11を除去し、S i02膜のないN−1n
Pクラッド層12のInP基板露出面側の傾斜側面と該
1nP基板露出面とに、GaInAsP活性層14を成
長させ、さらにそのGaInAsP活性層14上に第2
のクラッド層であるP−InPnチクド層15を成長さ
せる。
なお、傾斜側面上のGaXnAsP活性層14部分は、
その活性層幅がW2で、この部分が実際に発振する活性
領域16であり、前述のように横モード制御のためには
活性層幅W2が小さいほどよい。さらに効率のよい電流
集中化のためには、活性領域16におけるGaInAs
P活性層14を均一に成長させる必要があり、そのため
成長方法としては例えばLPE法よりも、MO−VPE
法の方が望ましい。
(iii)第1図(3)の工程 N−rnPクラッド層1層上2上iO?11213を除
去してそこに負極性のN型電極17を蒸着すると共に、
P−rnPクラッド層1層上5上極性のP型電極18を
薄着すれば、半導体レーザ素子が得られる。
以上のようにして製造された半導体レーザ素子において
、電極18.17に正常な/ヘイアスをかけると、絶縁
性のInP基板lOで?t2流の流れが規制されるため
、P−InPnPクラツド3+5からN−fPツク9フ
層12に向って電流が流れ、幅W2の活性領域16に効
率よく電流が集中する。そのため、低閾値電流発振が6
丁能となる。また、N−InPnチクド層12の厚みを
制御することで、活性層幅W2を簡単に2 、I、 l
程度以下にでき、これにより精度の高い基、に横モード
発振か可能となる。
なお、本発明は図示の実施例に限定されず、半導体レー
ザ素子を構成する各層の材質を他のものに変えたり、あ
るいは活性領域16部分の形状を他の形状に変形する等
、種々の変形が可能である。
(発明の効果) 以上詳細に説明したように1本発明によれば、第1のク
ラ・ンド層の側面に活性層を形成して活性領域を作るた
め、第1のクラッド層における結晶f&長の厚みのみで
活性領域の幅を制御でき、その幅を簡易的確に狭くする
ことが可能となる。しかも、絶縁性の基板を用いてその
上に活性層を形成しているため、電流素子層を成長させ
ることなく、活性層の活性領域に効率よく電流を流す構
造にすることができる。そのため、低閾値発振し、基本
横モード発振する半導体レーザを歩留りよく製造できる
【図面の簡単な説明】
第1図(1) 、(2) 、(3)は本発明の一実施例
を示す製造工程図、第2図(1)、(2)は従来の製造
工程図。 10・・・・・・絶縁性のInP基板、11.13・・
・・・・S i02膜、12・・・・・・N−1nPク
ラッド層、14・・・・・・Ga InAsP活性層、
I5・・・・・・P−1nPクラッド層、16・・・・
・・活性領域、17・・・・・・N型電極、18・・・
・・−P型電極。

Claims (1)

  1. 【特許請求の範囲】 絶縁性の基板上に第1のクラッド層を選択的に形成し、 この第1のクラッド層の側面と該側面に連接する前記絶
    縁性の基板の露出面とに活性層を形成した後、 この活性層上に第2のクラッド層を形成することを特徴
    とする、 基本横モードおよび低閾値電流で発振する半導体レーザ
    の製造方法。
JP12949086A 1986-06-04 1986-06-04 半導体レ−ザの製造方法 Pending JPS62286294A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12949086A JPS62286294A (ja) 1986-06-04 1986-06-04 半導体レ−ザの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12949086A JPS62286294A (ja) 1986-06-04 1986-06-04 半導体レ−ザの製造方法

Publications (1)

Publication Number Publication Date
JPS62286294A true JPS62286294A (ja) 1987-12-12

Family

ID=15010766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12949086A Pending JPS62286294A (ja) 1986-06-04 1986-06-04 半導体レ−ザの製造方法

Country Status (1)

Country Link
JP (1) JPS62286294A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053262B2 (en) * 2008-05-02 2011-11-08 Nichia Corporation Method for manufacturing nitride semiconductor laser element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053262B2 (en) * 2008-05-02 2011-11-08 Nichia Corporation Method for manufacturing nitride semiconductor laser element

Similar Documents

Publication Publication Date Title
KR940006782B1 (ko) 반도체 레이저
JPS6318877B2 (ja)
JPH0552676B2 (ja)
JPS62286294A (ja) 半導体レ−ザの製造方法
JPS63124484A (ja) 半導体レ−ザ素子
JPS6021586A (ja) 化合物半導体装置
JPS6119186A (ja) 二波長モノリシツク半導体レ−ザアレイの製造方法
JPS5834988A (ja) 半導体レ−ザの製造方法
JPS599990A (ja) 半導体レ−ザの製造方法
JP2736382B2 (ja) 埋め込み型半導体レーザおよびその製造方法
JPS59229889A (ja) 半導体レ−ザ製造方法
JPH0260075B2 (ja)
JPH04171782A (ja) 化合物半導体レーザ
JPS6353715B2 (ja)
JPS6062177A (ja) 半導体レ−ザ
JPS601879A (ja) 半導体レ−ザの製造方法
JPS62158387A (ja) 半導体レ−ザの製造方法
JPH01215087A (ja) 半導体発光素子
JPS6057989A (ja) 半導体装置の製造方法
JPS6119185A (ja) 半導体レ−ザの製造方法
JPS6241437B2 (ja)
JPH01248526A (ja) 半導体素子の形成方法
JPH01243490A (ja) 半導体結晶の製造方法及び2ビームアレイ半導体レーザ装置
JPH067632B2 (ja) 半導体レ−ザの製造方法
JPH03187282A (ja) 半導体レーザ装置の製造方法