JPH01183183A - 半導体レーザの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、電流狭窄構造の半導体レーザの製造方法に関
する。

〈従来の技術〉 電流狭窄構造の半導体レーザな製造する方法として、例
えば”旧ｇｈ　ｐｏｗｅｒ　ｏｕｔｐｕｔ、ｌｏｗ　ｔ
ｈｒｅｓｈｏｌ−ｄ、１ｎｎｅｒ　５ｔｒｉｐｅ　Ｇａ
１ｎＡｓＰ　１ａｓｅｒ　ｄｉｏｄｅ　ｏｎ　ａ　ｐ−
ｔｙｐｅ　ＩｎＰ　５ｕｂｓｔｒａｔｅ″Ａｐｐ１．Ｐ
ｈｙｓ、Ｌｅｔｔ、４５（３）、ＩＡｕｇｕｓｔ　１９
８４．　ｐ、２８２〜２８３に開示されるものがある。

即ち第２図（ａ）の断面図で示す様に、ｐ−１ｎＰ基板
１１上にｐ、−ＩｎＰ層１層上２ｎ−１ｎＰ電流ブロッ
ク層１３と、ｐ２−ＩｎＰ層１４とを、液相成長法によ
って順次成長させ、その後、ｐ２−ＩｎＰ層１４上に５
ｉ０２膜を形成してリソグラフィ及びウェットエツチン
グによって８５０ｅ膜（図示せず）及びエツチング溝１
５を形成する。このウェットエツチングによるエツチン
グ溝１５は、上記基板１１の面方位（０１１）方向に形
成されるもので、断面が略Ｖ状となり、その斜面１５ａ
の面方位は（１１１）となる。

次いで上記エツチングに用いたＳｉＯ□膜を）ＩＦ等に
より除去した後、第２図（ｂ）の断面図て示す様に、ｐ
−１ｎＰ第一クラッド層１６．ｐ−Ｇａ１ｎＡｓＰ活性
層１７゜及びｎ−１ｎＰ第二クラッド層１８を液相成長
法によって順次成長させる。その際、上記Ｖ状のエツチ
ング溝１５の斜面１５ａ（１１１）Ｂ面）における液相
成長速度は、上記ｐ２−ＩｎＰ層１４の（１００）面１
４ａにおける液相成長速度に比べて非常に大きい、即ち
エツチング溝１５内において成長し易いという特性から
、液相成長後のウェハの表面は、エツチング溝１５が埋
まってほぼ平坦になる。

次いで上記基板１１にＡｕ−Ｚｎを、又上記第二クラッ
ド層１８にＡｕ−Ｇｅ、Ｎｉ、Ａｕ等を真空蒸着すると
ともに熱処理を行ってオーミック電極（図示せず）を形
成し、半導体レーザとする。この様にして多数の半導体
レーザを形成したウェハを、スクライブ、ダイシング工
程により分割して個々の製品とする。

〈発明が解決しようとする課題〉 上記製造方法において形成されるＶ状のエツチング溝１
５の深さは、リソグラフィのパターンによる開口部の輻
Ｗによって決まる。つまり一旦Ｖ溝１５が形成されると
、それ以上エツチングが進まないという性質がある。従
って、リソグラフィのパターン寸法精度のばらつきによ
り、エツチング溝１５の深さが変化することになり、換
言すればエツチング溝１５の深さの制御か非常に難しい
。又ウェットエツチングでは、エツチング幅１〜２，０
１１、ｍで垂直にエツチングし、しかもエツチング底面
を（１００）面にすることは困難である。その結果、第
一クラット層１６．活性層１７の厚さの制御、及び該活
性層１τの位置の制御が困難になって、歩留りよく半導
体レーザを製造することができないという問題があった
。

本発明は、エツチング溝の深さの制御を容易にするとと
もに、活性層の厚さ及びその位置の制御を容易にする半
導体レーザの製造方法を提供することを目的とする。

く課題を解決するための手段〉 その手段として、次の様な工程を備えることを特徴とす
る。

即ち、電流ブロック層を設けた基板に、該基板に対して
垂直なエツチング側面と平行なエツチング底面とより略
Ｕ状を成し、且つ該エツチング底面の面方位を（ｉｏｏ
）としたエツチング溝を、前記電流ブロック層を二分す
る様に形成する工程と、前記電流ブロック層と前記エツ
チング底面上に、液相成長により、第一クラット層、活
性層、第二クラッド層を順次成長させる工程である。

く作用〉 上記製造方法によれば、エツチング溝を上述の様な構成
とする為、エツチング底面上における第一クラッド層及
び活性層の液相成長のコンタクト時間が遅くなる。

〈実施例〉 以下、第１図（ａ）、（ｂ）の断面図に基づいて本発明
の製造方法の一実施例を説明する。

先ず第１図（ａ）に示す如＜、ｐ−ＩｎＰ基板ｌ上にｐ
ｌ−ＩｎＰ層２と、ｎ−ＩｎＰ電流ブロック層３と、ｐ
２−１ｎＰ層４とを、液相成長法によって順次成長させ
る。

次いでｐ２−ＩｎＰｎ種層に、ＣＶＤ法等によりＳｉｎ
、膜（図示せず）を１００ＤＡの厚さに形成し、リソグ
ラフィ及びエツチングによってエツチングマスクとなる
ＳｉＯ２のストライプ（図示せず）を形成する。

そしてこの５ｉｆｔのエツチングマスクを用いて、上記
基板ｌ上のｐ２−１ｎＰ層４からｐｘ−１ｎＰ層２にか
けてエツチングを施し、上記電流ブロック層３を二分す
る様にエツチング溝５を形成する（図では一本のエツチ
ング溝５のみを示している）。この千ツチング溝５は、
上記基板ｌの面方位（０１１）方向に形成されるもので
、基板ｌに対して垂直なエツチング側面５ａと平行なエ
ツチング底面５ｂとより断面路Ｕ状に、且つ該エツチン
グ底面５ｂの面方位がｐ２−１ｎＰ層４の表面４ａと同
じ（ｉｏｏ）となる様に形成される。この様なエツチン
グ溝５を形成するエツチング法としては、エツチングの
垂直性及び円滑性に優れたドライエツチング、特にＲＩ
Ｅ（リアクティブイオンエツチング）が最適である。

上記ＲＩＥの条件としては、例えば、赤外線による加熱
温度が１４０°Ｃ、エツチングガスがＡｒと６文２の混
合ガス、ＲＦパワーが０．２Ｗ／ｃｒｎ’、エツチング
レートが０．２ｇｍ／ｓｉｎである。この様にエツチン
グレートな遅くし得る為、エツチング深さの制御が容易
である。

上記ＲＩＥによってエツチング溝５を形成することによ
り、該エツチング溝５は、基板ｌに対して垂直なエツチ
ング側面５ａと水平なエツチング底面５ｂを有する断面
略Ｕ状の溝に形成される。そしてエツチング底面５ｂは
、ｐ２−１ｎＰ層４の表面４ａと同じ（１００）面が露
出することになる。（１００）面が露出することにより
、この後に行う液相成長のコンタクト時間が長くなる。

又このエツチング溝５を形成する際、上述の様にエツチ
ング深さの制御を容易に行うことがてきる。

次に、上記電流ブロック層３上のｐ、−１ｎＰ層４とエ
ツチング溝５のエツチング底面５ｂ上に、第１図（ｂ）
に示す如（、ｐ−１ｎＰ第一クラッド層６．．ｐ−Ｇａ
１ｎＡｓＰ活性層７　、ｎ−ＩｎＰ第二クラッド層８を
液相成長法によって順次成長させる。その際、エツチン
グ溝５を上述の様な構成とした為、該エツチング底面５
ｂ上における液相成長のコンタクト時間が従来　　“の
Ｖ状溝に比べて四倍程度遅くなり、よって第一クラッド
層６及び活性層７の厚さ制御を容易に行うことができて
、再現性よく活性層７を形成することができる。

そして上記基板ｌにＡｕ−Ｚｎを、又上記第二クラッド
層８にＡｕ−Ｇｅ、Ｎｉ、Ａｕ等を真空蒸着するととも
に熱処理を行ってオーミック電極（図示せず）を形成し
、半導体レーザとする。この様にして多数の半導体レー
ザを形成したウェハを、スクライブ、ダイシング工程に
より分割して個々の製品とする。

尚本実施例においては、ＩｎＰ系の半導体レーザの製造
について説明したが、ＧａＡｓ−ＡＭ　ＧａＡｓ系の半
導体レーザの製造でも同様の効果が得られる。

〈発明の効果〉 以上述べた様に本発明の製造方法によれば、エツチング
溝の深さ制御、及び第一クラッド層及び活性層の厚さ制
御を容易に行うことができ、よって歩留りよく高出力の
半導体レーザな製造することがてきる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は、本発明の詳細な説明する為の
断面図、 第２図（ａ）、、（ｂ）は、従来例を説明する為の断面
図である。 １・・・ｐ−１ｎＰ基板。 ３・・・ｎ−１ｎＰ電流ブロック層。 ５・・・エツチング溝、　　　５ａ・・・エツチング側
面。 ５ｂ・・・エツチング底面。 ６・・・ｐ−ＩｎＰ第一クラッド層。 ７−−−　ｐ−ＧａＩｎＡｓＰ活性層。 ８・−ｎ−１ｎＰ第二クラッド層。

Claims (2)

【特許請求の範囲】
1. （１）電流狭窄構造の半導体レーザを製造する方法にお
   いて、 電流ブロック層を設けた基板に、該基板に対して垂直な
   エッチング側面と平行なエッチング底面とより略■状を
   成し、且つ該エッチング底面の面方位を（１００）とし
   たエッチング溝を、前記電流ブロック層を二分する様に
   形成する工程と、 前記電流ブロック層と前記エッチング底面上に、液相成
   長により、第一クラッド層、活性層、第二クラッド層を
   順次成長させる工程とを備えることを特徴とする半導体
   レーザの製造方法。
2. （２）エッチング溝をドライエッチングにより形成する
   請求項１記載の半導体レーザの製造方法。