JP2547001B2 - 半導体構造の製造方法 - Google Patents

半導体構造の製造方法

Info

Publication number
JP2547001B2
JP2547001B2 JP61503815A JP50381586A JP2547001B2 JP 2547001 B2 JP2547001 B2 JP 2547001B2 JP 61503815 A JP61503815 A JP 61503815A JP 50381586 A JP50381586 A JP 50381586A JP 2547001 B2 JP2547001 B2 JP 2547001B2
Authority
JP
Japan
Prior art keywords
mask
layer
semiconductor structure
mesa structure
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61503815A
Other languages
English (en)
Other versions
JPS63500279A (ja
Inventor
アンドリュー・ダブリュー ネルソン
リチャード・イー ホッブス
ジョン・ダブリュー デブリン
チャールズ・ジー・ディー レントン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
British Telecommunications PLC
Original Assignee
British Telecommunications PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Telecommunications PLC filed Critical British Telecommunications PLC
Publication of JPS63500279A publication Critical patent/JPS63500279A/ja
Application granted granted Critical
Publication of JP2547001B2 publication Critical patent/JP2547001B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • H01S5/2275Buried mesa structure ; Striped active layer mesa created by etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Photovoltaic Devices (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体構造の製造方法に関する。特に、半導
体レーザ等の光学電子素子の製造に関する。
〔背景技術〕
ある種の光学電子素子は、半導体基板上にメサ構造が
設けられ、このメサ構造の両側に埋め込み層が設けられ
た中心構造をもつ。このような素子は、ミカミ他、「1.
5μm GaInP/InPベリイド・ヘテロストラクチャー・レー
ザ・ファブリケーテド・バイ・ハイブリッド・コンビネ
ーション・オブ・リキッド−・アンド・ベーパーフェー
ズ・エピタキシ」、エレクトロニクス・レターズ第18巻
第5号(1982年3月4日)第237頁ないし第239頁(O.Mi
kami et al,“1.5μm GaInP/InP Buried Heterostructu
re Lasers Fabricated by Hybrid Combination of Liqu
id− and Vapour−Phase Epitaxy",Electronics Letter
s,18(5)(4.3.82)pp 237−239)に説明されてい
る。ここで「メサ構造」とは、側面が急峻で上面が平坦
な直線状のストライプをいう。
このような素子は、電流が通過するpn接合(一般には
pからnに流れる)と、光が閉じ込められる導波領域と
を備える。導波領域は「活性層」を含み、その内部で、
放射性再結合により電子と正孔とが結合して光子を発生
する。活性層のこのようなプロセスを適度に「閉じ込
め」るために、活性層は、そのバンドギャップおよび屈
折率が構造内の他の半導体領域に対して適当な関係にな
っている必要がある。導波領域の両側で向かい合ってこ
の導波領域に接している材料層は、「閉じ込め層」と呼
ばれている。
半導体光素子は、主に、光ファイバ通信システムの分
野で利用される。一般には、周期表のIII族およびV族
から選択された元素の材料により構成される。近年製造
されているシリカ光ファイバは、損失の極小値が1.3μ
mおよび1.55μmの波長近傍にあり、1.55μmの極小値
がより小さい。したがって、1.1ないし1.65μm、特に
1.3ないし1.6μmの波長範囲で動作する素子が特に必要
である(これらの波長は、文脈から異なることが示され
る場合を除いてすべての波長がそうであるように、真空
中の波長である)。この赤外領域で動作する半導体レー
ザは、通常は、インジウム・リンInPおよび四元系材料
のインジウム・ガリウム・ヒ素リンInxGa1-xAsyP1-y
領域を含む。xおよびyの値を適切に選択することによ
り、種々の領域と格子定数を整合させることができ、こ
の一方で、材料のバンドギャップを変化させることがで
きる(バンドギャップは、例えばホトルミネッセンスに
より実験的に決定することができる)。さらに、インジ
ウム・リンおよび四元系材料には、必要に応じてpまた
はn型になるように不純物を添加できる。
公知の素子のうち最上部にメサ構造が設けられた半導
体レーザについて説明すると、このような半導体レーザ
は、メサ構造内に活性層を有する。メサ構造の電極は、
基板のメサ構造から最も離れた端面に設けられる。必要
な「閉じ込め」は、鉛直方向には半導体材料の屈折率の
変化により光学的に提供され、水平方向には埋め込み層
により光学的および電気的に提供される。埋め込み層
は、電極間のすべての電流がメサ構造を通過し、したが
って活性層を通過するようにする。ひとつの形態とし
て、埋め込み層が、素子の使用時には電極間の電流を導
通しない半導体接合となるようにする。
電極間の半導体層がpn接合により構成され、埋め込み
層が、基板との組み合わせにより同じ方向にnpn接合を
構成する場合には、良好な電気的閉じ込めが達成され
る。使用時には、埋め込み層および基板は、双方向に、
逆バイアスとなる半導体接合を含む。この代わりに、埋
め込み層および基板が、一方向または双方向に多重に逆
バイアスされる半導体接合となる構造としてもよい。
他の形態として、埋め込み層が「半絶縁」材料、例え
ば鉄FeがドープされたInPを含むこともできる。このよ
うな材料は、例えばドープされていないInPに比較して
大きな抵抗を有する。この形態における埋め込み層は、
実質的に完全に電流の流れを防ぎ、低容量である利点が
ある。低容量であることにより素子の速度が増加する。
従来は、このタイプの素子は、液相エピタキシ(LP
E)法により製造されていた。しかし、この技術は、溶
融体内での対流、埋め込み層の厚さの制御が不正確であ
ること、製造中のメサ構造が溶け出すこと等の問題があ
る。これらの問題により、特に、大きな領域での均一性
を保つことができず、この技術で大量生産を行うことは
容量ではない。
ミカミ他の論文には、抵抗性の埋め込み層を含む素子
の製造方法が開示されている。メサ構造を構成する層
は、InPおよび四元系の層を含み、LPEにより半導体ウェ
ハ上に成長し、窒化ケイ素Si3N4のマスク・ストライプ
の両側を化学エッチングすることよりメサ構造が形成さ
れる。埋め込み層は高抵抗のインジウム・リンInPで構
成され、メサ構造の両側に、気相エピタキシ(VPE)に
より成長させられる。VPE成長の段階ではSi3N4ストライ
プは残っており、メサ構造自身の表面における成長を防
ぎ、この後に除去される。
ミカミ他により製造された二つのレーザの特性は、 1.(i)活性層の厚さ0.2μm、 (ii)活性層の幅4μm、 (iii)パレスしきい電流が約85mA、 2.(i)活性層の厚さ0.2μm、 (ii)活性層の幅10μm、 (iii)パレスしきい電流は約800mAないし500mA、 (iv)波長1.525μmで単一縦モード出力 であると主張されている。
ミカミ他のLPE−VPEハイブリッド技術は、製造中にお
けるメサ構造からの溶け出しの問題を解決できるが、ま
だ欠点が残っている。LPE成長の工程を含むため大量生
産に適さず、埋め込み層内に大きな漏れ電流が観測さ
れ、Si3N4ストライプの幅が狭いときには、埋め込み層
が架橋してしまう傾向がある。
別の成膜技術として有機金属気相エピタキシ(MOVP
E)が公知であり、この技術は素子の大量生産に有望で
ある。この技術は、原子的なスケールでの界面の急激な
変化、正確な組成制御および大きな領域にわたる厚さお
よび組成の均一性という強く望まれている特徴を組み合
わせて提供する。
残念ながら、ミカミの技術におけるLPE・VPE成長工程
をMOVPE工程で単純に置き換えることの可能性は見出さ
れていない。これが可能ならば、埋め込み層の逆バイア
ス接合によりさらに電流閉じ込めの良好な構造を作るこ
とができ、さらに、大きな出力パワーが得られる。メサ
構造の層を成長させるためにMOVPEを使用できるが、ミ
カミの技術では、埋め込み層の連続的成長がVPEの成長
特性に依存する。ミカミの技術における化学エッチング
工程は、断面形状が特徴的なメサ構造を作り出す。MOVP
Eを使用し、そのようなメサ構造上に埋め込み層を成長
させると、埋め込み層が横に成長するのではなく、イン
ジウム・リンInPの「耳」が直立に成長してしまい、メ
サ構造の側面を連続的に被覆することができない。
低圧「有機金属化学気相成長(LP−MOCVD)」エピタ
キシャル成長工程だけを用いて埋め込みメサ構造のレー
ザを製造する方法の概略が、「ベリイ・ロー・スレッシ
ョルド・ベリイド・リッジ・ストラクチャ・レーザズ・
エミッティング・アト1.3μmグロウン・バイ・ロー・
プレッシャ・メタルオーガニック・ケミカル・ベイハ・
デポジッション」、エム・ラゼギ他、アプライド・フィ
ジクス・レターズ第46巻(2)(1985年1月15日)第13
1頁ないし第133頁(“Very Low Threshold Buried Ridg
e Structure Lasers Emitting at 1.3μm Grown by Low
Pressure Metalorganic Chemical Vapour Deposition"
by M.Razeghi et al,Applied Physics Letters,46
(2)(15.1.85)pages 131−133)に説明されている
(MOCVDはMOVPEの別な用語である)。この方法は、InP
基板上に、n型にドープされたInP閉じ込め層と、ドー
プされていないGaAsInP活性層と、エッチング中に活性
層近傍に欠陥が生じることを防ぐためのp型にドープさ
れたInP層とを成長させる工程を含む。マスクを用いた
エッチングにより、活性層を小さくしてメサ構造に形成
する。マスクを除去した後に、メサ構造をp型にドープ
されたInP層およびp型にドープされたGaInAsキャップ
層で覆う。
上述の方法では、すべての成長工程を低圧MOVPEによ
り実行するため、大量生産に有利である。さらに、ひと
つの成長技術だけを利用するので非常に便利である。し
かし、製造された素子は、活性領域の両側の大面積のpn
ヘテロ接合と、活性領域自身の比較的小さい領域を通過
するpnヘテロ接合との間に生じる本来的な電位差に依存
するか、または、さらに複雑な製造プロセスを含む。連
続発振動作で観測された最も小さいしきい電流が11mAで
あったことが述べられているが、269素子について測定
して得られた値は、17.9mA以上50.0mA以内の範囲で変化
した。これらの素子の44.6%はしきい電流が45mAを越え
ていた。さらに、光パワー放射はたった15mA程度であっ
た。
本発明の目的は、改善された半導体構造を提供し、そ
の製造方法を提供することである。
以下では、構造または素子の特定の方向を意味する
「上」等の用語を用いて構造および素子を説明する。こ
のような用語の使用は説明の便利ためであり、構造また
は素子の特定の方向を制限するものではない。
〔発明の開示〕
本発明は、半導体構造を製造する方法において、 〔i〕インジウム・リンInPの最上層を含む半導体ウェ
ハ上に有機金属気相成長を抑制する成長抑制材料の層を
堆積させる工程と、 〔ii〕成長抑制材料を選択的にエッチングして、ウェハ
の〈110〉結晶方向に成長抑制材料のストライプを形成
する工程と、 〔iii〕ストライプの下に、実質的に窪みのない側面を
有するメサ構造を形成する工程と、 〔iv〕有機金属気相エピタキシにより埋め込み層を成長
させてメサ構造の側面を埋める工程と、 〔v〕成長抑制材料のストライプを除去する工程と を含み、〔iv〕の工程の前に、600℃以上の温度で少な
くとも1分以上の時間にわたって、ホスフィンPH3の存
在下に初期半導体構造を保持する工程を含むことを特徴
とする。初期半導体構造を保持する工程は、700℃以下
の温度で行うことが望ましい。この工程の処理時間を3
分または5分以上にすることが望ましい。
この方法により、メサ構造の最上層がインジウム・リ
ンInPにより形成され、このメサ構造の側面が実質的に
窪みの無い形状、その側面は埋め込み層により埋め込ま
れ、これらの埋め込み層の最上面はメサ構造の最上面か
ら上方に伸びて朝顔状の溝を形成する構造の半導体構造
が得られる。この構造は、特にインジウム・リンInP系
の埋め込み型ヘテロ構造のレーザとしての利用に適す
る。
この半導体構造は、メサ構造の最上部の材料としてイ
ンジウム・リンInPを設けたままで、すべての成長工程
にMOVPEを使用して製造できる利点がある。インジウム
・リンInPは特に良好な光学的および電気的な閉じ込め
特性を示す。
MOVPEにより埋め込み層を成長させるために、メサ構
造の側面が実質的に窪んでいないことが重要である。特
に、メサ構造の最上層は、側面に〔111〕A面が現れな
いことが望ましい。双方の側面のどの部分も、メサ構造
の最上面の幅の10%以上に側面から張り出す(オーバハ
ングとなる)べきではない。さらに望ましくは、どのよ
うなオーバハングもメサ構造の最上面の幅の5%以上に
なってはならず、または、オーバハングが無く、メサ構
造の側面が垂直または最上面に向かって細くなる形状で
なければならない。
本発明の方法により初期半導体構造を製造することに
より、成長抑制材料のストライプを自己配置(セルフ・
アライン)により製造でき、メサ構造上の中央に配置す
ることができる。
成長抑制材料としては、例えばシリカを用いる。
成長抑制材料は、その幅がメサ構造の最上面と幅と実
質的に等しいことが望ましい。これは、埋め込み層の成
長に有利である。例えば、ストライプは、その幅がメサ
構造の最上面の幅より0.4μm以上は広くないように、
またはメサ構造の最上面の幅より狭くする。
上述の〔ii〕および〔iii〕の構成を実行するには一
以上の方法がある。第一の方法は、 (a) 成長抑制材料の層の上にレジスト材料のマスク
を形成する工程と、 (b) このマスクを用いて、このマスクがアンダカッ
トされるように成長抑制材料の層をエッチングする工程
と、 (c) 上記マスクのアンダカットされた部分が落下し
て半導体ウェハに接するように、上記マスクのレジスト
材料を溶融再固化する工程と、 (d) レジスト・マスクを用いて半導体ウェハの基板
をエッチングしてメサ構造を形成する工程と、 (e) 上記レジスト材料のマスクを除去する工程と を含む 第二の方法は、 (f) 成長抑制材料の層上にレジスト材料のマスクを
形成する工程と、 (g) 上記成長抑制材料の層を上記レジスト材料のマ
スクにより選択的にエッチングして二層マスクを形成す
る工程と、 (h) この二層マスクを用いて半導体ウェハをエッチ
ングしてメサ構造を形成する工程と、 (i) 上記レジスト材料のマスクを除去する工程と を含み、〔i〕の工程の前に、ウェハの最上面を酸化さ
せてこのウエハの最上面と有機金属成長抑制材料との間
に生じる界面の完全性を劣化させる。
酸化は酸化性の気体または混合気体、例えば窒素N2
酸素O2との混合気体をウェハの最上面上に流すことによ
り実行される。
本発明の特に重要な応用は、単一伝搬モードで動作す
るレーザの製造である。これらのレーザは、光通信シス
テムにおいて非常に重要である。このようなレーザを本
発明の方法により製造された半導体構造から製造でき、
メサ構造の最上面の幅を5μm以下に制限することがで
きる。
本発明の実施例について、単一伝搬モードの半導体レ
ーザおよびその製造方法を例に、添付図面を参照して説
明する。
〔図面の簡単な説明〕
第1図はデータの製造に使用するためのダブル・ヘテ
ロ構造ウェハを示す。
第2a図ないし第2f図は第1図のウェハから初期半導体
構造を製造する段階を示す。
第3a図ないし第3f図は第1図のウェハから初期半導体
構造を製造する別の方法の段階を示す。
第4図は埋め込み層が成長した後の初期半導体構造を
含む半導体構造を示す。
第5図は被覆層で被覆された第4図の構造を示す。
第6図は完成したレーザを示す。
第7図は完成したレーザのバイアス電流に対する出力
パワーのグラフをmWで示す。
第8図は完成したレーザの電流パルス変調に対するパ
ルス応答を示す。
第9図は複数のレーザについて測定したしきい電流の
度数分布を示す。
上述の第1図ないし第6図はそれぞれ、ウェハの一部
だけを示し、その部分を使用するひとつのレーザだけの
製造の段階を示す。
第1図ないし第6図は寸法通りではない。どの図面も
断面を示しているが、明確のためにハッチングは省い
た。
〔発明を実施するための最良の形態〕
第6図を参照すると、完成したレーザは、基板2上に
層状のメサ構造3、4、5を備える。メサ構造3、4、
5の側壁は、最上面15に向かって傾斜している。これら
の側壁は埋め込み層8、9により埋め込まれ、埋め込み
層9の最上面17はメサ構造の最上面15から上方向に伸び
て朝顔形の溝を形成する。
第1図を参照すると、レーザの製造の第一段階は、ダ
ブル・ヘテロ構造のウェハ1を製造することである。ベ
ース層2は、イオウSがドープされた厚さ200μm、結
晶面が〔100〕のInP層であり、そのn型ドーピング・レ
ベルは約8×1018cm-3である。ベース層上には、以下の
三つの層3、4、5、すなわち、ほぼ2×1018cm-3のn
型にイオウSがドープされた厚さ0.5μmのInP層3、0.
14μmのドープされていないGaInAsP層4、およびほぼ
5×1017cm-3のp型にカドミウムCdがドープされたInP
層5を成長させる。GaInAsP層4のバンドギャップは、
ホトルミネッセンスにより測定され、1.52μmと等価で
ある。層3、4、5は格子が整合しており、通常の成長
条件でMOVPEにより成長させた。
第2a図を参照すると、五番目の層6として二酸化ケイ
素SiO2の層を堆積させている。この層は、化学気相成長
(CVD)によるシランSiH4と酸素O2との混合気体の反応
により、100nmないし300nmの厚さに成長させている。こ
の成長は450℃で実施される。
第2b図を参照すると、ウェイコートW43(Waycoat W4
3)とうネガ型ホトレジストを用いて、ウェハ1に対し
て〈110〉方向に伸びる幅5μmのストライプを含むマ
スク7を形成する。マスク7を通常の方法により露光お
よび現像し、この後に、次の工程でレジストが持ち上が
らないように、150℃で45分間ベーキングする。
第2c図を参照すると、マスク7を用いて、秒読み「サ
イロクス・エッチング(silox etch)」により、二酸化
ケイ素SiO2(シリカ)をエッチングする。エッチングは
等方的であり、アンダカットと深さとの比が1:1にアン
ダカットされる。マスク7は透明であり、顕微鏡により
周期的に観測することによりマスク7の下に残っている
シリカの量を決定することができ、シリカ・ストライプ
16が1μm幅になるまでエッチングを続ける。このエッ
チング剤によりシリカだけがエッチングされ、下の層は
影響を受けない。エッチング直後に、標本をデシケータ
内に10℃で少なくとも半日間置き、アンダカットされた
レジストの下に閉じ込められた水を除去する。これを実
施せずに水が残った場合には、次の処理段階の後にレジ
ストの端部が不均一になる。
第2d図を参照すると、1μm幅のシリカ・ストライプ
16を密封するため、この標本を150℃で5分間加熱す
る。これによりホトレジスト・マスク7のストライプが
軟化して流れ、アンダカットの部分が半導体表面上に落
下し、SiO2ストライプ16を密封し、実効的なマスク幅を
約5μmに戻す。
第2e図を参照すると、次の段階では、溶融再固化した
ホトレジストをマスク7′として用いて、メサ構造のエ
ッチングを行う。ウェハ基板の四元系層がメサ構造内の
活性層を形成する。メサ構造の側部を滑らかにする必要
がある。こうすると、継続する成長の信頼性および再現
性を増大させることができる。さらに、滑らかな側部に
より、完成後のレーザの性能が改善される。メサ構造の
側部を滑らかにするために、活性層を含むダブル・ヘテ
ロ構造ウェハの異なる層2、3、4、5を、実質的に等
しい速度でエッチングするエッチング剤を用いるべきで
ある。本方法では、20℃のメタノールに臭素を0.2%溶
解させたものを用いるが、他のエンチング剤、例えば酢
酸に臭素を溶解させたものを使用することもできる。こ
れにより、活性層4の高さの肩状部が比較的小さいメサ
構造が形成される。
エッチング中にホトレジスト・マスク7′がアンダカ
ットされ、その量を再び顕微鏡を使用して監視する。メ
サ構造の最上面15が幅1.2μmないし1.5μmの範囲にな
るまでエッチングを続ける。この寸法範囲は、完成した
レーザの正しい動作のために必要である。
SiO2のストライプ16およびメサ構造の寸法は変更する
ことができるが、望ましは、信頼性のために、SiO2のス
トライプ16の幅は、メサ構造の最上面15の幅と1.4μm
を越えて異なるべきではない。
メサ構造のエッチングにレジスト・マスク7′を使用
すると、シリカ・マスクとは対照的に、レジスト・マス
ク7′がウェハの材料に強く発着するわけではないの
で、傾斜したメサ構造が形成されると考えられる。シリ
カ・マスクを使用した場合には、側面が大きく窪んだメ
サ構造が形成される傾向がある。上記のホトレジスト材
料以外のレジスト材料でも満足できるだろう。ただし、
シリカ・ストライプ16を密封するために、加熱または他
の方法により、レジスト・マスク7の材料を溶融再固化
できなければならない。
第2f図を参照すると、メサ構造をエッチングした後
に、ホトレジスト・マスク7′を除去する。この除去
は、インダスト・リ・ケム・ラボラトリ製レジスト・ス
トリップJ100(Indust−Ri−Chem Labresist strip J10
0)およびメタノールを用いて行い、シリカ・ストライ
プ16をそのまま残す。次にこの標本を硫酸H2SO4を用い
て洗浄し、イオンを除去した水でリンスし、送風乾燥さ
せた。この段階の標本を初期半導体構造と呼び、この上
に埋め込み層を成長させる。初期半導体構造はメサ構造
が設けられた基板であり、メサ構造上の中央にシリカの
ストライプ16が設けられている。
第3a図ないし第3f図を参照すると、初期半導体構造を
製造する他の方法として、再び第1図に示したダブル・
ヘテロ構造のウェハ1から開始する。この第二の方法で
は、最初の段階にウェハの最上面を酸化し、この後に成
長抑制材料のシリカとの間に生じる界面を無効にする。
表面を酸化させるために、ウェハ1上に数分間、一般
には10分以下の間、窒素および酸素の混合気体を流す。
1部の酸素O2に窒素N2を約5部混合した気体が適してい
るが、気体を流す時間および混合比は相互に依存し、そ
の組み合わせは一般に実験により定められる。例えば、
酸素O2の比率が非常に小さいときに有効であるかもしれ
ない。
第3a図を参照すると、標本に影響しないように、ウェ
ハ1の酸化された最上面に直接に0.27μmのシリカ6を
堆積させる。
第3b図を参照すると、ウェイコートのネガ型ホトレジ
ストを再び用いて、ウェハ1に対して〈110〉方向に伸
びるストライプを含むマスク7を形成する。この場合に
は、ストライプの幅は5μm以下、例えば4ないし4.5
μmとし、メサの深さが1.5μmになるようにする。こ
の後に、シリカ層6のエッチングに先立って、上述した
ようにマスクをベーキングする。
第3c図を参照すると、マスク7を用いてシリカ層をエ
ッチングし、二層マスク16、7を形成する。
第3d図を参照すると、この段階で、上述したように臭
素brの2%メタノール溶液を用いてエッチングする。エ
ッチングは、所望の深さが得られるように、あらかじめ
選択された時間にわたり実行する。この結果、メサ構造
が二層マスク16、7を保持し、マスクがメサ構造の側面
に張り出す(オーバハングとなる)。
張り出したシリカによりレーザ製造の後の段階で困難
が生じるので、これを除去する。最初に、レジスト・マ
スク7がシリカ・ストライプ16に密着するように標本を
再びベークするが、レジスト・マスク7のプロフファイ
ルには特別の変化はない。この後に、張り出したシリカ
をこのシリカが表面に出ている下側からエッチングする
に十分な時間にわたり、標本を緩衝剤が添加されたフッ
化水素HFに浸す。
第3e図を参照すると、上述のようにして張り出したシ
リカをエッチングすることにより、シリカ・ストライプ
16の幅をメサ構造の最上面15の幅よりわずかに狭くす
る。ストライプ16の側面は、レジスト・マスク7に向か
って外側に傾斜している。この傾斜の特徴は、レジスト
・マスク7をシリカ・ストライプ16に密着させる再ベー
キングの結果であり、この後に埋め込み層を成長させる
ときに有利である。
第3f図を参照すると、張り出したシリカをエッチング
した後に、インダスト・リケム・ラボラトリ製レジスト
・ストリップJ100およびメタノールを用いてレジスタ・
マスク7を除去する。これにより、上部にシリカのスト
ライプ16が設けられたメサ構造が残り、エッチング端の
部分には、メサ構造の最上面15が少し表面に現れてい
る。
比較的浅いメサ構造をエッチングするような異なる条
件では、シリカ・ストライプ16はメサ構造からそれほど
張り出しておらず、張り出した材料を除去するための上
述のエッチング工程は必要ない場合もある。シリカ・ス
トライプ16がメサ構造から少し張り出している場合で
も、埋め込み層8、9を適切に成長させることができる
ことがわかった。すなわちシリカ・ストライプ16は、埋
め込み層8、9を成長させるときに、メサ構造の近傍の
空隙を拡大させることがない。実際上には、シリカ・ス
トライプ16の幅を0.4μm以下にするか、またはメサ構
造の最上面15の幅より狭くするべきである。
初期半導体構造を作成する上述した二つの方法、すな
わち第2a図ないし第2f図および第3a図ないし第3f図とそ
れぞれ参照して説明した方法のどちらでも傾斜したメサ
構造が得られるが、メサ構造の側壁が実質的に窪んでい
ないことだけが必要である。例えば側面のどの部分も、
メサ構造の最上面15の幅の10%以上にオーバハングとな
ってはいけない。望ましくは、どのオーバハングもメサ
構造の最上面15の幅の5%以上になってはいけない。メ
サ構造の側壁がオーバハングとなっている場合には、そ
の後のMOVPE工程において、満足な埋め込み層を成長さ
せることができない。
第4図を参照すると、初期半導体構造上に、埋め込み
層8、9、すなわち、ほぼ5×1017cm-3にカドミウムCd
がドープされた0.4μmの厚さのp型InP層8と、ほぼ1
×1017cm-3にイオウSがドープされた0.8μmの厚さの
n型InP層9とを二段階に成長させる。成長条件は通常
のMOVPEと同じであるが、成長を開始する前に、標本を
ホスフィンPH3の存在下で650℃で5秒間加熱する。この
処理は、1μm程度の幅でもMOVPE成長抑制材料となる
シリカの作用を増大させるためのものである。
ホスフィンPH3の存在下で標本を加熱する時間は、そ
の条件により変化することに注意すべきである。例え
ば、ホスフィンPH3の濃度が増加した場合には、時間を
3分、さらには1分に減らす。
得られた層8、9は、第4図に示すように、第一の層
8がメサ構造の高さに達するように成長し、第二の層9
が、メサ構造の最上面15のむきだしの部分に、シリカ・
ストライプ16に隣接して成長する。しかし、これが重要
であるが、ホスフィンPH3の存在下でシリカ・ストライ
プ16を処理したので、第二の層9がメサ構造を覆うこと
はなく、ストライプ16の両側に外側に傾斜した端面17が
形成され、V型溝の底にストライプ16がむきだしのまま
残される。
シリカ・ストライプ16は、埋め込み層8、9の形成時
に、その表面上のすべての成長を完全に防ぐわけではな
いが、第二の埋め込み層9が朝顔状の溝を形成する量に
対して、シリカ・ストライプ16を次の工程で取り除くこ
とができる程度の量である。
第5図を参照すると、埋め込み層8、9が完成したと
きに、シリカ・ストライプ16を除去し、二つのエピタキ
シャル層、すなわち被覆層10、11を成長させる。シリカ
・ストライプ16は、フッ化水素HFの40%水溶液内で除去
され、二つの被覆層10、11は、それ以前のエピタキシャ
ル層と同様に、MOVPEにより成長する。このときにも通
常の正常条件で実行する。被覆層10、11は、ほぼ2×10
18cm-3にカドミウムCdがドープされた1μmの厚さのp
型InP層10と、ほぼ4×1019cm-3に亜鉛Znがドープされ
た0.15μmの厚さのp型GaInAs層11とを含む。
第5図に示されているように、被覆層10、11は、その
最上面が、メサ構造およびその隣接する埋め込み層8、
9の領域で平坦な面20となっている。この平坦な面20の
幅は、メサ構造の活性層の幅の3倍以上になっている
(平坦な面20は、一般には上述した方法により形成され
るが、必ずしもこの方法により形成する必要はない)。
第6図を参照すると、最終的なレーザ構造は、メサ構
造の上のシリカ層12に電極窓18を設け、この窓18とレー
ザの反対側の面とに電極13、14、19を設ける通常の工程
により完成する。窓18に設けられた電極13、14は、スパ
ッタリングにより形成され、Ptバリヤ層を含むTiAuトン
ネリング・ショットキイ電極であり、この一方でレーザ
の反対側の面の電極19は、スパッタリングにより形成さ
れたTi−Au合金電極である。
この最終的なレーザ構造は、窓18の電極13、14にヒー
トシンク(図示せず)をろう付けすることにより、この
ヒートシンク上に取り付けられる。表面20が平坦である
ことから、ろう材の必要量は、電極窓18により形成され
た段差を埋める程度でよい。このようにして、ヒートシ
ンクをメサ構造の半導体材料に近接させることができ
る。
以上の方法により製造されたレーザの典型的動作特性
の例を第7図に示す。連続発振動作では、20℃において
15mAのしきい電流が得られ、28mWの出力パワーが得られ
た。パルス発振動作では、39mWの出力パワーが得られ
た。
上述の方法により製造されたレーザをさらに試験した
ところ、上述のしきい値に矛盾しない6Ωを微分抵抗が
測定され、注入電流が埋め込み層8、9を流れることに
よる損失を無視できることが示された。これは、埋め込
み層8、9のpn接合の位置および完全性が良好であるこ
とを直接に証明する。しきい電流の温度依存性は、発振
波長1.5μmのInGaPレーザに典型的な50Kの温度におけ
るTo値により特徴付けられ、測定されたこのレーザの外
部量子効率は20%であった。接合面と直交する方向に38
゜、平行方向に32゜の円形に近い遠視野像が得られ、本
発明の方法が導波路の大きさを正確に制御できることを
反映している。
テクトロニクス社製S6サンプリング・ヘッドを使用し
て、速度測定を行った。第8図に示すように、20mAにバ
イアスし、20mAの電流で変調された素子のパルス応答
は、立ち上がり(10%)および立ち下がり(90%)時間
は、それぞれ750ピコ秒および1ナノ秒であった。これ
は、少なくとも565メガビット/秒の装置が可能である
ことを示す。
本発明の方法を単一のレーザを製造する場合を参照し
て説明したが、実際の製造時には、ダブルヘテロ構造の
共通のウェハを用いて複数のレーザを製造することがで
きる。この方法による大面積化の可能性を研究するため
に、レーザのメサ構造が200μmの周期で並列に間隔を
あけて設けられたウェハの4cm2の領域から、ランダムに
105個のレーザを選択した。個々のレーザは、劈開およ
びスクライビングにより得られ、素子の典型的な寸法は
幅200μm、長さ400μmであった。81個のレーザが動作
した。これらの81個の動作レーザについて、しきい電流
I0の度数分布を第9図に示す。動作する素子の70%以
上、すなわち105個の標本総数の54%以上は、そのしき
い電流が30mA以下であり、本方法の大規模均一性が明白
である。
以上の説明ではレーザの一つの構造についてのみ説明
した。他の構造でも有効であるものもあり、例えば、種
々の層の厚さを変化させることもできる。特に、最初の
埋め込み層をより浅く成長させることにより、埋め込み
層内のpn接合の位置をメサ構造内のpn接合に近づけるこ
とができる。これは、現実には再現性を得ることが困難
となるが、活性層に対してより有効な電気的閉じ込めを
行うことができる。さらに、層数をより少なくまたは多
く設けることもでき、例えば、活性層の上および下に四
元系層を付加し、分布帰還格子を設けることができる。
付加した層を用いて、埋め込み層内に第二のpn接合を設
けることもできる。
本発明の方法は、特に、メサ構造の最上面内に簡単に
波型を設けることができるので、分布帰還レーザの製造
に利用して特に便利である。
本発明の方法を用いて光検出器、光導波路等の素子を
製造することができ、本発明の方法は半導体レーザの製
造に限定されるものではない。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デブリン ジョン・ダブリュー 英国アイピー2 9エスエクス・イプス ウィッチ・ローワンヘイズクローズ15番 地 (72)発明者 レントン チャールズ・ジー・ディー 英国アイピー23 7エイチゼッド・サフ ォーク・アイ・クランレイグランジ(番 地なし) (56)参考文献 特開 昭58−157188(JP,A) 特開 昭60−62180(JP,A) 特開 昭60−52080(JP,A)

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】〔i〕インジウム・リンInPの最上層
    (5)を含む半導体ウェハ(1)上に有機金属気相成長
    を抑制する成長抑制材料の層(6)を堆積させる工程
    と、 〔ii〕上記成長抑制材料を選択的にエッチングして上記
    ウェハ(1)の〈110〉結晶方向に上記成長抑制材料の
    ストライプ(16)を形成する工程と、 〔iii〕上記ストライプ(16)の下に、実質的に窪みの
    ない側面を有するメサ構造を形成する工程と、 〔iv〕有機金属気相エピタキシにより埋め込み層(8、
    9)を成長させて上記メサ構造の側面を埋める工程と、 〔v〕上記成長抑制材料のストライプ(16)を除去する
    工程と を含み、 前記〔iv〕の工程の前に、600℃以上の温度で少なくと
    も1分以上の時間にわたって、ホスフィンPH3の存在下
    に初期半導体構造を保持する工程を含む 半導体構造の製造方法。
  2. 【請求項2】前記初期半導体構造を保持する工程は700
    ℃以下の温度で行う請求項1記載の半導体構造の製造方
    法。
  3. 【請求項3】成長抑制材料のストライプ(16)は、その
    幅がメサ構造の最上面(15)の幅と実質的に等しい請求
    の範囲第1項または第2項に記載の半導体構造の製造方
    法。
  4. 【請求項4】成長抑制材料のストライプ(16)は、その
    幅がメサ構造の最上面(15)の幅より0.4μm以上には
    広くなく、またはメサ構造の最上面(15)の幅より狭い
    請求の範囲第3項に記載の半導体構造の製造方法。
  5. 【請求項5】前記初期半導体構造を保持する工程を少な
    くとも3分にわたり行う請求の範囲第1項または第2項
    に記載の半導体構造の製造方法。
  6. 【請求項6】前記初期半導体構造を保持する工程を少な
    くとも5分にわたり行う請求の範囲第1項または第2項
    に記載の半導体構造の製造方法。
  7. 【請求項7】〔ii〕および〔iii〕の工程は、 (a) 成長抑制材料の層(6)の上にレジスト材料の
    マスク(7)を形成する工程と、 (b) このマスク(7)を用いてこのマスク(7)が
    アンダカットされるように上記成長抑制材料の層(6)
    をエッチングする工程と、 (c) 上記マスク(7)のアンダカットされた部分が
    落下して半導体ウェハに接するように、上記マスク
    (7)のレジスト材料を溶融再固化する工程と、 (d) マスク(7′)を用いて半導体ウェハ(1)の
    基板をエッチングしてメサ構造を形成する工程と、 (e) 上記レジスト材料のマスク(7′)を除去する
    工程と を含む 請求の範囲第1項ないし第6項のいずれかに記載の半導
    体構造の製造方法。
  8. 【請求項8】〔ii〕および〔iii〕の工程は、 (f) 成長抑制材料の層(16)上にレジスト材料のマ
    スク(7)を形成する工程と、 (g) 上記成長抑制材料の層(16)を上記レジスト材
    料のマスク(7)により選択的にエッチングして二層マ
    スク(16、7)を形成する工程と、 (h) この二層マスク(16、7)を用いて半導体ウェ
    ハ(1)をエッチングしてメサ構造を形成する工程と、 (i) 上記レジスト材料のマスク(7)を除去する工
    程と を含み、 〔i〕の工程の前に、ウェハ(1)の最上面を酸化させ
    てこのウエハ(1)の最上面と有機金属成長抑制材料と
    の間に生じる界面の完全性を劣化させる 請求の範囲第1項ないし第7項のいずれかに記載の半導
    体構造の製造方法。
  9. 【請求項9】酸化は酸化性の気体または混合気体をウェ
    ハ基板(1)上に流すことにより行われる請求の範囲第
    8に記載の半導体構造の製造方法。
  10. 【請求項10】酸化性の気体または混合気体は窒素N2
    酸素O2との混合気体を含む請求の範囲第9項に記載の半
    導体構造の製造方法。
  11. 【請求項11】製造される半導体構造は埋め込み型ヘテ
    ロ構造のレーザである請求の範囲第1項ないし第10項の
    いずれかに記載の半導体構造の製造方法。
JP61503815A 1985-07-03 1986-07-03 半導体構造の製造方法 Expired - Lifetime JP2547001B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8516853 1985-07-03
GB858516853A GB8516853D0 (en) 1985-07-03 1985-07-03 Manufacture of semiconductor structures

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP33601895A Division JP2935415B2 (ja) 1985-07-03 1995-11-29 半導体構造

Publications (2)

Publication Number Publication Date
JPS63500279A JPS63500279A (ja) 1988-01-28
JP2547001B2 true JP2547001B2 (ja) 1996-10-23

Family

ID=10581741

Family Applications (2)

Application Number Title Priority Date Filing Date
JP61503815A Expired - Lifetime JP2547001B2 (ja) 1985-07-03 1986-07-03 半導体構造の製造方法
JP33601895A Expired - Lifetime JP2935415B2 (ja) 1985-07-03 1995-11-29 半導体構造

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP33601895A Expired - Lifetime JP2935415B2 (ja) 1985-07-03 1995-11-29 半導体構造

Country Status (9)

Country Link
US (2) US4864581A (ja)
EP (1) EP0227783B1 (ja)
JP (2) JP2547001B2 (ja)
CA (1) CA1261483A (ja)
DE (1) DE3689067T2 (ja)
ES (1) ES2000643A6 (ja)
GB (1) GB8516853D0 (ja)
HK (1) HK134996A (ja)
WO (1) WO1987000348A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8622767D0 (en) * 1986-09-22 1986-10-29 British Telecomm Semiconductor structures
US5145807A (en) * 1988-05-11 1992-09-08 Mitsubishi Kasei Corporation Method of making semiconductor laser devices
US5045496A (en) * 1988-05-13 1991-09-03 Rockwell International Corporation Semi-insulating cobalt doped indium phosphide grown by MOCVD
US5111469A (en) * 1989-08-15 1992-05-05 Sony Corporation Semiconductor laser
JP2827326B2 (ja) * 1989-09-27 1998-11-25 住友電気工業株式会社 半導体レーザの製造方法
DE3934998A1 (de) * 1989-10-20 1991-04-25 Standard Elektrik Lorenz Ag Elektrisch wellenlaengenabstimmbarer halbleiterlaser
JPH0474488A (ja) * 1990-07-16 1992-03-09 Mitsubishi Electric Corp 半導体レーザ装置およびその製造方法
US5179040A (en) * 1990-07-16 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor laser device
JP3108183B2 (ja) * 1992-02-10 2000-11-13 古河電気工業株式会社 半導体レーザ素子とその製造方法
US5307357A (en) * 1992-11-05 1994-04-26 International Business Machines Corporation Protection means for ridge waveguide laser structures using thick organic films
JPH0722691A (ja) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp 半導体レーザとその製造方法
JP2960838B2 (ja) * 1993-07-30 1999-10-12 シャープ株式会社 半導体装置及びその製造方法
US5721751A (en) * 1993-10-28 1998-02-24 Nippon Telegraph & Telephone Corporation Semiconductor laser
JP2718901B2 (ja) * 1994-10-31 1998-02-25 ローム株式会社 半導体装置の製造方法
US5663976A (en) * 1995-10-16 1997-09-02 Northwestern University Buried-ridge laser device
SE9700931D0 (sv) * 1997-03-14 1997-03-14 Ericsson Telefon Ab L M Buried heterostructure laser
US6141365A (en) * 1997-12-31 2000-10-31 Lasertron Semiconductor laser with kink suppression layer
JP3535002B2 (ja) * 1998-02-09 2004-06-07 日本電信電話株式会社 半導体レ―ザの良否判別法
US6294440B1 (en) * 1998-04-10 2001-09-25 Sharp Kabushiki Kaisha Semiconductor substrate, light-emitting device, and method for producing the same
US6365968B1 (en) 1998-08-07 2002-04-02 Corning Lasertron, Inc. Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device
US7442777B2 (en) * 2000-11-29 2008-10-28 Arius Research Inc. Cytotoxicity mediation of cells evidencing surface expression of CD63
US7431923B2 (en) * 2005-01-03 2008-10-07 Arius Research Inc. Cytotoxicity mediation of cells evidencing surface expression of CD63
JP4627132B2 (ja) * 2001-09-13 2011-02-09 シャープ株式会社 半導体レーザ装置および光ディスク記録再生装置
JP2003234541A (ja) * 2001-12-07 2003-08-22 Furukawa Electric Co Ltd:The 分布帰還型半導体レーザ素子
US7494919B2 (en) * 2005-01-12 2009-02-24 International Business Machines Corporation Method for post lithographic critical dimension shrinking using thermal reflow process
JP4853008B2 (ja) * 2005-12-14 2012-01-11 住友電気工業株式会社 半導体光素子を作製する方法
JP5653609B2 (ja) * 2008-12-01 2015-01-14 古河電気工業株式会社 光半導体装置、光ファイバ増幅器用励起光源及び光半導体装置の製造方法
WO2013103930A2 (en) * 2012-01-06 2013-07-11 1366 Technologies, Inc. Methods to selectively treat portions of a surface using a self-registering mask
WO2020026330A1 (ja) * 2018-07-31 2020-02-06 三菱電機株式会社 半導体レーザ装置の製造方法、および半導体レーザ装置
WO2020105095A1 (ja) * 2018-11-19 2020-05-28 三菱電機株式会社 光半導体装置および光半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425650A (en) * 1980-04-15 1984-01-10 Nippon Electric Co., Ltd. Buried heterostructure laser diode
GB2115608B (en) * 1982-02-24 1985-10-30 Plessey Co Plc Semi-conductor lasers
US4468850A (en) * 1982-03-29 1984-09-04 Massachusetts Institute Of Technology GaInAsP/InP Double-heterostructure lasers
JPS5957486A (ja) * 1982-09-27 1984-04-03 Nec Corp 埋め込み形半導体レ−ザ
JPS59129486A (ja) * 1983-01-14 1984-07-25 Toshiba Corp 半導体レーザ装置の製造方法
US4566171A (en) * 1983-06-20 1986-01-28 At&T Bell Laboratories Elimination of mask undercutting in the fabrication of InP/InGaAsP BH devices
JPS6062180A (ja) * 1983-09-16 1985-04-10 Oki Electric Ind Co Ltd 半導体発光素子

Also Published As

Publication number Publication date
JP2935415B2 (ja) 1999-08-16
WO1987000348A1 (en) 1987-01-15
EP0227783B1 (en) 1993-09-22
DE3689067T2 (de) 1994-04-28
US4935936A (en) 1990-06-19
JPH09186402A (ja) 1997-07-15
GB8516853D0 (en) 1985-08-07
DE3689067D1 (de) 1993-10-28
ES2000643A6 (es) 1988-03-16
US4864581A (en) 1989-09-05
JPS63500279A (ja) 1988-01-28
EP0227783A1 (en) 1987-07-08
HK134996A (en) 1996-08-02
CA1261483A (en) 1989-09-26

Similar Documents

Publication Publication Date Title
JP2547001B2 (ja) 半導体構造の製造方法
JPH0621575A (ja) 埋め込みヘテロ構造半導体デバイスの製作方法
JPH05304337A (ja) 半導体素子の製造方法
JP5027647B2 (ja) 単一のステップmocvdによって製造される埋め込みヘテロ構造デバイス
CN211670427U (zh) 光通信用掩埋结构高线性dfb激光器芯片
JP2003229635A (ja) 半導体光集積素子
US4725112A (en) Buried undercut mesa-like waveguide
JPS6318877B2 (ja)
US5561681A (en) Semiconductor laser
JP2998629B2 (ja) 光半導体装置とその製造方法
JPH0864907A (ja) 平面埋込型レーザダイオードの製造方法
JP2006074069A (ja) 半導体装置の製造方法
JP2003283047A (ja) リッジ導波路型分布帰還レーザ
CN208078379U (zh) 一种高速dfb半导体激光器
JPH07202317A (ja) 埋め込み構造半導体レーザの製造方法
JPH07254750A (ja) 半導体レーザ
JP3689733B2 (ja) 半導体素子の製造方法
JPS6258692A (ja) 半導体発光装置の製造方法
JPH05226774A (ja) 半導体レーザ素子とその製造方法
JP2736382B2 (ja) 埋め込み型半導体レーザおよびその製造方法
JPH09186391A (ja) 化合物半導体装置及びその製造方法
JP2000174388A (ja) 半導体レーザその製造方法
JPS62179790A (ja) 半導体レ−ザ
JPS6361793B2 (ja)
JP2005072623A (ja) 半導体素子

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term