JP2005072623A - 半導体素子 - Google Patents
半導体素子 Download PDFInfo
- Publication number
- JP2005072623A JP2005072623A JP2004352256A JP2004352256A JP2005072623A JP 2005072623 A JP2005072623 A JP 2005072623A JP 2004352256 A JP2004352256 A JP 2004352256A JP 2004352256 A JP2004352256 A JP 2004352256A JP 2005072623 A JP2005072623 A JP 2005072623A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- layer made
- stop layer
- upper cladding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】 任意の混晶比のAlY Ga1-Y Asからなる層をウェットエッチングして所望の形状のリッジ又はグルーブを正確に形成する。
【解決手段】 基板上に、少なくともAlW Ga1-W Asからなる第1上側クラッド層に接して、GaAsからなる第2エッチング阻止層、Inv Ga1-v Pからなる第1エッチング阻止層、及びAlY Ga1-Y Asからなる電流ブロック層を順次積層してなる、InGaAs系材料からなる活性層を有する半導体素子であって、電流ブロック層の水平方向の一部、及び第1エッチング阻止層の水平方向の一部が、垂直方向に完全に除去されて第2エッチング阻止層が露出し、第2エッチング阻止層露出部にAlT Ga1-T Asからなる第2上側クラッド層を積層してなり、かつ、電流ブロック層を構成するAlY Ga1-Y AsのAl組成Yと、第2上側クラッド層を構成するAlT Ga1-T AsのAl組成Tとの関係において、Y>Tが成り立つことを特徴とする。
【選択図】 図1
【解決手段】 基板上に、少なくともAlW Ga1-W Asからなる第1上側クラッド層に接して、GaAsからなる第2エッチング阻止層、Inv Ga1-v Pからなる第1エッチング阻止層、及びAlY Ga1-Y Asからなる電流ブロック層を順次積層してなる、InGaAs系材料からなる活性層を有する半導体素子であって、電流ブロック層の水平方向の一部、及び第1エッチング阻止層の水平方向の一部が、垂直方向に完全に除去されて第2エッチング阻止層が露出し、第2エッチング阻止層露出部にAlT Ga1-T Asからなる第2上側クラッド層を積層してなり、かつ、電流ブロック層を構成するAlY Ga1-Y AsのAl組成Yと、第2上側クラッド層を構成するAlT Ga1-T AsのAl組成Tとの関係において、Y>Tが成り立つことを特徴とする。
【選択図】 図1
Description
本発明は、半導体素子に関するものであり、詳しくは、エッチング阻止層を利用して形成されるリッジ(ridge)又はグルーブ(groove)を有する半導体素子に関するものである。
リッジ又はグルーブを有する半導体素子は、活性層上に配置された上側クラッド層の一部をエッチング除去することにより製造される。斯かる半導体素子は、活性層と上側クラッド層との間にエッチング阻止層を配置する方法によって再現性良く製造することができる。そしてこのような半導体素子は、主として発光素子として好適に用いられている。リッジ、またはグルーブを形成する際の、従来技術としては、熱塩酸等をエッチャントとして使用し、Al混晶比が0.5程度以上のAlGaAsをエッチングし、これに対してGaAsをエッチング阻止層として用いる方法が知られている。
また、一方でエッチング阻止層を利用して製造される半導体発光素子として、第1導電型基板上に、順次、第1導電型下側クラッド層、活性層、AlX Ga1-X Asからなる第2導電型第1上側クラッド層、AlX Ga1-X Asからなる第2導電型エッチング阻止層、AlX Ga1-X Asからなる第2導電型第2上側クラッド層を配置してなり、第1上側クラッド層のX(混晶比)を0.38〜0.6、エッチング阻止層のXを0.6以上、第2上側クラッド層のXを0.38〜0.6とした半導体発光素子が提案されている(特許文献1)。又、正確な形状のリッジ又はグルーブを形成する方法としては、ドライエッチング法も用いられている。
特開平5ー259574号公報
しかしながら、かかる上述の方法では、さまざまな難点があった。また、特許文献1には、混晶比が0.6以上のAlGaAsが有機酸と過酸化水素との混合エッチング水溶液に対して、耐エッチング性を有することを利用し、第2上側クラッド層を上記の混合エッチング水溶液で処理するリッジ形成工程を含む方法によって製造する方法が記載されている。
しかしながらこの方法では、エッチング工程の後に混晶比0.6以上のAlGaAsが表面に残り、酸化されやすいため、この上に再びエピタキシャル成長を行う場合、エピタキシャル層が、欠陥の多いものになりやすいという課題があった。
さらにドライエッチングを用いることにより、所望のリッジ形状を得ることもできるが、ドライエッチングでは、結晶欠陥を導入しやすいため、発光素子の製造には、あまり好適ではない。このため所望のリッジ形状を品質よく製造でき、かつエッチングする層のAl混晶比を自由に選択できるエッチング阻止層が望まれている。
本発明の目的は、リッジまたはグルーブを有する半導体発光素子の一層の多様化を図ることである。
本発明の他の目的は、任意の混晶比のAlY Ga1-Y Asからなる層をウェットエッチングして所望の形状のリッジ又はグルーブを正確に形成する方法とこれを用いた半導体素子を提供することにある。
本発明の他の目的は、任意の混晶比のAlY Ga1-Y Asからなる層をウェットエッチングして所望の形状のリッジ又はグルーブを正確に形成する方法とこれを用いた半導体素子を提供することにある。
本発明の半導体素子は、基板上に、少なくともAlW Ga1-W Asからなる第1上側クラッド層に接して、GaAsからなる第2エッチング阻止層、Inv Ga1-v Pからなる第1エッチング阻止層、及びAlY Ga1-Y Asからなる電流ブロック層を順次積層してなる、InGaAs系材料からなる活性層を有する半導体素子であって、
該電流ブロック層の水平方向の一部、および該第1エッチング阻止層の水平方向の一部が、垂直方向に完全に除去されて前記第2エッチング阻止層が露出しており、該第2エッチング阻止層露出部にAlT Ga1-T Asからなる第2上側クラッド層を積層してなり、
かつ、
該電流ブロック層を構成するAlY Ga1-Y AsのAl組成Yと、第2上側クラッド層を構成するAlT Ga1-T AsのAl組成Tとの関係において、
Y>T
が成り立つことを特徴とする。
また、本発明の半導体素子は、基板上に、少なくともAlW Ga1-W Asからなる第1上側クラッド層に接して、後述する第1エッチング阻止層をエッチングする際にエッチストップ層として機能し得るGaAsからなる第2エッチング阻止層、後述する電流ブロック層をエッチングする際にエッチストップ層として機能し得るInv Ga1-v Pからなる第1エッチング阻止層、およびAlY Ga1-Y Asからなる電流ブロック層を順次積層してなる、InGaAs系材料からなる活性層を有する半導体素子であって、
該電流ブロック層の水平方向の一部、および該第1エッチング阻止層の水平方向の一部が、垂直方向に完全に除去されて前記第2エッチング阻止層が露出しており、該第2エッチング阻止層露出部にAlT Ga1-T Asからなる第2上側クラッド層を積層してなり、
かつ、
該電流ブロック層を構成するAlY Ga1-Y AsのAl組成Yと、第2上側クラッド層を構成するAlT Ga1-T AsのAl組成Tとの関係において、
Y>T
が成り立つことを特徴とする。
また、本発明の半導体素子は、前記Inv Ga1-v Pからなる第1エッチング阻止層の組成においてv=0.5 であることを特徴とする。
該電流ブロック層の水平方向の一部、および該第1エッチング阻止層の水平方向の一部が、垂直方向に完全に除去されて前記第2エッチング阻止層が露出しており、該第2エッチング阻止層露出部にAlT Ga1-T Asからなる第2上側クラッド層を積層してなり、
かつ、
該電流ブロック層を構成するAlY Ga1-Y AsのAl組成Yと、第2上側クラッド層を構成するAlT Ga1-T AsのAl組成Tとの関係において、
Y>T
が成り立つことを特徴とする。
また、本発明の半導体素子は、基板上に、少なくともAlW Ga1-W Asからなる第1上側クラッド層に接して、後述する第1エッチング阻止層をエッチングする際にエッチストップ層として機能し得るGaAsからなる第2エッチング阻止層、後述する電流ブロック層をエッチングする際にエッチストップ層として機能し得るInv Ga1-v Pからなる第1エッチング阻止層、およびAlY Ga1-Y Asからなる電流ブロック層を順次積層してなる、InGaAs系材料からなる活性層を有する半導体素子であって、
該電流ブロック層の水平方向の一部、および該第1エッチング阻止層の水平方向の一部が、垂直方向に完全に除去されて前記第2エッチング阻止層が露出しており、該第2エッチング阻止層露出部にAlT Ga1-T Asからなる第2上側クラッド層を積層してなり、
かつ、
該電流ブロック層を構成するAlY Ga1-Y AsのAl組成Yと、第2上側クラッド層を構成するAlT Ga1-T AsのAl組成Tとの関係において、
Y>T
が成り立つことを特徴とする。
また、本発明の半導体素子は、前記Inv Ga1-v Pからなる第1エッチング阻止層の組成においてv=0.5 であることを特徴とする。
本発明は、基板上に少なくともAlW Ga1-W Asからなる層に接して、第2エッチング阻止層、第1エッチング阻止層、及びAlY Ga1-Y Asからなる層を順次積層し、AlY Ga1-Y Asからなる層の一部、及び第1エッチング阻止層の一部が除去されている構造を有しており、所望のリッジ形状を品質よく製造でき、かつエッチングする層のAl混晶比を自由に選択でき、さらに再成長させる際の再成長界面がGaAsとすることができるため、再成長させた部分の結晶性を良好にすることができる。
以下、本発明を詳細に説明する。
本発明の手法は、FET、HBT等各種の半導体素子に適用できるが、半導体発光素子、特に半導体レーザに応用することが好ましい。以下に、本発明の半導体素子の一例として、半導体レーザ素子の場合について説明する。
本発明の手法は、FET、HBT等各種の半導体素子に適用できるが、半導体発光素子、特に半導体レーザに応用することが好ましい。以下に、本発明の半導体素子の一例として、半導体レーザ素子の場合について説明する。
本発明の半導体素子において、基板としては、通常、所謂III −V族化合物単結晶基板(ウエハ)が使用される。III −V族化合物単結晶基板、周期律表の第III b族元素と第Vb族元素との化合物のバルク結晶から切り出して得られる。本発明においてはGaP、GaAs、InP等の群から選択されるウエハが使用される。これらの中では、特にGaAsが格子定数整合性の点から特に好適に使用される。
本発明の半導体素子は、基板上に少なくともAlW Ga1-W Asからなる層に接して、第2エッチング阻止層、第1エッチング阻止層、及びAlY Ga1-Y Asからなる層を順次積層してなる半導体素子であって、該AlY Ga1-Y Asからなる層の一部、及び第1エッチング阻止層の一部が除去されている構造を有する。
また、本発明の半導体素子は、第2エッチング阻止層がGaAsから、第1エッチング阻止層がAlx Ga1-x Asからなるとともに、
X−Y≧0.1
の条件を満たしている。
X−Y≧0.1
の条件を満たしている。
また本発明の半導体素子は、第2エッチング阻止層がAlz Ga1-z AsまたはGaAsから、第1エッチャント阻止層がInv Ga1-v Pからなっている。なお、阻止層の除去は、ウエットエッチングにより行うことが好ましい。
図1は、本発明の半導体素子におけるエピタキシャル構造の一例として、レーザ素子を形成した模式的説明図であり、図中、1は基板、2はバッファ層、3は下側クラッド層、4は活性層、5は第1上側クラッド層、6は第2エッチング阻止層、7は第1エッチング阻止層、8は第2上側クラッド層、9は電流ブロック層、10はキャップ層、11はコンタクト層、12,13は電極を表す。
第1上側クラッド層5がAlW Ga1-W Asからなる層であり、電流ブロック層9にAlY Ga1-Y Asからなる層が相当する。そして、本発明の半導体素子の各層は、基板上にエピタキシャル薄膜として形成される。
バッファ層2は、好ましい態様として、基板バルク結晶の不完全性を緩和し、結晶軸を同一にしたエピタキシャル薄膜の形成を容易にするために使用される。バッファ層2は、基板1と同一の化合物で合成するのが好ましく、基板1としてGaAsを使用した場合は、バッファ層2には主にGaAsが使用される。
下側クラッド3は、通常、活性層4の屈折率より小さな屈折率を有する材料で構成され、バッファ層2としてGaAsを使用した場合は、通常、AlGaAs系材料(Alv Ga1-v As)が使用され、その混晶比は、屈折率が上記の条件を満足するように適宜選択される。
活性層4は、GaAs材料、AlGaAs系材料、InGaAs系材料、InGaAsP系材料などによって構成され、その構造としては、例えば、上記材料の薄膜からなる各種の量子井戸構造(SQW、MQW)等を採用することができる。そして、量子井戸構造には、通常、光ガイド層が併用される。光ガイド層の構造としては、活性層の両側に光ガイド層を設けた構造(SCH構造)、光ガイド層の組成を徐々に変化させることにより屈折率を連続的に変化させた構造(GRIN−SCH構造)等を採用することができる。活性層4の材料および構造は、目的とする発光波長や出力などによって適宜選択される。
第1上側クラッド層5は、活性層4の屈折率より小さな屈折率を有する材料で構成される。そして、第1上側クラッド層5の屈折率と、下側クラッド層3のそれとは通常同一とされる。従って、第1上側クラッド層5の材料としては、下側クラッド層3と同様に、通常、AlGaAs系材料が使用され、その混晶比は、下側クラッド層3と通常同一とされる。この構造では、第1上側クラッド層5が、AlW Ga1-W Asからなる層に相当する。
第2エッチング阻止層6は、AlGaAs材料にて構成されるが、通常はGaAsが好適に使用される。これはMOCVD法等で第2上側クラッド層等を再成長させる際に結晶性よく積層することができるためである。第2エッチング阻止層6の厚さは通常2nm以上が好ましい。
第1エッチング阻止層7の厚さは5nm以上であり、好ましくは10nm以上である。厚さが5nm未満だと膜厚の乱れ等により、エッチングを十分阻止できなくなる可能性がある。また、その組成は、Inv Ga1-v P又はAlx Ga1-x Asで表され、InV Ga1-v Pを用いる場合、歪みのない系(lattice matched system)でv=0.5を、歪み系(strained system )ではv=0又はv=1を用いることができる。一方、Alx Ga1-x Asを用いる場合には、電流ブロック層のエッチングを十分阻止できるよう、電流ブロック層を構成するAlYGa1-Y AsとX−Y≧0.1の関係を満たすようにXを定めればよい。
電流ブロック層としては、文字通り電流をブロックして実質的に流さないことが必要であるので、その導電型は下側クラッド層と同一かあるいはアンドープとすることが好ましく、またその屈折率が第2上側クラッド層8(AlT Ga1-T As)より小さいことが好ましい。したがって混晶比としてはY>Tになることが好ましい。
そして、キャップ層10は、第1回目成長において電流ブロック層9の保護層として用いられると同時に第2上側クラッド層8の成長を容易にするために用いられ、素子構造を得る前に、一部除去される。ここで、キャップ層10、電流ブロック層9の一部除去には、有機酸と過酸化水素水の混合液が用いられる。この時の有機酸と過酸化水素水の比率および水溶液の濃度は、電流ブロック層9と第1エッチング阻止層7の材質により定めればよく、特に制限されないが、通常、過酸化水素/有機酸の比率は、1/10〜1/50(重量比)の範囲から選択するのが好ましい。そして、有機酸および過酸化水素の水溶液の濃度は、通常、30〜50重量%とされる。なお、エッチングは、通常、常温で行われる。さらに、第2エッチング阻止層をエッチングストップ層として用い、第1エッチング阻止層の一部を除去する。その際には、既知のAlGaAsをエッチングするエッチャントを用いることができる。
第2上側クラッド層8の屈折率は、通常、活性層4のそれ以下とされる。又、第2上側クラッド層8は通常下側クラッド層3及び第1上側クラッド層5と同一とされる。
第2上側クラッド層8上には電極の接触抵抗率を下げるため等の目的で使用されるコンタクト層11が設けられる。コンタクト層11は、通常、GaAs材料にて構成される。この層は通常電極との接触抵抗率を低くするためにキャリア濃度を他の層より高くすることが行われる。
また、通常、バッファ層2の厚さは0.1〜1μm、下側クラッド層3の厚さは0.5〜3μm、活性層4の厚さは量子井戸構造の場合1層当たり0.005〜0.02μm、第1上側クラッド層5の厚さは0.05〜0.3μm、第2上側クラッド層8の厚さは0.5〜3μm、キャップ層10の厚さは0.005〜0.5μm、電流ブロック層9の厚さは0.3〜2μmの範囲から選択される。図1に示す半導体発光素子は、さらに電極12、13を形成して構成される。電極12はp型の場合、コンタクト層11表面に例えばTi/Pt/Auを順次に蒸着した後、アロイ処理することによって形成される。一方、電極13は、基板1の表面に形成され、n型電極の場合、基板1表面に例えばAuGe/Ni/Auを順次に蒸着した後、アロイ処理することによって形成される。
次に、本発明の半導体発光素子の製造方法の一例について図1を用いて説明する。
本発明においては、MOCVD法、MBE法又はLPE法等、成長させる層の厚さに合わせて適宜基板1上に、バッファ層2、下側クラッド層3、活性層4、第1上側クラッド層5、第2エッチング阻止層6、第1エッチング阻止層7、電流ブロック層9、キャップ層10を成長させる。この後、キャップ層10上にSiNx 等によりマスクを設け、ウェットエッチング法により電流ブロック層9とキャップ層10の一部を第1エッチング阻止層7に到達するまで行って所望の形状を得る。
本発明においては、MOCVD法、MBE法又はLPE法等、成長させる層の厚さに合わせて適宜基板1上に、バッファ層2、下側クラッド層3、活性層4、第1上側クラッド層5、第2エッチング阻止層6、第1エッチング阻止層7、電流ブロック層9、キャップ層10を成長させる。この後、キャップ層10上にSiNx 等によりマスクを設け、ウェットエッチング法により電流ブロック層9とキャップ層10の一部を第1エッチング阻止層7に到達するまで行って所望の形状を得る。
この時使用されるエッチャントは、第1エッチング阻止層であるInX Ga1-X P、AlX Ga1-X Asをエッチングせず、電流ブロック層AlY Ga1-Y Asの一部をエッチングするものであれば特に限定されない。第1エッチング阻止層がInX Ga1-X Pの場合、好適なものとしては、硫酸と過酸化水素と水の組み合わせがある。その混合割合は特に限定されないが、全体の容積の半分以上が水であることが、エッチング速度を過大にしないため好ましい。また、第1エッチング阻止層がAlX Ga1-X Asの場合、AlX Ga1-X Asをエッチングせず、電流ブロック層AlY Ga1-Y Asの一部をエッチングするように有機酸と過酸化水素水の混合比を決める。好適なものとしては、酒石酸と過酸化水素と水の組み合わせがある。この場合も、混合割合は特に限定されないが、全体の容積の半分以上が水であることが、エッチング速度を過大にしないため好ましい。
こうして第1エッチング阻止層までエッチングした後、今度は第1エッチング阻止層の中で、電流ブロック層9によりマスクされていない部分のみをエッチングする。この際には第2エッチング阻止層と電流ブロック層及びキャップ層を構成する材料をエッチングしないエッチャントを用いて再度エッチングを行う。
このエッチングのエッチャントとしては、例えば低濃度の塩酸、熱塩酸や熱リン酸等が使用できる。具体的には第1エッチング阻止層をInV Ga1-V Pで構成した場合には、低濃度の塩酸を用いて第1エッチング阻止層のみを選択的にエッチングすることが可能となる。そして電流ブロック層9が第1エッチング阻止層7のエッチングマスクとして機能するため、サイドエッチングがほとんど生ぜず、横方向の寸法を高精度に制御することが可能となる。一方、第1エッチング阻止層7をAlX Ga1-X Asで構成した場合、熱塩酸や熱リン酸等でx≧0.5のAlX Ga1-X Asを選択エッチングすることができる。
そしてその上に第2上側クラッド層8、コンタクト層11を再びエピタキシャル成長により積層する。その上に、電極を形成して完成された半導体発光素子は、チップ単位に分割され、レーザーダイオード(LD)として利用される。以上の説明は、レーザーダイオードを例としたものであるが、本発明の半導体素子およびその製造方法は、発光ダイオード(LED)等他の素子であっても、正確なリッジ又はグルーブ形状を必要とする各種半導体素子に好適に使用できる。
〔実施例〕
以下、本発明を実施例により更に詳細に説明するが、本発明は、その要旨を越えない限り、以下の実施例に限定されるものではない。
(実施例1)
図1に示すグルーブ型のレーザ素子の製造を行った。この方法を図2〜6を用いて説明する。
キャリア濃度1×1018cm-3のn型GaAs基板1上にMBE法にて、バッファ層2として1μmの厚さのキャリア濃度1×1018cm-3のn型GaAs層、下側クラッド層3としてキャリア濃度5×1017cm-3のn型Al0.35Ga0.65As層、次いで厚さ60nmのアンドープGaAsガイド層に挟まれた厚さ6nmのアンドープIn0.2 Ga0.8 Asの単一量子井戸(SQW)構造を有する活性層4、第1上側クラッド層5として厚さ0.1μm、キャリア濃度5×1017cm-3のp型Al0.35Ga0.65As層、第2エッチング阻止層6として厚さ10nm、キャリア濃度5×1017cm-3のp型GaAs層、第1エッチング阻止層7として厚さ20nm、キャリア濃度5×1017cm-3のn型In0.5 Ga0.5 P層、電流ブロック層9として厚さ0.7μm、キャリア濃度5×1017cm-3のn型Al0.4 Ga0.6 As層、キャップ層10として厚さ10nm、キャリア濃度5×1017cm-3のn型GaAs層、を順次積層した(図2)。
〔実施例〕
以下、本発明を実施例により更に詳細に説明するが、本発明は、その要旨を越えない限り、以下の実施例に限定されるものではない。
(実施例1)
図1に示すグルーブ型のレーザ素子の製造を行った。この方法を図2〜6を用いて説明する。
キャリア濃度1×1018cm-3のn型GaAs基板1上にMBE法にて、バッファ層2として1μmの厚さのキャリア濃度1×1018cm-3のn型GaAs層、下側クラッド層3としてキャリア濃度5×1017cm-3のn型Al0.35Ga0.65As層、次いで厚さ60nmのアンドープGaAsガイド層に挟まれた厚さ6nmのアンドープIn0.2 Ga0.8 Asの単一量子井戸(SQW)構造を有する活性層4、第1上側クラッド層5として厚さ0.1μm、キャリア濃度5×1017cm-3のp型Al0.35Ga0.65As層、第2エッチング阻止層6として厚さ10nm、キャリア濃度5×1017cm-3のp型GaAs層、第1エッチング阻止層7として厚さ20nm、キャリア濃度5×1017cm-3のn型In0.5 Ga0.5 P層、電流ブロック層9として厚さ0.7μm、キャリア濃度5×1017cm-3のn型Al0.4 Ga0.6 As層、キャップ層10として厚さ10nm、キャリア濃度5×1017cm-3のn型GaAs層、を順次積層した(図2)。
次に窒化シリコンのマスクを設け(図3)、第1エッチング阻止層をエッチングストップ層としてエッチングを行った(図4)。この時用いたエッチャントは、硫酸(98wt%)、過酸化水素(30wt%水溶液)及び水を体積比で1:1:5で混合したものを用い、25℃で30秒間行った。
次いで、HF(49%)とNH4 F(40%)を1:6で混合したエッチング液に2分30秒間浸漬して窒化シリコン層を除去し(図5)、更に第2エッチング阻止層をエッチングストップ層として、第1エッチング阻止層のエッチングを行った(図6)。この時用いたエッチャントは、塩酸(35wt%)と水を2:1に混合したものであり、温度は25℃、時間は2分間とした。
この後、MOCVD法にて第2上側クラッド層8としてキャリア濃度1×1018cm-3のp型Al0.35Ga0.65As層を埋め込み部分で1.5μmの厚さに成るように成長させ、最後に電極との良好な接触を保つためのコンタクト層11として、厚さ2μm、キャリア濃度1×1019cm-3のp型GaAs層を成長させ(図7)、レーザ素子を形成できた。
(実施例2)
実施例1に対して以下の点のみ異ならせ、他は同じ条件とした。
・アンドープGaAsガイド層の厚みを40nmとした。
・第1上側クラッド層5をp型Al0.38Ga0.62As層とした。
・第1エッチング阻止層7をn型Al0.58Ga0.42As層とした。
・第1エッチング阻止層をエッチングストップ層としてのエッチングを、エッチャントとして、酒石酸(50wt%)と過酸化水素(30wt%水溶液)を体積比で2:1で混合したものを用い、25℃で120秒間行った。
・第2エッチング阻止層をエッチングストップ層とした第1エッチング阻止層のエッチングを、エッチャントとして塩酸(35wt%)を用い、温度75℃、時間は1分間とした。
・コンタクト層11の厚さを3μmとした。
これにより、同様にレーザ素子を形成できた。
(実施例3)
図8に示すリッジ型レーザ素子の製造を行った。この方法を図9〜15を用いて説明する。
(実施例2)
実施例1に対して以下の点のみ異ならせ、他は同じ条件とした。
・アンドープGaAsガイド層の厚みを40nmとした。
・第1上側クラッド層5をp型Al0.38Ga0.62As層とした。
・第1エッチング阻止層7をn型Al0.58Ga0.42As層とした。
・第1エッチング阻止層をエッチングストップ層としてのエッチングを、エッチャントとして、酒石酸(50wt%)と過酸化水素(30wt%水溶液)を体積比で2:1で混合したものを用い、25℃で120秒間行った。
・第2エッチング阻止層をエッチングストップ層とした第1エッチング阻止層のエッチングを、エッチャントとして塩酸(35wt%)を用い、温度75℃、時間は1分間とした。
・コンタクト層11の厚さを3μmとした。
これにより、同様にレーザ素子を形成できた。
(実施例3)
図8に示すリッジ型レーザ素子の製造を行った。この方法を図9〜15を用いて説明する。
キャリア濃度1×1018cm-3のn型GaAs基板21上にMBE法にて、バッファ層22として1μmの厚さのキャリア濃度1×1018cm-3のn型GaAs層、下側クラッド層23としてキャリア濃度5×1017のn型Al0.35Ga0.65As層、次いで厚さ60nmのアンドープGaAsガイド層に挟まれた厚さ6nmのアンドープIn0.2 Ga0.8 Asの単一量子井戸(SQW)構造を有する活性層24、第1上側クラッド層25として厚さ0.1μm、キャリア濃度5×1017のp型Al0.35Ga0.65As層、第2エッチング阻止層26として厚さ10nm、キャリア濃度5×1017のp型GaAs層、第1エッチング阻止層27として厚さ20nm、キャリア濃度5×1017のp型In0.5 Ga0.5 P層、第2上側クラッド層28として厚さ1μm、キャリア濃度1×1018のp型Al0.35Ga0.65As層、キャップ層30として厚さ10nm、キャリア濃度5×1017のp型GaAs層、を順次積層した(図9)。
次に窒化シリコンのマスクを設け(図10)、第1エッチング阻止層をエッチングストップ層としてエッチングを行った(図11)。この時用いたエッチャントは、硫酸(98wt%)、過酸化水素(30wt%水溶液)及び水を体積比で1:1:5で混合したものを用い、25℃で30秒間行った。
更に第2エッチング阻止層をエッチングストップ層として、第1エッチング阻止層のエッチングを行った(図12)。この時用いたエッチャントは、塩酸(35wt%)と水を2:1に混合したものであり、温度は25℃、時間は2分間とした。
この後、MOCVD法にて電流ブロック層29として厚さ1.5μm、キャリア濃度5×1017cm-3のn型のAl0.4 Ga0.6 As層を成長した(図13)。この後SF6 を用いたプラズマエッチング法により窒化シリコンを除去した(図14)。再度MOCVD法によりコンタクト層31として、厚さ2μm、キャリア濃度1×1019のp型GaAs層を成長させ(図15)、レーザ素子を形成できた。
(実施例4)
実施例3に対して以下の点のみ異ならせ、他は同じ条件とした。
・第1エッチング阻止層27をp型Al0.58Ga0.42As層とした。
・第1エッチング阻止層をエッチングストップ層としてのエッチングを、エッチャントとして、酒石酸(50wt%)と過酸化水素(30wt%水溶液)を体積比で2:1で混合したものを用い、25℃で120秒間行った。
・第2エッチング阻止層をエッチングストップ層とした第1エッチング阻止層のエッチングを、エッチャントとして塩酸(35wt%)を用い、温度75℃、時間は1分間とした。
これにより同様にレーザ素子を形成できた。
(実施例4)
実施例3に対して以下の点のみ異ならせ、他は同じ条件とした。
・第1エッチング阻止層27をp型Al0.58Ga0.42As層とした。
・第1エッチング阻止層をエッチングストップ層としてのエッチングを、エッチャントとして、酒石酸(50wt%)と過酸化水素(30wt%水溶液)を体積比で2:1で混合したものを用い、25℃で120秒間行った。
・第2エッチング阻止層をエッチングストップ層とした第1エッチング阻止層のエッチングを、エッチャントとして塩酸(35wt%)を用い、温度75℃、時間は1分間とした。
これにより同様にレーザ素子を形成できた。
本発明により、リッジ又はグルーブを有する半導体素子の一層の多様化を図ることができ、また任意の混晶比のAlY Ga1-Y Psからなる層をウェットエッチングして所望の形状のリッジ又はグルーブを正確に形成することができ、しかも再成長させる際の再成長界面がGaAsとできるため、再成長させた部分の結晶性を良好にすることができるので、産業上の利用価値は極めて大きい。
1,21…基板、2,22…バッファ層、3,23…下側クラッド層、4,24…活性層、5,25…第1上側クラッド層、6,26…第2エッチング阻止層、7,27…第1エッチング阻止層、8,28…第2上側クラッド層、9,29…電流ブロック層、10,30…キャップ層、11,31…コンタクト層、12,13…電極。
Claims (3)
- 基板上に、少なくともAlW Ga1-W Asからなる第1上側クラッド層に接して、GaAsからなる第2エッチング阻止層、Inv Ga1-v Pからなる第1エッチング阻止層、及びAlY Ga1-Y Asからなる電流ブロック層を順次積層してなる、InGaAs系材料からなる活性層を有する半導体素子であって、
該電流ブロック層の水平方向の一部、および該第1エッチング阻止層の水平方向の一部が、垂直方向に完全に除去されて前記第2エッチング阻止層が露出しており、該第2エッチング阻止層露出部にAlT Ga1-T Asからなる第2上側クラッド層を積層してなり、
かつ、
該電流ブロック層を構成するAlY Ga1-Y AsのAl組成Yと、第2上側クラッド層を構成するAlT Ga1-T AsのAl組成Tとの関係において、
Y>T
が成り立つことを特徴とする半導体素子。 - 基板上に、少なくともAlW Ga1-W Asからなる第1上側クラッド層に接して、後述する第1エッチング阻止層をエッチングする際にエッチストップ層として機能し得るGaAsからなる第2エッチング阻止層、後述する電流ブロック層をエッチングする際にエッチストップ層として機能し得るInv Ga1-v Pからなる第1エッチング阻止層、およびAlY Ga1-Y Asからなる電流ブロック層を順次積層してなる、InGaAs系材料からなる活性層を有する半導体素子であって、
該電流ブロック層の水平方向の一部、および該第1エッチング阻止層の水平方向の一部が、垂直方向に完全に除去されて前記第2エッチング阻止層が露出しており、該第2エッチング阻止層露出部にAlT Ga1-T Asからなる第2上側クラッド層を積層してなり、
かつ、
該電流ブロック層を構成するAlY Ga1-Y AsのAl組成Yと、第2上側クラッド層を構成するAlT Ga1-T AsのAl組成Tとの関係において、
Y>T
が成り立つことを特徴とする半導体素子。 - 前記Inv Ga1-v Pからなる第1エッチング阻止層の組成においてv=0.5 であることを特徴とする請求項1または2記載の半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004352256A JP2005072623A (ja) | 1994-07-04 | 2004-12-06 | 半導体素子 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15212694 | 1994-07-04 | ||
JP21280394 | 1994-09-06 | ||
JP2004352256A JP2005072623A (ja) | 1994-07-04 | 2004-12-06 | 半導体素子 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16732495A Division JP3689733B2 (ja) | 1994-07-04 | 1995-07-03 | 半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005072623A true JP2005072623A (ja) | 2005-03-17 |
Family
ID=34426615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004352256A Pending JP2005072623A (ja) | 1994-07-04 | 2004-12-06 | 半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005072623A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7863061B2 (en) | 2008-07-31 | 2011-01-04 | Canon Kabushiki Kaisha | Surface emitting laser manufacturing method, surface emitting laser array manufacturing method, surface emitting laser, surface emitting laser array, and optical apparatus including surface emitting laser array |
-
2004
- 2004-12-06 JP JP2004352256A patent/JP2005072623A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7863061B2 (en) | 2008-07-31 | 2011-01-04 | Canon Kabushiki Kaisha | Surface emitting laser manufacturing method, surface emitting laser array manufacturing method, surface emitting laser, surface emitting laser array, and optical apparatus including surface emitting laser array |
US8068529B2 (en) | 2008-07-31 | 2011-11-29 | Canon Kabushiki Kaisha | Surface emitting laser manufacturing method, surface emitting laser array manufacturing method, surface emitting laser, surface emitting laser array, and optical apparatus including surface emitting laser array |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6144683A (en) | Red, infrared, and blue stacked laser diode array by wafer fusion | |
JP2547001B2 (ja) | 半導体構造の製造方法 | |
US5920766A (en) | Red and blue stacked laser diode array by wafer fusion | |
CA2084820C (en) | Buried heterostructure lasers using mocvd growth over patterned substrates | |
US5604764A (en) | Semiconductor laser | |
US5838028A (en) | Semiconductor device having a ridge or groove | |
US4675710A (en) | Light emitting semiconductor device | |
US6080598A (en) | Method of producing semiconductor laser element with mirror degradation suppressed | |
JPS589389A (ja) | 発光構体及びその製造方法 | |
US5420066A (en) | Method for producing semiconductor laser device using etch stop layer | |
JPH02288288A (ja) | 埋め込みヘテロ構造レーザダイオードの製造方法 | |
JPH09116222A (ja) | 半導体レーザの製造方法,及び半導体レーザ | |
EP0321294B1 (en) | A semiconductor laser device | |
JP3689733B2 (ja) | 半導体素子の製造方法 | |
JP2005072623A (ja) | 半導体素子 | |
JPH05211372A (ja) | 半導体レーザの製造方法 | |
JP2003046193A (ja) | 半導体レーザおよびその製造方法 | |
JP2523643B2 (ja) | 半導体レ−ザ装置 | |
JP3795931B2 (ja) | 半導体発光素子 | |
JPS62179790A (ja) | 半導体レ−ザ | |
JP2554192B2 (ja) | 半導体レーザの製造方法 | |
JPH11284276A (ja) | 半導体レーザ装置及びその製造方法 | |
JP2973215B2 (ja) | 半導体レーザ装置 | |
JPH07176830A (ja) | 半導体発光素子の製造方法 | |
JP2000124553A (ja) | 半導体レーザ装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Effective date: 20060104 Free format text: JAPANESE INTERMEDIATE CODE: A132 |
|
A02 | Decision of refusal |
Effective date: 20060510 Free format text: JAPANESE INTERMEDIATE CODE: A02 |