JPH07202317A - 埋め込み構造半導体レーザの製造方法 - Google Patents
埋め込み構造半導体レーザの製造方法Info
- Publication number
- JPH07202317A JPH07202317A JP5349283A JP34928393A JPH07202317A JP H07202317 A JPH07202317 A JP H07202317A JP 5349283 A JP5349283 A JP 5349283A JP 34928393 A JP34928393 A JP 34928393A JP H07202317 A JPH07202317 A JP H07202317A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor
- semi
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 半絶縁層で埋め込まれた素子容量の小さい埋
め込み構造半導体レーザを簡単な作製工程で作製する。 【構成】 ｎ形ＩｎＰ基板１上にｎ形ＩｎＰ層３，アン
ドープＩｎＧａＡｓＰ層４およびｐ形ＩｎＰ層５をＭＯ
ＶＰＥ法により成長し、フォトリソグラフィおよびエッ
チングによって〈０１１〉方向にメサ構造を形成した
後、ＭＯＶＰＥ法によりＦｅドープ半絶縁ＩｎＰ層６，
Ｓｅドープｎ形ＩｎＰ層７を成長する。このとき、ｎ形
ＩｎＰ層７のＳｅドーピング濃度を８×１０18ｃｍ-3以
上にすると、リッジ構造頂上部のｎ形ＩｎＰ層７の成長
が抑制され、リッジ構造頂上部にはｎ形ＩｎＰ層７は堆
積せず、次にｐ形ＩｎＰ層８，ｐ形ＩｎＧａＡｓＰ層９
を成長し、このとき、ｐ形ＩｎＰ層８中からＦｅドープ
半絶縁ＩｎＰ層６中にＺｎが拡散し、メサ構造上部に成
長したＦｅドープ半絶縁ＩｎＰ層６ａはｐ形化される。
め込み構造半導体レーザを簡単な作製工程で作製する。 【構成】 ｎ形ＩｎＰ基板１上にｎ形ＩｎＰ層３，アン
ドープＩｎＧａＡｓＰ層４およびｐ形ＩｎＰ層５をＭＯ
ＶＰＥ法により成長し、フォトリソグラフィおよびエッ
チングによって〈０１１〉方向にメサ構造を形成した
後、ＭＯＶＰＥ法によりＦｅドープ半絶縁ＩｎＰ層６，
Ｓｅドープｎ形ＩｎＰ層７を成長する。このとき、ｎ形
ＩｎＰ層７のＳｅドーピング濃度を８×１０18ｃｍ-3以
上にすると、リッジ構造頂上部のｎ形ＩｎＰ層７の成長
が抑制され、リッジ構造頂上部にはｎ形ＩｎＰ層７は堆
積せず、次にｐ形ＩｎＰ層８，ｐ形ＩｎＧａＡｓＰ層９
を成長し、このとき、ｐ形ＩｎＰ層８中からＦｅドープ
半絶縁ＩｎＰ層６中にＺｎが拡散し、メサ構造上部に成
長したＦｅドープ半絶縁ＩｎＰ層６ａはｐ形化される。
Description
【０００１】
【産業上の利用分野】本発明は、有機金属気相成長法を
用いた埋め込み構造半導体レーザの製造方法に関するも
のである。
用いた埋め込み構造半導体レーザの製造方法に関するも
のである。
【０００２】
【従来の技術】通常、低閾値電流，高効率の半導体レー
ザを作製するためには、埋め込み構造を形成することが
必要である。一般に有機金属気相成長法で埋め込み構造
を形成するためには、上部に選択成長マスクを有する活
性領域を含んだメサストライプの形成および選択成長に
よるメサストライプの埋め込み工程が必要であり、作製
工程が複雑になる。レーザ作製プロセスを簡略化するた
めに選択成長マスクを使用しないで活性層を有するメサ
構造を埋め込む技術が重要になる。
ザを作製するためには、埋め込み構造を形成することが
必要である。一般に有機金属気相成長法で埋め込み構造
を形成するためには、上部に選択成長マスクを有する活
性領域を含んだメサストライプの形成および選択成長に
よるメサストライプの埋め込み工程が必要であり、作製
工程が複雑になる。レーザ作製プロセスを簡略化するた
めに選択成長マスクを使用しないで活性層を有するメサ
構造を埋め込む技術が重要になる。
【０００３】図６は、例えば特願平３−２８５４７０号
（特開平５−１０２６０７号公報）に開示された半導体
レーザおよびその製造方法を説明する工程の斜視図であ
る。同図において、まず、図６（ａ）に示すように（１
００）面ｎ形ＩｎＰ基板１上にｎ形ＩｎＰバッファ層
３，アンドープＩｎＧａＡｓＰ活性層４およびｐ形Ｉｎ
Ｐクラッド層５を有機金属気相成長法（ＭＯＶＰＥ）法
によって成長する。
（特開平５−１０２６０７号公報）に開示された半導体
レーザおよびその製造方法を説明する工程の斜視図であ
る。同図において、まず、図６（ａ）に示すように（１
００）面ｎ形ＩｎＰ基板１上にｎ形ＩｎＰバッファ層
３，アンドープＩｎＧａＡｓＰ活性層４およびｐ形Ｉｎ
Ｐクラッド層５を有機金属気相成長法（ＭＯＶＰＥ）法
によって成長する。
【０００４】次に図６（ｂ）に示すようにフォトリソグ
ラフ技術と選択エッチングとによって〈０１１〉方向に
ストライプ幅約１．５μｍ，高さ約１．０μｍ程度のメ
サ構造を形成する。
ラフ技術と選択エッチングとによって〈０１１〉方向に
ストライプ幅約１．５μｍ，高さ約１．０μｍ程度のメ
サ構造を形成する。
【０００５】次に図６（ｃ）に示すようにＭＯＶＰＥ法
を用いてｐ形ＩｎＰ電流ブロック層１０，Ｓｅドープｎ
形ＩｎＰ電流閉じ込め層７を成長する。このとき、ｎ形
ＩｎＰ層７のＳｅドーピング濃度を８×１０18ｃｍ-3以
上にすると、リッジ構造の頂上部のｎ形ＩｎＰ層７の成
長が完全に抑制され、リッジ構造頂上部にｎ形ＩｎＰ層
７は堆積せず、ｐ形ＩｎＰ層６が表面に出ている層構造
になる。また、リッジ構造頂上部以外はｎ形ＩｎＰ層７
が残っているため、ｐ形ＩｎＰ電流ブロック層１０，ｎ
形ＩｎＰ電流閉じ込め層７はリッジ構造の活性層に対し
て電流狭窄層および光閉じ込め層として働く。
を用いてｐ形ＩｎＰ電流ブロック層１０，Ｓｅドープｎ
形ＩｎＰ電流閉じ込め層７を成長する。このとき、ｎ形
ＩｎＰ層７のＳｅドーピング濃度を８×１０18ｃｍ-3以
上にすると、リッジ構造の頂上部のｎ形ＩｎＰ層７の成
長が完全に抑制され、リッジ構造頂上部にｎ形ＩｎＰ層
７は堆積せず、ｐ形ＩｎＰ層６が表面に出ている層構造
になる。また、リッジ構造頂上部以外はｎ形ＩｎＰ層７
が残っているため、ｐ形ＩｎＰ電流ブロック層１０，ｎ
形ＩｎＰ電流閉じ込め層７はリッジ構造の活性層に対し
て電流狭窄層および光閉じ込め層として働く。
【０００６】次に図６（ｄ）に示すようにｐ形ＩｎＰオ
ーバークラッド層８，ｐ形ＩｎＧａＡｓＰキャップ層９
を成長する。
ーバークラッド層８，ｐ形ＩｎＧａＡｓＰキャップ層９
を成長する。
【０００７】このようにして製作した素子は、選択成長
マスクを用いた埋め込み成長を行う工程を不要として簡
単な製作工程で埋め込み構造レーザ素子を製作すること
ができる。
マスクを用いた埋め込み成長を行う工程を不要として簡
単な製作工程で埋め込み構造レーザ素子を製作すること
ができる。
【０００８】
【発明が解決しようとする課題】素子容量を低減する方
法にＦｅドープ埋め込み構造がある。従来のＦｅドープ
埋め込み構造レーザの製造方法は、上部に選択成長マス
クを有する活性領域を含んだメサストライプの形成およ
び選択成長によるメサストライプの埋め込み工程が必要
であり、製作工程が複雑であり、特願平３−２８５４７
０号で示された半導体レーザおよびその製造方法のよう
に選択成長マスクを使用しないで活性層を有するメサ構
造を埋め込むような簡略化されたレーザ作製プロセスを
応用することができなかった。
法にＦｅドープ埋め込み構造がある。従来のＦｅドープ
埋め込み構造レーザの製造方法は、上部に選択成長マス
クを有する活性領域を含んだメサストライプの形成およ
び選択成長によるメサストライプの埋め込み工程が必要
であり、製作工程が複雑であり、特願平３−２８５４７
０号で示された半導体レーザおよびその製造方法のよう
に選択成長マスクを使用しないで活性層を有するメサ構
造を埋め込むような簡略化されたレーザ作製プロセスを
応用することができなかった。
【０００９】したがって本発明は、前述した従来の課題
を解決するためになされたものであり、その目的は、半
絶縁層で埋め込まれた素子容量の小さい埋め込み構造半
導体レーザを簡単な作製工程で作製することができる埋
め込み構造半導体レーザの製造方法を提供することにあ
る。また、本発明の他の目的は、広い範囲（メサ構造，
成長条件）において作製が可能であり、成長条件などの
変化に影響されることなく、再現性良く、高い歩留まり
で作製することができる埋め込み構造半導体レーザの製
造方法を提供することにある。
を解決するためになされたものであり、その目的は、半
絶縁層で埋め込まれた素子容量の小さい埋め込み構造半
導体レーザを簡単な作製工程で作製することができる埋
め込み構造半導体レーザの製造方法を提供することにあ
る。また、本発明の他の目的は、広い範囲（メサ構造，
成長条件）において作製が可能であり、成長条件などの
変化に影響されることなく、再現性良く、高い歩留まり
で作製することができる埋め込み構造半導体レーザの製
造方法を提供することにある。
【００１０】
【課題を解決するための手段】このような目的を達成す
るために本発明による埋め込み構造半導体レーザの製造
方法は、ｎ形（１００）III-V 族化合物半導体基板上に
活性領域を有する〈０１１〉方向のメサストライプを形
成する工程と、半導体基板の全面に有機金属気相成長法
により半絶縁半導体電流ブロック層，所定の濃度のVI族
元素をドーピングしたｎ形半導体層を堆積する工程と、
半絶縁半導体電流ブロック層およびｎ形半導体層上にｐ
形半導体オーバークラッド層，ｐ形半導体キャップ層を
堆積し、活性領域上部の半絶縁半導体電流ブロック層を
ｐ形化する工程とを有している。
るために本発明による埋め込み構造半導体レーザの製造
方法は、ｎ形（１００）III-V 族化合物半導体基板上に
活性領域を有する〈０１１〉方向のメサストライプを形
成する工程と、半導体基板の全面に有機金属気相成長法
により半絶縁半導体電流ブロック層，所定の濃度のVI族
元素をドーピングしたｎ形半導体層を堆積する工程と、
半絶縁半導体電流ブロック層およびｎ形半導体層上にｐ
形半導体オーバークラッド層，ｐ形半導体キャップ層を
堆積し、活性領域上部の半絶縁半導体電流ブロック層を
ｐ形化する工程とを有している。
【００１１】また、本発明による他の埋め込み構造半導
体レーザの製造方法は、ｎ形（１００）III-V 族化合物
半導体基板上に〈０１１〉方向のメサストライプを形成
する工程と、半導体基板の全面に有機金属気相成長法に
より活性層，半絶縁半導体電流ブロック層，所定の濃度
のVI族元素をドーピングしたｎ形半導体層を堆積する工
程と、半絶縁半導体電流ブロック層およびｎ形半導体層
上にｐ形半導体オーバークラッド層，ｐ形半導体キャッ
プ層を堆積し、活性層上部の半絶縁性半導体電流ブロッ
ク層をｐ形化する工程とを有している。
体レーザの製造方法は、ｎ形（１００）III-V 族化合物
半導体基板上に〈０１１〉方向のメサストライプを形成
する工程と、半導体基板の全面に有機金属気相成長法に
より活性層，半絶縁半導体電流ブロック層，所定の濃度
のVI族元素をドーピングしたｎ形半導体層を堆積する工
程と、半絶縁半導体電流ブロック層およびｎ形半導体層
上にｐ形半導体オーバークラッド層，ｐ形半導体キャッ
プ層を堆積し、活性層上部の半絶縁性半導体電流ブロッ
ク層をｐ形化する工程とを有している。
【００１２】
【作用】ここで、前述した埋め込み構造半導体レーザの
製造方法を説明すると、次のようになる。半絶縁性半導
体電流ブロック層はｐ形ドーパントを拡散することによ
り、ｐ形化することが可能である。また、ＦｅドープＩ
ｎＰ層中ではｐ形のドーパントであるＺｎの拡散速度が
異常に速いことが知られている。そこで、ｐ形ドーパン
トの拡散が遅いｎ形層を拡散時の選択マスクとし、特定
領域のＦｅドープ層のみにＺｎを拡散してｐ形化するこ
とが可能である。
製造方法を説明すると、次のようになる。半絶縁性半導
体電流ブロック層はｐ形ドーパントを拡散することによ
り、ｐ形化することが可能である。また、ＦｅドープＩ
ｎＰ層中ではｐ形のドーパントであるＺｎの拡散速度が
異常に速いことが知られている。そこで、ｐ形ドーパン
トの拡散が遅いｎ形層を拡散時の選択マスクとし、特定
領域のＦｅドープ層のみにＺｎを拡散してｐ形化するこ
とが可能である。
【００１３】つまり、従来の製造方法において、ｐ形半
導体電流ブロック層の位置に半絶縁半導体層を十分な電
流ブロックが可能な層厚だけ成長し、続けてVI族ドーパ
ントを高ドーピングしたｎ形半導体層を成長する。ｎ形
半導体層はメサ構造上部では成長が抑制され、メサ構造
上部だけに半絶縁半導体層が表面に現れた構造になる。
その後、成長面側からｐ形ドーパントを拡散する。拡散
の方法としては、基板上に高ドープｐ形半導体層を成長
するか、または気相拡散を行うなどの方法が考えられ
る。このとき、ｎ形半導体層がｐ形ドーパントの拡散防
止マスクとして働くが、メサ構造上部にはｎ形半導体層
がないため、半絶縁半導体層中にｐ形ドーパントが拡散
し、メサ上に堆積した半絶縁半導体はｐ形半導体層に変
化する。このため、メサ構造にのみ電流が注入可能な電
流狭窄構造が形成できる。また、この埋め込み構造を電
流ブロックを半絶縁半導体層で行っているので、埋め込
み層に容量を持たず、素子容量の小さい半導体レーザを
簡単に作製することが可能である。
導体電流ブロック層の位置に半絶縁半導体層を十分な電
流ブロックが可能な層厚だけ成長し、続けてVI族ドーパ
ントを高ドーピングしたｎ形半導体層を成長する。ｎ形
半導体層はメサ構造上部では成長が抑制され、メサ構造
上部だけに半絶縁半導体層が表面に現れた構造になる。
その後、成長面側からｐ形ドーパントを拡散する。拡散
の方法としては、基板上に高ドープｐ形半導体層を成長
するか、または気相拡散を行うなどの方法が考えられ
る。このとき、ｎ形半導体層がｐ形ドーパントの拡散防
止マスクとして働くが、メサ構造上部にはｎ形半導体層
がないため、半絶縁半導体層中にｐ形ドーパントが拡散
し、メサ上に堆積した半絶縁半導体はｐ形半導体層に変
化する。このため、メサ構造にのみ電流が注入可能な電
流狭窄構造が形成できる。また、この埋め込み構造を電
流ブロックを半絶縁半導体層で行っているので、埋め込
み層に容量を持たず、素子容量の小さい半導体レーザを
簡単に作製することが可能である。
【００１４】また、この作製方法の技術的ポイントは、
選択成長マスクを用いずにメサ構造上部のｎ形半導体成
長を完全に抑制することである。もし、メサ構造上部に
少しでもｎ形半導体層が成長した場合、メサ構造上に成
長した半絶縁半導体層はｐ形化されなくなり、メサ構造
中に存在する活性領域に電流を注入できなくなる。メサ
上のｎ形層の成長を完全に抑制するためには、メサ形
状，成長条件の許容範囲が狭くなる（例えば図７に示さ
れたメサ幅ｗ＝１．１μｍ程度、Ｓｅ濃度が８×１０18
ｃｍ-3以上のｎ形ＩｎＰで埋め込む場合）。しかし、ｎ
形層の成長を完全に抑制できなくても、広い範囲でメサ
構造上部のｎ形成長層と他の領域で十分な膜厚の違いを
実現できる。例えば図７に示すようにメサ幅が広くｗ＝
３．５μｍ程度であってもVI族ドーパント濃度が８×１
０18ｃｍ-3以上の場合、また、メサ幅ｗ＝１．１μｍ程
度であれば、VI族ドーパント濃度が５×１０18ｃｍ-3以
上の場合はメサ上のｎ形ＩｎＰの成長速度は１／２以下
に抑制され、他の領域と十分な膜厚の違いを実現できて
いる。そこでｎ形層まで成長した後、全面をエッチング
することにより、メサ上のｎ形層のみを除去し、半絶縁
半導体層を表面に出すことができる。したがって、その
後、基板全面にｐ形ドーパントを拡散することにより、
活性領域には電流注入が可能な半絶縁半導体層で電流ブ
ロックされた素子容量が小さい埋め込み構造が製造でき
る。また、エッチング工程は、基板全面をエッチングす
るためにパターニングなどの前処理が不要で反応炉内で
のエッチング性ガスを用いたエッチングなどにより、簡
単に行うことが可能である。
選択成長マスクを用いずにメサ構造上部のｎ形半導体成
長を完全に抑制することである。もし、メサ構造上部に
少しでもｎ形半導体層が成長した場合、メサ構造上に成
長した半絶縁半導体層はｐ形化されなくなり、メサ構造
中に存在する活性領域に電流を注入できなくなる。メサ
上のｎ形層の成長を完全に抑制するためには、メサ形
状，成長条件の許容範囲が狭くなる（例えば図７に示さ
れたメサ幅ｗ＝１．１μｍ程度、Ｓｅ濃度が８×１０18
ｃｍ-3以上のｎ形ＩｎＰで埋め込む場合）。しかし、ｎ
形層の成長を完全に抑制できなくても、広い範囲でメサ
構造上部のｎ形成長層と他の領域で十分な膜厚の違いを
実現できる。例えば図７に示すようにメサ幅が広くｗ＝
３．５μｍ程度であってもVI族ドーパント濃度が８×１
０18ｃｍ-3以上の場合、また、メサ幅ｗ＝１．１μｍ程
度であれば、VI族ドーパント濃度が５×１０18ｃｍ-3以
上の場合はメサ上のｎ形ＩｎＰの成長速度は１／２以下
に抑制され、他の領域と十分な膜厚の違いを実現できて
いる。そこでｎ形層まで成長した後、全面をエッチング
することにより、メサ上のｎ形層のみを除去し、半絶縁
半導体層を表面に出すことができる。したがって、その
後、基板全面にｐ形ドーパントを拡散することにより、
活性領域には電流注入が可能な半絶縁半導体層で電流ブ
ロックされた素子容量が小さい埋め込み構造が製造でき
る。また、エッチング工程は、基板全面をエッチングす
るためにパターニングなどの前処理が不要で反応炉内で
のエッチング性ガスを用いたエッチングなどにより、簡
単に行うことが可能である。
【００１５】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。 （実施例１）図１（ａ）〜図１（ｄ）は、本発明による
埋め込み構造半導体レーザの製造方法の第１の実施例を
説明する工程の斜視図である。同図において、図１
（ａ）に示すように（１００）面ｎ形ＩｎＰ基板１上に
膜厚ｄ＝１．０μｍのｎ形ＩｎＰバッファ層３，膜厚ｄ
＝０．１μｍのアンドープＩｎＧａＡｓＰ活性層４およ
び膜厚ｄ＝０．３μｍのｐ形ＩｎＰクラッド層５を有機
金属気相成長（ＭＯＶＰＥ）法によって成長する。
説明する。 （実施例１）図１（ａ）〜図１（ｄ）は、本発明による
埋め込み構造半導体レーザの製造方法の第１の実施例を
説明する工程の斜視図である。同図において、図１
（ａ）に示すように（１００）面ｎ形ＩｎＰ基板１上に
膜厚ｄ＝１．０μｍのｎ形ＩｎＰバッファ層３，膜厚ｄ
＝０．１μｍのアンドープＩｎＧａＡｓＰ活性層４およ
び膜厚ｄ＝０．３μｍのｐ形ＩｎＰクラッド層５を有機
金属気相成長（ＭＯＶＰＥ）法によって成長する。
【００１６】次に図１（ｂ）に示すようにフォトリソグ
ラフィ技術と選択エッチングとによって〈０１１〉方向
にストライプ幅約１．５μｍ，高さ約１．０μｍ程度の
メサ構造を形成する。
ラフィ技術と選択エッチングとによって〈０１１〉方向
にストライプ幅約１．５μｍ，高さ約１．０μｍ程度の
メサ構造を形成する。
【００１７】次に図１（ｃ）に示すようにＭＯＶＰＥ法
を用いて膜厚ｄ＝２．５μｍのＦｅドープ半絶縁ＩｎＰ
電流ブロック層６，膜厚ｄ＝０．６μｍのＳｅドープｎ
形ＩｎＰ拡散防止層７を成長する。このとき、ｎ形Ｉｎ
Ｐ拡散防止層７のＳｅドーピング濃度を８×１０18ｃｍ
-3以上にすると、先のＦｅドープ半絶縁ＩｎＰ電流ブロ
ック層６の成長で形成されたリッジ構造の頂上部におけ
るｎ形ＩｎＰ拡散防止層７の成長が抑制され、リッジ構
造頂上部にはｎ形ＩｎＰ拡散防止層７は堆積しない。
を用いて膜厚ｄ＝２．５μｍのＦｅドープ半絶縁ＩｎＰ
電流ブロック層６，膜厚ｄ＝０．６μｍのＳｅドープｎ
形ＩｎＰ拡散防止層７を成長する。このとき、ｎ形Ｉｎ
Ｐ拡散防止層７のＳｅドーピング濃度を８×１０18ｃｍ
-3以上にすると、先のＦｅドープ半絶縁ＩｎＰ電流ブロ
ック層６の成長で形成されたリッジ構造の頂上部におけ
るｎ形ＩｎＰ拡散防止層７の成長が抑制され、リッジ構
造頂上部にはｎ形ＩｎＰ拡散防止層７は堆積しない。
【００１８】次に図１（ｄ）に示すように膜厚ｄ＝１．
０μｍのｐ形ＩｎＰオーバークラッド層８，膜厚ｄ＝
０．４μｍのｐ形ＩｎＧａＡｓＰキャップ層９を成長す
る。このとき、ｐ形ＩｎＰオーバークラッド層８中から
Ｆｅドープ半絶縁ＩｎＰ電流ブロック層６中にＺｎが拡
散し、メサ構造上部に成長したＦｅドープ半絶縁ＩｎＰ
電流ブロック層６ａはｐ形化され、メサ構造中の活性領
域に対して電流狭窄構造を有する埋め込み構造が形成さ
れる。
０μｍのｐ形ＩｎＰオーバークラッド層８，膜厚ｄ＝
０．４μｍのｐ形ＩｎＧａＡｓＰキャップ層９を成長す
る。このとき、ｐ形ＩｎＰオーバークラッド層８中から
Ｆｅドープ半絶縁ＩｎＰ電流ブロック層６中にＺｎが拡
散し、メサ構造上部に成長したＦｅドープ半絶縁ＩｎＰ
電流ブロック層６ａはｐ形化され、メサ構造中の活性領
域に対して電流狭窄構造を有する埋め込み構造が形成さ
れる。
【００１９】このようにして製作された素子は選択成長
マスクを用いた埋め込み成長を行う工程を不要として簡
単な作製工程で半絶縁埋め込み構造レーザ素子を製作す
ることができる。
マスクを用いた埋め込み成長を行う工程を不要として簡
単な作製工程で半絶縁埋め込み構造レーザ素子を製作す
ることができる。
【００２０】（実施例２）図２（ａ）〜図２（ｄ）は、
本発明による埋め込み構造半導体レーザの製造方法の第
２の実施例を説明する工程の斜視図である。同図におい
て、まず、図２（ａ）に示すように（１００）面ｎ形Ｉ
ｎＰ基板１上にスパッタリング法によってＳｉＯ2 膜を
堆積し、フォトリソグラフィ技術によって〈０１１〉方
向にストライプ幅約２．５μｍの選択成長領域を有する
ＳｉＯ2 成長マスク２を形成する。
本発明による埋め込み構造半導体レーザの製造方法の第
２の実施例を説明する工程の斜視図である。同図におい
て、まず、図２（ａ）に示すように（１００）面ｎ形Ｉ
ｎＰ基板１上にスパッタリング法によってＳｉＯ2 膜を
堆積し、フォトリソグラフィ技術によって〈０１１〉方
向にストライプ幅約２．５μｍの選択成長領域を有する
ＳｉＯ2 成長マスク２を形成する。
【００２１】次に図２（ｂ）に示すように膜厚ｄ＝０．
６μｍのｎ形ＩｎＰバッファ層３，膜厚ｄ＝０．１μｍ
のアンドープＩｎＧａＡｓＰ活性層４および膜厚ｄ＝
０．３μｍのｐ形ＩｎＰクラッド層５をＭＯＶＰＥ法に
よって成長する。
６μｍのｎ形ＩｎＰバッファ層３，膜厚ｄ＝０．１μｍ
のアンドープＩｎＧａＡｓＰ活性層４および膜厚ｄ＝
０．３μｍのｐ形ＩｎＰクラッド層５をＭＯＶＰＥ法に
よって成長する。
【００２２】次に図２（ｃ）に示すようにＳｉＯ2 選択
成長マスク２をＨＦによって除去した後、ＭＯＶＰＥ法
を用いて膜厚ｄ＝２．５μｍのＦｅドープ半絶縁ＩｎＰ
電流ブロック層６，膜厚ｄ＝０．６μｍのＳｅドープｎ
形ＩｎＰ拡散防止層７を成長する。このとき、ｎ形Ｉｎ
Ｐ拡散防止層７のＳｅドーピング濃度を８×１０18ｃｍ
-3以上にすると、先のＦｅドープ半絶縁ＩｎＰ電流ブロ
ック層６の成長で形成されたリッジ構造の頂上部におけ
るｎ形ＩｎＰ拡散防止層７の成長が完全に抑制され、リ
ッジ構造頂上部にはｎ形ＩｎＰ拡散防止層７は堆積しな
い。
成長マスク２をＨＦによって除去した後、ＭＯＶＰＥ法
を用いて膜厚ｄ＝２．５μｍのＦｅドープ半絶縁ＩｎＰ
電流ブロック層６，膜厚ｄ＝０．６μｍのＳｅドープｎ
形ＩｎＰ拡散防止層７を成長する。このとき、ｎ形Ｉｎ
Ｐ拡散防止層７のＳｅドーピング濃度を８×１０18ｃｍ
-3以上にすると、先のＦｅドープ半絶縁ＩｎＰ電流ブロ
ック層６の成長で形成されたリッジ構造の頂上部におけ
るｎ形ＩｎＰ拡散防止層７の成長が完全に抑制され、リ
ッジ構造頂上部にはｎ形ＩｎＰ拡散防止層７は堆積しな
い。
【００２３】次に図２（ｄ）に示すように膜厚ｄ＝１．
０μｍのｐ形ＩｎＰオーバークラッド層８，膜厚ｄ＝
０．４μｍのｐ形ＩｎＧａＡｓＰキャップ層９を成長す
る。このとき、ｐ形ＩｎＰオーバークラッド層８中から
Ｆｅドープ半絶縁ＩｎＰ電流ブロック層６中にＺｎが拡
散し、メサ構造上部に成長したＦｅドープ半絶縁ＩｎＰ
電流ブロック層６ａはｐ形化され、メサ構造中の活性領
域に対して電流狭窄構造を有する埋め込み構造が形成さ
れる。
０μｍのｐ形ＩｎＰオーバークラッド層８，膜厚ｄ＝
０．４μｍのｐ形ＩｎＧａＡｓＰキャップ層９を成長す
る。このとき、ｐ形ＩｎＰオーバークラッド層８中から
Ｆｅドープ半絶縁ＩｎＰ電流ブロック層６中にＺｎが拡
散し、メサ構造上部に成長したＦｅドープ半絶縁ＩｎＰ
電流ブロック層６ａはｐ形化され、メサ構造中の活性領
域に対して電流狭窄構造を有する埋め込み構造が形成さ
れる。
【００２４】このようにして製作された素子は、選択成
長マスクを用いた埋め込み成長を行う工程を不要として
簡単な作製工程で半絶縁埋め込み構造レーザ素子を製作
することができる。
長マスクを用いた埋め込み成長を行う工程を不要として
簡単な作製工程で半絶縁埋め込み構造レーザ素子を製作
することができる。
【００２５】（実施例３）図３（ａ）〜図３（ｃ）は、
本発明による埋め込み構造半導体レーザの製造方法の第
３の実施例を説明する工程の斜視図である。同図におい
て、まず、図３（ａ）に示すように（１００）面ｎ形Ｉ
ｎＰ基板１上にフォトリソグラフィ技術と選択エッチン
グとによって〈０１１〉方向にストライプ幅約２．０μ
ｍ，高さ約１．０μｍ程度のメサ構造を形成する。
本発明による埋め込み構造半導体レーザの製造方法の第
３の実施例を説明する工程の斜視図である。同図におい
て、まず、図３（ａ）に示すように（１００）面ｎ形Ｉ
ｎＰ基板１上にフォトリソグラフィ技術と選択エッチン
グとによって〈０１１〉方向にストライプ幅約２．０μ
ｍ，高さ約１．０μｍ程度のメサ構造を形成する。
【００２６】次に図３（ｂ）に示すようにＭＯＶＰＥ法
を用いて膜厚ｄ＝０．１μｍのｎ形ＩｎＰバッファ層
３，膜厚ｄ＝０．１μｍのアンドープＩｎＧａＡｓＰ活
性層４，膜厚ｄ＝２．５μｍのＦｅドープ半絶縁ＩｎＰ
電流ブロック層６および膜厚ｄ＝０．６μｍのＳｅドー
プｎ形ＩｎＰ拡散防止層７を成長する。このとき、ｎ形
ＩｎＰ拡散防止層７のＳｅドーピング濃度を５×１０18
ｃｍ-3以上にすると、リッジ構造の頂上部のｎ形ＩｎＰ
拡散防止層７の成長が完全に抑制され、リッジ構造頂上
部にはｎ形ＩｎＰ拡散層７は堆積しない。
を用いて膜厚ｄ＝０．１μｍのｎ形ＩｎＰバッファ層
３，膜厚ｄ＝０．１μｍのアンドープＩｎＧａＡｓＰ活
性層４，膜厚ｄ＝２．５μｍのＦｅドープ半絶縁ＩｎＰ
電流ブロック層６および膜厚ｄ＝０．６μｍのＳｅドー
プｎ形ＩｎＰ拡散防止層７を成長する。このとき、ｎ形
ＩｎＰ拡散防止層７のＳｅドーピング濃度を５×１０18
ｃｍ-3以上にすると、リッジ構造の頂上部のｎ形ＩｎＰ
拡散防止層７の成長が完全に抑制され、リッジ構造頂上
部にはｎ形ＩｎＰ拡散層７は堆積しない。
【００２７】次に図３（ｃ）に示すように膜厚ｄ＝１．
０μｍのｐ形ＩｎＰオーバークラッド層８，膜厚ｄ＝
０．４μｍのｐ形ＩｎＧａＡｓＰキャップ層９を成長す
る。このとき、ｐ形ＩｎＰオーバークラッド層８中から
Ｆｅドープ半絶縁ＩｎＰ電流ブロック層６中にＺｎが拡
散し、メサ構造上部に成長したＦｅドープ半絶縁ＩｎＰ
電流ブロック層６ａはｐ形化され、メサ構造中の活性領
域に対して電流狭窄構造を有する埋め込み構造が形成さ
れる。
０μｍのｐ形ＩｎＰオーバークラッド層８，膜厚ｄ＝
０．４μｍのｐ形ＩｎＧａＡｓＰキャップ層９を成長す
る。このとき、ｐ形ＩｎＰオーバークラッド層８中から
Ｆｅドープ半絶縁ＩｎＰ電流ブロック層６中にＺｎが拡
散し、メサ構造上部に成長したＦｅドープ半絶縁ＩｎＰ
電流ブロック層６ａはｐ形化され、メサ構造中の活性領
域に対して電流狭窄構造を有する埋め込み構造が形成さ
れる。
【００２８】このようにして製作された素子は、選択成
長マスクを用いた埋め込み成長を行う工程を不要として
簡単な作製工程で埋め込み構造レーザ素子を製作するこ
とができる。
長マスクを用いた埋め込み成長を行う工程を不要として
簡単な作製工程で埋め込み構造レーザ素子を製作するこ
とができる。
【００２９】（実施例４）図４（ａ）〜図４（ｅ）は、
本発明による埋め込み構造半導体レーザの製造方法の第
４の実施例を説明する工程の斜視図である。同図におい
て、まず図４（ａ）に示すように（１００）面ｎ形Ｉｎ
Ｐ基板１上に膜厚ｄ＝１．０μｍのｎ形ＩｎＰバッファ
層３，膜厚ｄ＝０．１μｍのアンドープＩｎＧａＡｓＰ
活性層４および膜厚ｄ＝０．３μｍのｐ形ＩｎＰクラッ
ド層５をＭＯＶＰＥ法によって成長する。
本発明による埋め込み構造半導体レーザの製造方法の第
４の実施例を説明する工程の斜視図である。同図におい
て、まず図４（ａ）に示すように（１００）面ｎ形Ｉｎ
Ｐ基板１上に膜厚ｄ＝１．０μｍのｎ形ＩｎＰバッファ
層３，膜厚ｄ＝０．１μｍのアンドープＩｎＧａＡｓＰ
活性層４および膜厚ｄ＝０．３μｍのｐ形ＩｎＰクラッ
ド層５をＭＯＶＰＥ法によって成長する。
【００３０】次に図４（ｂ）に示すようにフォトリソグ
ラフィ技術と選択エッチングとによって〈０１１〉方向
にストライプ幅約１．５μｍ，高さ約１．０μｍ程度の
メサ構造を形成する。
ラフィ技術と選択エッチングとによって〈０１１〉方向
にストライプ幅約１．５μｍ，高さ約１．０μｍ程度の
メサ構造を形成する。
【００３１】次に図４（ｃ）に示すようにＭＯＶＰＥ法
を用いて膜厚ｄ＝２．５μｍのＦｅドープ半絶縁ＩｎＰ
電流ブロック層６，膜厚ｄ＝１．０μｍのＳｅドープｎ
形ＩｎＰ拡散防止層７を成長する。このとき、ｎ形Ｉｎ
Ｐ拡散防止層７のＳｅドーピング濃度を５×１０18ｃｍ
-3以上にすると、リッジ構造の頂上部のｎ形ＩｎＰ拡散
防止層７の成長が抑制され、リッジ構造頂上部以外のｎ
形ＩｎＰ拡散防止層７の１／２以下の厚さしか堆積しな
い。
を用いて膜厚ｄ＝２．５μｍのＦｅドープ半絶縁ＩｎＰ
電流ブロック層６，膜厚ｄ＝１．０μｍのＳｅドープｎ
形ＩｎＰ拡散防止層７を成長する。このとき、ｎ形Ｉｎ
Ｐ拡散防止層７のＳｅドーピング濃度を５×１０18ｃｍ
-3以上にすると、リッジ構造の頂上部のｎ形ＩｎＰ拡散
防止層７の成長が抑制され、リッジ構造頂上部以外のｎ
形ＩｎＰ拡散防止層７の１／２以下の厚さしか堆積しな
い。
【００３２】次に図４（ｄ）に示すように反応管中に塩
化水素ガスを流し、成長面全面を約０．５μｍ程度エッ
チングする。このとき、リッジ構造上部はｎ形ＩｎＰ拡
散防止層７が成長抑制され、その膜厚は約０．５μｍ以
下になっており、半絶縁ＩｎＰ電流ブロック層６が表面
に現れる。
化水素ガスを流し、成長面全面を約０．５μｍ程度エッ
チングする。このとき、リッジ構造上部はｎ形ＩｎＰ拡
散防止層７が成長抑制され、その膜厚は約０．５μｍ以
下になっており、半絶縁ＩｎＰ電流ブロック層６が表面
に現れる。
【００３３】次に図４（ｅ）に示すように膜厚ｄ＝１．
０μｍのｐ形ＩｎＰオーバークラッド層８，膜厚ｄ＝
０．４μｍのｐ形ＩｎＧａＡｓＰキャップ層９を成長す
る。このとき、ｐ形ＩｎＰオーバークラッド層８中から
Ｆｅドープ半絶縁ＩｎＰ電流ブロック層６中にＺｎが拡
散し、メサ構造上部に成長したＦｅドープ半絶縁ＩｎＰ
電流ブロック層６ａはｐ形化され、メサ構造中の活性領
域に対して電流狭窄構造を有する埋め込み構造が形成さ
れる。
０μｍのｐ形ＩｎＰオーバークラッド層８，膜厚ｄ＝
０．４μｍのｐ形ＩｎＧａＡｓＰキャップ層９を成長す
る。このとき、ｐ形ＩｎＰオーバークラッド層８中から
Ｆｅドープ半絶縁ＩｎＰ電流ブロック層６中にＺｎが拡
散し、メサ構造上部に成長したＦｅドープ半絶縁ＩｎＰ
電流ブロック層６ａはｐ形化され、メサ構造中の活性領
域に対して電流狭窄構造を有する埋め込み構造が形成さ
れる。
【００３４】このようにして製作された素子は選択成長
マスクを用いた埋め込み成長を行う工程を不要として簡
単な作製工程で半絶縁埋め込み構造レーザ素子を製作す
ることができる。
マスクを用いた埋め込み成長を行う工程を不要として簡
単な作製工程で半絶縁埋め込み構造レーザ素子を製作す
ることができる。
【００３５】（実施例５）図５（ａ）〜図５（ｅ）は、
本発明による埋め込み構造半導体レーザの製造方法の第
５の実施例を説明する工程の斜視図である。同図におい
て、まず図５（ａ）に示すように（１００）面ｎ形Ｉｎ
Ｐ基板１上に膜厚ｄ＝１．０μｍのＳｅドープｎ形Ｉｎ
Ｐバッファ層３，膜厚ｄ＝０．１μｍのアンドープＩｎ
ＧａＡｓＰ活性層４および膜厚ｄ＝０．３μｍのｐ形Ｉ
ｎＰクラッド層５をＭＯＶＰＥ法によって成長する。
本発明による埋め込み構造半導体レーザの製造方法の第
５の実施例を説明する工程の斜視図である。同図におい
て、まず図５（ａ）に示すように（１００）面ｎ形Ｉｎ
Ｐ基板１上に膜厚ｄ＝１．０μｍのＳｅドープｎ形Ｉｎ
Ｐバッファ層３，膜厚ｄ＝０．１μｍのアンドープＩｎ
ＧａＡｓＰ活性層４および膜厚ｄ＝０．３μｍのｐ形Ｉ
ｎＰクラッド層５をＭＯＶＰＥ法によって成長する。
【００３６】次に図５（ｂ）に示すようにフォトリソグ
ラフィ技術および選択エッチングによって〈０１１〉方
向にストライプ幅約１．５μｍ，高さ約１．０μｍ程度
のメサ構造を形成する。
ラフィ技術および選択エッチングによって〈０１１〉方
向にストライプ幅約１．５μｍ，高さ約１．０μｍ程度
のメサ構造を形成する。
【００３７】次に図５（ｃ）に示すようにＭＯＶＰＥ法
を用いて膜厚ｄ＝２．５μｍのＦｅドープ半絶縁ＩｎＰ
電流ブロック層６，膜厚ｄ＝０．６μｍのＳｅドープｎ
形ＩｎＰ拡散防止層７を成長する。このとき、ｎ形Ｉｎ
Ｐ拡散防止層７のＳｅドーピング濃度を８×１０18ｃｍ
-3以上にすると、リッジ構造上部のｎ形ＩｎＰ拡散防止
層７の成長が完全に抑制され、リッジ構造上部にはｎ形
ＩｎＰ拡散防止層７は堆積しない。
を用いて膜厚ｄ＝２．５μｍのＦｅドープ半絶縁ＩｎＰ
電流ブロック層６，膜厚ｄ＝０．６μｍのＳｅドープｎ
形ＩｎＰ拡散防止層７を成長する。このとき、ｎ形Ｉｎ
Ｐ拡散防止層７のＳｅドーピング濃度を８×１０18ｃｍ
-3以上にすると、リッジ構造上部のｎ形ＩｎＰ拡散防止
層７の成長が完全に抑制され、リッジ構造上部にはｎ形
ＩｎＰ拡散防止層７は堆積しない。
【００３８】次に図５（ｄ）に示すように反応炉の温度
を約４００℃にしてＤＭＺを供給することによってＺｎ
の気相拡散を行う。このとき、Ｓｅドープｎ形ＩｎＰ拡
散防止層７が拡散防止マスクの働きをし、メサ構造上部
の半絶縁ＩｎＰ電流ブロック層６ａのみにＺｎが拡散さ
れてｐ形化する。
を約４００℃にしてＤＭＺを供給することによってＺｎ
の気相拡散を行う。このとき、Ｓｅドープｎ形ＩｎＰ拡
散防止層７が拡散防止マスクの働きをし、メサ構造上部
の半絶縁ＩｎＰ電流ブロック層６ａのみにＺｎが拡散さ
れてｐ形化する。
【００３９】次に図５（ｅ）に示すように膜厚ｄ＝１．
０μｍのｐ形ＩｎＰオーバークラッド層８，膜厚ｄ＝
０．４μｍのｐ形ＩｎＧａＡｓＰキャップ層９を成長す
る。これにより、メサ構造中の活性領域に対して電流狭
窄構造を有する埋め込み構造が形成できる。
０μｍのｐ形ＩｎＰオーバークラッド層８，膜厚ｄ＝
０．４μｍのｐ形ＩｎＧａＡｓＰキャップ層９を成長す
る。これにより、メサ構造中の活性領域に対して電流狭
窄構造を有する埋め込み構造が形成できる。
【００４０】このようにして製作された素子は選択成長
マスクを用いた埋め込み成長を行う工程を不要として簡
単な作製工程で半絶縁埋め込み構造レーザ素子を製作す
ることができる。
マスクを用いた埋め込み成長を行う工程を不要として簡
単な作製工程で半絶縁埋め込み構造レーザ素子を製作す
ることができる。
【００４１】なお、前述した実施例４においては、塩素
ガスを用いてｎ形ＩｎＰ拡散防止層７のエッチングを行
ったが、他のエッチング方法を用いても、同様の効果が
得られる。
ガスを用いてｎ形ＩｎＰ拡散防止層７のエッチングを行
ったが、他のエッチング方法を用いても、同様の効果が
得られる。
【００４２】また、前述した実施例１〜実施例４におい
ては、ｎ形ＩｎＰ拡散防止層７に使用するドーパントは
Ｓｅなどの他のVI族ドーパントであっても良いことは明
かである。
ては、ｎ形ＩｎＰ拡散防止層７に使用するドーパントは
Ｓｅなどの他のVI族ドーパントであっても良いことは明
かである。
【００４３】また、前述した実施例１〜実施例５におい
ては、ＩｎＰ系の半導体レーザについて説明したが、Ｇ
ａＡｓ系などの他のIII-V族化合物半導体レーザであっ
ても良い。
ては、ＩｎＰ系の半導体レーザについて説明したが、Ｇ
ａＡｓ系などの他のIII-V族化合物半導体レーザであっ
ても良い。
【００４４】
【発明の効果】以上、説明したように本発明によれば、
半絶縁埋め込み構造半導体レーザを、選択成長マスクを
用いた埋め込み成長工程を行わず、簡単な作製工程で製
作することができる。また、エッチング工程を併用する
ことにより、ｎ形拡散防止層のリッジ上での完全な成長
抑制が不要となるので、広い範囲（メサ構造，成長条
件）においてレーザ素子を作製可能であり、各種の素子
に応用可能である。さらに成長条件の変化などに影響を
受けにくいので、高い再現性，歩留まりが実現できるな
どの極めて優れた効果が得られる。
半絶縁埋め込み構造半導体レーザを、選択成長マスクを
用いた埋め込み成長工程を行わず、簡単な作製工程で製
作することができる。また、エッチング工程を併用する
ことにより、ｎ形拡散防止層のリッジ上での完全な成長
抑制が不要となるので、広い範囲（メサ構造，成長条
件）においてレーザ素子を作製可能であり、各種の素子
に応用可能である。さらに成長条件の変化などに影響を
受けにくいので、高い再現性，歩留まりが実現できるな
どの極めて優れた効果が得られる。
【図１】本発明による埋め込み構造半導体レーザの製造
方法の第１の実施例を説明する工程の斜視図である。
方法の第１の実施例を説明する工程の斜視図である。
【図２】本発明による埋め込み構造半導体レーザの製造
方法の第２の実施例を説明する工程の斜視図である。
方法の第２の実施例を説明する工程の斜視図である。
【図３】本発明による埋め込み構造半導体レーザの製造
方法の第３の実施例を説明する工程の斜視図である。
方法の第３の実施例を説明する工程の斜視図である。
【図４】本発明による埋め込み構造半導体レーザの製造
方法の第４の実施例を説明する工程の斜視図である。
方法の第４の実施例を説明する工程の斜視図である。
【図５】本発明による埋め込み構造半導体レーザの製造
方法の第５の実施例を説明する工程の斜視図である。
方法の第５の実施例を説明する工程の斜視図である。
【図６】従来の埋め込み構造半導体レーザの製造方法を
説明する工程の斜視面図である。
説明する工程の斜視面図である。
【図７】メサ上に成長したｎ形ＩｎＰ層厚のドーピング
濃度依存性を示す図である。
濃度依存性を示す図である。
１ ｎ形ＩｎＰ基板 ２ ＳｉＯ2選択成長マスク ３ Ｓｅドープｎ形ＩｎＰバッファ層 ４ アンドープＩｎＧａＡｓＰ活性層 ５ ｐ形ＩｎＰクラッド層 ６ ＦｅドープＩｎＰ電流ブロック層 ６ａ Ｆｅドープｐ形ＩｎＰ電流ブロック層 ７ Ｓｅドープｎ形ＩｎＰ拡散防止層 ８ ｐ形ＩｎＰオーバークラッド層 ９ ｐ形ＩｎＧａＡｓＰキャップ層 ６ Ｆｅドープｐ形ＩｎＰ電流ブロック層 １０ ｐ形ＩｎＰ電流ブロック層
Claims (5)
- 【請求項１】 ｎ形（１００）III-V 族化合物半導体基
板上に活性領域を有する〈０１１〉方向のメサストライ
プを形成する工程と、 前記半導体基板の全面に有機金属気相成長法により半絶
縁半導体電流ブロック層，所定の濃度のVI族元素をドー
ピングしたｎ形半導体層を堆積する工程と、 前記半絶縁半導体電流ブロック層およびｎ形半導体層上
にｐ形半導体オーバークラッド層，ｐ形半導体キャップ
層を堆積し、前記活性領域上部の半絶縁半導体電流ブロ
ック層をｐ形化する工程と、を有することを特徴とする
埋め込み構造半導体レーザの製造方法。 - 【請求項２】 ｎ形（１００）III-V 族化合物半導体基
板上に〈０１１〉方向のメサストライプを形成する工程
と、 前記半導体基板の全面に有機金属気相成長法により活性
層，半絶縁半導体電流ブロック層，所定の濃度のVI族元
素をドーピングしたｎ形半導体層を堆積する工程と、 前記半絶縁半導体電流ブロック層およびｎ形半導体層上
にｐ形半導体オーバークラッド層，ｐ形半導体キャップ
層を堆積し、前記活性層上部の半絶縁性半導体電流ブロ
ック層をｐ形化する工程と、を有することを特徴とする
埋め込み構造半導体レーザの製造方法。 - 【請求項３】 請求項１または請求項２において、VI族
元素をドーピングしたｎ形半導体層を堆積した後、前記
半導体基板表面をエッチングして前記メサストライプ上
部のみに前記半絶縁半導体電流ブロック層が現れるよう
に加工することを特徴とする埋め込み構造半導体レーザ
の製造方法。 - 【請求項４】 請求項３において、前記半導体基板表面
のエッチングを有機金属気相成長装置内でエッチング性
ガスを使用して行うことを特徴とする埋め込み構造半導
体レーザの製造方法。 - 【請求項５】 請求項１，請求項２または請求項３にお
いて、前記メサストライプ上部のみに堆積されていない
前記ｎ形半導体層をマスクとしてメサストライプ上部の
半絶縁半導体電流ブロック層中にのみｐ形ドーパントを
拡散する工程を有することを特徴とする埋め込み構造半
導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34928393A JP3256769B2 (ja) | 1993-12-28 | 1993-12-28 | 埋め込み構造半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34928393A JP3256769B2 (ja) | 1993-12-28 | 1993-12-28 | 埋め込み構造半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202317A true JPH07202317A (ja) | 1995-08-04 |
| JP3256769B2 JP3256769B2 (ja) | 2002-02-12 |
Family
ID=18402716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34928393A Expired - Fee Related JP3256769B2 (ja) | 1993-12-28 | 1993-12-28 | 埋め込み構造半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3256769B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6498076B1 (en) | 1999-06-17 | 2002-12-24 | Nec Corporation | Method for manufacturing a semiconductor laser |
| US6624491B2 (en) | 1998-06-30 | 2003-09-23 | Osram Opto Semiconductors Gmbh & Co. | Diode housing |
| US6838391B2 (en) | 1998-05-29 | 2005-01-04 | Osram Opto Semiconductors Gmbh & Co. Ohg | Method of semiconductor processing including fluoride |
| US7701993B2 (en) | 2004-05-26 | 2010-04-20 | Nippon Telegraph And Telephone Corporation | Semiconductor optical device and a method of fabricating the same |
| JP2019071397A (ja) * | 2017-10-11 | 2019-05-09 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子およびその製造方法 |
| WO2019208697A1 (ja) * | 2018-04-27 | 2019-10-31 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法 |
| WO2020240644A1 (ja) * | 2019-05-27 | 2020-12-03 | 三菱電機株式会社 | 光半導体装置および光半導体装置の製造方法 |
-
1993
- 1993-12-28 JP JP34928393A patent/JP3256769B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838391B2 (en) | 1998-05-29 | 2005-01-04 | Osram Opto Semiconductors Gmbh & Co. Ohg | Method of semiconductor processing including fluoride |
| US6864112B1 (en) | 1998-05-29 | 2005-03-08 | Osram Opto Semiconductors Gmbh & Co. Ohg | Method of production of a patterned semiconductor layer |
| US7368329B2 (en) | 1998-06-30 | 2008-05-06 | Osram Gmbh | Diode housing |
| US6858879B2 (en) | 1998-06-30 | 2005-02-22 | Osram Opto Semiconductors Gmbh | Diode housing |
| US6624491B2 (en) | 1998-06-30 | 2003-09-23 | Osram Opto Semiconductors Gmbh & Co. | Diode housing |
| US7138301B2 (en) | 1998-06-30 | 2006-11-21 | Osram Gmbh | Diode housing |
| US7696590B2 (en) | 1998-06-30 | 2010-04-13 | Osram Gmbh | Diode housing |
| US6498076B1 (en) | 1999-06-17 | 2002-12-24 | Nec Corporation | Method for manufacturing a semiconductor laser |
| US7701993B2 (en) | 2004-05-26 | 2010-04-20 | Nippon Telegraph And Telephone Corporation | Semiconductor optical device and a method of fabricating the same |
| JP2019071397A (ja) * | 2017-10-11 | 2019-05-09 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子およびその製造方法 |
| WO2019208697A1 (ja) * | 2018-04-27 | 2019-10-31 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法 |
| JP2019192879A (ja) * | 2018-04-27 | 2019-10-31 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法 |
| CN112042069A (zh) * | 2018-04-27 | 2020-12-04 | 住友电工光电子器件创新株式会社 | 光学半导体元件及其制造方法以及光学集成半导体元件及其制造方法 |
| WO2020240644A1 (ja) * | 2019-05-27 | 2020-12-03 | 三菱電機株式会社 | 光半導体装置および光半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3256769B2 (ja) | 2002-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2547001B2 (ja) | 半導体構造の製造方法 | |
| US5260230A (en) | Method of manufacturing buried heterostructure semiconductor laser | |
| US8039282B2 (en) | Semiconductor optical device and method of fabricating the same | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP3256769B2 (ja) | 埋め込み構造半導体レーザの製造方法 | |
| US5561681A (en) | Semiconductor laser | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JP3421140B2 (ja) | 半導体レーザ装置の製造方法，および半導体レーザ装置 | |
| JP3249987B2 (ja) | 埋め込み構造半導体レーザの製造方法 | |
| JP3684519B2 (ja) | 半導体レーザの製造方法 | |
| JP3038424B2 (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| US6818925B2 (en) | Semiconductor substrates and structures | |
| JP3830552B2 (ja) | 埋込型半導体レーザ装置の製造方法 | |
| JPH07162091A (ja) | 埋め込み構造半導体レーザの製造方法 | |
| JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPS63209189A (ja) | 半導体レ−ザの製造法 | |
| JP2956255B2 (ja) | リッジ導波型半導体レーザの製造方法 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPH05304334A (ja) | 半導体レーザの製造方法 | |
| KR100283958B1 (ko) | 레이저 다이오드 제작 방법 | |
| JPH0983060A (ja) | 半導体レーザの製造方法 | |
| JPH0322582A (ja) | 半導体レーザの製造方法 | |
| JPH0661587A (ja) | 半導体レーザの製造方法 | |
| JPH01305586A (ja) | 半導体レーザ素子の製造方法 | |
| JPH0277184A (ja) | 半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |