JP3830552B2 - 埋込型半導体レーザ装置の製造方法 - Google Patents
埋込型半導体レーザ装置の製造方法 Download PDFInfo
- Publication number
- JP3830552B2 JP3830552B2 JP06101695A JP6101695A JP3830552B2 JP 3830552 B2 JP3830552 B2 JP 3830552B2 JP 06101695 A JP06101695 A JP 06101695A JP 6101695 A JP6101695 A JP 6101695A JP 3830552 B2 JP3830552 B2 JP 3830552B2
- Authority
- JP
- Japan
- Prior art keywords
- type inp
- layer
- mesa structure
- current blocking
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体レーザ装置及びその製造方法に関し、特に、活性層を含んだ積層構造を有するメサ構造体と、そのメサ状の積層構造体周辺を埋め込んで表面を平坦化した埋込領域とを有する半導体レーザ装置及びその製造方法に関する。
【０００２】
【従来の技術】
図１（Ｄ）を参照して従来例による埋込型半導体レーザ装置の構造を説明する。
【０００３】
（１００）面が表出したｎ型ＩｎＰ基板１１の上面にｎ型ＩｎＰバッファ層１２が形成され、その表面の一部領域にメサ構造体３０が形成されている。メサ構造体３０は、ｎ型ＩｎＰバッファ層１２、ＩｎＧａＡｓＰ活性層１３、及びｐ型ＩｎＰクラッド層１４がこの順番に積層されて構成されている。ｎ型ＩｎＰバッファ層１２は、メサ構造体３０部分がその他の領域よりも厚くなるように形成されている。
【０００４】
ｎ型ＩｎＰバッファ層１２の上面及びメサ構造体３０の側面を覆うようにｎ型ＩｎＰバッファ層１２よりも高濃度のＺｎドープｐ型ＩｎＰ電流ブロック層１６が形成されている。ｐ型ＩｎＰ電流ブロック層１６の上に、それよりも低濃度のＺｎドープｐ型ＩｎＰ電流ブロック層１７、ｎ型ＩｎＰ電流ブロック層１８、ｐ型ＩｎＰクラッド層１９が形成されている。
【０００５】
メサ構造体３０の上面及びｐ型ＩｎＰクラッド層１９の上面を覆うようにｐ型ＩｎＰクラッド層２０、ｐ型ＩｎＧａＡｓＰコンタクト層２１が形成されている。
【０００６】
ｎ型ＩｎＰ基板１１に対してｐ型ＩｎＧａＡｓＰコンタクト層２１に順方向電圧を印加すると、ｐ型ＩｎＰ電流ブロック層１７とｎ型ＩｎＰ電流ブロック層１８との間のｐｎ接合が逆バイアスされる。このため、電流はメサ構造体３０に集中して流れる。このように、電流を活性層１３に集中させることができるため、レーザ発光効率が向上する。
【０００７】
ｎ型ＩｎＰバッファ層１２の上にｐ型ＩｎＰ電流ブロック層１６を形成する時、ｎ型ＩｎＰバッファ層１２の表面が一旦大気に晒される。大気に晒されると、その表面が不純物により汚染される危険性が高くなる。不純物により汚染されると、ｎ型ＩｎＰバッファ層１２とｐ型ＩｎＰ電流ブロック層１６との界面に不純物準位が発生する。不純物準位がｐｎ接合界面に存在すると、これが再結合中心になりリーク電流の原因になる。
【０００８】
従来、このリーク電流を抑制するため、ｐｎ接合界面をｎ型ＩｎＰバッファ層１２とｐ型ＩｎＰ電流ブロック層１６との界面よりもｎ型ＩｎＰバッファ層１２側へ移動させる方法が採られてきた。ｐ型ＩｎＰ電流ブロック層１６に高濃度のＺｎをドープし、Ｚｎをｎ型ＩｎＰバッファ層１２内に拡散させることにより、ｐｎ接合界面を移動させることができる。
【０００９】
【発明が解決しようとする課題】
ＺｎがドープされたＩｎＰ層を有機金属化学気相成長法（ＭＯＶＰＥ）により形成すると、Ｚｎの取り込み量が結晶の面方位に依存して変化することが知られている（ジャーナルオブクリスタルグロース（Journal of Crystal Growth ） １０７（１９９１）７７２）。
【００１０】
図１（Ｄ）において、ｐ型ＩｎＰ電流ブロック層１６を堆積する際に、ｎ型ＩｎＰバッファ層１２の上面領域よりもメサ構造体３０の側面領域の方がＺｎ取り込み量が多い場合には、メサ構造体３０の側面領域において過度のＺｎ拡散が起こる。これにより、活性層１３がダメージを受けレーザ発光特性が劣化する。
【００１１】
逆に、メサ構造体３０の側面領域よりもｎ型ＩｎＰバッファ層１２の上面領域の方がＺｎ取り込み量が多い場合には、メサ構造体３０の側面領域においてＺｎの拡散が起こりにくくなる。このため、ｐ型ＩｎＰ電流ブロック層１６と、ｎ型ＩｎＰバッファ層１２のうちメサ構造体３０を構成する部分との界面（メサ構造体３０の側面部分）がｐｎ接合部になり、リーク電流が流れ易くなる。
【００１２】
本発明の目的は、電流ブロック層とバッファ層との界面に形成されるｐｎ接合を流れるリーク電流を抑制することができる埋込型半導体レーザ装置及びその製造方法を提供することである。
【００１３】
本発明の半導体レーザ装置の製造方法は、ｎ型のＩｎＰ層、活性層、及びｐ型のＩｎＰ層がこの順番に積層された積層構造を含むメサ構造体、及び該メサ構造体の側面に連続し、該メサ構造体外方へ延在するｎ型のＩｎＰの（１００）面からなる半導体表面を有し、前記メサ構造体の側面と前記半導体表面とのなす角度が１００〜１１０°である半導体基板を準備する工程と、前記メサ構造体の側面及び前記半導体表面を覆うようにＺｎを含むＩｎＰからなる半導体電流ブロック層をＭＯＶＰＥによりエピタキシャル成長させる工程とを有し、前記エピタキシャル成長させる工程は、前記半導体電流ブロック層の前記メサ構造体の側面に沿う領域のＺｎ濃度が、前記半導体表面に沿う領域のＺｎ濃度の０．５〜２．５倍となり、成長温度を５９０℃以下とした条件で前記半導体電流ブロック層をエピタキシャル成長させる。
【００１６】
【作用】
メサ構造体の側面領域における半導体電流ブロック層のＺｎ濃度が、半導体表面領域におけるそれの０．５〜２．５倍になるような条件で半導体電流ブロック層を堆積すると、メサ構造体の側面領域と半導体表面領域からのＺｎの拡散量がほぼ等しくなる。このため、ｐｎ接合界面が、メサ構造体の側面及び半導体表面からほぼ等量だけ移動する。従って、メサ構造体の側面と半導体表面との双方において、所望の距離だけｐｎ接合界面を移動させることができる。
【００１７】
成長温度を５９０℃以下にして、Ｚｎを含んだＩＩＩ−Ｖ族化合物半導体層を成長させると、面方位の違いによるＺｎ取込量の変動を抑制することができる。従って、メサ構造体の側面と半導体表面の双方の領域で、Ｚｎ濃度の差が比較的少ないＩＩＩ−Ｖ族化合物半導体層を形成することができる。
【００１８】
【実施例】
図１を参照して本発明の実施例による埋込型半導体レーザ装置の製造方法について説明する。
【００１９】
図１（Ａ）に示すように、（１００）面が表出したｎ型ＩｎＰ基板１１の上面に、Ｓｉドープｎ型ＩｎＰバッファ層１２、ノンドープＩｎＧａＡｓＰ活性層１３、及びＺｎドープｐ型ＩｎＰクラッド層１４をＭＯＶＰＥにより堆積する。
【００２０】
例えば、Ｉｎの原料としてトリメチルインジウム（ＴＭＩｎ）、Ｐの原料としてホスフィン（ＰＨ3 ）、Ｇａの原料としてトリエチルガリウム（ＴＥＧａ）、Ａｓの原料としてアルシン（ＡｓＨ3 ）を用いる。また、Ｓｉドープ用の原料としてシラン（ＳＨ4 ）、Ｚｎドープ用の原料としてジメチルジンク（ＤＭＺｎ）を用いる。各層の成長温度は６２０℃とする。
【００２１】
ｎ型ＩｎＰバッファ層１２のＳｉ濃度は５×１０17ｃｍ-3、厚さは０．８μｍ、活性層１３の厚さは０．１μｍ、ｐ型ＩｎＰクラッド層１４のＺｎ濃度は５×１０17ｃｍ-3、厚さは０．５μｍである。
【００２２】
図１（Ｂ）に示すように、原料ガスとしてＳｉＨ4 とＯ2 との混合ガスを使用し、ｐ型ＩｎＰクラッド層１４の上に厚さ０．３μｍのＳｉＯ2 膜を形成する。フォトリソグラフィによりこのＳｉＯ2 膜をパターニングし、幅１．５μｍのストライプ状のＳｉＯ2 パターン１５を形成する。
【００２３】
ＳｉＯ2 パターン１５をマスクとし、ｐ型ＩｎＰクラッド層１４、ＩｎＧａＡｓＰ活性層１３及びｎ型ＩｎＰバッファ層１２をエッチングする。なお、ｎ型ＩｎＰバッファ層１２の一部はメサ側方に残るようにエッチングを制御する。表面から１．２μｍの深さまでエッチングしたところでエッチングを停止し、高さ１．２μｍのメサ構造体３０を形成する。
【００２４】
以下、積層のエッチング方法について詳細に説明する。
ＳｉＯ2 膜の表面のうちストライプ状のＳｉＯ2 パターン１５を形成すべき領域をレジストパターンで覆う。このレジストパターンをマスクとし、エッチングガスとしてエタン、水素、酸素の混合ガスを使用したリアクティブイオンエッチング（ＲＩＥ）により、ＳｉＯ2 膜をエッチングする。続いて、弗酸系混合液でウェットエッチングを行う。ウェットエッチングすることにより、ＳｉＯ2 パターン１５のパターン境界線が滑らかになる。またアンダーエッチングされることにより、ＳｉＯ2 パターン１５の側面が順テーパ状斜面になる。
【００２５】
レジストパターンを除去した後、ＳｉＯ2 パターン１５をマスクとし、エッチングガスとしてエタン、水素、酸素の混合ガスを使用したＲＩＥにより、ｐ型ＩｎＰクラッド層１４、ＩｎＧａＡｓＰ活性層１３及びｎ型ＩｎＰバッファ層１２をエッチングする。
【００２６】
ＳｉＯ２パターン１５の側面が斜面になっているため、エッチングが進んでＳｉＯ２パターン１５の表面がわずかにエッチングされると、パターン幅が細くなる。従って、メサ構造体３０の断面は、下方が広い台形状になる。メサ構造体３０の側面とｎ型ＩｎＰバッファ層１２の上面（以下、単に底面と記す。）とのなす角度は、ＳｉＯ２パターン１５形成のためのウェットエッチング時のアンダーエッチング量により制御することができる。
【００２７】
図１（Ｃ）に示すように、メサ構造体３０の側面及びｎ型ＩｎＰバッファ層１２の上面に、ＭＯＶＰＥによりＺｎドープｐ型ＩｎＰ電流ブロック層１６を形成する。Ｚｎ濃度は１×１０18ｃｍ-3、厚さは０．２μｍである。このとき、ＩｎＰ層はＳｉＯ2 パターン１５の上には堆積しない。成長温度については後述する。
【００２８】
ｐ型ＩｎＰ電流ブロック層１６の上に、ＭＯＶＰＥにより、Ｚｎドープｐ型ＩｎＰ電流ブロック層１７、Ｓｉドープｎ型ＩｎＰ電流ブロック層１８、及びＺｎドープｐ型ＩｎＰクラッド層１９をこの順番に堆積する。
【００２９】
Ｉｎ、Ｐ、Ｓｉ、Ｚｎの原料ガスとして、メサ構造体３０の各層の堆積時と同様のものを用い、各層の成長温度は６２０℃とする。
ｐ型ＩｎＰ電流ブロック層１７のＺｎ濃度は５×１０17ｃｍ-3、厚さは０．４μｍである。ｎ型ＩｎＰ電流ブロック層１８のＳｉ濃度は３×１０18ｃｍ-3、厚さは０．４μｍである。ｐ型ＩｎＰクラッド層１９のＺｎ濃度は５×１０17ｃｍ-3、厚さは０．２μｍである。
【００３０】
次に、弗酸と硝酸の混合液を用いたウェットエッチングによりＳｉＯ2 パターン１５を除去する。
図１（Ｄ）に示すように、メサ構造体３０の上面を覆うように、ＭＯＶＰＥにより、成長温度６２０℃でＺｎドープｐ型ＩｎＰキャップ層２０、及び成長温度５３０℃でＺｎドープｐ型ＩｎＧａＡｓコンタクト層２１を形成する。ｐ型ＩｎＰキャップ層２０のＺｎ濃度は３×１０18ｃｍ-3、厚さは１μｍ、ｐ型ＩｎＧａＡｓコンタクト層２１のＺｎ濃度は１×１０19ｃｍ-3、厚さは０．５μｍである。
【００３１】
ｐ型ＩｎＰ電流ブロック層１６のＺｎ濃度をｐ型ＩｎＰ電流ブロック層１７のＺｎ濃度よりも高くしているのは、ｎ型ＩｎＰバッファ層１２へのＺｎの拡散を容易にするためである。ｐ型ＩｎＰ電流ブロック層１６のＺｎ濃度をｎ型ＩｎＰバッファ層１２のＳｉ濃度の約２倍にしているため、ｎ型ＩｎＰバッファ層１２中に拡散したＺｎによって界面近傍領域がｐ型になる。このため、ｐｎ接合界面が、ｎ型ＩｎＰバッファ層１２中に移動する。
【００３２】
ｎ型ＩｎＰバッファ層１２とｐ型ＩｎＰ電流ブロック層１６との界面に存在する不純物準位が原因となるリーク電流を抑制するためには、ｐｎ接合界面の移動量を空乏層幅よりも大きくすることが好ましい。逆に過度のＺｎの拡散が起こると、ＩｎＧａＡｓＰ活性層１３がダメージを受けるため、ｐｎ接合界面の移動量には好適な範囲が存在する。
【００３３】
ｐｎ接合界面の移動量は、ｐ型ＩｎＰ電流ブロック層１６のＺｎ濃度に依存する。従って、メサ構造体３０の側面及び底面において、ともに好適なｐｎ接合界面の移動量を得るためには、ｐ型ＩｎＰ電流ブロック層１６の両領域のＺｎ濃度をほぼ等しくすることが好ましい。
【００３４】
図２は、ＭＯＶＰＥによりＩｎＰ層を堆積した場合のＩｎＰの成長面方位とＺｎ取込量との関係を示す。ＩｎＰ層の成長は、圧力が５０Ｔｏｒｒ、Ｖ／ＩＩＩ比が２００の条件で行った。横軸はＩｎＰ基板の（１００）面を＜０１１＞方向に傾けた時のオフ角度を表す。なお、オフ角度に対応する代表的な面方位を横軸上に示している。縦軸はＺｎ取込効率を表す。
【００３５】
ここで、Ｚｎ取込効率は、ｐ型ＩｎＰ電流ブロック層１６中のＩＩＩ族元素に対するＺｎのモル比ＲZnを、原料ガス中のＩＩＩ族元素に対するＺｎの流量比で正規化した値である。すなわち、ＴＭＩｎの流量をｆIn、ＤＭＺｎの流量をｆZnとしたとき、Ｚｎ取込効率はＲZn／（ｆZn／ｆIn）で表される。
【００３６】
図中の記号○、□、△はそれぞれ成長温度が５６０℃、５９０℃、６２０℃の場合を示す。成長温度が６２０℃の場合、オフ角度が大きくなるに従ってＺｎ取込効率は低下し、オフ角度が５０°近傍で極小となる。このときのＺｎ取込効率は、（１００）面のＺｎ取込効率の約１５％である。さらにオフ角度を大きくするとＺｎ取込効率は増加に転じ、オフ角度が７５°のときに、Ｚｎ取込効率は、（１００）面のＺｎ取込効率の約３３％になる。オフ角度を８５°とするとＺｎ取込効率は急激に増加し、（１００）面のＺｎ取込効率の約１０倍になる。
【００３７】
成長温度が５９０℃の場合は、オフ角度が０°から７５°まで変化しても、Ｚｎ取込効率の変化は比較的少ない。オフ角度が５０°のときにＺｎ取込効率が極小になり、このときのＺｎ取込効率は（１００）面のそれの７０％程度である。また、オフ角度が２５°のときにＺｎ取込効率が極大になり、このときのＺｎ取込効率は（１００）面のそれの高々１．３倍程度である。オフ角度を８５°にすると、成長温度が６２０℃の場合と同様にＺｎ取込効率は急激に増加し、（１００）面のＺｎ取込効率の約８倍になる。
【００３８】
成長温度が５６０℃の場合も、オフ角度が０°から７５°まで変化したときのＺｎ取込効率の変化は比較的少ない。Ｚｎ取込効率は、（１００）面のときに最小になり、オフ角度が２５°及び７５°のときに極大になる。このときのＺｎ取込効率は（１００）面のそれの高々２．２倍程度である。
【００３９】
このように、ＩｎＰの成長温度を５６０〜５９０℃とすることにより、面方位の違いによるＺｎ取込効率の変動を抑制することができる。
ここで、図１（Ｄ）に示すメサ構造体３０の側面とｐ型ＩｎＰ電流ブロック層１６の上面とのなす角度が１０５°、すなわちメサ構造体３０の側面の（１００）面に対するオフ角度が７５°の場合を考える。ｐ型ＩｎＰ電流ブロック層１６の成長温度が６２０℃の場合には、側面に沿う領域のＺｎ取込効率は底面に沿う領域のそれの約３３％まで低下する。
【００４０】
これに対し、成長温度が５９０℃の場合には、底面に沿う領域のＺｎ取込効率と側面に沿う領域のＺｎ取込効率との差はほとんどない。成長温度が５６０℃の場合には、側面に沿う領域のＺｎ取込効率が底面に沿う領域のＺｎ取込効率の約２．２倍になる。
【００４１】
このように、ＩｎＰの成長温度を５６０〜５９０℃とすることにより、側面に沿う領域のＺｎ取込効率を底面に沿う領域のそれの１〜２．２倍の範囲に収めることができる。成長面方位以外の成長条件が同じであれば、Ｚｎ濃度はＺｎ取込効率に比例するため、底面に沿う領域のＺｎ濃度と側面に沿う領域のＺｎ濃度との差を低減することができる。
【００４２】
上記実施例によれば、図１（Ｄ）において、ｎ型ＩｎＰバッファ層１２とｐ型ＩｎＰ電流ブロック層１６との界面からのｐｎ接合界面の移動量を、メサ構造体３０の側面領域とｎ型ＩｎＰバッファ層１２の上面領域とでほぼ等しくすることができる。このため、活性層にダメージを与えることなくリーク電流を抑制することができる。
【００４３】
オフ角度が８５°になるとＺｎ取込効率が急激に増加するため、オフ角度を８０°以下、すなわち上面と側面とのなす角度が１００°以上になるようにすることが好ましい。一方、電流ブロック層による電流狭窄効果を十分得るためには、上面と側面とのなす角度が１１０°以下であることが好ましい。
【００４４】
メサ構造体３０の側面と底面とのなす角度を１０５°、ＩｎＰの成長温度を５６０〜５９０℃とすることにより、成長したＩｎＰ層の側面領域のＺｎ濃度を底面領域のそれの１〜２．２倍の範囲に収めることができるが、側面領域のＺｎ濃度が底面領域のＺｎ濃度の０．５〜２．５倍の範囲であれば実効上の問題はないであろう。Ｚｎ濃度の差がこの範囲にはいる条件であればＩｎＰの成長温度は５６０℃以下であってもよいし、底面と側面とのなす角度も１００〜１１０°の範囲外であってもよい。
【００４５】
上記実施例では、電流ブロック層としてＺｎを含むＩｎＰ層を用いる場合を説明したが、不純物はＺｎに限らず、底面と反対導電型の不純物であればよい。また、ＩｎＰ層の代わりにＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ等の他のＩＩＩ−Ｖ族化合物半導体層を用いてもよい。なお、不純物の取込効率の成長面方位依存性は材料によって異なるため、適切な成長温度及び底面と側面とのなす角度を選択することが好ましい。
【００４６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４７】
【発明の効果】
以上説明したように、本発明によれば、埋込型半導体レーザ装置のリーク電流を抑制することができるため、閾値電流の小さい半導体レーザ装置を得ることが可能になる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体レーザ装置の作製方法を説明するための半導体レーザ装置の断面図である。
【図２】ＩｎＰ成長時のＺｎ取込効率の成長面方位依存性を示すグラフである。
【符号の説明】
１１ ｎ型ＩｎＰ基板
１２ ｎ型ＩｎＰバッファ層
１３ ＩｎＧａＡｓＰ活性層
１４ ｐ型ＩｎＰクラッド層
１５ ＳｉＯ2 パターン
１６、１７ ｐ型ＩｎＰ電流ブロック層
１８ ｎ型ＩｎＰ電流ブロック層
１９ ｐ型ＩｎＰクラッド層
２０ ｐ型ＩｎＰキャップ層
２１ ｐ型ＩｎＧａＡｓコンタクト層
【産業上の利用分野】
本発明は、半導体レーザ装置及びその製造方法に関し、特に、活性層を含んだ積層構造を有するメサ構造体と、そのメサ状の積層構造体周辺を埋め込んで表面を平坦化した埋込領域とを有する半導体レーザ装置及びその製造方法に関する。
【０００２】
【従来の技術】
図１（Ｄ）を参照して従来例による埋込型半導体レーザ装置の構造を説明する。
【０００３】
（１００）面が表出したｎ型ＩｎＰ基板１１の上面にｎ型ＩｎＰバッファ層１２が形成され、その表面の一部領域にメサ構造体３０が形成されている。メサ構造体３０は、ｎ型ＩｎＰバッファ層１２、ＩｎＧａＡｓＰ活性層１３、及びｐ型ＩｎＰクラッド層１４がこの順番に積層されて構成されている。ｎ型ＩｎＰバッファ層１２は、メサ構造体３０部分がその他の領域よりも厚くなるように形成されている。
【０００４】
ｎ型ＩｎＰバッファ層１２の上面及びメサ構造体３０の側面を覆うようにｎ型ＩｎＰバッファ層１２よりも高濃度のＺｎドープｐ型ＩｎＰ電流ブロック層１６が形成されている。ｐ型ＩｎＰ電流ブロック層１６の上に、それよりも低濃度のＺｎドープｐ型ＩｎＰ電流ブロック層１７、ｎ型ＩｎＰ電流ブロック層１８、ｐ型ＩｎＰクラッド層１９が形成されている。
【０００５】
メサ構造体３０の上面及びｐ型ＩｎＰクラッド層１９の上面を覆うようにｐ型ＩｎＰクラッド層２０、ｐ型ＩｎＧａＡｓＰコンタクト層２１が形成されている。
【０００６】
ｎ型ＩｎＰ基板１１に対してｐ型ＩｎＧａＡｓＰコンタクト層２１に順方向電圧を印加すると、ｐ型ＩｎＰ電流ブロック層１７とｎ型ＩｎＰ電流ブロック層１８との間のｐｎ接合が逆バイアスされる。このため、電流はメサ構造体３０に集中して流れる。このように、電流を活性層１３に集中させることができるため、レーザ発光効率が向上する。
【０００７】
ｎ型ＩｎＰバッファ層１２の上にｐ型ＩｎＰ電流ブロック層１６を形成する時、ｎ型ＩｎＰバッファ層１２の表面が一旦大気に晒される。大気に晒されると、その表面が不純物により汚染される危険性が高くなる。不純物により汚染されると、ｎ型ＩｎＰバッファ層１２とｐ型ＩｎＰ電流ブロック層１６との界面に不純物準位が発生する。不純物準位がｐｎ接合界面に存在すると、これが再結合中心になりリーク電流の原因になる。
【０００８】
従来、このリーク電流を抑制するため、ｐｎ接合界面をｎ型ＩｎＰバッファ層１２とｐ型ＩｎＰ電流ブロック層１６との界面よりもｎ型ＩｎＰバッファ層１２側へ移動させる方法が採られてきた。ｐ型ＩｎＰ電流ブロック層１６に高濃度のＺｎをドープし、Ｚｎをｎ型ＩｎＰバッファ層１２内に拡散させることにより、ｐｎ接合界面を移動させることができる。
【０００９】
【発明が解決しようとする課題】
ＺｎがドープされたＩｎＰ層を有機金属化学気相成長法（ＭＯＶＰＥ）により形成すると、Ｚｎの取り込み量が結晶の面方位に依存して変化することが知られている（ジャーナルオブクリスタルグロース（Journal of Crystal Growth ） １０７（１９９１）７７２）。
【００１０】
図１（Ｄ）において、ｐ型ＩｎＰ電流ブロック層１６を堆積する際に、ｎ型ＩｎＰバッファ層１２の上面領域よりもメサ構造体３０の側面領域の方がＺｎ取り込み量が多い場合には、メサ構造体３０の側面領域において過度のＺｎ拡散が起こる。これにより、活性層１３がダメージを受けレーザ発光特性が劣化する。
【００１１】
逆に、メサ構造体３０の側面領域よりもｎ型ＩｎＰバッファ層１２の上面領域の方がＺｎ取り込み量が多い場合には、メサ構造体３０の側面領域においてＺｎの拡散が起こりにくくなる。このため、ｐ型ＩｎＰ電流ブロック層１６と、ｎ型ＩｎＰバッファ層１２のうちメサ構造体３０を構成する部分との界面（メサ構造体３０の側面部分）がｐｎ接合部になり、リーク電流が流れ易くなる。
【００１２】
本発明の目的は、電流ブロック層とバッファ層との界面に形成されるｐｎ接合を流れるリーク電流を抑制することができる埋込型半導体レーザ装置及びその製造方法を提供することである。
【００１３】
本発明の半導体レーザ装置の製造方法は、ｎ型のＩｎＰ層、活性層、及びｐ型のＩｎＰ層がこの順番に積層された積層構造を含むメサ構造体、及び該メサ構造体の側面に連続し、該メサ構造体外方へ延在するｎ型のＩｎＰの（１００）面からなる半導体表面を有し、前記メサ構造体の側面と前記半導体表面とのなす角度が１００〜１１０°である半導体基板を準備する工程と、前記メサ構造体の側面及び前記半導体表面を覆うようにＺｎを含むＩｎＰからなる半導体電流ブロック層をＭＯＶＰＥによりエピタキシャル成長させる工程とを有し、前記エピタキシャル成長させる工程は、前記半導体電流ブロック層の前記メサ構造体の側面に沿う領域のＺｎ濃度が、前記半導体表面に沿う領域のＺｎ濃度の０．５〜２．５倍となり、成長温度を５９０℃以下とした条件で前記半導体電流ブロック層をエピタキシャル成長させる。
【００１６】
【作用】
メサ構造体の側面領域における半導体電流ブロック層のＺｎ濃度が、半導体表面領域におけるそれの０．５〜２．５倍になるような条件で半導体電流ブロック層を堆積すると、メサ構造体の側面領域と半導体表面領域からのＺｎの拡散量がほぼ等しくなる。このため、ｐｎ接合界面が、メサ構造体の側面及び半導体表面からほぼ等量だけ移動する。従って、メサ構造体の側面と半導体表面との双方において、所望の距離だけｐｎ接合界面を移動させることができる。
【００１７】
成長温度を５９０℃以下にして、Ｚｎを含んだＩＩＩ−Ｖ族化合物半導体層を成長させると、面方位の違いによるＺｎ取込量の変動を抑制することができる。従って、メサ構造体の側面と半導体表面の双方の領域で、Ｚｎ濃度の差が比較的少ないＩＩＩ−Ｖ族化合物半導体層を形成することができる。
【００１８】
【実施例】
図１を参照して本発明の実施例による埋込型半導体レーザ装置の製造方法について説明する。
【００１９】
図１（Ａ）に示すように、（１００）面が表出したｎ型ＩｎＰ基板１１の上面に、Ｓｉドープｎ型ＩｎＰバッファ層１２、ノンドープＩｎＧａＡｓＰ活性層１３、及びＺｎドープｐ型ＩｎＰクラッド層１４をＭＯＶＰＥにより堆積する。
【００２０】
例えば、Ｉｎの原料としてトリメチルインジウム（ＴＭＩｎ）、Ｐの原料としてホスフィン（ＰＨ3 ）、Ｇａの原料としてトリエチルガリウム（ＴＥＧａ）、Ａｓの原料としてアルシン（ＡｓＨ3 ）を用いる。また、Ｓｉドープ用の原料としてシラン（ＳＨ4 ）、Ｚｎドープ用の原料としてジメチルジンク（ＤＭＺｎ）を用いる。各層の成長温度は６２０℃とする。
【００２１】
ｎ型ＩｎＰバッファ層１２のＳｉ濃度は５×１０17ｃｍ-3、厚さは０．８μｍ、活性層１３の厚さは０．１μｍ、ｐ型ＩｎＰクラッド層１４のＺｎ濃度は５×１０17ｃｍ-3、厚さは０．５μｍである。
【００２２】
図１（Ｂ）に示すように、原料ガスとしてＳｉＨ4 とＯ2 との混合ガスを使用し、ｐ型ＩｎＰクラッド層１４の上に厚さ０．３μｍのＳｉＯ2 膜を形成する。フォトリソグラフィによりこのＳｉＯ2 膜をパターニングし、幅１．５μｍのストライプ状のＳｉＯ2 パターン１５を形成する。
【００２３】
ＳｉＯ2 パターン１５をマスクとし、ｐ型ＩｎＰクラッド層１４、ＩｎＧａＡｓＰ活性層１３及びｎ型ＩｎＰバッファ層１２をエッチングする。なお、ｎ型ＩｎＰバッファ層１２の一部はメサ側方に残るようにエッチングを制御する。表面から１．２μｍの深さまでエッチングしたところでエッチングを停止し、高さ１．２μｍのメサ構造体３０を形成する。
【００２４】
以下、積層のエッチング方法について詳細に説明する。
ＳｉＯ2 膜の表面のうちストライプ状のＳｉＯ2 パターン１５を形成すべき領域をレジストパターンで覆う。このレジストパターンをマスクとし、エッチングガスとしてエタン、水素、酸素の混合ガスを使用したリアクティブイオンエッチング（ＲＩＥ）により、ＳｉＯ2 膜をエッチングする。続いて、弗酸系混合液でウェットエッチングを行う。ウェットエッチングすることにより、ＳｉＯ2 パターン１５のパターン境界線が滑らかになる。またアンダーエッチングされることにより、ＳｉＯ2 パターン１５の側面が順テーパ状斜面になる。
【００２５】
レジストパターンを除去した後、ＳｉＯ2 パターン１５をマスクとし、エッチングガスとしてエタン、水素、酸素の混合ガスを使用したＲＩＥにより、ｐ型ＩｎＰクラッド層１４、ＩｎＧａＡｓＰ活性層１３及びｎ型ＩｎＰバッファ層１２をエッチングする。
【００２６】
ＳｉＯ２パターン１５の側面が斜面になっているため、エッチングが進んでＳｉＯ２パターン１５の表面がわずかにエッチングされると、パターン幅が細くなる。従って、メサ構造体３０の断面は、下方が広い台形状になる。メサ構造体３０の側面とｎ型ＩｎＰバッファ層１２の上面（以下、単に底面と記す。）とのなす角度は、ＳｉＯ２パターン１５形成のためのウェットエッチング時のアンダーエッチング量により制御することができる。
【００２７】
図１（Ｃ）に示すように、メサ構造体３０の側面及びｎ型ＩｎＰバッファ層１２の上面に、ＭＯＶＰＥによりＺｎドープｐ型ＩｎＰ電流ブロック層１６を形成する。Ｚｎ濃度は１×１０18ｃｍ-3、厚さは０．２μｍである。このとき、ＩｎＰ層はＳｉＯ2 パターン１５の上には堆積しない。成長温度については後述する。
【００２８】
ｐ型ＩｎＰ電流ブロック層１６の上に、ＭＯＶＰＥにより、Ｚｎドープｐ型ＩｎＰ電流ブロック層１７、Ｓｉドープｎ型ＩｎＰ電流ブロック層１８、及びＺｎドープｐ型ＩｎＰクラッド層１９をこの順番に堆積する。
【００２９】
Ｉｎ、Ｐ、Ｓｉ、Ｚｎの原料ガスとして、メサ構造体３０の各層の堆積時と同様のものを用い、各層の成長温度は６２０℃とする。
ｐ型ＩｎＰ電流ブロック層１７のＺｎ濃度は５×１０17ｃｍ-3、厚さは０．４μｍである。ｎ型ＩｎＰ電流ブロック層１８のＳｉ濃度は３×１０18ｃｍ-3、厚さは０．４μｍである。ｐ型ＩｎＰクラッド層１９のＺｎ濃度は５×１０17ｃｍ-3、厚さは０．２μｍである。
【００３０】
次に、弗酸と硝酸の混合液を用いたウェットエッチングによりＳｉＯ2 パターン１５を除去する。
図１（Ｄ）に示すように、メサ構造体３０の上面を覆うように、ＭＯＶＰＥにより、成長温度６２０℃でＺｎドープｐ型ＩｎＰキャップ層２０、及び成長温度５３０℃でＺｎドープｐ型ＩｎＧａＡｓコンタクト層２１を形成する。ｐ型ＩｎＰキャップ層２０のＺｎ濃度は３×１０18ｃｍ-3、厚さは１μｍ、ｐ型ＩｎＧａＡｓコンタクト層２１のＺｎ濃度は１×１０19ｃｍ-3、厚さは０．５μｍである。
【００３１】
ｐ型ＩｎＰ電流ブロック層１６のＺｎ濃度をｐ型ＩｎＰ電流ブロック層１７のＺｎ濃度よりも高くしているのは、ｎ型ＩｎＰバッファ層１２へのＺｎの拡散を容易にするためである。ｐ型ＩｎＰ電流ブロック層１６のＺｎ濃度をｎ型ＩｎＰバッファ層１２のＳｉ濃度の約２倍にしているため、ｎ型ＩｎＰバッファ層１２中に拡散したＺｎによって界面近傍領域がｐ型になる。このため、ｐｎ接合界面が、ｎ型ＩｎＰバッファ層１２中に移動する。
【００３２】
ｎ型ＩｎＰバッファ層１２とｐ型ＩｎＰ電流ブロック層１６との界面に存在する不純物準位が原因となるリーク電流を抑制するためには、ｐｎ接合界面の移動量を空乏層幅よりも大きくすることが好ましい。逆に過度のＺｎの拡散が起こると、ＩｎＧａＡｓＰ活性層１３がダメージを受けるため、ｐｎ接合界面の移動量には好適な範囲が存在する。
【００３３】
ｐｎ接合界面の移動量は、ｐ型ＩｎＰ電流ブロック層１６のＺｎ濃度に依存する。従って、メサ構造体３０の側面及び底面において、ともに好適なｐｎ接合界面の移動量を得るためには、ｐ型ＩｎＰ電流ブロック層１６の両領域のＺｎ濃度をほぼ等しくすることが好ましい。
【００３４】
図２は、ＭＯＶＰＥによりＩｎＰ層を堆積した場合のＩｎＰの成長面方位とＺｎ取込量との関係を示す。ＩｎＰ層の成長は、圧力が５０Ｔｏｒｒ、Ｖ／ＩＩＩ比が２００の条件で行った。横軸はＩｎＰ基板の（１００）面を＜０１１＞方向に傾けた時のオフ角度を表す。なお、オフ角度に対応する代表的な面方位を横軸上に示している。縦軸はＺｎ取込効率を表す。
【００３５】
ここで、Ｚｎ取込効率は、ｐ型ＩｎＰ電流ブロック層１６中のＩＩＩ族元素に対するＺｎのモル比ＲZnを、原料ガス中のＩＩＩ族元素に対するＺｎの流量比で正規化した値である。すなわち、ＴＭＩｎの流量をｆIn、ＤＭＺｎの流量をｆZnとしたとき、Ｚｎ取込効率はＲZn／（ｆZn／ｆIn）で表される。
【００３６】
図中の記号○、□、△はそれぞれ成長温度が５６０℃、５９０℃、６２０℃の場合を示す。成長温度が６２０℃の場合、オフ角度が大きくなるに従ってＺｎ取込効率は低下し、オフ角度が５０°近傍で極小となる。このときのＺｎ取込効率は、（１００）面のＺｎ取込効率の約１５％である。さらにオフ角度を大きくするとＺｎ取込効率は増加に転じ、オフ角度が７５°のときに、Ｚｎ取込効率は、（１００）面のＺｎ取込効率の約３３％になる。オフ角度を８５°とするとＺｎ取込効率は急激に増加し、（１００）面のＺｎ取込効率の約１０倍になる。
【００３７】
成長温度が５９０℃の場合は、オフ角度が０°から７５°まで変化しても、Ｚｎ取込効率の変化は比較的少ない。オフ角度が５０°のときにＺｎ取込効率が極小になり、このときのＺｎ取込効率は（１００）面のそれの７０％程度である。また、オフ角度が２５°のときにＺｎ取込効率が極大になり、このときのＺｎ取込効率は（１００）面のそれの高々１．３倍程度である。オフ角度を８５°にすると、成長温度が６２０℃の場合と同様にＺｎ取込効率は急激に増加し、（１００）面のＺｎ取込効率の約８倍になる。
【００３８】
成長温度が５６０℃の場合も、オフ角度が０°から７５°まで変化したときのＺｎ取込効率の変化は比較的少ない。Ｚｎ取込効率は、（１００）面のときに最小になり、オフ角度が２５°及び７５°のときに極大になる。このときのＺｎ取込効率は（１００）面のそれの高々２．２倍程度である。
【００３９】
このように、ＩｎＰの成長温度を５６０〜５９０℃とすることにより、面方位の違いによるＺｎ取込効率の変動を抑制することができる。
ここで、図１（Ｄ）に示すメサ構造体３０の側面とｐ型ＩｎＰ電流ブロック層１６の上面とのなす角度が１０５°、すなわちメサ構造体３０の側面の（１００）面に対するオフ角度が７５°の場合を考える。ｐ型ＩｎＰ電流ブロック層１６の成長温度が６２０℃の場合には、側面に沿う領域のＺｎ取込効率は底面に沿う領域のそれの約３３％まで低下する。
【００４０】
これに対し、成長温度が５９０℃の場合には、底面に沿う領域のＺｎ取込効率と側面に沿う領域のＺｎ取込効率との差はほとんどない。成長温度が５６０℃の場合には、側面に沿う領域のＺｎ取込効率が底面に沿う領域のＺｎ取込効率の約２．２倍になる。
【００４１】
このように、ＩｎＰの成長温度を５６０〜５９０℃とすることにより、側面に沿う領域のＺｎ取込効率を底面に沿う領域のそれの１〜２．２倍の範囲に収めることができる。成長面方位以外の成長条件が同じであれば、Ｚｎ濃度はＺｎ取込効率に比例するため、底面に沿う領域のＺｎ濃度と側面に沿う領域のＺｎ濃度との差を低減することができる。
【００４２】
上記実施例によれば、図１（Ｄ）において、ｎ型ＩｎＰバッファ層１２とｐ型ＩｎＰ電流ブロック層１６との界面からのｐｎ接合界面の移動量を、メサ構造体３０の側面領域とｎ型ＩｎＰバッファ層１２の上面領域とでほぼ等しくすることができる。このため、活性層にダメージを与えることなくリーク電流を抑制することができる。
【００４３】
オフ角度が８５°になるとＺｎ取込効率が急激に増加するため、オフ角度を８０°以下、すなわち上面と側面とのなす角度が１００°以上になるようにすることが好ましい。一方、電流ブロック層による電流狭窄効果を十分得るためには、上面と側面とのなす角度が１１０°以下であることが好ましい。
【００４４】
メサ構造体３０の側面と底面とのなす角度を１０５°、ＩｎＰの成長温度を５６０〜５９０℃とすることにより、成長したＩｎＰ層の側面領域のＺｎ濃度を底面領域のそれの１〜２．２倍の範囲に収めることができるが、側面領域のＺｎ濃度が底面領域のＺｎ濃度の０．５〜２．５倍の範囲であれば実効上の問題はないであろう。Ｚｎ濃度の差がこの範囲にはいる条件であればＩｎＰの成長温度は５６０℃以下であってもよいし、底面と側面とのなす角度も１００〜１１０°の範囲外であってもよい。
【００４５】
上記実施例では、電流ブロック層としてＺｎを含むＩｎＰ層を用いる場合を説明したが、不純物はＺｎに限らず、底面と反対導電型の不純物であればよい。また、ＩｎＰ層の代わりにＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ等の他のＩＩＩ−Ｖ族化合物半導体層を用いてもよい。なお、不純物の取込効率の成長面方位依存性は材料によって異なるため、適切な成長温度及び底面と側面とのなす角度を選択することが好ましい。
【００４６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４７】
【発明の効果】
以上説明したように、本発明によれば、埋込型半導体レーザ装置のリーク電流を抑制することができるため、閾値電流の小さい半導体レーザ装置を得ることが可能になる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体レーザ装置の作製方法を説明するための半導体レーザ装置の断面図である。
【図２】ＩｎＰ成長時のＺｎ取込効率の成長面方位依存性を示すグラフである。
【符号の説明】
１１ ｎ型ＩｎＰ基板
１２ ｎ型ＩｎＰバッファ層
１３ ＩｎＧａＡｓＰ活性層
１４ ｐ型ＩｎＰクラッド層
１５ ＳｉＯ2 パターン
１６、１７ ｐ型ＩｎＰ電流ブロック層
１８ ｎ型ＩｎＰ電流ブロック層
１９ ｐ型ＩｎＰクラッド層
２０ ｐ型ＩｎＰキャップ層
２１ ｐ型ＩｎＧａＡｓコンタクト層
Claims (1)
- ｎ型のＩｎＰ層、活性層、及びｐ型のＩｎＰ層がこの順番に積層された積層構造を含むメサ構造体、及び該メサ構造体の側面に連続し、該メサ構造体外方へ延在するｎ型のＩｎＰの（１００）面からなる半導体表面を有し、前記メサ構造体の側面と前記半導体表面とのなす角度が１００〜１１０°である半導体基板を準備する工程と、
前記メサ構造体の側面及び前記半導体表面を覆うようにＺｎを含むＩｎＰからなる半導体電流ブロック層をＭＯＶＰＥによりエピタキシャル成長させる工程と
を有し、
前記エピタキシャル成長させる工程は、前記半導体電流ブロック層の前記メサ構造体の側面に沿う領域のＺｎ濃度が、前記半導体表面に沿う領域のＺｎ濃度の０．５〜２．５倍となり、成長温度を５９０℃以下とした条件で前記半導体電流ブロック層をエピタキシャル成長させる半導体レーザ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06101695A JP3830552B2 (ja) | 1995-03-20 | 1995-03-20 | 埋込型半導体レーザ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06101695A JP3830552B2 (ja) | 1995-03-20 | 1995-03-20 | 埋込型半導体レーザ装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264878A JPH08264878A (ja) | 1996-10-11 |
| JP3830552B2 true JP3830552B2 (ja) | 2006-10-04 |
Family
ID=13159111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06101695A Expired - Lifetime JP3830552B2 (ja) | 1995-03-20 | 1995-03-20 | 埋込型半導体レーザ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3830552B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015050202A (ja) * | 2013-08-29 | 2015-03-16 | 住友電工デバイス・イノベーション株式会社 | 光半導体装置およびその製造方法 |
| JP6519921B2 (ja) * | 2014-07-07 | 2019-05-29 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子及び光半導体素子の製造方法 |
-
1995
- 1995-03-20 JP JP06101695A patent/JP3830552B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08264878A (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5390205A (en) | Semiconductor laser | |
| US9972973B2 (en) | Process of forming semiconductor optical device and semiconductor optical device | |
| US5260230A (en) | Method of manufacturing buried heterostructure semiconductor laser | |
| JP5027647B2 (ja) | 単一のステップｍｏｃｖｄによって製造される埋め込みヘテロ構造デバイス | |
| US8039282B2 (en) | Semiconductor optical device and method of fabricating the same | |
| US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
| US5311533A (en) | Index-guided laser array with select current paths defined by migration-enhanced dopant incorporation and dopant diffusion | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP4797782B2 (ja) | 半導体光素子 | |
| US7998770B2 (en) | Method for forming a semiconductor light-emitting device | |
| US5561681A (en) | Semiconductor laser | |
| JP4002422B2 (ja) | 半導体素子およびその作製方法 | |
| JP3830552B2 (ja) | 埋込型半導体レーザ装置の製造方法 | |
| JP5531610B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JP3684519B2 (ja) | 半導体レーザの製造方法 | |
| US6686217B2 (en) | Compound semiconductor device manufacturing method | |
| JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JP3035979B2 (ja) | 半導体レーザ | |
| WO2005031829A1 (ja) | 清浄処理方法および半導体装置の製造方法 | |
| KR0161064B1 (ko) | 매립형 반도체 레이저의 제조방법 | |
| JP3249987B2 (ja) | 埋め込み構造半導体レーザの製造方法 | |
| JP3602814B2 (ja) | 半導体装置の製造方法 | |
| US20100316080A1 (en) | Semiconductor optical element | |
| JP2000174388A (ja) | 半導体レーザその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051004 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060420 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |