JPH0322582A - 半導体レーザの製造方法 - Google Patents

半導体レーザの製造方法

Info

Publication number
JPH0322582A
JPH0322582A JP15792689A JP15792689A JPH0322582A JP H0322582 A JPH0322582 A JP H0322582A JP 15792689 A JP15792689 A JP 15792689A JP 15792689 A JP15792689 A JP 15792689A JP H0322582 A JPH0322582 A JP H0322582A
Authority
JP
Japan
Prior art keywords
layer
mesa
inp
compound semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15792689A
Other languages
English (en)
Inventor
Koichi Kaneda
金田 幸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15792689A priority Critical patent/JPH0322582A/ja
Publication of JPH0322582A publication Critical patent/JPH0322582A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概 要] 埋め込み型の半導体レーザに関し 半導体ウエハ上に所定寸法の複数のメサを形或可能とす
ることにより特性の均一な半導体レーザを高歩留りで製
造可能とすることを目的とし一導電型の化合物半導体基
板に表出する(100)面に,該化合物半導体基板にお
ける〔110 )方向に平行なストライプ状の開口を有
するマスク層を形或する工程と,少なくとも活性層を挟
んで或るダブルヘテロ構造を有する結晶層を,有機金属
気相成長法を用いて,該開口内に表出する該化合物半導
体基板表面に選択的に戊長させる第lの成長工程と,該
マスク層を除去する工程と,該マスク層を除去して表出
した該化合物半導体基板表面に,例えば液相成長法を用
いて,該ダブルヘテロ構造を有する結晶層を埋め込む結
晶層を成長させる第2の成長工程とを含むように構成す
る。
〔産業上の利用分野〕
本発明は,活性層とクラッド層から或るメサが低屈折率
の層により埋め込まれた構造,いわゆる埋め込み型の半
導体レーザに関する。
〔従来の技術〕
近年,LAN(Local Area Network
)システム等において,高効率かつ温度特性の良好な半
導体レーザが要求されている。埋め込み型の半導体レー
ザは,活性領域が禁制帯幅の広い半導体により取り囲ま
れた構造となっており,活性領域におけるキャリャと光
の閉じ込め効果が大きいため,発光効率が高く.また.
低電流で動作するため.特性の温度依存性が小さい等の
特徴を有する。
?発明が解決しようとする課題〕 従来の埋め込み型半導体レーザの製造方法は,例えばG
aAs結晶のような化合物半導体基板に表出する(10
0)面上に平坦に,少なくとも活性層を含むダブルヘテ
ロ(DH)構造の層を形成したのち, Dll層上に,
(110)方向に平行な,例えばSiO■膜ま?はSi
3N4膜から或るストライプ状のマスク層を形成し.表
出する部分のDH層をエッチング除去してDll構造の
メサを形或ずる。さらに,メサ周囲に表出した基板表面
に,活性層より大きな禁制帯幅を有する半導体層を液相
成長させることにより,メサを埋没してしまう埋め込み
層を形成する。
上記のようにして選択エッチングにより形成されたメザ
の側壁部には,通常,(111)A面が表出する。(1
11)A面は,例えばInP層の場合にはIn原子が,
また, InGaAsP層の場合にはIn原子とGa原
子が配列した面であり,この面には,例えばInPから
戒る埋め込み層が成長し難い性質がある。このため,基
板の(100)面に成長ずる埋め込み層と上記メサとの
界面には格子欠陥が多く,その結果,この界面に沿って
大きなリーク電流が流れる問題があった。
一方,この問題点を避けるために,上記メサの形戒にお
いて, lIBr(臭素水素)水と020■(過酸化水
素)水との混合溶液をエッチング剤として用いて等方性
のエッチングを行うことにより,メサの側壁部に(11
1)面のような特定の面を表出させない方法が採られる
こともあった。しかしながら等方性エッチングを行った
場合,ウエハ面内におけるエッチング速度が均一でなく
,一般に,ウエハ中央部に比べて周辺部のエッチング速
度が大きい。このため,ウエハ周辺部に形成されたメサ
ほとその高さが大きく,一方,幅が小さくなる。この現
象は,大面積のウエハほと顕著である。このようにして
,一つのウエハ上に形成された半導体レーザ素子ごとに
,活性層の幅にバラツキが生じ特性の不均一,歩留りの
低下を招く問題があった。
本発明は上記従来の問題を解決し,活性層を含むDI+
構造のメサを,ウエハ上に所定寸法で均一に形成可能と
し,これにより特性の揃った半導体レーザを高歩留りで
製造可能とすることを目的とする。
〔課題を解決するための手段〕
上記目的は,一導電型の化合物半導体基板に表出する(
100)面に,該化合物半導体基板における(110 
)方向に平行なストライブ状の開口を有するマスク層を
形成する工程と,少なくとも活性層を含んで戒るダブル
ヘテロ構造を有する結晶層を有機金属気相成長法を用い
て,該開口内に表出する該化合物半導体基板表面に選択
的に成長させる第1の成長工程と,該マスク層を除去す
る工程と.該マスク層を除去して表出した該化合物半導
体基板表面に,該ダブルヘテロ構造を有する結晶層を埋
め込む結晶層を成長させる第2の成長工程とを含むこと
を特徴とする本発明に係る半導体レーザの製造方法によ
って達威される。
〔作 用〕
活性層を含むDH構造の層をメサエソチングする代わり
に,メサを形成する位置に対応する開口が設けられたマ
スク層を基板上に形成し,この開口内にDI構造の層を
エビタキシャル成長させてメサを形成する。この成長に
MOCVD法を用いると,■液相成長が可能な面積のウ
エハよりも大面積のウエハに,所定の高さと幅を有する
メサを均一に形或でき,特性および製造歩留りが向上さ
れる■これらメサの側壁部には(III)B面が表出す
るが,  (111)B面は,例えばInP層の場合に
はP(燐)原子が,また+ InGaAsP層の場合に
はP原子とAs(砒素)原子が配列した面で,この面に
は,例えばInPから或る埋め込み層の戊長が容易であ
る性質があるため,基板の(100)面に成長ずる埋め
込み層と上記メサとの界面における格子欠陥が少なく,
その結果,この界面に沿って流れるリーク電流が低減さ
れる 等の効果がある。
埋め込み層の形或は,従来と同様に,液相成長法を用い
て行う。これは,液相成長法を用いると欠陥の少ない埋
め込み界而が得られ,かつ,平坦な成長表面が得られや
すいためである。
〔実施例〕
以下本発明の実施例を図面を参照して説明する。
第1図は, DH構造のメナをMOCVDにより形或す
る本発明における第1の成長工程を説明するための要部
断面図である。第1図(a)を参照して,例えばI X
IOI87cm2程度の濃度のn型不純物を含有するI
nP結晶から威る化合物半導体基板1の(100)面を
表出し,この面全体に,厚さ約1000人のSi02ま
たはSiJaから或るマスク層2を形成する。マスク層
2に,周知のリソグラフ技術を用いて,化合物半導体基
板1の(110 )方向に平行に延伸するストライブ状
の開口3を形戒する。(110 )方向は紙面に垂直で
あり,開口3の幅一。は約2μmである。実際には,図
示のような開口3が約300μmのピノチで多数配列さ
れる。
次いで,周知のMOCVD装置を用いて,第l図(b)
に示すように,開口3内に表出する化合物半導体基板1
表面に,n型1nPから或るハソファ層6,ノンドープ
のInGaAsPから或る活性N7およびp型1nPか
ら成るクラッド層8を選択的6こユピクキシャル成長さ
せる。ハソファ層6の不純物濃度と厚さは7 XIOl
7/cm”と0.6 am程度,クラソド層8の不純物
濃度と厚さは8XIO17/C−と0.4 μm程度で
ある。また, InGaAsP活性層7は吸収端波長λ
E9ξ1.3μmの禁制帯幅Egを有し.厚さは約0.
1 μmである。なお, InPハッファ層6およびク
ラッド層8の禁制帯幅(Eg)の値は吸収端波長λE9
にして約0.92μmである。マスク層2上には非晶質
または多結晶層が生戒ずるが,その生成速度は極めて遅
い。このようにして,大きな禁制帯幅(Eg)を有する
ハッファ層6およびクラッド層8と,これらにより挟ま
れた小さな禁制帯幅(Eg)を有する活性層7から或る
ストライプ状のメサが形成される。上記各層6なしい8
の厚さにより,メサの高さは約1.1 μmとなる。
上記エビタキシャル成長は, (100)面における速
度に比べて(111)B面における速度が極めて遅いた
め,上記メサは, (111)B面が表出した側壁に囲
まれた構造となる。また,l:100)方向,すなわち
厚さ方向の成長速度は,MOCVDにおける原料ガスの
供給速度により律速されるので,原料ガスの流量を変え
ることにより制御可能であり. MOCVD法の特徴と
あいまって,所望の厚さ,すなわち,高さのメサを,ウ
エハ面内に均一な分布で形戒するこ?ができる。
開口3の幅をー。とし,バッファN6の厚さをdとする
と,メサの幾何学的形状から,活性層7の幅へは次式で
与えられる。
W0=囚 @− 21/2 x d  ・・・ (1)
開口3の幅h。は,通常のフォトリングラフ技術により
,ウエハ面内で充分な均一性を保証できる。
したがって,バッファ層6およびクラッド層8の厚さ分
布を均一にすれば3広い面積にわたって,高さおよび活
性層幅の均一なDH構造のメサを形成可能である。また
,メサの側壁は, (111)B面が表出しているため
,後述する埋め込み層を液相成長法にまり形或ずる際に
,成長原料溶液との濡れがよく,従来と同様に1欠陥の
少ない埋め込み界面が形成される。
第2図は,上記のようにして形成されたDI構造のメサ
の周囲に埋め込み層を形或する本発明における第2の成
長工程を説明するための要部断面図である。上記のよう
にしてメサを形成したのら,第2図(a)に示すように
,例えばSiO■から成るマスク層2を,緩衝弗酸(H
F)溶液を用いて除去する。
次いで,周知のスライドボート法等の液相成長法を用い
て,化合物半導体基板1表面に2X10”/cm2程度
のp型不純物を含有するInPから或る電流狭窄層10
をエビタキシャル成長させる。電流狭窄層10の平坦部
における厚さは0.3μm程度である。(111)B面
が表出しているメサの側壁部に垂直方向にもInP層の
成長が行われるため,電流狭窄層10はメサの頂上から
前記平坦部までなだらかに傾斜した断面構造となる。
次いで,同様の液相成長法を用いて,電流狭窄層IO上
に,  5 XIO”/cm2程度のn型不純物を含有
するInPから戒る電流ブロックJWIIをエビタキシ
ャル成長させる。電流ブロック層11の平坦部における
厚さは0.4μm程度である。したがって,メサは,電
流狭窄層10と電流ブロック層11とでほとんど埋め込
まれた構造となる。なお,電流狭窄層10と電流ブロッ
ク層l1を液相成長させる場合に,成長溶液の飽和濃度
を調節することにより,メザ上の平坦ブロックには電流
狭窄層10と電流プロック層1lを成長させないでおく
ことができる。
上記ののち.液相成長法を用いて,メサのクラッド層8
および電流ブロック層11上に,4X10”/cm2程
度のp型不純物を含有するInPから或るキャップ層l
2をエビタキシャル成長させる。メサ上におけるキャッ
プ層l2の厚さは,0.5μm程度である。このように
して作製したウエハの化合物半導体基板1側に, Ni
層とAuGe合金層とを積層して或るn側電極l4を,
また,メサの頂上に対応するキャップ層12の表面に,
 AuZn合金から或るp側電極15を,周知の真空蒸
着技術を用いて堆積し.これらを熱処理してアロイ化し
たのち,発光端面を臂開して共振器を形成して埋め込み
型の半導体レーザが完威される。
本発明により, 30mm四方のウエハ上に形成された
100 XIOO個の半導体レーザ素子のうちの80%
は,レーザ発振のしきい値電流1thが20mA以下と
特性が揃ったものを得ることができた。これは従来の製
造方法に比べ約1.6倍の良品率である。
11 12 〔発明の効果〕 本発明によれば,活性層を含むダブルヘテロ構造のメサ
を,ウエハ上に所定寸法で均一に形成可能とし,半導体
レーザの製造歩留りを向上できる効果がある。
【図面の簡単な説明】
第l図は本発明における第lの成長工程説明図,第2図
は本発明における第2の成長工程説明図である。 図において, 1は化合物半導体基板,  2はマスク層,3は開口.
  6はバソファ層, 7は活性層,  8はクラッド層, 10は電流狭窄層,11は電流ブロック層,l2はキャ
ップ層,14はn側電極 15はp側電極 である。

Claims (1)

  1. 【特許請求の範囲】 一導電型の化合物半導体基板に表出する(100)面に
    、該化合物半導体基板における〔110〕方向に平行な
    ストライプ状の開口を有するマスク層を形成する工程と
    、 少なくとも活性層を挟んで成るダブルヘテロ構造を有す
    る結晶層を、有機金属気相成長法を用いて、該開口内に
    表出する該化合物半導体基板表面に選択的に成長させる
    第1の成長工程と、 該マスク層を除去する工程と、 該マスク層を除去して表出した該化合物半導体基板表面
    に、該ダブルヘテロ構造を有する結晶層を埋め込む結晶
    層を成長させる第2の成長工程とを含むことを特徴とす
    る半導体レーザの製造方法。
JP15792689A 1989-06-20 1989-06-20 半導体レーザの製造方法 Pending JPH0322582A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15792689A JPH0322582A (ja) 1989-06-20 1989-06-20 半導体レーザの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15792689A JPH0322582A (ja) 1989-06-20 1989-06-20 半導体レーザの製造方法

Publications (1)

Publication Number Publication Date
JPH0322582A true JPH0322582A (ja) 1991-01-30

Family

ID=15660491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15792689A Pending JPH0322582A (ja) 1989-06-20 1989-06-20 半導体レーザの製造方法

Country Status (1)

Country Link
JP (1) JPH0322582A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06258259A (ja) * 1993-03-04 1994-09-16 Hitachi Ltd 面内分布測定方法及び装置
JP2006278938A (ja) * 2005-03-30 2006-10-12 Anritsu Corp 半導体発光素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06258259A (ja) * 1993-03-04 1994-09-16 Hitachi Ltd 面内分布測定方法及び装置
JP2006278938A (ja) * 2005-03-30 2006-10-12 Anritsu Corp 半導体発光素子
JP4541208B2 (ja) * 2005-03-30 2010-09-08 アンリツ株式会社 半導体発光素子

Similar Documents

Publication Publication Date Title
JPH0621575A (ja) 埋め込みヘテロ構造半導体デバイスの製作方法
JPH06291416A (ja) 半導体レーザおよびその製造方法
JPH07221392A (ja) 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ
JPH03112185A (ja) 半導体レーザの製造方法
JP2001093837A (ja) 半導体薄膜構造とその作製法
US5665612A (en) Method for fabricating a planar buried heterostructure laser diode
US7184640B2 (en) Buried heterostructure device fabricated by single step MOCVD
JPS62200785A (ja) 半導体レ−ザ装置及びその製造方法
JPH0322582A (ja) 半導体レーザの製造方法
JPH077232A (ja) 光半導体装置
JPH07202317A (ja) 埋め込み構造半導体レーザの製造方法
JP3047049B2 (ja) 埋込み構造半導体レーザの製造方法
JP4350227B2 (ja) 半導体結晶成長方法
JPS63100788A (ja) AlGaInP発光素子およびその製造方法
JP3132054B2 (ja) 埋込み構造半導体レーザの製造方法
JPS6258692A (ja) 半導体発光装置の製造方法
JPH07283482A (ja) 半導体レーザ装置及びその作製方法
JP2000124441A (ja) 半導体量子ドット素子の作製方法
JPH09186391A (ja) 化合物半導体装置及びその製造方法
JPS6237835B2 (ja)
JPH0710019B2 (ja) 埋込み構造半導体レ−ザの製造方法
JPH06283816A (ja) 埋め込み構造半導体レーザとその製造方法
JPH0582911A (ja) 可視光レーザダイオード及びその製造方法
JPH05121335A (ja) 半導体微細構造の製造方法
JPH0936478A (ja) 半導体装置の製造方法