JPH0936478A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0936478A JPH0936478A JP18518895A JP18518895A JPH0936478A JP H0936478 A JPH0936478 A JP H0936478A JP 18518895 A JP18518895 A JP 18518895A JP 18518895 A JP18518895 A JP 18518895A JP H0936478 A JPH0936478 A JP H0936478A
- Authority
- JP
- Japan
- Prior art keywords
- inp
- type
- mask
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 半導体レーザ等の半導体装置の製造方法に関
し、選択成長マスク上への横方向の結晶成長を低減する
手段を提供する。 【構成】 n型(100)InP基板1等の半導体基板
の表面の<011>にストライプ状の開口部を有するマ
スク2を形成し、この開口部に有機金属気相成長法によ
り半導体レーザ構造を選択的に積層する場合において、
開口部のn型(100)InP基板1に凹部を形成し、
その上にこの凹部の深さより薄い膜厚のn型InPバッ
ファ層3を成長してマスク2の上へのn型InPバッフ
ァ層3の成長を防ぎ、その上にInGaAsP活性層
4、p型InPクラッド層5を成長する。凹部を形成す
ることなく、バッファ層として、横方向の成長速度が小
さく、InPと格子整合し、かつ、活性層よりも大きい
禁制帯幅を有するInGaAsPを成長することができ
る。
し、選択成長マスク上への横方向の結晶成長を低減する
手段を提供する。 【構成】 n型(100)InP基板1等の半導体基板
の表面の<011>にストライプ状の開口部を有するマ
スク2を形成し、この開口部に有機金属気相成長法によ
り半導体レーザ構造を選択的に積層する場合において、
開口部のn型(100)InP基板1に凹部を形成し、
その上にこの凹部の深さより薄い膜厚のn型InPバッ
ファ層3を成長してマスク2の上へのn型InPバッフ
ァ層3の成長を防ぎ、その上にInGaAsP活性層
4、p型InPクラッド層5を成長する。凹部を形成す
ることなく、バッファ層として、横方向の成長速度が小
さく、InPと格子整合し、かつ、活性層よりも大きい
禁制帯幅を有するInGaAsPを成長することができ
る。
Description
【0001】
【産業上の利用分野】本発明は、有機金属気相成長(M
OCVD)法による選択成長を利用した半導体装置の製
造方法に関するものである。マスクを形成した半導体基
板の上にMOCVD法により半導体結晶層を成長させる
ことによって、成長面内に膜厚分布や組成分布を形成す
ることができる。
OCVD)法による選択成長を利用した半導体装置の製
造方法に関するものである。マスクを形成した半導体基
板の上にMOCVD法により半導体結晶層を成長させる
ことによって、成長面内に膜厚分布や組成分布を形成す
ることができる。
【0002】これを量子井戸構造の製造に適用すると、
成長面内で半導体結晶層のハンドギャップの制御ができ
る。このため、MOCVD選択成長法は、テーパー導波
路レーザや変調器集積レーザ等の集積レーザをモノリシ
ックに形成できる技術として注目されている。しかしな
がら、これらの選択成長においては、プロセス工程を容
易にする積層構造を作成する必要がある。
成長面内で半導体結晶層のハンドギャップの制御ができ
る。このため、MOCVD選択成長法は、テーパー導波
路レーザや変調器集積レーザ等の集積レーザをモノリシ
ックに形成できる技術として注目されている。しかしな
がら、これらの選択成長においては、プロセス工程を容
易にする積層構造を作成する必要がある。
【0003】
【従来の技術】図5は、従来の集積レーザ製造用マスク
パターン説明図である。この図において、21は(10
0)InP基板、22,23はマスク、24はストライ
プ開口部である。従来から、この図に示されているよう
に、(100)InP基板21の上面に<011>方向
にストライプ状開口部を有するマスク22,23を形成
し、マスク22,23の間に挟まれたストライプ開口部
24内の(100)InP基板21の上面に有機金属気
相成長法によって化合物半導体層を成長し、この<01
1>方向のストライプ開口部の成長層をキャビティーと
するレーザを形成することは知られている。
パターン説明図である。この図において、21は(10
0)InP基板、22,23はマスク、24はストライ
プ開口部である。従来から、この図に示されているよう
に、(100)InP基板21の上面に<011>方向
にストライプ状開口部を有するマスク22,23を形成
し、マスク22,23の間に挟まれたストライプ開口部
24内の(100)InP基板21の上面に有機金属気
相成長法によって化合物半導体層を成長し、この<01
1>方向のストライプ開口部の成長層をキャビティーと
するレーザを形成することは知られている。
【0004】図6は、従来のn型(100)InP基板
上に形成したInGaAsPレーザの製造方法説明図
(1)である。この図において、31はn型(100)
InP基板、32はマスク、33はn型InPバッファ
層、34はInGaAsP活性層、35はp型InPク
ラッド層である。
上に形成したInGaAsPレーザの製造方法説明図
(1)である。この図において、31はn型(100)
InP基板、32はマスク、33はn型InPバッファ
層、34はInGaAsP活性層、35はp型InPク
ラッド層である。
【0005】従来のn型(100)InP基板上に形成
したInGaAsPレーザにおいては、n型(100)
InP基板31の上に、対向部にストライプ開口部を形
成するマスク32を形成し、その上にクラッド層として
も機能する厚さ0.5μmのn型InPバッファ層33
をMOCVD法によって成長し、その上に、厚さ0.1
μmのInGaAsP活性層34をMOCVD法によっ
て成長し、その上に、厚さ0.5μmのp型InPクラ
ッド層35をMOCVD法によって成長する。
したInGaAsPレーザにおいては、n型(100)
InP基板31の上に、対向部にストライプ開口部を形
成するマスク32を形成し、その上にクラッド層として
も機能する厚さ0.5μmのn型InPバッファ層33
をMOCVD法によって成長し、その上に、厚さ0.1
μmのInGaAsP活性層34をMOCVD法によっ
て成長し、その上に、厚さ0.5μmのp型InPクラ
ッド層35をMOCVD法によって成長する。
【0006】埋め込みレーザを製造する場合は、この後
に選択成長マスク32を除去し、p型InPクラッド層
35の表面にストライプ状マスクを形成し、マスクを形
成していない部分の半導体層をエッチングしてストライ
プメサを形成し、さらに、LPE法によって埋め込み層
を成長して電流狭窄層を形成する。
に選択成長マスク32を除去し、p型InPクラッド層
35の表面にストライプ状マスクを形成し、マスクを形
成していない部分の半導体層をエッチングしてストライ
プメサを形成し、さらに、LPE法によって埋め込み層
を成長して電流狭窄層を形成する。
【0007】
【発明が解決しようとする課題】前記の従来のInGa
AsPレーザの製造方法によると、図にも示されている
ように、n型InPバッファ層33とp型InPクラッ
ド層35がマスク32の上で横方向に成長する。これは
InPの<111>方向の成長速度が0でないためであ
る。
AsPレーザの製造方法によると、図にも示されている
ように、n型InPバッファ層33とp型InPクラッ
ド層35がマスク32の上で横方向に成長する。これは
InPの<111>方向の成長速度が0でないためであ
る。
【0008】図7は、従来のn型(100)InP基板
上に形成したInGaAsPレーザの製造方法説明図
(2)である。この図において用いた符号は図6におい
て用いた符号と同じである。
上に形成したInGaAsPレーザの製造方法説明図
(2)である。この図において用いた符号は図6におい
て用いた符号と同じである。
【0009】図6において説明したように、マスク32
の上でn型InPバッファ層33が堆積する面積が広く
なると、この図に示されるように、その部分のマスク3
2はメサエッチングを行っても除去することが困難にな
り、除去されないまま埋め込み層を成長すると、良好な
電流狭窄層を形成することが困難になるという問題を生
じる。本発明は、このようなマスク横方向の成長を低減
する半導体装置の製造方法を提供することを目的とす
る。
の上でn型InPバッファ層33が堆積する面積が広く
なると、この図に示されるように、その部分のマスク3
2はメサエッチングを行っても除去することが困難にな
り、除去されないまま埋め込み層を成長すると、良好な
電流狭窄層を形成することが困難になるという問題を生
じる。本発明は、このようなマスク横方向の成長を低減
する半導体装置の製造方法を提供することを目的とす
る。
【0010】
【課題を解決するための手段】本発明にかかる半導体装
置の製造方法においては、(100)半導体基板の<0
11>方向にストライプ状の開口部を有するマスクを形
成し、該開口部に有機金属気相成長法により半導体レー
ザ構造を選択的に積層する場合において、開口部の基板
に凹部を形成し、バッファ層の成長厚さを該凹部の深さ
以下とする工程を採用した。
置の製造方法においては、(100)半導体基板の<0
11>方向にストライプ状の開口部を有するマスクを形
成し、該開口部に有機金属気相成長法により半導体レー
ザ構造を選択的に積層する場合において、開口部の基板
に凹部を形成し、バッファ層の成長厚さを該凹部の深さ
以下とする工程を採用した。
【0011】この場合、半導体基板をInP、バッファ
層をInPとすることができる。また、本発明にかかる
他の半導体装置の製造方法においては、(100)In
P基板の<011>方向に形成したストライプ状の開口
部に、有機金属気相成長法により半導体レーザ構造を選
択的に積層する際、バッファ層としてInPと格子整合
し、かつ、活性層よりも大きい禁制帯幅を有するInG
aAsPを用いる工程を採用した。
層をInPとすることができる。また、本発明にかかる
他の半導体装置の製造方法においては、(100)In
P基板の<011>方向に形成したストライプ状の開口
部に、有機金属気相成長法により半導体レーザ構造を選
択的に積層する際、バッファ層としてInPと格子整合
し、かつ、活性層よりも大きい禁制帯幅を有するInG
aAsPを用いる工程を採用した。
【0012】
【作用】本発明の第1態様の半導体装置の製造方法と第
2態様の半導体装置の製造方法の原理を説明する。 第1態様の半導体装置の製造方法 図1は、本発明の第1態様の半導体装置の製造方法の原
理説明図である。この図において、1はn型(100)
InP基板、2はマスク、3はn型InPバッファ層、
4はInGaAsP活性層、5はp型InPクラッド層
である。
2態様の半導体装置の製造方法の原理を説明する。 第1態様の半導体装置の製造方法 図1は、本発明の第1態様の半導体装置の製造方法の原
理説明図である。この図において、1はn型(100)
InP基板、2はマスク、3はn型InPバッファ層、
4はInGaAsP活性層、5はp型InPクラッド層
である。
【0013】第1態様の半導体装置の製造方法において
は、n型(100)InP基板1の上に、対向部にスト
ライプ開口部を形成するマスク2を形成し、このマスク
2をエッチングマスクとしてn型(100)InP基板
1を後に成長するn型InPバッファ層3の膜厚以上の
深さの凹部を形成する。
は、n型(100)InP基板1の上に、対向部にスト
ライプ開口部を形成するマスク2を形成し、このマスク
2をエッチングマスクとしてn型(100)InP基板
1を後に成長するn型InPバッファ層3の膜厚以上の
深さの凹部を形成する。
【0014】その後、この凹部を含む上面に、MOCV
D法によって、n型InPバッファ層3、InGaAs
P活性層4およびp型InPクラッド層5を成長する。
このようにすると、n型InPバッファ層3はマスク2
の上に成長しないから、前記の従来技術が有する問題を
生じない。
D法によって、n型InPバッファ層3、InGaAs
P活性層4およびp型InPクラッド層5を成長する。
このようにすると、n型InPバッファ層3はマスク2
の上に成長しないから、前記の従来技術が有する問題を
生じない。
【0015】第2態様の半導体装置の製造方法 図2は、本発明の第2態様の半導体装置の製造方法の原
理説明図である。この図において、11はn型(10
0)InP基板、12はマスク、13はn型InGaA
sPバッファ層、14はInGaAsP活性層、15は
p型InPクラッド層である。
理説明図である。この図において、11はn型(10
0)InP基板、12はマスク、13はn型InGaA
sPバッファ層、14はInGaAsP活性層、15は
p型InPクラッド層である。
【0016】第2態様の半導体装置の製造方法において
は、n型(100)InP基板11の上に、対向部にス
トライプ開口部を形成するマスク12を形成し、その上
面に、MOCVD法によって、n型(100)InP基
板11と格子整合しInGaAs活性層14より大きい
禁制帯幅を有するn型InGaAsPバッファ層13を
成長し、その上にInGaAsP活性層14およびp型
InPクラッド層15を成長する。このようにすると、
InGaAsPの<111>方向の成長速度は極めて小
さいため〔100〕方向に数μm成膜してもマスク12
の上には横方向成長することがなく、前記の従来技術が
有する問題を生じない。
は、n型(100)InP基板11の上に、対向部にス
トライプ開口部を形成するマスク12を形成し、その上
面に、MOCVD法によって、n型(100)InP基
板11と格子整合しInGaAs活性層14より大きい
禁制帯幅を有するn型InGaAsPバッファ層13を
成長し、その上にInGaAsP活性層14およびp型
InPクラッド層15を成長する。このようにすると、
InGaAsPの<111>方向の成長速度は極めて小
さいため〔100〕方向に数μm成膜してもマスク12
の上には横方向成長することがなく、前記の従来技術が
有する問題を生じない。
【0017】
【実施例】以下、本発明の実施例を説明する。 (第1実施例)図3は、第1実施例の半導体装置の製造
方法説明図である。この図において、1はn型(10
0)InP基板、2はマスク、3はn型InPバッファ
層、4はInGaAsP活性層、5はp型InPクラッ
ド層である。
方法説明図である。この図において、1はn型(10
0)InP基板、2はマスク、3はn型InPバッファ
層、4はInGaAsP活性層、5はp型InPクラッ
ド層である。
【0018】この実施例の半導体装置の製造方法におい
ては、n型(100)InP基板1の上の<011>方
向に、ストライプ開口部を形成するために20μmの間
隔を保って対向するSiO2 からなるマスク2を形成
し、このマスク2をエッチングマスクとしてn型(10
0)InP基板1をドライエッチングすることにより深
さ0.2μmの凹部を形成した。マスク2の膜厚は0.
1μmである。
ては、n型(100)InP基板1の上の<011>方
向に、ストライプ開口部を形成するために20μmの間
隔を保って対向するSiO2 からなるマスク2を形成
し、このマスク2をエッチングマスクとしてn型(10
0)InP基板1をドライエッチングすることにより深
さ0.2μmの凹部を形成した。マスク2の膜厚は0.
1μmである。
【0019】その後、この凹部を含む上面に、MOCV
D法によって、膜厚0.15μmのn型InPバッファ
層3、膜厚0.1μmでバンドギャップ波長1.3μm
のInGaAsP活性層(In組成0.717,P組成
0.387)4を成長し、その上に、膜厚0.5μmの
p型InPクラッド層5を成長した。
D法によって、膜厚0.15μmのn型InPバッファ
層3、膜厚0.1μmでバンドギャップ波長1.3μm
のInGaAsP活性層(In組成0.717,P組成
0.387)4を成長し、その上に、膜厚0.5μmの
p型InPクラッド層5を成長した。
【0020】成長原料には、トリメチルインジウム、ト
リエチルガリウム、アルシン、ホスフィンを用い、60
0℃で成長を行った。成長断面の形状は、表面の(10
0)面と側面の(111)面で特徴づけられるが、下側
のn型InPバッファ(クラッド)層3は、マスク上に
横方向成長することなく、上側のp型InPクラッド層
5の成長時にのみマスク上に横方向成長が生じた。しか
し、その領域は0.1μm以下と狭く、後の工程で選択
成長マスクを完全に除去することができた。
リエチルガリウム、アルシン、ホスフィンを用い、60
0℃で成長を行った。成長断面の形状は、表面の(10
0)面と側面の(111)面で特徴づけられるが、下側
のn型InPバッファ(クラッド)層3は、マスク上に
横方向成長することなく、上側のp型InPクラッド層
5の成長時にのみマスク上に横方向成長が生じた。しか
し、その領域は0.1μm以下と狭く、後の工程で選択
成長マスクを完全に除去することができた。
【0021】(第2実施例)図4は、第2実施例の半導
体装置の製造方法説明図である。この図において、11
はn型(100)InP基板、12はマスク、13はn
型InGaAsPバッファ層、14はInGaAsP活
性層、15はp型InPクラッド層である。
体装置の製造方法説明図である。この図において、11
はn型(100)InP基板、12はマスク、13はn
型InGaAsPバッファ層、14はInGaAsP活
性層、15はp型InPクラッド層である。
【0022】この実施例の半導体装置の製造方法におい
ては、n型(100)InP基板11の上の<011>
方向に、ストライプ開口部を形成するために20μmの
間隔を保って対向する膜厚0.1μmのSiO2 からな
るマスク12を形成した。
ては、n型(100)InP基板11の上の<011>
方向に、ストライプ開口部を形成するために20μmの
間隔を保って対向する膜厚0.1μmのSiO2 からな
るマスク12を形成した。
【0023】そして、その上面に、MOCVD法によっ
て、膜厚0.5μmで、InP基板11と格子整合しバ
ンドギャップ波長が1.0μmのn型InGaAsPバ
ッファ層(In組成0.928,P組成0.843)1
3を成長し、その上に、膜厚0.1μmでバンドギャッ
プ波長1.3μmのInGaAsP活性層(In組成
0.717,P組成0.387)14を成長し、その上
に、膜厚0.5μmのp型InPクラッド層15を成長
した。
て、膜厚0.5μmで、InP基板11と格子整合しバ
ンドギャップ波長が1.0μmのn型InGaAsPバ
ッファ層(In組成0.928,P組成0.843)1
3を成長し、その上に、膜厚0.1μmでバンドギャッ
プ波長1.3μmのInGaAsP活性層(In組成
0.717,P組成0.387)14を成長し、その上
に、膜厚0.5μmのp型InPクラッド層15を成長
した。
【0024】このようにすると、InGaAsPの<1
11>方向の成長速度は極めて小さいため、上側のp型
InPクラッド層15の成長時にのみマスク上に横方向
成長が生じたが、その領域が0.1μm以下と狭く、後
の工程で選択成長マスクを完全に除去することができ
た。
11>方向の成長速度は極めて小さいため、上側のp型
InPクラッド層15の成長時にのみマスク上に横方向
成長が生じたが、その領域が0.1μm以下と狭く、後
の工程で選択成長マスクを完全に除去することができ
た。
【0025】
【発明の効果】以上説明したように,本発明によると、
マスク上へのInPの堆積が少なくなるため、選択成長
マスクの除去を容易にすることができ、良好な埋め込み
層を形成することができる。
マスク上へのInPの堆積が少なくなるため、選択成長
マスクの除去を容易にすることができ、良好な埋め込み
層を形成することができる。
【図面の簡単な説明】
【図1】本発明の第1態様の半導体装置の製造方法の原
理説明図である。
理説明図である。
【図2】本発明の第2態様の半導体装置の製造方法の原
理説明図である。
理説明図である。
【図3】第1実施例の半導体装置の製造方法説明図であ
る。
る。
【図4】第2実施例の半導体装置の製造方法説明図であ
る。
る。
【図5】従来の集積レーザ製造用マスクパターン説明図
である。
である。
【図6】従来のn型(100)InP基板上に形成した
InGaAsPレーザの製造方法説明図(1)である。
InGaAsPレーザの製造方法説明図(1)である。
【図7】従来のn型(100)InP基板上に形成した
InGaAsPレーザの製造方法説明図(2)である。
InGaAsPレーザの製造方法説明図(2)である。
1 n型(100)InP基板 2 マスク 3 n型InPバッファ層 4 InGaAsP活性層 5 p型InPクラッド層 11 n型(100)InP基板 12 マスク 13 n型InGaAsPバッファ層 14 InGaAsP活性層 15 p型InPクラッド層 21 (100)InP基板 22,23 マスク 31 n型(100)InP基板 32 マスク 33 n型InPバッファ層 34 InGaAsP活性層 35 p型InPクラッド層
Claims (3)
- 【請求項1】 (100)半導体基板の<011>方向
にストライプ状の開口部を有するマスクを形成し、該開
口部に有機金属気相成長法により半導体レーザ構造を選
択的に積層する場合において、開口部の基板に凹部を形
成し、バッファ層の成長厚さを該凹部の深さ以下とする
工程を含むことを特徴とする半導体装置の製造方法。 - 【請求項2】 半導体基板がInPで、バッファ層がI
nPであることを特徴とする請求項1に記載された半導
体装置の製造方法。 - 【請求項3】 (100)InP基板の<011>方向
に形成したストライプ状の開口部に、有機金属気相成長
法により半導体レーザ構造を選択的に積層する際、バッ
ファ層としてInPと格子整合し、かつ、活性層よりも
大きい禁制帯幅を有するInGaAsPを用いることを
特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18518895A JPH0936478A (ja) | 1995-07-21 | 1995-07-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18518895A JPH0936478A (ja) | 1995-07-21 | 1995-07-21 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0936478A true JPH0936478A (ja) | 1997-02-07 |
Family
ID=16166399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18518895A Withdrawn JPH0936478A (ja) | 1995-07-21 | 1995-07-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0936478A (ja) |
-
1995
- 1995-07-21 JP JP18518895A patent/JPH0936478A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07221392A (ja) | 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ | |
US20090068778A1 (en) | Buried Heterostructure Device Having Integrated Waveguide Grating Fabricated By Single Step MOCVD | |
JP2854607B2 (ja) | 半導体装置及び半導体レーザ装置 | |
WO2005083480A1 (en) | Buried heterostructure device fabricated by single step mocvd | |
KR940006782B1 (ko) | 반도체 레이저 | |
JP5169534B2 (ja) | 集積型光半導体装置の製造方法及び集積型光半導体装置 | |
JPS62200785A (ja) | 半導体レ−ザ装置及びその製造方法 | |
JP2564813B2 (ja) | A▲l▼GaInP半導体発光素子 | |
JPH0936487A (ja) | 半導体装置の製造方法 | |
JPH0552676B2 (ja) | ||
JPH04296076A (ja) | 半導体レ−ザ装置及びその製造方法 | |
JP2669142B2 (ja) | ウィンドウ構造半導体レーザの製造方法 | |
JPH0936478A (ja) | 半導体装置の製造方法 | |
JPH077232A (ja) | 光半導体装置 | |
JP2687495B2 (ja) | 半導体レーザの製造方法 | |
JP3030932B2 (ja) | 半導体微細構造の製造方法 | |
JPH09186391A (ja) | 化合物半導体装置及びその製造方法 | |
JP2699662B2 (ja) | 半導体レーザとその製造方法 | |
JPH0582911A (ja) | 可視光レーザダイオード及びその製造方法 | |
JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
JPH04356963A (ja) | 半導体量子細線の製造方法 | |
JP3522151B2 (ja) | 化合物半導体レーザの製造方法 | |
JP2525617B2 (ja) | 半導体レ−ザの製造方法 | |
JPH0322582A (ja) | 半導体レーザの製造方法 | |
JPH098401A (ja) | 活性層領域幅の正確に規定された半導体レーザ及び半導体レーザ作製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |