JPH0936478A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0936478A JPH0936478A JP18518895A JP18518895A JPH0936478A JP H0936478 A JPH0936478 A JP H0936478A JP 18518895 A JP18518895 A JP 18518895A JP 18518895 A JP18518895 A JP 18518895A JP H0936478 A JPH0936478 A JP H0936478A
- Authority
- JP
- Japan
- Prior art keywords
- inp
- type
- mask
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 半導体レーザ等の半導体装置の製造方法に関
し、選択成長マスク上への横方向の結晶成長を低減する
手段を提供する。 【構成】 ｎ型（１００）ＩｎＰ基板１等の半導体基板
の表面の＜０１１＞にストライプ状の開口部を有するマ
スク２を形成し、この開口部に有機金属気相成長法によ
り半導体レーザ構造を選択的に積層する場合において、
開口部のｎ型（１００）ＩｎＰ基板１に凹部を形成し、
その上にこの凹部の深さより薄い膜厚のｎ型ＩｎＰバッ
ファ層３を成長してマスク２の上へのｎ型ＩｎＰバッフ
ァ層３の成長を防ぎ、その上にＩｎＧａＡｓＰ活性層
４、ｐ型ＩｎＰクラッド層５を成長する。凹部を形成す
ることなく、バッファ層として、横方向の成長速度が小
さく、ＩｎＰと格子整合し、かつ、活性層よりも大きい
禁制帯幅を有するＩｎＧａＡｓＰを成長することができ
る。
し、選択成長マスク上への横方向の結晶成長を低減する
手段を提供する。 【構成】 ｎ型（１００）ＩｎＰ基板１等の半導体基板
の表面の＜０１１＞にストライプ状の開口部を有するマ
スク２を形成し、この開口部に有機金属気相成長法によ
り半導体レーザ構造を選択的に積層する場合において、
開口部のｎ型（１００）ＩｎＰ基板１に凹部を形成し、
その上にこの凹部の深さより薄い膜厚のｎ型ＩｎＰバッ
ファ層３を成長してマスク２の上へのｎ型ＩｎＰバッフ
ァ層３の成長を防ぎ、その上にＩｎＧａＡｓＰ活性層
４、ｐ型ＩｎＰクラッド層５を成長する。凹部を形成す
ることなく、バッファ層として、横方向の成長速度が小
さく、ＩｎＰと格子整合し、かつ、活性層よりも大きい
禁制帯幅を有するＩｎＧａＡｓＰを成長することができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、有機金属気相成長（Ｍ
ＯＣＶＤ）法による選択成長を利用した半導体装置の製
造方法に関するものである。マスクを形成した半導体基
板の上にＭＯＣＶＤ法により半導体結晶層を成長させる
ことによって、成長面内に膜厚分布や組成分布を形成す
ることができる。
ＯＣＶＤ）法による選択成長を利用した半導体装置の製
造方法に関するものである。マスクを形成した半導体基
板の上にＭＯＣＶＤ法により半導体結晶層を成長させる
ことによって、成長面内に膜厚分布や組成分布を形成す
ることができる。
【０００２】これを量子井戸構造の製造に適用すると、
成長面内で半導体結晶層のハンドギャップの制御ができ
る。このため、ＭＯＣＶＤ選択成長法は、テーパー導波
路レーザや変調器集積レーザ等の集積レーザをモノリシ
ックに形成できる技術として注目されている。しかしな
がら、これらの選択成長においては、プロセス工程を容
易にする積層構造を作成する必要がある。
成長面内で半導体結晶層のハンドギャップの制御ができ
る。このため、ＭＯＣＶＤ選択成長法は、テーパー導波
路レーザや変調器集積レーザ等の集積レーザをモノリシ
ックに形成できる技術として注目されている。しかしな
がら、これらの選択成長においては、プロセス工程を容
易にする積層構造を作成する必要がある。
【０００３】
【従来の技術】図５は、従来の集積レーザ製造用マスク
パターン説明図である。この図において、２１は（１０
０）ＩｎＰ基板、２２，２３はマスク、２４はストライ
プ開口部である。従来から、この図に示されているよう
に、（１００）ＩｎＰ基板２１の上面に＜０１１＞方向
にストライプ状開口部を有するマスク２２，２３を形成
し、マスク２２，２３の間に挟まれたストライプ開口部
２４内の（１００）ＩｎＰ基板２１の上面に有機金属気
相成長法によって化合物半導体層を成長し、この＜０１
１＞方向のストライプ開口部の成長層をキャビティーと
するレーザを形成することは知られている。
パターン説明図である。この図において、２１は（１０
０）ＩｎＰ基板、２２，２３はマスク、２４はストライ
プ開口部である。従来から、この図に示されているよう
に、（１００）ＩｎＰ基板２１の上面に＜０１１＞方向
にストライプ状開口部を有するマスク２２，２３を形成
し、マスク２２，２３の間に挟まれたストライプ開口部
２４内の（１００）ＩｎＰ基板２１の上面に有機金属気
相成長法によって化合物半導体層を成長し、この＜０１
１＞方向のストライプ開口部の成長層をキャビティーと
するレーザを形成することは知られている。
【０００４】図６は、従来のｎ型（１００）ＩｎＰ基板
上に形成したＩｎＧａＡｓＰレーザの製造方法説明図
（１）である。この図において、３１はｎ型（１００）
ＩｎＰ基板、３２はマスク、３３はｎ型ＩｎＰバッファ
層、３４はＩｎＧａＡｓＰ活性層、３５はｐ型ＩｎＰク
ラッド層である。
上に形成したＩｎＧａＡｓＰレーザの製造方法説明図
（１）である。この図において、３１はｎ型（１００）
ＩｎＰ基板、３２はマスク、３３はｎ型ＩｎＰバッファ
層、３４はＩｎＧａＡｓＰ活性層、３５はｐ型ＩｎＰク
ラッド層である。
【０００５】従来のｎ型（１００）ＩｎＰ基板上に形成
したＩｎＧａＡｓＰレーザにおいては、ｎ型（１００）
ＩｎＰ基板３１の上に、対向部にストライプ開口部を形
成するマスク３２を形成し、その上にクラッド層として
も機能する厚さ０．５μｍのｎ型ＩｎＰバッファ層３３
をＭＯＣＶＤ法によって成長し、その上に、厚さ０．１
μｍのＩｎＧａＡｓＰ活性層３４をＭＯＣＶＤ法によっ
て成長し、その上に、厚さ０．５μｍのｐ型ＩｎＰクラ
ッド層３５をＭＯＣＶＤ法によって成長する。
したＩｎＧａＡｓＰレーザにおいては、ｎ型（１００）
ＩｎＰ基板３１の上に、対向部にストライプ開口部を形
成するマスク３２を形成し、その上にクラッド層として
も機能する厚さ０．５μｍのｎ型ＩｎＰバッファ層３３
をＭＯＣＶＤ法によって成長し、その上に、厚さ０．１
μｍのＩｎＧａＡｓＰ活性層３４をＭＯＣＶＤ法によっ
て成長し、その上に、厚さ０．５μｍのｐ型ＩｎＰクラ
ッド層３５をＭＯＣＶＤ法によって成長する。
【０００６】埋め込みレーザを製造する場合は、この後
に選択成長マスク３２を除去し、ｐ型ＩｎＰクラッド層
３５の表面にストライプ状マスクを形成し、マスクを形
成していない部分の半導体層をエッチングしてストライ
プメサを形成し、さらに、ＬＰＥ法によって埋め込み層
を成長して電流狭窄層を形成する。
に選択成長マスク３２を除去し、ｐ型ＩｎＰクラッド層
３５の表面にストライプ状マスクを形成し、マスクを形
成していない部分の半導体層をエッチングしてストライ
プメサを形成し、さらに、ＬＰＥ法によって埋め込み層
を成長して電流狭窄層を形成する。
【０００７】
【発明が解決しようとする課題】前記の従来のＩｎＧａ
ＡｓＰレーザの製造方法によると、図にも示されている
ように、ｎ型ＩｎＰバッファ層３３とｐ型ＩｎＰクラッ
ド層３５がマスク３２の上で横方向に成長する。これは
ＩｎＰの＜１１１＞方向の成長速度が０でないためであ
る。
ＡｓＰレーザの製造方法によると、図にも示されている
ように、ｎ型ＩｎＰバッファ層３３とｐ型ＩｎＰクラッ
ド層３５がマスク３２の上で横方向に成長する。これは
ＩｎＰの＜１１１＞方向の成長速度が０でないためであ
る。
【０００８】図７は、従来のｎ型（１００）ＩｎＰ基板
上に形成したＩｎＧａＡｓＰレーザの製造方法説明図
（２）である。この図において用いた符号は図６におい
て用いた符号と同じである。
上に形成したＩｎＧａＡｓＰレーザの製造方法説明図
（２）である。この図において用いた符号は図６におい
て用いた符号と同じである。
【０００９】図６において説明したように、マスク３２
の上でｎ型ＩｎＰバッファ層３３が堆積する面積が広く
なると、この図に示されるように、その部分のマスク３
２はメサエッチングを行っても除去することが困難にな
り、除去されないまま埋め込み層を成長すると、良好な
電流狭窄層を形成することが困難になるという問題を生
じる。本発明は、このようなマスク横方向の成長を低減
する半導体装置の製造方法を提供することを目的とす
る。
の上でｎ型ＩｎＰバッファ層３３が堆積する面積が広く
なると、この図に示されるように、その部分のマスク３
２はメサエッチングを行っても除去することが困難にな
り、除去されないまま埋め込み層を成長すると、良好な
電流狭窄層を形成することが困難になるという問題を生
じる。本発明は、このようなマスク横方向の成長を低減
する半導体装置の製造方法を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】本発明にかかる半導体装
置の製造方法においては、（１００）半導体基板の＜０
１１＞方向にストライプ状の開口部を有するマスクを形
成し、該開口部に有機金属気相成長法により半導体レー
ザ構造を選択的に積層する場合において、開口部の基板
に凹部を形成し、バッファ層の成長厚さを該凹部の深さ
以下とする工程を採用した。
置の製造方法においては、（１００）半導体基板の＜０
１１＞方向にストライプ状の開口部を有するマスクを形
成し、該開口部に有機金属気相成長法により半導体レー
ザ構造を選択的に積層する場合において、開口部の基板
に凹部を形成し、バッファ層の成長厚さを該凹部の深さ
以下とする工程を採用した。
【００１１】この場合、半導体基板をＩｎＰ、バッファ
層をＩｎＰとすることができる。また、本発明にかかる
他の半導体装置の製造方法においては、（１００）Ｉｎ
Ｐ基板の＜０１１＞方向に形成したストライプ状の開口
部に、有機金属気相成長法により半導体レーザ構造を選
択的に積層する際、バッファ層としてＩｎＰと格子整合
し、かつ、活性層よりも大きい禁制帯幅を有するＩｎＧ
ａＡｓＰを用いる工程を採用した。
層をＩｎＰとすることができる。また、本発明にかかる
他の半導体装置の製造方法においては、（１００）Ｉｎ
Ｐ基板の＜０１１＞方向に形成したストライプ状の開口
部に、有機金属気相成長法により半導体レーザ構造を選
択的に積層する際、バッファ層としてＩｎＰと格子整合
し、かつ、活性層よりも大きい禁制帯幅を有するＩｎＧ
ａＡｓＰを用いる工程を採用した。
【００１２】
【作用】本発明の第１態様の半導体装置の製造方法と第
２態様の半導体装置の製造方法の原理を説明する。 第１態様の半導体装置の製造方法 図１は、本発明の第１態様の半導体装置の製造方法の原
理説明図である。この図において、１はｎ型（１００）
ＩｎＰ基板、２はマスク、３はｎ型ＩｎＰバッファ層、
４はＩｎＧａＡｓＰ活性層、５はｐ型ＩｎＰクラッド層
である。
２態様の半導体装置の製造方法の原理を説明する。 第１態様の半導体装置の製造方法 図１は、本発明の第１態様の半導体装置の製造方法の原
理説明図である。この図において、１はｎ型（１００）
ＩｎＰ基板、２はマスク、３はｎ型ＩｎＰバッファ層、
４はＩｎＧａＡｓＰ活性層、５はｐ型ＩｎＰクラッド層
である。
【００１３】第１態様の半導体装置の製造方法において
は、ｎ型（１００）ＩｎＰ基板１の上に、対向部にスト
ライプ開口部を形成するマスク２を形成し、このマスク
２をエッチングマスクとしてｎ型（１００）ＩｎＰ基板
１を後に成長するｎ型ＩｎＰバッファ層３の膜厚以上の
深さの凹部を形成する。
は、ｎ型（１００）ＩｎＰ基板１の上に、対向部にスト
ライプ開口部を形成するマスク２を形成し、このマスク
２をエッチングマスクとしてｎ型（１００）ＩｎＰ基板
１を後に成長するｎ型ＩｎＰバッファ層３の膜厚以上の
深さの凹部を形成する。
【００１４】その後、この凹部を含む上面に、ＭＯＣＶ
Ｄ法によって、ｎ型ＩｎＰバッファ層３、ＩｎＧａＡｓ
Ｐ活性層４およびｐ型ＩｎＰクラッド層５を成長する。
このようにすると、ｎ型ＩｎＰバッファ層３はマスク２
の上に成長しないから、前記の従来技術が有する問題を
生じない。
Ｄ法によって、ｎ型ＩｎＰバッファ層３、ＩｎＧａＡｓ
Ｐ活性層４およびｐ型ＩｎＰクラッド層５を成長する。
このようにすると、ｎ型ＩｎＰバッファ層３はマスク２
の上に成長しないから、前記の従来技術が有する問題を
生じない。
【００１５】第２態様の半導体装置の製造方法 図２は、本発明の第２態様の半導体装置の製造方法の原
理説明図である。この図において、１１はｎ型（１０
０）ＩｎＰ基板、１２はマスク、１３はｎ型ＩｎＧａＡ
ｓＰバッファ層、１４はＩｎＧａＡｓＰ活性層、１５は
ｐ型ＩｎＰクラッド層である。
理説明図である。この図において、１１はｎ型（１０
０）ＩｎＰ基板、１２はマスク、１３はｎ型ＩｎＧａＡ
ｓＰバッファ層、１４はＩｎＧａＡｓＰ活性層、１５は
ｐ型ＩｎＰクラッド層である。
【００１６】第２態様の半導体装置の製造方法において
は、ｎ型（１００）ＩｎＰ基板１１の上に、対向部にス
トライプ開口部を形成するマスク１２を形成し、その上
面に、ＭＯＣＶＤ法によって、ｎ型（１００）ＩｎＰ基
板１１と格子整合しＩｎＧａＡｓ活性層１４より大きい
禁制帯幅を有するｎ型ＩｎＧａＡｓＰバッファ層１３を
成長し、その上にＩｎＧａＡｓＰ活性層１４およびｐ型
ＩｎＰクラッド層１５を成長する。このようにすると、
ＩｎＧａＡｓＰの＜１１１＞方向の成長速度は極めて小
さいため〔１００〕方向に数μｍ成膜してもマスク１２
の上には横方向成長することがなく、前記の従来技術が
有する問題を生じない。
は、ｎ型（１００）ＩｎＰ基板１１の上に、対向部にス
トライプ開口部を形成するマスク１２を形成し、その上
面に、ＭＯＣＶＤ法によって、ｎ型（１００）ＩｎＰ基
板１１と格子整合しＩｎＧａＡｓ活性層１４より大きい
禁制帯幅を有するｎ型ＩｎＧａＡｓＰバッファ層１３を
成長し、その上にＩｎＧａＡｓＰ活性層１４およびｐ型
ＩｎＰクラッド層１５を成長する。このようにすると、
ＩｎＧａＡｓＰの＜１１１＞方向の成長速度は極めて小
さいため〔１００〕方向に数μｍ成膜してもマスク１２
の上には横方向成長することがなく、前記の従来技術が
有する問題を生じない。
【００１７】
【実施例】以下、本発明の実施例を説明する。 （第１実施例）図３は、第１実施例の半導体装置の製造
方法説明図である。この図において、１はｎ型（１０
０）ＩｎＰ基板、２はマスク、３はｎ型ＩｎＰバッファ
層、４はＩｎＧａＡｓＰ活性層、５はｐ型ＩｎＰクラッ
ド層である。
方法説明図である。この図において、１はｎ型（１０
０）ＩｎＰ基板、２はマスク、３はｎ型ＩｎＰバッファ
層、４はＩｎＧａＡｓＰ活性層、５はｐ型ＩｎＰクラッ
ド層である。
【００１８】この実施例の半導体装置の製造方法におい
ては、ｎ型（１００）ＩｎＰ基板１の上の＜０１１＞方
向に、ストライプ開口部を形成するために２０μｍの間
隔を保って対向するＳｉＯ2 からなるマスク２を形成
し、このマスク２をエッチングマスクとしてｎ型（１０
０）ＩｎＰ基板１をドライエッチングすることにより深
さ０．２μｍの凹部を形成した。マスク２の膜厚は０．
１μｍである。
ては、ｎ型（１００）ＩｎＰ基板１の上の＜０１１＞方
向に、ストライプ開口部を形成するために２０μｍの間
隔を保って対向するＳｉＯ2 からなるマスク２を形成
し、このマスク２をエッチングマスクとしてｎ型（１０
０）ＩｎＰ基板１をドライエッチングすることにより深
さ０．２μｍの凹部を形成した。マスク２の膜厚は０．
１μｍである。
【００１９】その後、この凹部を含む上面に、ＭＯＣＶ
Ｄ法によって、膜厚０．１５μｍのｎ型ＩｎＰバッファ
層３、膜厚０．１μｍでバンドギャップ波長１．３μｍ
のＩｎＧａＡｓＰ活性層（Ｉｎ組成０．７１７，Ｐ組成
０．３８７）４を成長し、その上に、膜厚０．５μｍの
ｐ型ＩｎＰクラッド層５を成長した。
Ｄ法によって、膜厚０．１５μｍのｎ型ＩｎＰバッファ
層３、膜厚０．１μｍでバンドギャップ波長１．３μｍ
のＩｎＧａＡｓＰ活性層（Ｉｎ組成０．７１７，Ｐ組成
０．３８７）４を成長し、その上に、膜厚０．５μｍの
ｐ型ＩｎＰクラッド層５を成長した。
【００２０】成長原料には、トリメチルインジウム、ト
リエチルガリウム、アルシン、ホスフィンを用い、６０
０℃で成長を行った。成長断面の形状は、表面の（１０
０）面と側面の（１１１）面で特徴づけられるが、下側
のｎ型ＩｎＰバッファ（クラッド）層３は、マスク上に
横方向成長することなく、上側のｐ型ＩｎＰクラッド層
５の成長時にのみマスク上に横方向成長が生じた。しか
し、その領域は０．１μｍ以下と狭く、後の工程で選択
成長マスクを完全に除去することができた。
リエチルガリウム、アルシン、ホスフィンを用い、６０
０℃で成長を行った。成長断面の形状は、表面の（１０
０）面と側面の（１１１）面で特徴づけられるが、下側
のｎ型ＩｎＰバッファ（クラッド）層３は、マスク上に
横方向成長することなく、上側のｐ型ＩｎＰクラッド層
５の成長時にのみマスク上に横方向成長が生じた。しか
し、その領域は０．１μｍ以下と狭く、後の工程で選択
成長マスクを完全に除去することができた。
【００２１】（第２実施例）図４は、第２実施例の半導
体装置の製造方法説明図である。この図において、１１
はｎ型（１００）ＩｎＰ基板、１２はマスク、１３はｎ
型ＩｎＧａＡｓＰバッファ層、１４はＩｎＧａＡｓＰ活
性層、１５はｐ型ＩｎＰクラッド層である。
体装置の製造方法説明図である。この図において、１１
はｎ型（１００）ＩｎＰ基板、１２はマスク、１３はｎ
型ＩｎＧａＡｓＰバッファ層、１４はＩｎＧａＡｓＰ活
性層、１５はｐ型ＩｎＰクラッド層である。
【００２２】この実施例の半導体装置の製造方法におい
ては、ｎ型（１００）ＩｎＰ基板１１の上の＜０１１＞
方向に、ストライプ開口部を形成するために２０μｍの
間隔を保って対向する膜厚０．１μｍのＳｉＯ2 からな
るマスク１２を形成した。
ては、ｎ型（１００）ＩｎＰ基板１１の上の＜０１１＞
方向に、ストライプ開口部を形成するために２０μｍの
間隔を保って対向する膜厚０．１μｍのＳｉＯ2 からな
るマスク１２を形成した。
【００２３】そして、その上面に、ＭＯＣＶＤ法によっ
て、膜厚０．５μｍで、ＩｎＰ基板１１と格子整合しバ
ンドギャップ波長が１．０μｍのｎ型ＩｎＧａＡｓＰバ
ッファ層（Ｉｎ組成０．９２８，Ｐ組成０．８４３）１
３を成長し、その上に、膜厚０．１μｍでバンドギャッ
プ波長１．３μｍのＩｎＧａＡｓＰ活性層（Ｉｎ組成
０．７１７，Ｐ組成０．３８７）１４を成長し、その上
に、膜厚０．５μｍのｐ型ＩｎＰクラッド層１５を成長
した。
て、膜厚０．５μｍで、ＩｎＰ基板１１と格子整合しバ
ンドギャップ波長が１．０μｍのｎ型ＩｎＧａＡｓＰバ
ッファ層（Ｉｎ組成０．９２８，Ｐ組成０．８４３）１
３を成長し、その上に、膜厚０．１μｍでバンドギャッ
プ波長１．３μｍのＩｎＧａＡｓＰ活性層（Ｉｎ組成
０．７１７，Ｐ組成０．３８７）１４を成長し、その上
に、膜厚０．５μｍのｐ型ＩｎＰクラッド層１５を成長
した。
【００２４】このようにすると、ＩｎＧａＡｓＰの＜１
１１＞方向の成長速度は極めて小さいため、上側のｐ型
ＩｎＰクラッド層１５の成長時にのみマスク上に横方向
成長が生じたが、その領域が０．１μｍ以下と狭く、後
の工程で選択成長マスクを完全に除去することができ
た。
１１＞方向の成長速度は極めて小さいため、上側のｐ型
ＩｎＰクラッド層１５の成長時にのみマスク上に横方向
成長が生じたが、その領域が０．１μｍ以下と狭く、後
の工程で選択成長マスクを完全に除去することができ
た。
【００２５】
【発明の効果】以上説明したように，本発明によると、
マスク上へのＩｎＰの堆積が少なくなるため、選択成長
マスクの除去を容易にすることができ、良好な埋め込み
層を形成することができる。
マスク上へのＩｎＰの堆積が少なくなるため、選択成長
マスクの除去を容易にすることができ、良好な埋め込み
層を形成することができる。
【図面の簡単な説明】
【図１】本発明の第１態様の半導体装置の製造方法の原
理説明図である。
理説明図である。
【図２】本発明の第２態様の半導体装置の製造方法の原
理説明図である。
理説明図である。
【図３】第１実施例の半導体装置の製造方法説明図であ
る。
る。
【図４】第２実施例の半導体装置の製造方法説明図であ
る。
る。
【図５】従来の集積レーザ製造用マスクパターン説明図
である。
である。
【図６】従来のｎ型（１００）ＩｎＰ基板上に形成した
ＩｎＧａＡｓＰレーザの製造方法説明図（１）である。
ＩｎＧａＡｓＰレーザの製造方法説明図（１）である。
【図７】従来のｎ型（１００）ＩｎＰ基板上に形成した
ＩｎＧａＡｓＰレーザの製造方法説明図（２）である。
ＩｎＧａＡｓＰレーザの製造方法説明図（２）である。
１ ｎ型（１００）ＩｎＰ基板 ２ マスク ３ ｎ型ＩｎＰバッファ層 ４ ＩｎＧａＡｓＰ活性層 ５ ｐ型ＩｎＰクラッド層 １１ ｎ型（１００）ＩｎＰ基板 １２ マスク １３ ｎ型ＩｎＧａＡｓＰバッファ層 １４ ＩｎＧａＡｓＰ活性層 １５ ｐ型ＩｎＰクラッド層 ２１ （１００）ＩｎＰ基板 ２２，２３ マスク ３１ ｎ型（１００）ＩｎＰ基板 ３２ マスク ３３ ｎ型ＩｎＰバッファ層 ３４ ＩｎＧａＡｓＰ活性層 ３５ ｐ型ＩｎＰクラッド層
Claims (3)
- 【請求項１】 （１００）半導体基板の＜０１１＞方向
にストライプ状の開口部を有するマスクを形成し、該開
口部に有機金属気相成長法により半導体レーザ構造を選
択的に積層する場合において、開口部の基板に凹部を形
成し、バッファ層の成長厚さを該凹部の深さ以下とする
工程を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板がＩｎＰで、バッファ層がＩ
ｎＰであることを特徴とする請求項１に記載された半導
体装置の製造方法。 - 【請求項３】 （１００）ＩｎＰ基板の＜０１１＞方向
に形成したストライプ状の開口部に、有機金属気相成長
法により半導体レーザ構造を選択的に積層する際、バッ
ファ層としてＩｎＰと格子整合し、かつ、活性層よりも
大きい禁制帯幅を有するＩｎＧａＡｓＰを用いることを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18518895A JPH0936478A (ja) | 1995-07-21 | 1995-07-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18518895A JPH0936478A (ja) | 1995-07-21 | 1995-07-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936478A true JPH0936478A (ja) | 1997-02-07 |
Family
ID=16166399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18518895A Withdrawn JPH0936478A (ja) | 1995-07-21 | 1995-07-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936478A (ja) |
-
1995
- 1995-07-21 JP JP18518895A patent/JPH0936478A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07221392A (ja) | 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ | |
| US20090068778A1 (en) | Buried Heterostructure Device Having Integrated Waveguide Grating Fabricated By Single Step MOCVD | |
| JP2854607B2 (ja) | 半導体装置及び半導体レーザ装置 | |
| WO2005083480A1 (en) | Buried heterostructure device fabricated by single step mocvd | |
| KR940006782B1 (ko) | 반도체 레이저 | |
| JP5169534B2 (ja) | 集積型光半導体装置の製造方法及び集積型光半導体装置 | |
| JPS62200785A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JP2564813B2 (ja) | Ａ▲ｌ▼ＧａＩｎＰ半導体発光素子 | |
| JPH0936487A (ja) | 半導体装置の製造方法 | |
| JPH0552676B2 (ja) | ||
| JPH04296076A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JP2669142B2 (ja) | ウィンドウ構造半導体レーザの製造方法 | |
| JPH0936478A (ja) | 半導体装置の製造方法 | |
| JPH077232A (ja) | 光半導体装置 | |
| JP2687495B2 (ja) | 半導体レーザの製造方法 | |
| JP3030932B2 (ja) | 半導体微細構造の製造方法 | |
| JPH09186391A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2699662B2 (ja) | 半導体レーザとその製造方法 | |
| JPH0582911A (ja) | 可視光レーザダイオード及びその製造方法 | |
| JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPH04356963A (ja) | 半導体量子細線の製造方法 | |
| JP3522151B2 (ja) | 化合物半導体レーザの製造方法 | |
| JP2525617B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH0322582A (ja) | 半導体レーザの製造方法 | |
| JPH098401A (ja) | 活性層領域幅の正確に規定された半導体レーザ及び半導体レーザ作製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |