JP4350227B2 - 半導体結晶成長方法 - Google Patents
半導体結晶成長方法 Download PDFInfo
- Publication number
- JP4350227B2 JP4350227B2 JP26469999A JP26469999A JP4350227B2 JP 4350227 B2 JP4350227 B2 JP 4350227B2 JP 26469999 A JP26469999 A JP 26469999A JP 26469999 A JP26469999 A JP 26469999A JP 4350227 B2 JP4350227 B2 JP 4350227B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plane
- film
- growth
- semiconductor crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Weting (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体材料を利用した半導体デバイス等に使用される基板構造などの作製に係る半導体結晶成長方法に関する。
【０００２】
【従来技術】
ＧａＡｓ、ＩｎＰ系に代表される単結晶化合物半導体材料は、高速トランジスタ、フォトディテクタ、半導体レーザ、発光ダイオード等に広く用いられ、重要な材料となっている。さらに近年、ＭＯＣＶＤ法、ＭＢＥ法、ＣＢＥ法などによる結晶成長法の改善により、超薄膜構成が実現され、これまでにない優れた特性のデバイスを実現させている。しかし、この様な優れた特性を有する材料でありながら、多くの化合物半導体材料はまだ未開発の状況にある。その要因は、化合物半導体を成長する為の基板が限られていることにある。
【０００３】
優れた特性を有する化合物半導体デバイスを作製しようとした場合、欠陥の少ない半導体材料を成長する必要がある。基板の格子定数と成長する化合物半導体材料の格子定数がずれていると、成長した化合物半導体材料に欠陥が入り、所望の特性が得られないことになる。現在実用化されている基板としては、Si、GaAs、InP、InAs、InSb等が挙げられるが、これらの基板により実現されている化合物半導体材料は化合物半導体全体の数％であり、任意の格子定数を有する化合物半導体材料を成長する技術は、今後の化合物半導体材料技術の発展に大きな影響力を及ぼすと考えられる。
【０００４】
基板の格子定数と異なった材料を成長する検討例としては、Ｓｉ基板上にＧａＡｓデバイスを形成したものが挙げられる。Ｓｉ基板上に欠陥の少ないＧａＡｓを成長する為に、ＳｉとＧａＡｓ膜の界面にこれら２つの材料の中間の格子定数を持つ層を形成する手法や、貫通転位を低減する為に超格子構造を入れる手法や、一旦低温でＧａＡｓを形成した後に温度を上げて結晶化して結晶の欠陥を低温層に閉じ込める２段階成長法など、幾つかの格子緩和法および欠陥低減法が提案されている。
【０００５】
これらの検討の結果、Ｓｉ基板の上に室温連続発振するＧａＡｓ半導体レーザを実現するまでに至っている。しかし、残念ながら寿命が短く、また特性的にもＧａＡｓ基板上に作製した物とは大きな差があり、実用化には至っていない。この根本的原因は、格子定数の違いにより発生した欠陥を低減出来ていないことにある。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、基板とその上に形成する半導体材料の格子定数が異なっていても欠陥の少ない良質の半導体材料を形成できる基板構造などの作製に係る半導体結晶成長方法を提供することにある。
【０００７】
【課題を解決するための手段および作用】
上記目的を達成する本発明の半導体を結晶成長させる半導体結晶成長方法は、
基板に傾斜した側壁を有する溝を形成し、該基板に凹部と凸部を形成する工程と、
前記凸部の上面の一部に第１の選択成長用マスクを形成する工程と、
前記傾斜した側壁から横方向に半導体結晶を成長させる工程と、を有し、
前記凸部の上面の前記第１の選択成長用マスクが形成されてない領域によって、前記基板の上に表面の平坦化された半導体層を形成させることを特徴とする。（１００）面等の基準面から傾いた面を形成して横方向成長させることにより、欠陥の伸びる方向が制御され、基板とは格子定数の異なる良質の半導体膜が形成される。
【０００８】
上記基本構成に基づいて以下の様なより具体的な形態が可能である。
傾いた面と基準面の境界付近から選択的に成長が発生し結晶膜が形成される。これにより、半導体結晶膜の表面の平坦化が助長される。
【０００９】
選択的に形成される結晶膜中に超格子を含んだり、高濃度の不純物を含んだりすれば、膜質を更に向上させられる。
【００１０】
また、選択的に形成される結晶膜の格子定数が基板の格子定数とは異なる場合に、選択的に形成される結晶膜の組成が徐々に変化する様にしても、膜質を更に向上させられる。
【００１１】
基準面は、代表的には、（１００）面である。ＩｎＰ（１００）面を有する基板を加工し、（１００）面から傾いた斜面を形成して横方向成長させたり、ＧａＡｓ（１００）面を有する基板を、ＩｎＰ（１００）面を有する基板の場合とは異なる方位に加工し、（１００）面から傾いた面を形成して横方向成長させたりする。また、ＩｎＰ（１００）面を有する基板上に多層構成を形成し、（１００）面から傾いた面を形成して横方向成長させることもできる。
【００１２】
この場合、（１００）面上に、（１００）面から＜０−１１＞方向に傾斜した傾いた面が＜０−１−１＞方位にストライプ状に形成されたり、（１００）面上に、（１００）面から＜０−１−１＞方向に傾斜した傾いた面が＜０−１１＞方位にストライプ状に形成されたりする。ここにおいて、（１００）面上に、傾いた面がストライプ状に形成され、その伸びている方向と＜０−１−１＞軸の成す角が４５°から８０°であったり、その伸びている方向と＜０−１−１＞軸の成す角が１５°から３５°であれば、横方向成長速度を大きくできる。この様に、傾いた面を形成する方向を面内で回転することにより、成長速度を改善し、格子定数の異なる良質な面を形成できる。
【００１３】
傾いた面と（１００）面の成す角度を、２０°付近より小さくしたり、３０°付近にしたりすることでも、横方向成長速度を大きくできる。傾いた面は、例えば、（１１１）Ａ面であったり、基板が半導体材料であったり、選択的に形成される結晶膜が三元混晶、四元混晶、または五元以上の混晶であったりする。
【００１４】
また、傾いた面は、ストライプ状に平行に形成された複数の凸部の傾斜面であり得る。この場合、複数の凸部の傾斜面に選択的に形成される結晶膜が、１つに繋がっている様にもできる。更に、複数の凸部の傾斜面に選択的に形成される結晶膜の上に他の材料の結晶膜が形成され更にその上に該選択的に形成される結晶膜に格子整合した結晶膜が形成される様にもできる。
【００１５】
本発明の基板構造の作製方法では、傾いた面の少なくとも一部を残して選択成長膜が基板上に形成され、該選択成長膜をマスクとしてＭＢＥ法、ＭＯＣＶＤ法、ＭＯＶＰＥ法、ＣＢＥ法、或はハイドライドＶＰＥ法により結晶膜が選択的に形成されてもよい。
【００１６】
また、本発明の基板構造の作製方法では、傾いた面を成長或はエッチングにより形成してもよい。例えば、加工したＩｎＰ上に成長を施すことにより、（１００）面から傾いた低角度の斜面を形成できる。
【００１７】
また、本発明の基板構造作製法は、成長により任意の格子定数を持つ膜を含む多層構成が作製された上記の基板構造を作製する工程と、該多層の特定の半導体膜をエッチングして所定の半導体膜を別の基板に転写する工程を含んでもよい。ここで、基板構造において基板とこれと格子定数の異なる膜との間に部分的に空洞が形成されており、この空洞からエッチング液を導入し、該所定の半導体膜を剥離する様にできる。
【００１８】
【発明の実施の形態】
以下に本発明の具体的な実施の形態を図を参照しつつ説明する。
【００１９】
（実施例１）
本発明の第１の実施例を図１から図４を用いて説明する。図１において、（１００）面を持つＩｎＰ基板に通常のホトリソ工程により溝２を形成する。図１の構成の作製法としては、（１００）面を持った基板にレジストを塗布し、所望の構成をパターニングする。このレジストをマスクとして、ＩｎＰ基板をエッチングする。ここで使用したエッチング液は塩酸、燐酸系の混合液を使用している。この後、全体にＳｉＯ２膜を形成し、ホトリソ工程により、斜面部３と凸部１の肩の部分のＳｉＯ２を除去している。こうして、選択成長膜を実現する為のマスク４、５が形成される。
【００２０】
この他の基板加工法としては、リフトオフ法を用いた方法がある。簡単な加工法を図５に示す。図５（ａ）に示す様に、基板３１上にＳｉＯ２３２とレジスト３３を塗布する。この後、図５（ｂ）に示す様にレジスト３３をパターニングする。このレジスト３３をマスクとして、ＳｉＯ２３２をエッチングする。この時、オーバーエッチングし、レジスト幅より狭くする。この狭くしたＳｉＯ２３２をマスクとして図５（ｄ）の３４に示す様に基板であるＩｎＰ３１をエッチングする。さらに、凸部の肩部分にＩｎＰ３１の（１００）面を露出する為に、図５（ｅ）の３２に示す様にＳｉＯ２をサイドエッチングする。
【００２１】
この後、図５（ｆ）の３５に示す様にＳｉＯ２を全体に蒸着する。例えば、スパッタとかプラズマ法などで形成する。最後に、図５（ｇ）の様にレジスト３３のリフトオフで図１に示す様な構成が完成する。
【００２２】
この様に加工した基板の断面の構成を図１を用いて詳しく説明する。
【００２３】
図１の１はエッチングにより残した凸部で、凸部上面の面指数は（１００）面である。２は溝である。幅は溝上部で２０μｍとし、エッチングの深さも同程度としている。３はエッチングにより形成された面である。ここでは、約４５°の面が形成されている。斜面部３はＡ面（Ｉｎ面）が形成されている。尚、面３の角度は４５°に限るわけではない。（１００）面から傾いていることが重要である。４、５は選択成長膜を実現する為のマスクである。ここでは、ＳｉＯ２を使用している。厚みは５０ｎｍである。選択成長膜にはＳｉＮｘなども使用可能であり、選択性があれば誘電体に限らない。例えば、誘電体膜だけではなく、金属などでもよい。この誘電体膜４、５は斜面からの成長を促進させる目的で形成されている。
【００２４】
この様な構成を持った基板にＧａＡｓを成長した例を図２をもって説明する。図２（ａ）は図１に示した基板上にＧａＡｓ膜７をＣＢＥ（有機分子線エピタキシャル）法を用いて成長したところである。基板温度は５４０℃として、ＴＥＧを４ｓｃｃｍとし、ＡｓＨ ３ を２ｓｃｃｍ流しながら成長している。基板は毎分３０回転させている。ＧａＡｓの成長は、ＳｉＯ２４、５が有る部分では成長せず、下地のＩｎＰが露出している部分から成長する。この結果、図２（ａ）の矢印６に示す様に、斜面部３から横方向に成長する部分が主となる。
【００２５】
成長させているＧａＡｓはＩｎＰと格子整合していないものである。通常、（１００）面に成長した場合はミスフィット欠陥が形成され、ＧａＡｓ膜中には貫通転位などが形成される。しかし、斜面から発生した成長では横方向成長であるため、成長した膜の表面には欠陥が及ばない。尚、図１にも示した様に、（１００）面を凸部１の肩の部分に残している理由は、表面の平坦化を補助する為である。（１００）面は成長途中で発生するが、初期からあった方が平坦化が促進される。最終的な構成としては図２（ｂ）に示した様な構成とし、７に示す様に結合し表面は平坦化させる。この様に、基板を加工して横方向成長させることにより、格子整合していない成長においても良好な半導体結晶が得られる。
【００２６】
図１に示した断面構成を図３の９に示したストライプ状に形成する。埋め込むことを考慮した場合は、ピッチを制御しておく必要がある。ここでは＜０−１１＞方向に形成した。ここの例では、３０μｍピッチで形成し、溝間は２０μｍである。この様に等間隔に形成しておくことにより、基板全体を埋めることが可能となる。尚、ここでは図２（ｂ）に示す様に埋め込んだが、必ずしも埋め込まずとも使用可能である。たとえば、部分的に形成した膜を、別の基板に転写することにより、部分的に格子定数の異なる領域を形成することが可能となる。
【００２７】
図４（ａ）はＣＢＥ成長法またはＭＢＥ法でＩｎＰ上にＧａＡｓを成長した場合の、（１００）面上の成長速度と（１００）面から傾けて行った時の成長速度について示したものである。（１００）面から傾けた角度が２０°付近に速度の遅い面が形成されるが、その前後では成長速度は上がり、横方向成長には望ましい構成である。特に、２０°以下の斜面で最も速い成長速度が得られ、望ましい構成である。ＣＢＥ法などではＡ面とＢ面の成長速度差は比較的小さく同じ傾向を示すが、他の方法では異なる。
【００２８】
図４（ｂ）はＭＯＶＰＥ法でＧａＡｓを成長した場合の（１００）面上の成長速度と（１００）面から傾けて行った時の成長速度について示したものである。（１００）面から傾けた角度が２５°付近に成長速度のピークが形成され、それ以降の角度では成長速度は低下している。（１００）面となす角度が４５°以下程度の面を用いることが、成長速度が早く、望ましいと考えられる。ＭＯＶＰＥでは、Ａ面、Ｂ面の差が比較的大きく、Ａ面（Ｉｎが露出しやすい）の方が速度が速い。
【００２９】
図４（ｃ）はハイドライドＶＰＥおよびクロライドＶＰＥ法でＧａＡｓを成長した場合の成長速度の面依存性を示している。Ａ面上への成長では（１１１）面の成長速度が早く、横方向成長には適していると考えられる。Ｂ面方位では（３１１）面で速度が早く、望ましい。つまり、成長速度の速い面は成長法により異なり、成長法に従って構造に反映させていくことが必要である。
【００３０】
また、成長膜としてはＧａＡｓに限られるわけではない。本手法の主旨は、基板と格子定数の異なる良質の膜を形成することにある。よって、成長膜としてはＳｉや、ＩｎＰ、ＧａＳｂ等の２元系や、ＩｎＧａＡｓ、ＧａＡｓＰ、ＩｎＧａＰ、ＧａＡｓＳｂ、ＩｎＡｓＡｌなどの３元混晶や、ＡｌＩｎＡｓＰ、ＩｎＧａＡｓＰ、ＩｎＧａＡｓＡｌなどの４元混晶が挙げられる。特に格子定数の制御が可能な３元混晶、４元混晶、５元混晶以上は望ましいものである。基本的に成長可能な材料であればよい。また基板としては、ＩｎＰだけではなく、Ｓｉ、ＧａＡｓ、ＩｎＳｂ、サファイア、ＧａＮ等でもよく、特に限定されない。
【００３１】
また、成長の手法としては、ＣＢＥ法の他に、ＭＢＥ法、ＭＯＣＶＤ法、ハイドライドＶＰＥ法などが挙げられる。ただし、図２（ｂ）に形成される溝部への廻り込みを抑制する為、最も望ましい手法としてはビーム系の手法である。具体的にはＭＢＥ法、ＣＢＥ法が挙げられる。
【００３２】
ここで、ＧａＡｓ斜面部に成長するＩｎＧａＡｓの膜質を更に向上させる為の手法について説明する。ＧａＡｓの斜面にいきなりＩｎＧａＡｓを成長するのではなく、ＧａＡｓ膜から徐々に組成を変えることにより緩やかに格子定数を変えて、より高品質の膜を得られる。また、別の手法ではＩｎＧａＡｓの成長初期時にＧａＡｓとＩｎＧａＡｓの超格子を挟むことも有効である。また、ドーパントであるＳｅを１×１０１０ｃｍ−３以上に高濃度ドープすることも膜質の改善に役立つ。これらの手法は斜面上に成長した膜を平坦化する効果を有するもので、ＧａＡｓとＩｎＧａＡｓの界面に限るものではなく、他の半導体膜の界面にも有効である。超格子の組み合わせとしては、基板と成長膜の組み合わせが代表的であるが、基板と成長膜の間の格子定数を有する膜を使用することも効果的である。
【００３３】
（実施例２）
第２の実施例は、ウエハ面内でストライプを形成する方位を回転させることにより、より横方向成長速度の速い面を出し、ストライプ間の溝の埋め込みを実現した例である。
【００３４】
図６（ａ）を説明する。７０は（１００）面を持つＧａＡｓウエハを上から見たものである。この上にＳｉＯ２マスクを形成し、その上のＩｎＰの横方向の成長速度を評価した。７１は方位＜０−１−１＞を示し、７２は＜０−１１＞を示している。７１の方位から７２の方位に、７３の矢印の様に方向を変えて成長速度を測定した。結果を図６（ｂ）に示す。
【００３５】
縦軸は成長速度で、横方向は図６（ａ）に示す角度θである。横方向の成長速度は、＜０−１−１＞方位から離れるに従い上がり、１０°から４５°付近でピーク７４を持つ。４５°付近で低下し、それを過ぎると５５°から７５°付近で２つ目のピーク７５を持つ。この結果から、横方向の成長速度は、ストライプの方位が１０°から４５°と５５°から７５°を取るときに速いことが分かる。
【００３６】
そこで、この方位に伸びて斜面が出来る様にストライプを形成し、ＩｎＰ基板上に格子整合していないＩｎＧａＡｓを成長させた。図７をもって説明する。ストライプを７７に示す様に傾けると、ストライプの斜面が横方向の成長面となる。７７の方向から見た断面形状は、図１とほぼ同様の構成となり大きな差はなかった。その斜面の成長速度は、＜０−１−１＞方向への成長速度よりも、約２倍早く溝を埋めることができた。
【００３７】
以上説明した様に、ストライプの方向を変え、成長速度が速い面を斜面に出すことにより、埋め込みを早くすることが可能となる。
【００３８】
（実施例３）
第３の実施例は、基板の転写方法について記述する。図８と図９（ａ）、（ｂ）を用いて説明する。図８において、８１は基板であるところのＩｎＰである。加工の形状は、実施例１の図１にて説明した様に溝底部にＳｉＯ２を形成した構成である。８３は格子定数０．５８ｎｍのＩｎＧａＰであり、８４はＡｌＧａＩｎＡｓであり、８５はＩｎＧａＰでありこれは下地のＩｎＧａＰ膜８３に整合している。
【００３９】
ＡｌＧａＩｎＡｓとＩｎＧａＰは、硫酸系エッチャントで選択性がある。よって、８２の空洞領域からエッチング液を入れ、８８の隙間部分からＡｌＧａＩｎＡｓ層８４をエッチングすることにより、ＩｎＧａＰ８５を剥離して使用しようとする考えである。剥離する際は、図９（ａ）に示す様に基体となる８７、例えばＳｉ、ＩｎＰ、ガラス等に図８で示す基板構造８６全体を貼り付けた後に、エッチング液でＡｌＧａＩｎＡｓ８４をエッチングする形となる。結果として図９（ｂ）に示すように、基体８７にＩｎＧａＰ８５が形成できる。
【００４０】
図８に示した様に、本実施例により形成される任意の格子定数を持つ膜８３は、ブリッジ状に結晶が形成される為、隙間８２からエッチング液を入れることが可能となる。よって、容易に任意の格子定数を有した基板８５を、例えばガラスの上に形成して、ＳＯＩを実現したり、Ｓｉ等の半導体基板上に良質の膜を形成することが可能となる。
【００４１】
基本的な考えは、選択性のある膜を積層構成し、エッチングすることにあり、図８に示したＩｎＧａＰとＡｌＧａＩｎＡｓの組み合わせに限定している訳ではない。選択性のある組み合わせを設定することが重要である。
【００４２】
以上説明した様に、加工した基板の斜面上に横方向成長により膜を形成し、空洞を形成することにより、エッチング液を導入することが可能となる。この結果、良質の膜をウエットエッチングというダメージの少ない形成法で作製することが可能となる。尚、ここではウエットエッチング法を用いたが、機械的に剥離してもよい。図８にも示した様に空洞８２があることから機械的にも弱いと考えられる。よって、剥離可能であり、比較的容易に実現可能である。
【００４３】
図９（ｂ）に転写した格子定数０．５８ｎｍのＩｎＧａＰ膜８５を用いて、キャリア閉じ込めの良く高温動作を実現した半導体レーザの例を図１０を用いて示す。図１０において、９１はＩｎＧａＰを含んだ基体である。この上に、９２に示すクラッドであるｎ−Ｉｎ０．３５Ａｌ０．６５Ａｓを形成している。ＩｎＰに整合した場合ではこの組成を使うことが出来ない。ＩｎＰに整合した時よりＡｌの組成が増加している結果、ＩｎＡｌＡｓのバンドギャップは約０．５５ｅＶ増加している。この上に、９３に示す光閉じ込め層ｎ−Ｉｎ０．４８Ｇａ０．３８Ａｌ０．１４Ａｓを形成する。９４は活性領域で、この領域に活性層９８とバリア層９９が含まれている。活性層９８はｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓを含んでおり、圧縮歪みが１．２％入っている。この活性層９８を挟む様にバリア層９９を２層構成で形成している。このバリア層９９は光閉じ込め層９３と構成は同じで、ドーピングはしていない。この上に、９５に示す上部光閉じ込め層であるｐ−Ｉｎ０．４８Ｇａ０．３８Ａｌ０．１４Ａｓを形成した後に、９６に示す上部クラッド層であるｐ−Ｉｎ０．３５Ａｌ０．６５Ａｓを形成する。最後に、９７に示すｐ−Ｉｎ０．３８Ｇａ０．６２Ａｓを形成した構成となっている。
【００４４】
この構成のメリットは、格子定数を０．５８ｎｍと小さくすることが可能となった為、クラッド９２、９６にバンドギャップの大きなＩｎＡｌＡｓが使用可能となり、伝導帯の活性層９８とバリア層９９のエネルギー差△Ｅｃを０．５４ｅＶと大きくとれる。その為、電子の閉じ込めを改善でき、高温時におけるキャリアの漏れが少なく安定動作可能なレーザを実現できる。尚、一般的に用いられているＩｎＧａＡｓＰバリアの伝導帯の活性層とバリア層のエネルギー差は０．１５ｅＶと小さく、温度特性が悪い。この様に、格子定数を制御することで、光デバイスおよび電子デバイスの特性を改善することが出来る。
【００４５】
尚、ここでは図９（ｂ）に示した転写したＩｎＧａＰ膜８５上ヘレーザ構成を形成したが、図８の基板構造上に直接半導体レーザを成長してもよい。
【００４６】
【発明の効果】
以上説明した様に、本発明による半導体結晶成長方法においては、（１００）面等の基準面から傾いた面を形成して横方向成長させるので、欠陥の伸びる方向が制御され、基板とは格子定数の異なる良質の半導体膜が形成される。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施例において横方向成長が行なわれるマスクを持つ基板の断面図である。
【図２】図２は、本発明の第１の実施例において基板の斜面に横方向成長が行なわれる様子を示す断面図（ａ）と基板の斜面に横方向成長が行なわれて平坦面が形成された様子を示す断面図（ｂ）である。
【図３】図３は、本発明の第１の実施例において使用されるストライプ状の凸部を持つ基板の平面図である。
【図４】図４は、幾つかの成長法において成長速度と傾斜面の基準面からの角度との関係を示すグラフである。
【図５】図５は、本発明の第１の実施例において横方向成長が行なわれるマスクを持つ基板の形成法の１つの工程を示す断面図である。
【図６】図６は、ウエハ面内で凸状ストライプを形成する方位を回転させることで横方向成長速度が如何に変化するかを示す図である。
【図７】図７は、本発明の第２の実施例において使用されるストライプ状の凸部を持つ基板の平面図である。
【図８】図８は、本発明の第３の実施例において基板の斜面に横方向成長が行なわれて空洞を形成しつつ平坦面が形成された様子を示す断面図である。
【図９】図９は、本発明の第３の実施例において基板の斜面に横方向成長されて形成された平坦膜を他の基板に転写する工程を示す断面図である。
【図１０】図１０は、本発明の第３の実施例において他の基板に転写された平坦膜を用いて形成された半導体レーザの共振器方向の断面図である。
【符号の説明】
１ ストライプ状凸部
２ ストライプ状溝
３ 凸部の斜面（エッチング面、成長面）
４、５ マスク（選択成長膜）
６ 横方向成長方向
７、８３ 横方向成長膜（表面）
９、７７ ストライプ
３１、８１ 基板（ＩｎＰ）
３２、３５ ＳｉＯ２
３３ レジスト
７４、７５ ピーク
８２ 空洞領域
８３、８５ ＩｎＧａＰ
８４ ＡｌＧａＩｎＡｓ
８６ 基板構造
８８ 隙間
８７ 基体
９１ ＩｎＧａＰを含む基体
９２、９６ ＩｎＡｌＡｓクラッド
９３、９５ 光閉じ込め層
９４ 活性領域
９７ コンタクト層
９８ 活性層
９９ バリア層
【発明の属する技術分野】
本発明は、化合物半導体材料を利用した半導体デバイス等に使用される基板構造などの作製に係る半導体結晶成長方法に関する。
【０００２】
【従来技術】
ＧａＡｓ、ＩｎＰ系に代表される単結晶化合物半導体材料は、高速トランジスタ、フォトディテクタ、半導体レーザ、発光ダイオード等に広く用いられ、重要な材料となっている。さらに近年、ＭＯＣＶＤ法、ＭＢＥ法、ＣＢＥ法などによる結晶成長法の改善により、超薄膜構成が実現され、これまでにない優れた特性のデバイスを実現させている。しかし、この様な優れた特性を有する材料でありながら、多くの化合物半導体材料はまだ未開発の状況にある。その要因は、化合物半導体を成長する為の基板が限られていることにある。
【０００３】
優れた特性を有する化合物半導体デバイスを作製しようとした場合、欠陥の少ない半導体材料を成長する必要がある。基板の格子定数と成長する化合物半導体材料の格子定数がずれていると、成長した化合物半導体材料に欠陥が入り、所望の特性が得られないことになる。現在実用化されている基板としては、Si、GaAs、InP、InAs、InSb等が挙げられるが、これらの基板により実現されている化合物半導体材料は化合物半導体全体の数％であり、任意の格子定数を有する化合物半導体材料を成長する技術は、今後の化合物半導体材料技術の発展に大きな影響力を及ぼすと考えられる。
【０００４】
基板の格子定数と異なった材料を成長する検討例としては、Ｓｉ基板上にＧａＡｓデバイスを形成したものが挙げられる。Ｓｉ基板上に欠陥の少ないＧａＡｓを成長する為に、ＳｉとＧａＡｓ膜の界面にこれら２つの材料の中間の格子定数を持つ層を形成する手法や、貫通転位を低減する為に超格子構造を入れる手法や、一旦低温でＧａＡｓを形成した後に温度を上げて結晶化して結晶の欠陥を低温層に閉じ込める２段階成長法など、幾つかの格子緩和法および欠陥低減法が提案されている。
【０００５】
これらの検討の結果、Ｓｉ基板の上に室温連続発振するＧａＡｓ半導体レーザを実現するまでに至っている。しかし、残念ながら寿命が短く、また特性的にもＧａＡｓ基板上に作製した物とは大きな差があり、実用化には至っていない。この根本的原因は、格子定数の違いにより発生した欠陥を低減出来ていないことにある。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、基板とその上に形成する半導体材料の格子定数が異なっていても欠陥の少ない良質の半導体材料を形成できる基板構造などの作製に係る半導体結晶成長方法を提供することにある。
【０００７】
【課題を解決するための手段および作用】
上記目的を達成する本発明の半導体を結晶成長させる半導体結晶成長方法は、
基板に傾斜した側壁を有する溝を形成し、該基板に凹部と凸部を形成する工程と、
前記凸部の上面の一部に第１の選択成長用マスクを形成する工程と、
前記傾斜した側壁から横方向に半導体結晶を成長させる工程と、を有し、
前記凸部の上面の前記第１の選択成長用マスクが形成されてない領域によって、前記基板の上に表面の平坦化された半導体層を形成させることを特徴とする。（１００）面等の基準面から傾いた面を形成して横方向成長させることにより、欠陥の伸びる方向が制御され、基板とは格子定数の異なる良質の半導体膜が形成される。
【０００８】
上記基本構成に基づいて以下の様なより具体的な形態が可能である。
傾いた面と基準面の境界付近から選択的に成長が発生し結晶膜が形成される。これにより、半導体結晶膜の表面の平坦化が助長される。
【０００９】
選択的に形成される結晶膜中に超格子を含んだり、高濃度の不純物を含んだりすれば、膜質を更に向上させられる。
【００１０】
また、選択的に形成される結晶膜の格子定数が基板の格子定数とは異なる場合に、選択的に形成される結晶膜の組成が徐々に変化する様にしても、膜質を更に向上させられる。
【００１１】
基準面は、代表的には、（１００）面である。ＩｎＰ（１００）面を有する基板を加工し、（１００）面から傾いた斜面を形成して横方向成長させたり、ＧａＡｓ（１００）面を有する基板を、ＩｎＰ（１００）面を有する基板の場合とは異なる方位に加工し、（１００）面から傾いた面を形成して横方向成長させたりする。また、ＩｎＰ（１００）面を有する基板上に多層構成を形成し、（１００）面から傾いた面を形成して横方向成長させることもできる。
【００１２】
この場合、（１００）面上に、（１００）面から＜０−１１＞方向に傾斜した傾いた面が＜０−１−１＞方位にストライプ状に形成されたり、（１００）面上に、（１００）面から＜０−１−１＞方向に傾斜した傾いた面が＜０−１１＞方位にストライプ状に形成されたりする。ここにおいて、（１００）面上に、傾いた面がストライプ状に形成され、その伸びている方向と＜０−１−１＞軸の成す角が４５°から８０°であったり、その伸びている方向と＜０−１−１＞軸の成す角が１５°から３５°であれば、横方向成長速度を大きくできる。この様に、傾いた面を形成する方向を面内で回転することにより、成長速度を改善し、格子定数の異なる良質な面を形成できる。
【００１３】
傾いた面と（１００）面の成す角度を、２０°付近より小さくしたり、３０°付近にしたりすることでも、横方向成長速度を大きくできる。傾いた面は、例えば、（１１１）Ａ面であったり、基板が半導体材料であったり、選択的に形成される結晶膜が三元混晶、四元混晶、または五元以上の混晶であったりする。
【００１４】
また、傾いた面は、ストライプ状に平行に形成された複数の凸部の傾斜面であり得る。この場合、複数の凸部の傾斜面に選択的に形成される結晶膜が、１つに繋がっている様にもできる。更に、複数の凸部の傾斜面に選択的に形成される結晶膜の上に他の材料の結晶膜が形成され更にその上に該選択的に形成される結晶膜に格子整合した結晶膜が形成される様にもできる。
【００１５】
本発明の基板構造の作製方法では、傾いた面の少なくとも一部を残して選択成長膜が基板上に形成され、該選択成長膜をマスクとしてＭＢＥ法、ＭＯＣＶＤ法、ＭＯＶＰＥ法、ＣＢＥ法、或はハイドライドＶＰＥ法により結晶膜が選択的に形成されてもよい。
【００１６】
また、本発明の基板構造の作製方法では、傾いた面を成長或はエッチングにより形成してもよい。例えば、加工したＩｎＰ上に成長を施すことにより、（１００）面から傾いた低角度の斜面を形成できる。
【００１７】
また、本発明の基板構造作製法は、成長により任意の格子定数を持つ膜を含む多層構成が作製された上記の基板構造を作製する工程と、該多層の特定の半導体膜をエッチングして所定の半導体膜を別の基板に転写する工程を含んでもよい。ここで、基板構造において基板とこれと格子定数の異なる膜との間に部分的に空洞が形成されており、この空洞からエッチング液を導入し、該所定の半導体膜を剥離する様にできる。
【００１８】
【発明の実施の形態】
以下に本発明の具体的な実施の形態を図を参照しつつ説明する。
【００１９】
（実施例１）
本発明の第１の実施例を図１から図４を用いて説明する。図１において、（１００）面を持つＩｎＰ基板に通常のホトリソ工程により溝２を形成する。図１の構成の作製法としては、（１００）面を持った基板にレジストを塗布し、所望の構成をパターニングする。このレジストをマスクとして、ＩｎＰ基板をエッチングする。ここで使用したエッチング液は塩酸、燐酸系の混合液を使用している。この後、全体にＳｉＯ２膜を形成し、ホトリソ工程により、斜面部３と凸部１の肩の部分のＳｉＯ２を除去している。こうして、選択成長膜を実現する為のマスク４、５が形成される。
【００２０】
この他の基板加工法としては、リフトオフ法を用いた方法がある。簡単な加工法を図５に示す。図５（ａ）に示す様に、基板３１上にＳｉＯ２３２とレジスト３３を塗布する。この後、図５（ｂ）に示す様にレジスト３３をパターニングする。このレジスト３３をマスクとして、ＳｉＯ２３２をエッチングする。この時、オーバーエッチングし、レジスト幅より狭くする。この狭くしたＳｉＯ２３２をマスクとして図５（ｄ）の３４に示す様に基板であるＩｎＰ３１をエッチングする。さらに、凸部の肩部分にＩｎＰ３１の（１００）面を露出する為に、図５（ｅ）の３２に示す様にＳｉＯ２をサイドエッチングする。
【００２１】
この後、図５（ｆ）の３５に示す様にＳｉＯ２を全体に蒸着する。例えば、スパッタとかプラズマ法などで形成する。最後に、図５（ｇ）の様にレジスト３３のリフトオフで図１に示す様な構成が完成する。
【００２２】
この様に加工した基板の断面の構成を図１を用いて詳しく説明する。
【００２３】
図１の１はエッチングにより残した凸部で、凸部上面の面指数は（１００）面である。２は溝である。幅は溝上部で２０μｍとし、エッチングの深さも同程度としている。３はエッチングにより形成された面である。ここでは、約４５°の面が形成されている。斜面部３はＡ面（Ｉｎ面）が形成されている。尚、面３の角度は４５°に限るわけではない。（１００）面から傾いていることが重要である。４、５は選択成長膜を実現する為のマスクである。ここでは、ＳｉＯ２を使用している。厚みは５０ｎｍである。選択成長膜にはＳｉＮｘなども使用可能であり、選択性があれば誘電体に限らない。例えば、誘電体膜だけではなく、金属などでもよい。この誘電体膜４、５は斜面からの成長を促進させる目的で形成されている。
【００２４】
この様な構成を持った基板にＧａＡｓを成長した例を図２をもって説明する。図２（ａ）は図１に示した基板上にＧａＡｓ膜７をＣＢＥ（有機分子線エピタキシャル）法を用いて成長したところである。基板温度は５４０℃として、ＴＥＧを４ｓｃｃｍとし、ＡｓＨ ３ を２ｓｃｃｍ流しながら成長している。基板は毎分３０回転させている。ＧａＡｓの成長は、ＳｉＯ２４、５が有る部分では成長せず、下地のＩｎＰが露出している部分から成長する。この結果、図２（ａ）の矢印６に示す様に、斜面部３から横方向に成長する部分が主となる。
【００２５】
成長させているＧａＡｓはＩｎＰと格子整合していないものである。通常、（１００）面に成長した場合はミスフィット欠陥が形成され、ＧａＡｓ膜中には貫通転位などが形成される。しかし、斜面から発生した成長では横方向成長であるため、成長した膜の表面には欠陥が及ばない。尚、図１にも示した様に、（１００）面を凸部１の肩の部分に残している理由は、表面の平坦化を補助する為である。（１００）面は成長途中で発生するが、初期からあった方が平坦化が促進される。最終的な構成としては図２（ｂ）に示した様な構成とし、７に示す様に結合し表面は平坦化させる。この様に、基板を加工して横方向成長させることにより、格子整合していない成長においても良好な半導体結晶が得られる。
【００２６】
図１に示した断面構成を図３の９に示したストライプ状に形成する。埋め込むことを考慮した場合は、ピッチを制御しておく必要がある。ここでは＜０−１１＞方向に形成した。ここの例では、３０μｍピッチで形成し、溝間は２０μｍである。この様に等間隔に形成しておくことにより、基板全体を埋めることが可能となる。尚、ここでは図２（ｂ）に示す様に埋め込んだが、必ずしも埋め込まずとも使用可能である。たとえば、部分的に形成した膜を、別の基板に転写することにより、部分的に格子定数の異なる領域を形成することが可能となる。
【００２７】
図４（ａ）はＣＢＥ成長法またはＭＢＥ法でＩｎＰ上にＧａＡｓを成長した場合の、（１００）面上の成長速度と（１００）面から傾けて行った時の成長速度について示したものである。（１００）面から傾けた角度が２０°付近に速度の遅い面が形成されるが、その前後では成長速度は上がり、横方向成長には望ましい構成である。特に、２０°以下の斜面で最も速い成長速度が得られ、望ましい構成である。ＣＢＥ法などではＡ面とＢ面の成長速度差は比較的小さく同じ傾向を示すが、他の方法では異なる。
【００２８】
図４（ｂ）はＭＯＶＰＥ法でＧａＡｓを成長した場合の（１００）面上の成長速度と（１００）面から傾けて行った時の成長速度について示したものである。（１００）面から傾けた角度が２５°付近に成長速度のピークが形成され、それ以降の角度では成長速度は低下している。（１００）面となす角度が４５°以下程度の面を用いることが、成長速度が早く、望ましいと考えられる。ＭＯＶＰＥでは、Ａ面、Ｂ面の差が比較的大きく、Ａ面（Ｉｎが露出しやすい）の方が速度が速い。
【００２９】
図４（ｃ）はハイドライドＶＰＥおよびクロライドＶＰＥ法でＧａＡｓを成長した場合の成長速度の面依存性を示している。Ａ面上への成長では（１１１）面の成長速度が早く、横方向成長には適していると考えられる。Ｂ面方位では（３１１）面で速度が早く、望ましい。つまり、成長速度の速い面は成長法により異なり、成長法に従って構造に反映させていくことが必要である。
【００３０】
また、成長膜としてはＧａＡｓに限られるわけではない。本手法の主旨は、基板と格子定数の異なる良質の膜を形成することにある。よって、成長膜としてはＳｉや、ＩｎＰ、ＧａＳｂ等の２元系や、ＩｎＧａＡｓ、ＧａＡｓＰ、ＩｎＧａＰ、ＧａＡｓＳｂ、ＩｎＡｓＡｌなどの３元混晶や、ＡｌＩｎＡｓＰ、ＩｎＧａＡｓＰ、ＩｎＧａＡｓＡｌなどの４元混晶が挙げられる。特に格子定数の制御が可能な３元混晶、４元混晶、５元混晶以上は望ましいものである。基本的に成長可能な材料であればよい。また基板としては、ＩｎＰだけではなく、Ｓｉ、ＧａＡｓ、ＩｎＳｂ、サファイア、ＧａＮ等でもよく、特に限定されない。
【００３１】
また、成長の手法としては、ＣＢＥ法の他に、ＭＢＥ法、ＭＯＣＶＤ法、ハイドライドＶＰＥ法などが挙げられる。ただし、図２（ｂ）に形成される溝部への廻り込みを抑制する為、最も望ましい手法としてはビーム系の手法である。具体的にはＭＢＥ法、ＣＢＥ法が挙げられる。
【００３２】
ここで、ＧａＡｓ斜面部に成長するＩｎＧａＡｓの膜質を更に向上させる為の手法について説明する。ＧａＡｓの斜面にいきなりＩｎＧａＡｓを成長するのではなく、ＧａＡｓ膜から徐々に組成を変えることにより緩やかに格子定数を変えて、より高品質の膜を得られる。また、別の手法ではＩｎＧａＡｓの成長初期時にＧａＡｓとＩｎＧａＡｓの超格子を挟むことも有効である。また、ドーパントであるＳｅを１×１０１０ｃｍ−３以上に高濃度ドープすることも膜質の改善に役立つ。これらの手法は斜面上に成長した膜を平坦化する効果を有するもので、ＧａＡｓとＩｎＧａＡｓの界面に限るものではなく、他の半導体膜の界面にも有効である。超格子の組み合わせとしては、基板と成長膜の組み合わせが代表的であるが、基板と成長膜の間の格子定数を有する膜を使用することも効果的である。
【００３３】
（実施例２）
第２の実施例は、ウエハ面内でストライプを形成する方位を回転させることにより、より横方向成長速度の速い面を出し、ストライプ間の溝の埋め込みを実現した例である。
【００３４】
図６（ａ）を説明する。７０は（１００）面を持つＧａＡｓウエハを上から見たものである。この上にＳｉＯ２マスクを形成し、その上のＩｎＰの横方向の成長速度を評価した。７１は方位＜０−１−１＞を示し、７２は＜０−１１＞を示している。７１の方位から７２の方位に、７３の矢印の様に方向を変えて成長速度を測定した。結果を図６（ｂ）に示す。
【００３５】
縦軸は成長速度で、横方向は図６（ａ）に示す角度θである。横方向の成長速度は、＜０−１−１＞方位から離れるに従い上がり、１０°から４５°付近でピーク７４を持つ。４５°付近で低下し、それを過ぎると５５°から７５°付近で２つ目のピーク７５を持つ。この結果から、横方向の成長速度は、ストライプの方位が１０°から４５°と５５°から７５°を取るときに速いことが分かる。
【００３６】
そこで、この方位に伸びて斜面が出来る様にストライプを形成し、ＩｎＰ基板上に格子整合していないＩｎＧａＡｓを成長させた。図７をもって説明する。ストライプを７７に示す様に傾けると、ストライプの斜面が横方向の成長面となる。７７の方向から見た断面形状は、図１とほぼ同様の構成となり大きな差はなかった。その斜面の成長速度は、＜０−１−１＞方向への成長速度よりも、約２倍早く溝を埋めることができた。
【００３７】
以上説明した様に、ストライプの方向を変え、成長速度が速い面を斜面に出すことにより、埋め込みを早くすることが可能となる。
【００３８】
（実施例３）
第３の実施例は、基板の転写方法について記述する。図８と図９（ａ）、（ｂ）を用いて説明する。図８において、８１は基板であるところのＩｎＰである。加工の形状は、実施例１の図１にて説明した様に溝底部にＳｉＯ２を形成した構成である。８３は格子定数０．５８ｎｍのＩｎＧａＰであり、８４はＡｌＧａＩｎＡｓであり、８５はＩｎＧａＰでありこれは下地のＩｎＧａＰ膜８３に整合している。
【００３９】
ＡｌＧａＩｎＡｓとＩｎＧａＰは、硫酸系エッチャントで選択性がある。よって、８２の空洞領域からエッチング液を入れ、８８の隙間部分からＡｌＧａＩｎＡｓ層８４をエッチングすることにより、ＩｎＧａＰ８５を剥離して使用しようとする考えである。剥離する際は、図９（ａ）に示す様に基体となる８７、例えばＳｉ、ＩｎＰ、ガラス等に図８で示す基板構造８６全体を貼り付けた後に、エッチング液でＡｌＧａＩｎＡｓ８４をエッチングする形となる。結果として図９（ｂ）に示すように、基体８７にＩｎＧａＰ８５が形成できる。
【００４０】
図８に示した様に、本実施例により形成される任意の格子定数を持つ膜８３は、ブリッジ状に結晶が形成される為、隙間８２からエッチング液を入れることが可能となる。よって、容易に任意の格子定数を有した基板８５を、例えばガラスの上に形成して、ＳＯＩを実現したり、Ｓｉ等の半導体基板上に良質の膜を形成することが可能となる。
【００４１】
基本的な考えは、選択性のある膜を積層構成し、エッチングすることにあり、図８に示したＩｎＧａＰとＡｌＧａＩｎＡｓの組み合わせに限定している訳ではない。選択性のある組み合わせを設定することが重要である。
【００４２】
以上説明した様に、加工した基板の斜面上に横方向成長により膜を形成し、空洞を形成することにより、エッチング液を導入することが可能となる。この結果、良質の膜をウエットエッチングというダメージの少ない形成法で作製することが可能となる。尚、ここではウエットエッチング法を用いたが、機械的に剥離してもよい。図８にも示した様に空洞８２があることから機械的にも弱いと考えられる。よって、剥離可能であり、比較的容易に実現可能である。
【００４３】
図９（ｂ）に転写した格子定数０．５８ｎｍのＩｎＧａＰ膜８５を用いて、キャリア閉じ込めの良く高温動作を実現した半導体レーザの例を図１０を用いて示す。図１０において、９１はＩｎＧａＰを含んだ基体である。この上に、９２に示すクラッドであるｎ−Ｉｎ０．３５Ａｌ０．６５Ａｓを形成している。ＩｎＰに整合した場合ではこの組成を使うことが出来ない。ＩｎＰに整合した時よりＡｌの組成が増加している結果、ＩｎＡｌＡｓのバンドギャップは約０．５５ｅＶ増加している。この上に、９３に示す光閉じ込め層ｎ−Ｉｎ０．４８Ｇａ０．３８Ａｌ０．１４Ａｓを形成する。９４は活性領域で、この領域に活性層９８とバリア層９９が含まれている。活性層９８はｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓを含んでおり、圧縮歪みが１．２％入っている。この活性層９８を挟む様にバリア層９９を２層構成で形成している。このバリア層９９は光閉じ込め層９３と構成は同じで、ドーピングはしていない。この上に、９５に示す上部光閉じ込め層であるｐ−Ｉｎ０．４８Ｇａ０．３８Ａｌ０．１４Ａｓを形成した後に、９６に示す上部クラッド層であるｐ−Ｉｎ０．３５Ａｌ０．６５Ａｓを形成する。最後に、９７に示すｐ−Ｉｎ０．３８Ｇａ０．６２Ａｓを形成した構成となっている。
【００４４】
この構成のメリットは、格子定数を０．５８ｎｍと小さくすることが可能となった為、クラッド９２、９６にバンドギャップの大きなＩｎＡｌＡｓが使用可能となり、伝導帯の活性層９８とバリア層９９のエネルギー差△Ｅｃを０．５４ｅＶと大きくとれる。その為、電子の閉じ込めを改善でき、高温時におけるキャリアの漏れが少なく安定動作可能なレーザを実現できる。尚、一般的に用いられているＩｎＧａＡｓＰバリアの伝導帯の活性層とバリア層のエネルギー差は０．１５ｅＶと小さく、温度特性が悪い。この様に、格子定数を制御することで、光デバイスおよび電子デバイスの特性を改善することが出来る。
【００４５】
尚、ここでは図９（ｂ）に示した転写したＩｎＧａＰ膜８５上ヘレーザ構成を形成したが、図８の基板構造上に直接半導体レーザを成長してもよい。
【００４６】
【発明の効果】
以上説明した様に、本発明による半導体結晶成長方法においては、（１００）面等の基準面から傾いた面を形成して横方向成長させるので、欠陥の伸びる方向が制御され、基板とは格子定数の異なる良質の半導体膜が形成される。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施例において横方向成長が行なわれるマスクを持つ基板の断面図である。
【図２】図２は、本発明の第１の実施例において基板の斜面に横方向成長が行なわれる様子を示す断面図（ａ）と基板の斜面に横方向成長が行なわれて平坦面が形成された様子を示す断面図（ｂ）である。
【図３】図３は、本発明の第１の実施例において使用されるストライプ状の凸部を持つ基板の平面図である。
【図４】図４は、幾つかの成長法において成長速度と傾斜面の基準面からの角度との関係を示すグラフである。
【図５】図５は、本発明の第１の実施例において横方向成長が行なわれるマスクを持つ基板の形成法の１つの工程を示す断面図である。
【図６】図６は、ウエハ面内で凸状ストライプを形成する方位を回転させることで横方向成長速度が如何に変化するかを示す図である。
【図７】図７は、本発明の第２の実施例において使用されるストライプ状の凸部を持つ基板の平面図である。
【図８】図８は、本発明の第３の実施例において基板の斜面に横方向成長が行なわれて空洞を形成しつつ平坦面が形成された様子を示す断面図である。
【図９】図９は、本発明の第３の実施例において基板の斜面に横方向成長されて形成された平坦膜を他の基板に転写する工程を示す断面図である。
【図１０】図１０は、本発明の第３の実施例において他の基板に転写された平坦膜を用いて形成された半導体レーザの共振器方向の断面図である。
【符号の説明】
１ ストライプ状凸部
２ ストライプ状溝
３ 凸部の斜面（エッチング面、成長面）
４、５ マスク（選択成長膜）
６ 横方向成長方向
７、８３ 横方向成長膜（表面）
９、７７ ストライプ
３１、８１ 基板（ＩｎＰ）
３２、３５ ＳｉＯ２
３３ レジスト
７４、７５ ピーク
８２ 空洞領域
８３、８５ ＩｎＧａＰ
８４ ＡｌＧａＩｎＡｓ
８６ 基板構造
８８ 隙間
８７ 基体
９１ ＩｎＧａＰを含む基体
９２、９６ ＩｎＡｌＡｓクラッド
９３、９５ 光閉じ込め層
９４ 活性領域
９７ コンタクト層
９８ 活性層
９９ バリア層
Claims (4)
- 半導体を結晶成長させる半導体結晶成長方法において、
基板に傾斜した側壁を有する溝を形成し、該基板に凹部と凸部を形成する工程と、
前記凸部の上面の一部に第１の選択成長用マスクを形成する工程と、
前記傾斜した側壁から横方向に半導体結晶を成長させる工程と、を有し、
前記凸部の上面の前記第１の選択成長用マスクが形成されてない領域によって、前記基板の上に表面の平坦化された半導体層を形成させることを特徴とする半導体結晶成長方法。 - 前記凹部の底面に第２の選択成長用マスクを形成する工程を有し、
前記凹部の底面と前記半導体層の間に空洞部を形成することを特徴とする請求項１に記載の半導体結晶成長方法。 - 前記傾斜した側壁から横方向に成長された半導体結晶膜の格子定数が前記基板の格子定数とは異なる請求項１または２に記載の半導体結晶成長方法。
- 前記凸部の上面が（１００）面であることを特徴とする請求項１から３のいずれかに記載の半導体結晶成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26469999A JP4350227B2 (ja) | 1999-09-20 | 1999-09-20 | 半導体結晶成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26469999A JP4350227B2 (ja) | 1999-09-20 | 1999-09-20 | 半導体結晶成長方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001093836A JP2001093836A (ja) | 2001-04-06 |
| JP2001093836A5 JP2001093836A5 (ja) | 2006-11-02 |
| JP4350227B2 true JP4350227B2 (ja) | 2009-10-21 |
Family
ID=17406967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26469999A Expired - Fee Related JP4350227B2 (ja) | 1999-09-20 | 1999-09-20 | 半導体結晶成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4350227B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3875047B2 (ja) | 2001-06-22 | 2007-01-31 | シャープ株式会社 | 半導体基板の面方位依存性評価方法及びそれを用いた半導体装置 |
| US6967359B2 (en) | 2001-09-13 | 2005-11-22 | Japan Science And Technology Agency | Nitride semiconductor substrate production method thereof and semiconductor optical device using the same |
| CN105745446A (zh) * | 2013-12-05 | 2016-07-06 | 日本皮拉工业株式会社 | 流体设备 |
-
1999
- 1999-09-20 JP JP26469999A patent/JP4350227B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001093836A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4274504B2 (ja) | 半導体薄膜構造体 | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JPH06291416A (ja) | 半導体レーザおよびその製造方法 | |
| JP4350227B2 (ja) | 半導体結晶成長方法 | |
| US7184640B2 (en) | Buried heterostructure device fabricated by single step MOCVD | |
| CN112864807B (zh) | 一种掩埋异质结的制备方法 | |
| JP2007088503A (ja) | 半導体発光素子 | |
| JP2624450B2 (ja) | 量子細線構造の製造方法 | |
| JPH077232A (ja) | 光半導体装置 | |
| JP2000269604A (ja) | 半導体レーザダイオードとその製造方法 | |
| JPH0824208B2 (ja) | 半導体レ−ザの製造法 | |
| JP4415480B2 (ja) | 構造基板および半導体装置の製造方法 | |
| KR100243348B1 (ko) | 결정 결함과 사면이 없는 선택적 단결정 박막 성장방법 | |
| JP3529488B2 (ja) | 化合物半導体結晶成長方法 | |
| JPH05102607A (ja) | 埋込み構造半導体レーザの製造方法 | |
| JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JP4305707B2 (ja) | 基板の製造方法および半導体装置の製造方法 | |
| JPH03180037A (ja) | 量子細線の製作方法 | |
| JPH04133315A (ja) | 半導体装置の製造方法 | |
| KR0141254B1 (ko) | 반도체 레이저장치의 제조방법 | |
| JPH0377391A (ja) | 半導体レーザ | |
| JPH0529708A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH09293926A (ja) | 半導体装置およびその製造方法 | |
| JP2002246279A (ja) | 半導体基板及びその作製法並びに半導体デバイス | |
| JPH10253846A (ja) | 光源素子の埋没ヘテロ構造製造用マスク及びこれを利用した光源素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060920 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060920 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090722 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |