JP2000269604A - 半導体レーザダイオードとその製造方法 - Google Patents

半導体レーザダイオードとその製造方法

Info

Publication number
JP2000269604A
JP2000269604A JP11070242A JP7024299A JP2000269604A JP 2000269604 A JP2000269604 A JP 2000269604A JP 11070242 A JP11070242 A JP 11070242A JP 7024299 A JP7024299 A JP 7024299A JP 2000269604 A JP2000269604 A JP 2000269604A
Authority
JP
Japan
Prior art keywords
mask
mesa
layer
etching
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11070242A
Other languages
English (en)
Inventor
Keisuke Matsumoto
啓資 松本
和久 ▲高▼木
Kazuhisa Takagi
Toru Takiguchi
透 瀧口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11070242A priority Critical patent/JP2000269604A/ja
Priority to US09/395,956 priority patent/US6277663B1/en
Publication of JP2000269604A publication Critical patent/JP2000269604A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 漏れ電流を小さくでき、かつ信頼性の高い半
導体レーザダイオードとその製造方法を提供する。 【解決手段】 半導体基板上に、メサ部と、メサ部の両
側に成長された電流ブロック層とを備えた半導体レーザ
の製造方法において、第１のマスクと、第１のマスクと
は異なる幅の第２のマスクとからなる２段マスクを形成
し、２段マスクを用いてメサ部を形成した後に、２段マ
スクの幅が第１のマスクと第２のマスクのうちの狭い方
の幅と等しくなるようにエッチングしてその選択成長マ
スクを用いて上記電流ブロック層を選択成長させること
により、漏れ電流の少ない半導体レーザダイオードを作
製する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、主として光通信な
どに用いられる半導体レーザダイオード、特に電流遮断
層を有するＩｎＰ系埋め込み型２重接合半導体レーザダ
イオオードとその製造方法に関するものである。
【０００２】
【従来の技術】光通信用の光源としてメサ部の両側にＩ
ｎＰ系埋込層を有する半導体レーザダイオードが使用さ
れている。図２６は、従来例の半導体レーザダイオード
（以下、第１の従来例という。）を製造する際の各工程
を説明するための模式図である。すなわち、従来例の半
導体レーザダイオードを作成する場合、まず、図２６
（ａ）に示すように、ｎ−ＩｎＰからなる基板１上にｎ
−ＩｎＰからなるｎ側クラッド層２、活性層３、ｐ−Ｉ
ｎＰからなるｐ側クラッド層４を順次形成する。次に、
図２６（ｂ）に示すように、形成すべきメサ部上に酸化
膜パターン２０５を形成してメサエッチングをする。
尚、このエッチング工程において、酸化膜パターン２０
５の両側の下ではいわゆるアンダーカットが発生して、
酸化膜パターン２０５の両側にひさし部が形成される。
【０００３】次に、図２６（ｃ）メサ部の両側にｐ−Ｉ
ｎＰ層２０６及びｎ−ＩｎＰ層２０７を成長させ、そし
て、図２６（ｄ）に示すように、酸化膜パターン５を除
去してｐ接触層８及びコンタクト層９を形成する。この
ように作製された第１の従来例の半導体レーザダイオー
ドは、図２６（ｄ）に示すように、漏れ電流路２１０が
形成され漏れ電流が発生するという問題点があった。こ
のような漏れ電流を少なくすることができる半導体レー
ザダイオード（以下、第２の従来例という。）の製造方
法が、例えば、特許第２８２８６２８号に開示されてい
る。特許第２８２８６２８号に開示された製造方法は、
図２７（ａ）に示すように、ｎ−ＩｎＰからなる基板１
上にｎ−ＩｎＰからなるｎ側クラッド層２、活性層３、
ｐ−ＩｎＰからなるｐ側クラッド層４を順次形成し、さ
らにｐ−ＩｎＰからなるｐ側クラッド層４上に窒化膜２
１１及び酸化膜２１２を形成する。
【０００４】次に、図２７（ｂ）に示すように、形成す
べきメサ部上に感光膜パターン２１３を形成して、その
感光膜パターン２１３をマスクとして窒化膜２１１及び
酸化膜２１２とを、フッ酸を用いたウェットエッチング
をすることにより、窒化膜パターン２１１ａ及び酸化膜
パターン２１２ａを形成する。尚、このウェットエッチ
ングの工程において、窒化膜に比べて酸化膜の方がエッ
チングレートが大きいため、図２７（ｂ）に示すよう
に、窒化膜パターン２１１ａに比べて酸化膜パターン２
１２ａの方が小さくなる。そして、図２７（ｃ）に示す
ように、感光膜パターン２１３を除去して、図２７
（ｄ）に示すように、窒化膜パターン２１１ａ及び酸化
膜パターン２１２ａをマスクとしてメサエッチングをす
ることによりメサ部を形成する。このとき、窒化膜パタ
ーン２１１ａの両側においてアンダーエッチングが発生
するため、図２７（ａ）に示すようにメサ部の幅に比較
して窒化物パターン２１１ａの幅が広くなり、第１の従
来例の場合と同様にひさし部が形成される。
【０００５】次に、図２８（ａ）に示すように、酸化膜
パターン２１２ａに比較して窒化膜パターン２１１ａの
方がドライエッチングに対するエッチングレートが大き
いことを利用して、窒化膜パターン２１１ａのひさしの
部分をドライエッチングにより除去する。そして、図２
８（ｂ）に示すように、メサ部の両側にｐ−ＩｎＰ層２
１４及びｎ−ＩｎＰ層２１５を成長させ、そして、図２
８（ｃ）に示すように、酸化膜パターン２１２ａ及び窒
化膜パターン２１１ａを除去してｐ接触層２１６及びコ
ンタクト層２１７を形成する。このように作製された第
２の従来例の半導体レーザダイオードは、第１の従来例
の半導体レーザダイオードに比較して、漏れ電流を少な
くできる。
【０００６】
【発明が解決しようとする課題】しかしながら、第１の
従来例の半導体レーザダイオードは、上述したように漏
れ電流を小さくすることができないという問題点があっ
た。また、窒化膜パターンのひさしの部分をドライエッ
チングするときに、メサ部の側面に活性層が露出されて
いるので、活性層３の信頼性が劣化するおそれがあると
いう問題点があった。
【０００７】そこで、本発明の目的は、漏れ電流を小さ
くでき、かつ信頼性の高い半導体レーザダイオードとそ
の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】以上の目的を達成するた
めに、本発明に係る第１の半導体レーザダイオードは、
半導体基板上に、長手方向が共振方向と一致するように
所定の幅に形成されたメサ部と、該メサ部の両側に選択
成長された電流ブロック層とを備えた半導体レーザダイ
オードにおいて、上記電流ブロック層は、それぞれ上記
メサ部の両側に成長されてなる第１埋込層と第２埋込層
からなり、上記第２埋込層は上記第１埋込層の上面を全
て覆うように成長されていることを特徴とする。このよ
うに構成すると、漏れ電流路の形成を防止することがで
きる。
【０００９】また、本発明に係る第１の半導体レーザダ
イオードにおいて、上記メサ部上面の幅は略１μｍであ
る場合、上記第２埋込層は上記メサ部から１μｍだけ横
方向に離れた位置において、０．３μｍ以上の厚さを有
することが好ましい。このようにすると、より効果的に
漏れ電流を阻止することができる。
【００１０】また、本発明に係る第１の半導体レーザダ
イオードの製造方法は、半導体基板上に、長手方向が共
振方向と一致するように所定の幅に形成されたメサ部
と、該メサ部の両側に選択成長された電流ブロック層と
を備えた半導体レーザダイオードの製造方法において、
上記半導体基板上に複数の半導体層を形成した後、Ｓｉ
Ｏ2からなりかつ上記半導体層に接して形成された第１
のマスクと、ＳｉＮからなり上記第１のマスクとは異な
る幅を有する第２のマスクとからなる２段マスクを形成
するマスク形成工程と、上記２段マスクをエッチングマ
スクとして、上記メサ部を形成するメサエッチング工程
と、上記メサエッチング工程後に、上記２段マスクの幅
が上記第１のマスクと上記第２のマスクのうちの狭い方
の幅と等しくなるようにエッチングすることにより選択
成長マスクを形成するマスクエッチング工程と、上記選
択成長マスクを用いて上記電流ブロック層を選択成長さ
せる選択成長工程とを含むことを特徴とする。これによ
って、メサエッチングと選択成長とをそれぞれ最適なマ
スクを用いて行うことができる。
【００１１】また、本発明に係る第１の半導体レーザダ
イオードの製造方法では、上記第１のマスクの幅を上記
第２のマスクの幅より広くしてもよい。
【００１２】また、本発明に係る第１の半導体レーザダ
イオードの製造方法では、上記第１のマスクの幅を上記
第２のマスクの幅より狭くしてもよい。
【００１３】また、本発明に係る第２の半導体レーザダ
イオードの製造方法は、半導体基板上に、長手方向が共
振方向と一致するように所定の幅に形成されたメサ部
と、該メサ部の両側に選択成長された電流ブロック層と
を備えた半導体レーザダイオードの製造方法において、
上記半導体基板上に複数の半導体層を形成した後、Ｓｉ
Ｎからなりかつ上記半導体層に接して形成された第１の
マスクと、ＳｉＯ2からなり上記第１のマスクより狭い
幅を有する第２のマスクとからなる２段マスクを形成す
るマスク形成工程と、上記２段マスクをエッチングマス
クとして、上記２段マスクの両側に位置する上記複数の
半導体層をエッチングすることにより上記メサ部を形成
するメサエッチング工程と、上記メサエッチング工程後
に、上記２段マスクにおいて上記第１のマスクを上記第
２のマスクの幅と等しくなるようにエッチングすること
により選択成長マスクを形成するマスクエッチング工程
と、上記選択成長マスクを用いて上記電流ブロック層を
選択成長させる選択成長工程とを含むことを特徴とす
る。これによって、メサエッチングと選択成長とをそれ
ぞれ最適なマスクを用いて行うことができる。
【００１４】また、本発明に係る第３の半導体レーザダ
イオードの製造方法は、半導体基板上に、長手方向が共
振方向と一致するように所定の幅に形成されたメサ部
と、該メサ部の両側に選択成長された電流ブロック層と
を備えた半導体レーザダイオードの製造方法において、
上記半導体基板上に複数の半導体層を形成した後、該半
導体層上に、厚肉部と該厚肉部の両側に位置する薄肉部
とを有するメサエッチングマスクを形成するメサエッチ
ングマスク形成工程と、上記メサエッチングマスクを用
いて、該メサエッチングマスクの両側に位置する上記複
数の半導体層をエッチングすることにより上記メサ部を
形成するメサエッチング工程と、上記メサエッチング工
程後に、上記メサエッチングマスクのうち上記薄肉部を
エッチングにより除去することにより、上記厚肉部から
なる選択成長マスクを形成するマスクエッチング工程
と、上記選択成長マスクを用いて上記電流ブロック層を
選択成長させる選択成長工程とを含むことを特徴とす
る。
【００１５】また、本発明に係る第３の半導体レーザダ
イオードの製造方法では、上記メサエッチングマスク
は、ＳｉＯ2又はＳｉＮからなる第１マスクと、該第１
マスクと同一の材料からなり上記第１マスクより狭い幅
の第２マスクとを積層することにより形成することがで
きる。
【００１６】また、本発明に係る第３の半導体レーザダ
イオードの製造方法では、上記メサエッチングマスク
は、ＳｉＯ2又はＳｉＮからなる第１マスク上に、該第
１マスクと同一の材料からなり上記第１マスクより広い
幅の第２マスクを上記第１マスクを覆うように形成する
ようにして構成してもよい。
【００１７】また、本発明に係る第３の半導体レーザダ
イオードの製造方法では、上記第１マスクと第２マスク
との間に、該第１マスクと異なる材料からなる第３マス
クを形成することが好ましい。
【００１８】さらに、本発明に係る第４の半導体レーザ
ダイオードの製造方法は、半導体基板上に、長手方向が
共振方向と一致するように所定の幅に形成されたメサ部
と、該メサ部の両側に選択成長された電流ブロック層と
を備えた半導体レーザダイオードの製造方法において、
上記メサ部と接するように形成された第１マスク上の少
なくとも一部に上記第１マスクとは熱膨張係数の異なる
異種材料からなる異種材料部を形成することにより上記
第１マスクと上記異種材料部からなる選択成長マスクを
作製することを含むことを特徴とする。これによって、
選択成長時にメサ部近傍の選択成長を促進するように選
択成長マスクを変形させたり、又はメサ部近傍の選択成
長を阻害するように選択成長マスクが変形することを防
止できる。ここで、本明細書において、異種材料とは組
成が異なるものだけではなく、同じ組成のものでも結晶
構造又は内部歪量の異なるものも含むものとする。
【００１９】また、本発明に係る第４の半導体レーザダ
イオードの製造方法では、上記異種材料を上記第１のマ
スクの材料に比較して熱膨張係数の小さい材料としかつ
上記異種材料部を上記第１マスク上のほぼ全面に形成す
るようにすることが好ましい。このようにすると、選択
成長時の高温状態において、基板と選択成長マスクとの
間の空間を広げるように選択成長マスクを湾曲させるこ
とができるので、選択成長させる部分に原料ガスを十分
回り込ませるようにできる。
【００２０】また、本発明に係る第４の半導体レーザダ
イオードの製造方法では、上記異種材料部として、互い
に平行でかつ上記共振方向に直交する複数のストリップ
形状部分を形成するようにしてもよい。このようにする
と、選択成長時にメサ部近傍の選択成長を阻害するよう
に選択成長マスクが変形するのを防止できる。
【００２１】本発明に係る第５の半導体レーザダイオー
ドの製造方法は、半導体基板上に、長手方向が共振方向
と一致するように所定の幅に形成されたメサ部と、該メ
サ部の両側に選択成長された電流ブロック層とを備えた
半導体レーザダイオードの製造方法において、上記メサ
部と接するように形成されかつ格子状に厚さの厚い部分
が形成されてなる選択成長マスクを作製することを含む
ことを特徴とする。このようにすると、選択成長時にメ
サ部近傍の選択成長を阻害するように選択成長マスクが
変形するのを防止できる。
【００２２】本発明に係る第６の半導体レーザダイオー
ドの製造方法は、半導体基板上に、長手方向が共振方向
と一致するように所定の幅に形成されたメサ部と、該メ
サ部の両側に選択成長マスクを用いて選択成長された電
流ブロック層とを備えた半導体レーザダイオードの製造
方法において、上記選択成長マスクを用いて上記メサ部
の両側に第１埋込層を形成することと、上記第１埋込層
を形成した後に上記選択成長マスクを除去することと、
上記選択成長マスクを除去した後に上記メサ部上及び該
メサ部の両側の上記第１埋込層上に、表面が実質的に平
坦になる厚さまで第２半導体層を成長させることと、上
記第２半導体層の表面から一様に上記メサ部の表面が露
出するまでエッチングすることにより、上記メサ部の両
側の上記第１埋込層上に第２埋込層を形成することとを
含み、上記第１と第２埋込層からなる上記電流ブロック
層を形成することを特徴とする。このようにすると、第
２埋込層を比較的厚く形成することができる。
【００２３】本発明に係る第６の半導体レーザダイオー
ドの製造方法においてさらに、上記第１埋込層を形成す
る前に、上記メサ部上にエッチングストッパー層を形成
することを含むことが好ましい。
【００２４】本発明に係る第６の半導体レーザダイオー
ドの製造方法においてさらに、上記第１埋込層を形成す
る前に、上記メサ部上にエッチング促進層を形成するこ
とを含んでいてもよい。
【００２５】
【発明の実施の形態】以下、図面を参照して本発明に係
る実施の形態について説明する。 実施の形態１．本発明に係る実施の形態１の半導体レー
ザダイオードは、図１に示す、ＳｉＯ 2からなり半導体
層に接して形成された第１のマスク（酸化物マスク）１
２と、第１のマスクの上に形成されたＳｉＮからなり、
第１のマスク１２より幅の狭い第２のマスク１１とから
なる２重マスクを用いてメサ部５を形成した後、上記２
段マスクの幅が第２のマスク（窒化物マスク）１１の幅
と等しくなるようにエッチングすることにより選択成長
マスクを形成し、その選択成長マスクを用いて第１埋込
層１４及び第２埋込層１５を成長させることにより、第
１埋込層１４及び第２埋込層１５とからなる電流ブロッ
ク層７を形成することにより作製されたことを特徴とす
る。
【００２６】ここで、実施の形態１において、例えば上
面の幅が略１μｍ幅のメサ部５を形成する場合、例え
ば、酸化物マスク１２の幅Ｗ１は５〜７μｍに設定し、
窒化物マスク１１の幅Ｗ２は３〜４μｍに設定する。以
上のように２重構造マスクを用いて作製された実施の形
態１の半導体レーザダイオードにおいて、メサ部５の両
側に形成された第１埋込層１４と第２埋込層１５とから
なる電流ブロック層７は、図２に示すように、第２埋込
層１５を第１埋込層１４の上面を全て覆うように形成す
ることができる。従って、本実施の形態１の半導体レー
ザダイオードは、漏れ電流路が形成されないようにで
き、漏れ電流を少なくできる。
【００２７】以下、本発明に係る実施の形態１の半導体
レーザダイオードの製造方法について詳細に説明する。
本実施の形態１の半導体レーザダイオードの製造方法で
は、まず、図３（ａ）に示すように、ｎ−ＩｎＰからな
る基板１上に、ｎ−ＩｎＰからなるｎ側クラッド層２、
活性層３、ｐ−ＩｎＰからなるｐ側クラッド層４を順次
形成する。次に、ｐ側クラッド層４上にＳｉＯ2からな
る酸化膜を形成した後、図３（ｂ）に示すように、形成
すべきメサ部上の酸化膜を残してエッチングすることに
より酸化シリコンからなる酸化物マスク１２を形成す
る。
【００２８】ここで、酸化物マスク１２は所望の幅のメ
サ部５を形成することができるよう、メサ部５の幅より
広く形成する。例えば、上面の幅が１μｍのメサ部を形
成する場合は、例えば、５〜７μｍの所定の幅に形成す
る。次に、酸化膜マスク１２上にＳｉＮからなる窒化膜
を形成して、図３（ｃ）に示すように、形成すべきメサ
部の上に位置するように酸化物マスク１２より幅の狭い
窒化膜マスク１１を形成する。
【００２９】尚、窒化物マスク１１は、半絶縁性ＩｎＰ
（ＦｅドープＩｎＰ等）あるいはｐ−ＩｎＰからなる第
１埋込層１４とｎ−ＩｎＰ層からなる第２埋込層１５を
成長させるときの原料ガスの流れを阻害しない幅に設定
される。例えば、上面の幅が１μｍ程度の幅のメサ部５
を形成する場合、窒化物マスク１１の幅は、３〜４μｍ
に設定される。
【００３０】次に、窒化膜マスク１１及び酸化膜マスク
１２からなる２段構造マスクをマスクとして、メサエッ
チングをして図４（ａ）に示すメサ部５を形成する。こ
れによって、酸化膜マスク１２の幅に対応したメサ部が
形成される。次に、図４（ｂ）に示すように、フッ酸等
を用いたウェットエッチングにより、酸化物マスク１２
のうち窒化物マスク１１の外側に張り出したひさし部１
２ｂを選択的にエッチングして除去する。その後、ひさ
し部１２ｂが除去された酸化物マスク１２ａと窒化物マ
スク１１とが積層されてなる絶縁膜マスクを選択成長マ
スクとして半絶縁性ＩｎＰ（ＦｅドープＩｎＰ等）ある
いはｐ−ＩｎＰからなる第１埋込層１４と第２埋込層１
５をメサ部の両側に成長させる。
【００３１】そして、メサ部上の酸化物マスク１２ａ及
び窒化物マスク１１をフッ酸等によりウェットエッチン
グにより除去した後、図２に示すように、ｐ−ＩｎＰ層
１６及びコンタクト層１７を形成する。最後に、ｐ側電
極（図示せず）及びｎ側電極（図示せず）を形成して実
施の形態１の半導体レーザダイオードが作製される。
【００３２】以上のようにして作製された実施の形態１
の半導体レーザダイオードは、窒化物マスク１１と、窒
化物マスク１１の下に形成され窒化物マスク１１の外側
に張り出したひさし部１２ａを有する酸化物マスク１２
の２段構造の絶縁膜マスクを用いてメサエッチングを
し、その後に酸化物マスク１２を選択エッチングするこ
とによりひさし部１２ａを除去した後、第１埋込層１４
及び第２埋込層１５を成長させている。このようにし
て、実施の形態１の半導体レーザでは、第２埋込層１５
のメサ部付近における成長を阻害するひさし部１２ａを
除去しているので、第２埋込層１５をメサ部の近傍まで
成長させることができ、漏れ電流路を実質的に無くすこ
とができる。
【００３３】また、本実施の形態１では、窒化物マスク
１１及び酸化物マスク１２の２種類の絶縁膜マスクを別
々にパターンニングしているので、各絶縁膜マスクを精
度よく形成することができ、その結果、メサ部を精度よ
く形成することができる。また、本実施の形態１では、
窒化物マスク１１及び酸化物マスク１２をそれぞれドラ
イエッチングを用いて形成することが好ましく、このよ
うにするとさらに、各絶縁膜マスクを精度よく形成する
ことができ、メサ部を精度よく形成することができる。
さらに、メサ部を形成した後、ウェットエッチングを用
いて酸化物マスク１２を除去しているので、ドライエッ
チングを用いた場合のようなメサ部の活性層３の側面に
ダメージを与えることなく、素子の信頼性を向上させる
ことができる。しかしながら、本発明では酸化物マスク
１２の除去はウェットエッチングに限定されるものでは
ない。
【００３４】またさらに、本実施の形態１では、半導体
層上面（メサ部の上面）に接するように酸化物マスク１
２を形成しているので、メサ部５を精度よくメサエッチ
ングにより形成することができる。すなわち、本発明
は、実施の形態３で説明するように、ＳｉＮからなる窒
化物マスクを半導体層に接するように形成してもよい
が、その場合、窒化物マスクと半導体層の密着力が強い
ために、メサ部における幅の最も狭い部分がメサ部の上
面と一致せず、メサ部の途中に最も幅の狭い、いわゆる
ネックが形成される。しかしながら、本実施の形態１で
は、酸化物マスクを半導体層に接するようにしてマスク
を形成しているので、かかる弊害を無くすことができ
る。
【００３５】実施の形態２．図５及び図６は、本発明に
係る実施の形態２の半導体レーザダイオードの製造方法
における各工程を説明するための模式的な断面図であ
る。本実施の形態３の半導体レーザダイオードの製造方
法では、まず、図５（ａ）に示すように、実施の形態１
と同様、ｎ−ＩｎＰからなる基板１上に、ｎ−ＩｎＰか
らなるｎ側クラッド層２、活性層３、ｐ−ＩｎＰからな
るｐ側クラッド層４を順次形成する。次に、図５（ｂ）
に示すように、ｐ側クラッド層４上に酸化シリコンから
なる酸化膜マスク１２ｄを形成すべきメサ部上に形成す
る。次に、図５（ｃ）に示すように、酸化物マスク１２
ｄを覆うようにＳｉＮからなる窒化膜マスク１１ｆを形
成する。ここで、酸化物マスク１２ｄは、半絶縁性Ｉｎ
Ｐ（ＦｅドープＩｎＰ等）あるいはｐ−ＩｎＰからなる
第１埋込層１４とｎ−ＩｎＰ層からなる第２埋込層１５
を成長させるときの原料ガスの流れを阻害しない幅に設
定される。また、幅の広い窒化物マスク１１ｆの幅は、
所望の形状のメサ部が形成されるように設定され、例え
ば、メサ部の上面の幅を１μｍ程度とするためには、窒
化物マスク１１ｆの幅を５〜７μｍ程度に設定する。
【００３６】次に、酸化膜マスク１２ｄ及び酸化膜マス
ク１２ｄを覆うように形成された窒化膜マスク１１ｆと
からなる２段マスクを用いて、メサエッチングをして図
６（ａ）に示すメサ部を形成する。次に、ＣＦ4プラズ
マエッチング等のドライエッチングにより、図６（ｂ）
に示すように、窒化物マスク１１ｆを選択的にエッチン
グして除去する。その後、図６（ｃ）に示すように、酸
化物マスク１２ｄを選択成長マスクとして半絶縁性Ｉｎ
Ｐ（ＦｅドープＩｎＰ等）あるいはｐ−ＩｎＰからなる
第１埋込層１４とｎ−ＩｎＰからなる第２埋込層１５を
メサ部の両側に成長させる。以後、実施の形態１と同様
にして実施の形態２の半導体レーザダイオードが作製さ
れる。
【００３７】以上のようにして作製された実施の形態２
の半導体レーザダイオードは、酸化物マスク１２ｄとそ
の酸化物マスク１２ｄを覆うように形成され酸化物マス
ク１２ｄの外側に張り出したひさし部１１ｅを有する窒
化物マスク１１ｆの２段構造マスクを用いてメサエッチ
ングをし、その後に窒化物マスク１１ｆを選択エッチン
グすることにより除去した後、酸化物マスク１２ｄを選
択成長マスクとして、第１埋込層１４及び第２埋込層１
５を成長させている。このようにして、第２埋込層１５
のメサ部付近における成長を阻害するひさし部１１ｅを
除去しているので、第２埋込層１５をメサ部の近傍まで
成長させることができ、漏れ電流路を実質的に無くすこ
とができる。
【００３８】また、本実施の形態２では、窒化物マスク
１１ｆ及び酸化物マスク１２ｄの２種類の絶縁膜マスク
を別々にパターンニングしているので、各絶縁膜マスク
を精度よく形成することができ、その結果、メサ部を精
度よく形成することができる。本実施の形態２では、窒
化物マスク１１ｆ及び酸化物マスク１２ｄをそれぞれド
ライエッチングを用いて形成することによりメサ部の形
成精度をより向上させることができる。さらに、本実施
の形態２では、半導体層上面（メサ部の上面）に接する
ように酸化物マスク１２を形成しているので、実施の形
態１と同様、メサ部５を精度よくメサエッチングにより
形成することができる。
【００３９】実施の形態３．図７及び図８は、本発明に
係る実施の形態２の半導体レーザダイオードの製造方法
における各工程を説明するための模式的な断面図であ
る。本実施の形態３の半導体レーザダイオードの製造方
法では、まず、図７（ａ）に示すように、実施の形態１
〜３と同様、ｎ−ＩｎＰからなる基板１上に、ｎ−Ｉｎ
Ｐからなるｎ側クラッド層２、活性層３、ｐ−ＩｎＰか
らなるｐ側クラッド層４を順次形成する。次に、図７
（ｂ）に示すように、ｐ−ＩｎＰからなるｐ側クラッド
層４上に窒化シリコンからなる窒化物マスク１１ｃを形
成すべきメサ部上メサ部の幅より広くなるように形成す
る。次に、図７（ｃ）に示すように、窒化物マスク１１
ｃ上に、窒化物マスク１１ｃの幅より狭い幅のＳｉＯ2
からなる酸化物マスク１２ｃを、形成すべきメサ部の直
上に位置するように形成する。ここで、酸化物マスク１
２ｃは、半絶縁性ＩｎＰ（ＦｅドープＩｎＰ等）あるい
はｐ−ＩｎＰからなる第１埋込層１４とｎ−ＩｎＰ層か
らなる第２埋込層１５を成長させるときの原料ガスの流
れを阻害しない幅に設定される。また、幅の広い窒化物
マスク１１ｃの幅は、所望の形状のメサ部が形成される
ように設定され、例えば、メサ部の上面の幅を１μｍ程
度とするためには、窒化物マスク１１ｃの幅を５〜７μ
ｍ程度に設定する。
【００４０】次に、窒化物マスク１１ｃ及び窒化物マス
ク１１ｃ上に形成された酸化物マスク１２ｃとからなる
２段マスクを用いて、メサエッチングをして図８（ａ）
に示すようにメサ部５を形成する。次に、ＣＦ４プラズ
マエッチング等のドライエッチングにより、図８（ｂ）
に示すように、窒化物マスク１１ｃのうち酸化物マスク
１２ｃより外側に張り出したひさし部１１ｂを選択的に
エッチングして除去する。そして、図８（ｃ）に示すよ
うに、ひさし部１１ｂが除去された後の窒化物マスク１
１ａ及び酸化物マスク１２ｃを選択成長マスクとして半
絶縁性ＩｎＰ（ＦｅドープＩｎＰ等）あるいはｐ−Ｉｎ
Ｐからなる第１埋込層１４と第２埋込層１５をメサ部の
両側に成長させる。以後、実施の形態１及び２と同様に
して実施の形態３の半導体レーザダイオードが作製され
る。
【００４１】以上のようにして作製された実施の形態３
の半導体レーザダイオードは、酸化物マスク１２ｃとそ
の酸化物マスク１２ｃの外側に張り出したひさし部１１
ｂを有する窒化物マスク１１ｃの２段構造マスクを用い
てメサエッチングをし、その後に窒化物マスク１１ｃの
ひさし部１１ｂを選択エッチングすることにより除去し
た後、第１埋込層１４及び第２埋込層１５を成長させて
いる。このようにして、第２埋込層１５のメサ部付近に
おける成長を阻害するひさし部１１ｂを除去しているの
で、第２埋込層１５をメサ部の近傍まで成長させること
ができ、漏れ電流路を実質的に無くすことができる。
【００４２】また、本実施の形態３では、窒化物マスク
１１ｃ及び酸化物マスク１２ｃの２種類の絶縁膜マスク
を別々にパターンニングしているので、各絶縁膜マスク
を精度よく形成することができ、その結果、メサ部を精
度よく形成することができる。尚、本実施の形態３で
は、窒化物マスク１１ｃ及び酸化物マスク１２ｃをいず
れもドライエッチングを用いて形成することが好まし
く、これによってより精度を向上させることができる。
【００４３】実施の形態４．図９及び図１０は、本発明
に係る実施の形態５の半導体レーザダイオードの製造方
法における各工程を説明するための模式的な断面図であ
る。本実施の形態４の半導体レーザダイオードの製造方
法では、まず、図９（ａ）に示すように、ｎ−ＩｎＰか
らなる基板１上に、ｎ−ＩｎＰからなるｎ側クラッド層
２、活性層３、ｐ−ＩｎＰからなるｐ側クラッド層４を
順次形成する。次に、ｐ−ＩｎＰからなるｐ側クラッド
層４上に、図９（ｂ）に示すように、形成すべきメサ部
上に例えば、ＳｉＯ2又はＳｉＮ等からなる絶縁膜１８
を形成する。ここで、絶縁膜１８は形成すべきメサ部の
幅より広くなるようにかつそのメサ部の端から左右ほぼ
均等に張り出すように形成する。
【００４４】次に、例えば、絶縁膜１８上の形成すべき
メサ部の直上にレジストを形成してそのレジストの両側
をエッチングにより除去することにより、図９（ｃ）に
示すように、絶縁膜１８ａの断面形状が凸形状となるよ
うに加工する。すなわち、絶縁膜１８ａは、中央部の厚
肉部１８ｃとその両側にほぼ均等に張り出した薄肉部１
８ｂとからなる。ここで、絶縁膜１８ａの幅は、所望の
幅のメサ部５を形成することができるよう、メサ部５の
幅より広く形成する。例えば、上面の幅が１μｍのメサ
部を形成する場合は、例えば、５〜７μｍの所定の幅に
設定する。また、厚肉部１８ｃの幅は、半絶縁性ＩｎＰ
（ＦｅドープＩｎＰ等）あるいはｐ−ＩｎＰからなる第
１埋込層１４とｎ−ＩｎＰ層からなる第２埋込層１５を
成長させるときの原料ガスの流れを阻害しない幅に設定
される。例えば、上面の幅が１μｍ程度の幅のメサ部５
を形成する場合、窒化物マスク１１の幅は、３〜４μｍ
に設定される。
【００４５】そして、図１０（ａ）に示すように、断面
が凸形状である絶縁膜１８ａをマスクとして、メサエッ
チングを行う。そして、メサエッチングをした後、図１
０（ｂ）に示すように、ウェットエッチング又はドライ
エッチングにより、絶縁膜マスク１８ａのうちの薄肉部
１８ｂを除去して、図１０（ｃ）に示すように、薄肉部
１８ｂが除去された後の厚肉部１８ｃからなる絶縁膜を
選択成長マスクとして半絶縁性ＩｎＰ（ＦｅドープＩｎ
Ｐ等）あるいはｐ−ＩｎＰからなる第１埋込層１４と第
２埋込層１５をメサ部の両側に成長させる。
【００４６】そして、メサ部上の厚肉部マスク１８ｃを
フッ酸等によりウェットエッチングにより除去した後、
実施の形態１〜３と同様にして、ｐ−ＩｎＰ層及びコン
タクト層１７を形成し、最後に、ｐ電極を形成して実施
の形態４の半導体レーザダイオードが作製される。
【００４７】以上のようにして作製された実施の形態４
の半導体レーザダイオードは、１種類の絶縁膜を用いて
半導体レーザダイオードを作製することができ、実施の
形態１，２と同様の作用効果を有する。
【００４８】実施の形態５．図１１及び図１２は、本発
明に係る実施の形態５の半導体レーザダイオードの製造
方法における各工程を説明するための模式的な断面図で
ある。本実施の形態５の半導体レーザダイオードの製造
方法では、まず、図１１（ａ）に示すように、ｎ−Ｉｎ
Ｐからなる基板１上に、ｎ−ＩｎＰからなるｎ側クラッ
ド層２、活性層３、ｐ−ＩｎＰからなるｐ側クラッド層
４を順次形成する。次に、ｐ−ＩｎＰからなるｐ側クラ
ッド層４上に、図１１（ｂ）に示すように、形成すべき
メサ部上に、ＳｉＯ2又はＳｉＮ等からなる絶縁膜１９
を形成する。次に、絶縁膜１９を覆うように絶縁膜１９
と同一の材料からなる絶縁膜１９ａを形成する。ここ
で、絶縁膜１９ａは形成すべきメサ部の幅より広くなる
ようにかつそのメサ部の端から左右ほぼ均等に張り出す
ように形成する。尚、絶縁膜１９は、半絶縁性ＩｎＰ
（ＦｅドープＩｎＰ等）あるいはｐ−ＩｎＰからなる第
１埋込層１４とｎ−ＩｎＰ層からなる第２埋込層１５を
成長させるときの原料ガスの流れを阻害しない幅に設定
される。また、幅の広い絶縁膜１９ａの幅は、所望の形
状のメサ部が形成されるように設定され、例えば、メサ
部の上面の幅を１μｍ程度とするためには、絶縁膜１９
ａの幅を５〜７μｍ程度に設定する。
【００４９】次に、図１２（ａ）に示すように、絶縁膜
１９及び絶縁膜１９ａからなる２段マスクをマスクとし
て、メサエッチングを行う。そして、メサエッチングを
した後、図１２（ｂ）に示すように、ウェットエッチン
グ又はドライエッチングにより、絶縁膜１９ａを除去し
て、図１２（ｃ）に示すように、絶縁膜１９を選択成長
マスクとして半絶縁性ＩｎＰ（ＦｅドープＩｎＰ等）あ
るいはｐ−ＩｎＰからなる第１埋込層１４と第２埋込層
１５をメサ部の両側に成長させる。
【００５０】そして、メサ部上の絶縁膜１９を除去した
後、実施の形態１〜４と同様にして、ｐ−ＩｎＰ層及び
コンタクト層１７を形成し、最後に、ｐ電極を形成して
実施の形態５の半導体レーザダイオードが作製される。
【００５１】以上のようにして作製された実施の形態５
の半導体レーザダイオードは、１種類の絶縁膜を用いて
半導体レーザダイオードを作製することができ、実施の
形態１，２と同様の作用効果を有する。また、絶縁膜１
９及び絶縁膜１９ａを２回に分けて成膜し、それぞれ別
々にパターンニングしているので、絶縁膜の幅及び厚さ
を精度よく形成することができ、メサ部を精度よく形成
することができる。
【００５２】実施の形態６．図１３及び図１４は、本発
明に係る実施の形態６の半導体レーザダイオードの製造
方法における各工程を説明するための模式的な断面図で
ある。本実施の形態６の製造方法は、実施の形態４の製
造方法において絶縁膜中にッチングストップ層を設ける
ことにより、加工精度を向上させることを可能にした方
法である。本実施の形態６の半導体レーザダイオードの
製造方法では、まず、図１３（ａ）に示すように、ｎ−
ＩｎＰからなる基板１上に、ｎ−ＩｎＰからなるｎ側ク
ラッド層２、活性層３、ｐ−ＩｎＰからなるｐ側クラッ
ド層４を順次形成する。次に、互いにドライエッチング
によるエッチングレートの異なる２つの絶縁膜をｐ−Ｉ
ｎＰからなるｐ側クラッド層４上に成膜し、レジストを
所定の形状にパターンニングして、図１３（ｂ）に示す
ように、積層された絶縁膜２０及び絶縁膜２１を形成す
る。ここで、絶縁膜２０，２１は、形成すべきメサ部の
幅より広い幅を有し、そのメサ部の端から両側に張り出
すように形成される。すなわち、絶縁膜２０，２１の幅
は、所望の形状のメサ部が形成されるように設定され、
例えば、メサ部の上面の幅を１μｍ程度とするために
は、酸化膜マスク１２の幅を５〜７μｍ程度に設定され
る。
【００５３】さらに、絶縁膜２１上に絶縁膜２１とは異
なる絶縁膜を形成してパターンニングされたレジストを
用いてドライエッチングをすることにより、形成すべき
メサ部の上に絶縁膜２０，２１より幅の狭い絶縁膜２２
を形成する。ここで、絶縁膜２１は、エッチングストッ
プ層としての機能を果たすように、絶縁膜２２に比較し
てドライエッチングに対するエッチングレートの低いも
のを使用する。また、絶縁膜２２は、半絶縁性ＩｎＰ
（ＦｅドープＩｎＰ等）あるいはｐ−ＩｎＰからなる第
１埋込層１４とｎ−ＩｎＰ層からなる第２埋込層１５を
成長させるときの原料ガスの流れを阻害しない幅に設定
される。次に、図１４（ａ）に示すように、絶縁膜２
０，２１，２２からなる２段であってかつ３重構造の絶
縁膜を用いて、メサエッチングを行う。
【００５４】メサエッチング後、ウェットエッチング又
はドライエッチングを用いて、絶縁膜２２の両側に位置
する絶縁膜２０，２１及び絶縁膜２２を除去し、残され
た絶縁膜２０ａ及び絶縁膜２１ａからなる絶縁膜を選択
成長マスクとして図１４（ｃ）に示すように、半絶縁性
ＩｎＰ（ＦｅドープＩｎＰ等）あるいはｐ−ＩｎＰから
なる第１埋込層１４と第２埋込層１５をメサ部の両側に
成長させる。そして、メサ部上の絶縁膜２０ａ，２１ａ
を除去した後、他の実施の形態と同様にして、ｐ−Ｉｎ
Ｐ層及びコンタクト層１７を形成し、最後に、ｐ電極を
形成して実施の形態６の半導体レーザダイオードが作製
される。
【００５５】以上のようにして作製された実施の形態６
の半導体レーザダイオードは、実施の形態１〜５と同様
の作用効果を有する。また、実施の形態６の半導体レー
ザダイオードは、エッチングストッパー層を用いている
ので、絶縁膜２２を所定の形状にエッチングするときに
絶縁膜２０がエッチングされることを防止でき、絶縁膜
２０の形状（特に、幅）に保つことができる。これによ
って、各絶縁膜をより精度よく形成できるので、メサ部
を精度よく形成することができる。尚、本実施の形態６
の半導体レーザダイオードの製造方法において、絶縁膜
２０，２２としてＳｉＮを用い、絶縁膜２１としてＳｉ
Ｏ2を用いることが好ましい。このように、半導体層に
接する絶縁膜２０としてＳｉＯ2を用いることにより、
実施の形態１で説明したメサ部においてネック部の形成
を防止でき、所望の形状のメサ部を精度よく形成するこ
とができる。また、エッチングストッパー層として用い
る絶縁膜２１をＳｉＮとすることで、ＳｉＯ2からなる
絶縁膜２０に対してエッチングストッパー層としての機
能を効果的に発揮させることができる。
【００５６】実施の形態７．本実施の形態７の半導体レ
ーザダイオードは、図１５に示すように、絶縁膜１０６
と絶縁膜１０６より熱膨張係数の小さい絶縁膜１０７と
が積層されてなる２重構造の選択成長マスク１００を用
いて、メサエッチングをした後に、図１６に示すよう
に、その選択成長マスク１００を用いてメサ部の両側に
ｐ−ＩｎＰからなる第１埋込層１０８及びｎ−ＩｎＰか
らなる第２埋込層１０９とを成長させて作製したことを
特徴とする。このようにすると、第１埋込層１０８及び
第２埋込層１０９との成長は高い温度でなされるので、
図１６に示すようにメサ部近傍の埋め込み部分の空間を
広げるように２重構造の選択成長マスク１００が湾曲
し、原料ガスをメサ部近傍に回り込ませることができ
る。これによって、本実施の形態７の半導体レーザダイ
オードは、メサ近傍における第１及び第２埋込層、特に
第２埋込層１０９をメサ部の近傍において０．３μｍ以
上の十分な厚さに成長させることができ、漏れ電流を少
なくできる。
【００５７】尚、埋込層を有機金属気相成長法（ＭＯＣ
ＶＤ）を用いて、ｐ−ＩｎＰからなる第１埋込層１０８
及びｎ−ＩｎＰからなる第２埋込層１０９を成長させる
場合の成長温度は、６００℃〜７００℃で行われる。本
実施の形態７では、絶縁膜１０６として例えばＳｉＯ2
（熱膨張率５×１０-7℃-1）を用いることができ、絶縁
膜１０７としてＳｉ2Ｎ3（熱膨張率４×１０-7℃-1）を
用いることができる。ここで、図１５及び図１６におい
て、１はｎ−ＩｎＰからなる基板、１０２はｎ−ＩｎＧ
ａＡｓＰ光閉じ込め層、１０３はＩｎＧａＡｓＰ−ＭＱ
Ｗ量子井戸活性層、１０４はアンドープＩｎＧａＡｓＰ
光閉じ込め層、１０５はｐ−ＩｎＰ第１クラッド層であ
る。
【００５８】次に、実施の形態７の半導体レーザダイオ
ードの製造方法について図１７及び図１８を参照しなが
ら工程順に説明する。本製造方法ではまず、図１７
（ａ）に示すように、基板１上に、ｎ−ＩｎＧａＡｓＰ
光閉じ込め層１０２、ＩｎＧａＡｓＰ−ＭＱＷ量子井戸
活性層１０３、アンドープＩｎＧａＡｓＰ光閉じ込め層
１０４、ｐ−ＩｎＰ第１クラッド層１０５を形成する。
次に、ｐ−ＩｎＰ第１クラッド層１０５上に、ＳｉＯ2
からなる絶縁膜とＳｉ2Ｎ3からなる絶縁膜とを例えばス
パッタ法又はＣＶＤ法を用いて積層形成した後、ウェッ
トエッチング又はドライエッチングにより所定の形状に
パターンニングすることにより、ＳｉＯ2からなる第１
絶縁膜１０６とＳｉ2Ｎ3からなる第２絶縁膜１０７とが
積層された選択成長マスク１００を形成する。
【００５９】次に、図１７（ｃ）ＨＢｒを用いたウェッ
トエッチングにより、光導波路となるメサ部９０を形成
する。そして、第１絶縁膜１０６と第２絶縁膜１０７と
が積層された２重構造の選択成長マスク１００を用い
て、図１８（ａ）に示すように、ｐ−ＩｎＰからなる第
１埋込層１０８及びｎ−ＩｎＰからなる第２埋込層１０
９を有機金属気相成長法（ＭＯＣＶＤ法）により成長さ
せて形成する。このＭＯＣＶＤ法による成長における成
長温度は、５００℃〜７００℃に設定されるので、成長
時に選択成長マスク１００は第１絶縁膜１０６と第２絶
縁膜１０７との間の熱膨張率の違いにより基板１と選択
成長マスク１００のひさし部１００ａの間の空間を広げ
るように湾曲する。これにより、第１埋込層１０８及び
第２埋込層１０９を形成するための原料ガスがメサ部近
傍まで十分回り込ませることができるので、第１埋込層
１０８及び第２埋込層１０９をメサ部近傍まで０．３μ
ｍ以上の十分な厚さに形成することができる。本発明に
おいて、２重構造の選択成長マスク１００において第１
絶縁膜１０６及び第２絶縁膜１０７の各厚さは、選択成
長マスクとしての機能及び本発明の作用効果を効果的に
発揮させるために、５００〜２０００Åとすることが好
ましい。
【００６０】成長後、選択成長マスク１００をウェット
エッチング又はドライエッチングにより除去して、図１
８（ｂ）に示すように、ｐ−ＩｎＰ第２クラッド層１１
０及びｐ+−ＩｎＧａＡｓコンタクト層１１１をＭＯＣ
ＶＤ法により順次形成する。そして、ｐ+−ＩｎＧａＡ
ｓコンタクト層１１１上にＳｉＯ2又はＳｉＮ等からな
る絶縁膜１１２をスパッタ法又はＣＶＤ法等により形成
し、電極と接触をさせる必要のあるメサ部の上部の絶縁
膜を除去する。そして、図１８（ｃ）に示すように、絶
縁膜１１２に形成された開口部においてｐ+−ＩｎＧａ
Ａｓコンタクト層１１１と接触するＴｉ／Ａｕ蒸着電極
１１３とその蒸着電極１１３上にＡｕメッキ電極１１４
を表面電極（ｐ側電極）として形成し、ｎ側電極として
ＡｕＧｅ／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕ蒸着電極１１５及び
Ａｕメッキ電極１１６とを形成する。
【００６１】以上の製造方法によって作成された実施の
形態７の半導体レーザダイオードは、ｐ−ＩｎＰ埋込層
１０８及びｎ−ＩｎＰ埋込層１０９をメサ部近傍まで
０．３μｍ以上の十分な厚さに形成することができるの
で、漏れ電流路の形成を防止でき、漏れ電流を少なくで
きる。すなわち、本実施の形態７の半導体レーザダイオ
ードは、互いに熱膨張率の異なる絶縁膜１０６と絶縁膜
１０７とからなる選択成長マスク１００を用いて作製さ
れているので、ｐ−ＩｎＰ埋込層１０８及びｎ−ＩｎＰ
埋込層１０９をＭＯＣＶＤ法により成長させる時に、そ
の成長温度において選択成長マスク１００が、基板１と
選択成長マスク１００のひさし部１００ａの間の空間を
広げるように湾曲し、ｐ−ＩｎＰ埋込層１０８及びｎ−
ＩｎＰ埋込層１０９を形成するための原料ガスをメサ部
近傍まで十分回り込ませることができ、ｐ−ＩｎＰ埋込
層１０８及びｎ−ＩｎＰ埋込層１０９をメサ部近傍まで
０．３μｍ以上の十分な厚さに形成することができる。
【００６２】以上の実施の形態７では、絶縁膜１０６及
び絶縁膜１０７として互いに熱膨張率が異なる材料を用
いたが、本発明はこれに限らず、同一組成の材料を用い
て例えば、結晶成長時の各膜における歪量を異ならせる
ように２つの膜を形成して互いに熱膨張率を異ならせ、
２重構造の選択成長マスクとして用いてもよい。例え
ば、ＳｉＮを用いて選択成長マスクを形成する場合、第
１絶縁膜としてプラズマＣＶＤ法により形成したＳｉＮ
を用い、第２絶縁膜として高温熱ＣＶＤ法により形成し
たＳｉＮを用いることができる。このようにすると、プ
ラズマＣＶＤ法により形成されたＳｉＮからなる第１絶
縁膜における歪量と、高温熱ＣＶＤ法により形成された
ＳｉＮからなる第２絶縁膜における歪量とを異ならせる
ことができるので、実施の形態７と同様の効果を得るこ
とができる。
【００６３】実施の形態８．本発明に係る実施の形態８
の半導体レーザダイオードは、実施の形態７の製造方法
において、選択成長マスク１００に代えて選択成長マス
ク１５０を用いて作成されている点で、実施の形態７の
半導体レーザダイオードと異なり、それ以外の点は実施
の形態７と同様に作製される。詳細に説明すると、実施
の形態８の半導体レーザダイオードの製造方法におい
て、選択成長マスク１５０は、絶縁膜１０６上にメサ部
の長手方向に直交する長手方向を有する複数の絶縁膜１
１７が所定の間隔に形成されてなる。このように形成さ
れた選択成長マスク１５０において、絶縁膜１０６と絶
縁膜１１７との間の熱膨張率を異ならせると、ｐ−Ｉｎ
Ｐからなる第１埋込層１０８及びｎ−ＩｎＰからなる第
２埋込層１０９をＭＯＣＶＤ法により成長させる時に、
その成長温度において選択成長マスク１５０が、第１絶
縁膜１０６と第２絶縁膜１１７との間の熱膨張率の違い
により図２０に示すように波状に変形する。
【００６４】この変形によって、第１埋込層１０８及び
第２埋込層１０９の成長時に、選択成長マスク１５０に
おいて、そのひさし部１５０ａが基板１側に垂れ下がる
ことを防止でき、基板１と選択成長マスク１００のひさ
し部１５０ａの間の空間が狭くなることを防止すること
ができる。これによって、第１埋込層１０８及び第２埋
込層１０９を形成するための原料ガスがメサ部近傍まで
十分回り込ませることができ、第１埋込層１０８及び第
２埋込層１０９をメサ部近傍まで０．３μｍ以上の十分
な厚さに形成することができる。
【００６５】尚、本実施の形態８において、実施の形態
８と同様に、絶縁膜１０６としてＳｉＯ2を用いること
ができ、絶縁膜１１７とＳｉ2Ｎ3を用いることができ
る。しかしながら、本発明では他の互いに異なる熱膨張
率の異なる絶縁材料の組み合わせを用いることができ、
また、同種の材料を用いて成長時の歪量の違いによって
熱膨張率の差を持たせで用いてもよい。また、本実施の
形態８では、絶縁膜１０６と絶縁膜１１７とを同種の材
料でかつ熱膨張率の差の無い材料を用いて構成すること
もできる。すなわち、膜厚が周期的に異なるように形成
すると、膜厚の厚い部分では熱膨張による変形（歪）が
小さくなり、薄い部分は熱膨張による変形が大きくなる
ので、図２０に示すような波状の形状にでき、実施の形
態８と同様の作用効果が得られる。
【００６６】実施の形態９．本発明に係る実施の形態９
の半導体レーザダイオードは、実施の形態７の製造方法
において、選択成長マスク１００に代えて選択成長マス
ク１６０を用いて作製されている点で、実施の形態７の
半導体レーザダイオードと異なり、それ以外の点は実施
の形態７と同様に作製される。詳細に説明すると、実施
の形態９の半導体レーザダイオードの製造方法におい
て、選択成長マスク１６０は、絶縁膜１０６上に格子形
状又は網目形状の絶縁膜１２７が形成されてなる。この
ように形成された選択成長マスク１６０において、絶縁
膜１０６上に絶縁膜１２７が形成された部分は厚くなる
ので、第１埋込層１０８及び第２埋込層１０９をＭＯＣ
ＶＤ法により成長させる時に、その成長温度において選
択成長マスク１６０の変形を抑えることができる。
【００６７】これによって、第１埋込層１０８及び第２
埋込層１０９の成長時に、選択成長マスク１６０におい
て、そのひさし部１６０ａが基板１側に垂れ下がること
を防止でき、基板１と選択成長マスクのひさし部１６０
ａの間の空間が狭くなることを防止することができる。
これによって、第１埋込層１０８及び第２埋込層１０９
を形成するための原料ガスをメサ部近傍まで十分回り込
ませることができ、第１埋込層１０８及び第２埋込層１
０９をメサ部近傍まで０．３μｍ以上の十分な厚さに形
成することができる。
【００６８】尚、本実施の形態９において、絶縁膜１０
６としてＳｉＯ2を用い、絶縁膜１２７とＳｉ2Ｎ3を用
いることができるが、絶縁膜１０６と絶縁膜１２７とを
同種の材料でかつ熱膨張率の差の無い材料を用いて構成
することもできる。すなわち、膜厚の厚い部分を格子状
又は網目状等の熱による変形が防止できるように形成す
ればよい。
【００６９】実施の形態１０．本発明に係る実施の形態
１０の半導体レーザダイオードは、選択成長マスクを用
いて第１埋込層１０８を成長させた後に、選択成長マス
クを除去し、上面に第２埋込層を結晶成長させ、全面を
一様にエッチングすることにより、所望の厚さの第２埋
込層１０９が形成されて作製されたことを特徴としてい
る。
【００７０】詳細に説明すると、まず、実施の形態７と
同様にして、ｎ−ＩｎＰからなる基板１上に、ｎ−Ｉｎ
ＧａＡｓＰ光閉じ込め層１０２、ＩｎＧａＡｓＰ−ＭＱ
Ｗ量子井戸活性層１０３、アンドープＩｎＧａＡｓＰ光
閉じ込め層１０４、ｐ−ＩｎＰ第１クラッド層１０５を
形成する。そして、本実施の形態１０ではさらに、図２
２（ａ）に示すように、エッチングストッパー層１３７
となる、例えば、ＩｎＡｌＡｓからなる層を形成する。
次に、ＩｎＡｌＡｓからなる層の上に、ＳｉＯ2からな
る絶縁膜を例えばスパッタ法又はＣＶＤ法を用いて形成
した後、ウェットエッチング又はドライエッチングによ
り所定の形状にパターンニングすることにより、ＳｉＯ
2からなる絶縁膜１０６を形成し、絶縁膜１０６をマス
クとしてメサエッチングを行う。
【００７１】メサエッチングをした後、絶縁膜１０６を
選択成長マスクとして、図２２（ａ）に示すように、Ｍ
ＯＣＶＤ法を用いて第１埋込層１０８を成長させる。次
に、選択成長マスクとして用いた絶縁膜１０６を除去し
て、図２２（ｂ）に示すように、全面に上面がほぼ平坦
になる厚さまで第２埋込層１０９ａを成長させる。次
に、図２３（ａ）に示すように第２埋込層１０９ａをエ
ッチングストッパー層１３７の上面が露出するまで、上
面から一様のエッチングレートでエッチングする。尚、
本発明において、第２埋込層としてｎ−ＩｎＰを用いた
場合、第２埋込層１０９ａの上面からのエッチングは、
ＣＨ4とＯ2とＨ2の混合ガスによるドライエッチングを
用いることができ、このエッチング方法によれば、比較
的容易に厚さ方向に均一なエッチングレートが得られ
る。
【００７２】その後、図２３（ｂ）に示すように、例え
ば、ＨＦを用いてエッチングストッパー層１３７を除去
して、以下、実施の形態８と同様にして実施の形態１０
の半導体レーザダイオードを完成させる。本実施の形態
１０の製造方法では、選択成長マスクを除去した後、ｎ
−ＩｎＰ埋込層１０９ａを成長させ、上部からエッチン
グすることにより第２埋込層１０９を形成しているの
で、第２埋込層１０９をメサ部近傍まで０．３μｍ以上
の十分な厚さに形成することができる。
【００７３】また、本実施の形態１０の製造方法は、埋
込層が第１埋込層と第２埋込層の２層の場合に限らず、
埋込層が１層又は３層以上の場合にも適用することがで
きる。また、本実施の形態１０では、エッチングストッ
パー層１３７を形成したが、本発明はこれに限らず、エ
ッチングストッパー層１３７を形成しないで作製しても
よい。
【００７４】実施の形態１１．実施の形態１０では、エ
ッチングレートの遅いエッチングストッパー層１３７を
用いて第２埋込層１０９ａのエッチングを制御するよう
にしたが、本実施の形態１１では、図２４に示すよう
に、エッチングストッパー層１３７に代えて、エッチン
グレートの大きいエッチング促進層１４７を用いたこと
を特徴とする。すなわち、本実施の形態１１では、ｐ−
ＩｎＰ埋込層１０９ａをエッチングする際に、エッチン
グレートの大きい層１４７までエッチングされると、層
１４７は急激にエッチングされ、クラッド層１０５の表
面までエッチングされた時点でエッチングレートが低く
なり、この時点でエッチングを停止する。その後は、実
施の形態１０と同様にして実施の形態１１の半導体レー
ザダイオードを作製する。尚、本実施の形態１１では、
ｐ−ＩｎＰ埋込層１０９ａのエッチングには、例えば、
ＨＢｒ又はＨＣｌを用いることができ、その場合、エッ
チングレートの大きい層１４７としては、ＩｎＧａＡｓ
Ｐ又はＩｎＧａＡｓを用いることができる。
【００７５】尚、以上の実施の形態７〜１１における選
択成長マスクの幅は、所望の形状のメサ部が形成される
ように設定され、例えば、メサ部の上面の幅を１μｍ程
度とするためには、選択成長マスクの幅を５〜７μｍ程
度に設定する。
【００７６】以上説明した各実施の形態の半導体レーザ
ダイオードは、上述したように第１埋込層１４，１０８
上に、埋込層１４，１０８の全面に接するように第２埋
込層１５，１０９を形成することができるので、漏れ電
流路の形成を防止でき、漏れ電流を小さくできる。ま
た、各実施の形態の半導体レーザダイオードは、図２５
に示すように、例えば、メサ部の側面からの距離Ｌが１
μｍとしたとき、第２埋込層の厚さｔを０．３μｍ以上
とすることができる。このように、各実施の形態の半導
体レーザダイオードは、比較的厚い第２埋込層が形成さ
れているので、さらに漏れ電流を小さくできる。
【００７７】以上の各実施の形態の説明では、第１埋込
層と第２埋込層とからなる電流ブロック層を形成する場
合について説明したが、２つの埋込層からなる電流ブロ
ック層を備えた半導体レーザーダイオードに限定される
ものではなく、３以上の埋込層を有する半導体レーザダ
イオードを有する半導体レーザダイオードに適用するこ
ともできる。また、実施の形態１０及び実施の形態１１
を除く各実施の形態では、１つの埋込層からなる電流ブ
ロック層の場合においても適用することができる。
【００７８】以上の各実施の形態では、基板１及び第１
第２埋込層等の半導体層について、具体的な組成を挙げ
て説明したが、本発明はこれに限定されるものではな
く、基板上に１又は２以上の半導体層からなるメサ部を
有し、そのメサ部の両側に埋込層を成長させて作製され
る半導体レーザダイオードであれば適用することができ
る。
【００７９】
【発明の効果】以上詳細に説明したように、本発明に係
る第１の半導体レーザダイオードは、半導体基板上に、
上記メサ部と、該メサ部の両側に選択成長された電流ブ
ロック層とを備えた半導体レーザダイオードにおいて、
上記電流ブロック層は、それぞれ上記メサ部の両側に成
長されてなる第１埋込層と第２埋込層からなり、上記第
２埋込層は上記第１埋込層の上面を全て覆うように成長
されているので、漏れ電流路の形成を防止することがで
き、漏れ電流を少なくできる。
【００８０】また、本発明に係る第１の半導体レーザダ
イオードは、上記第２埋込層は上記メサ部から１μｍだ
け横方向に離れた位置において、０．３μｍ以上の厚さ
を有するので、より効果的に漏れ電流を阻止することが
でき、漏れ電流をさらに少なくできる。
【００８１】また、本発明に係る第１の半導体レーザダ
イオードの製造方法は、ＳｉＯ2からなりかつ上記半導
体層に接して形成された第１のマスクと、ＳｉＮからな
り上記第１のマスクとは異なる幅を有する第２のマスク
とからなる２段マスクを形成する工程と、上記２段マス
クをエッチングマスクとして、メサ部を形成する工程
と、上記２段マスクの幅が上記第１のマスクと上記第２
のマスクのうちの狭い方の幅と等しくなるようにエッチ
ングすることにより選択成長マスクを形成する工程と、
上記選択成長マスクを用いて上記電流ブロック層を選択
成長させる工程とを含むので、メサエッチングと選択成
長とをそれぞれ最適なマスクを用いて行うことができ、
メサ部の近傍に電流ブロック層を十分な厚さに形成する
ことができる。従って、本発明に係る第１の半導体レー
ザダイオードの製造方法によれば、漏れ電流の少ない半
導体レーザダイオードを製造することができる。
【００８２】また、本発明に係る第１の半導体レーザダ
イオードの製造方法では、上記第１のマスクの幅を上記
第２のマスクの幅より広くすることにより、容易に２段
マスクを形成することができる。
【００８３】また、本発明に係る第１の半導体レーザダ
イオードの製造方法では、上記第１のマスクの幅を上記
第２のマスクの幅より狭くすることにより、容易に２段
マスクを形成することができる。
【００８４】また、本発明に係る第２の半導体レーザダ
イオードの製造方法は、ＳｉＮからなりかつ上記半導体
層に接して形成された第１のマスクと、ＳｉＯ2からな
り上記第１のマスクより狭い幅を有する第２のマスクと
からなる２段マスクを形成した後、上記２段マスクを用
いてメサ部を形成して、さらに、上記２段マスクにおい
て上記第１のマスクを上記第２のマスクの幅と等しくな
るようにエッチングして、上記選択成長マスクを用いて
上記電流ブロック層を選択成長させるので、メサエッチ
ングと選択成長とをそれぞれ最適なマスクを用いて行う
ことができ、メサ部の近傍に電流ブロック層を十分な厚
さに形成することができる。従って、本発明に係る第２
の半導体レーザダイオードの製造方法によれば、漏れ電
流の少ない半導体レーザダイオードを製造することがで
きる。
【００８５】また、本発明に係る第３の半導体レーザダ
イオードの製造方法は、厚肉部と該厚肉部の両側に位置
する薄肉部とを有するメサエッチングマスクを形成し、
そのメサエッチングマスクを用いてエッチングすること
により上記メサ部を形成した後、上記メサエッチングマ
スクのうち上記薄肉部をエッチングにより除去すること
により、上記厚肉部からなる選択成長マスクを形成し、
上記選択成長マスクを用いて上記電流ブロック層を選択
成長させるので、メサエッチングと選択成長とをそれぞ
れ最適なマスクを用いて行うことができ、メサ部の近傍
に電流ブロック層を十分な厚さに形成することができ
る。従って、本発明に係る第２の半導体レーザダイオー
ドの製造方法によれば、漏れ電流の少ない半導体レーザ
ダイオードを製造することができる。
【００８６】また、本発明に係る第３の半導体レーザダ
イオードの製造方法では、上記メサエッチングマスク
は、ＳｉＯ2又はＳｉＮからなる第１マスクと、該第１
マスクと同一の材料からなり上記第１マスクより狭い幅
の第２マスクとを積層することにより形成することによ
り、容易に上記メサエッチングマスクを形成することが
できる。
【００８７】また、本発明に係る第３の半導体レーザダ
イオードの製造方法では、上記メサエッチングマスク
は、ＳｉＯ2又はＳｉＮからなる第１マスク上に、該第
１マスクと同一の材料からなり上記第１マスクより広い
幅の第２マスクを上記第１マスクを覆うように形成する
ことにより、容易に上記メサエッチングマスクを形成す
ることができる。
【００８８】また、本発明に係る第３の半導体レーザダ
イオードの製造方法では、上記第１マスクと第２マスク
との間に、該第１マスクと異なる材料からなる第３マス
クを形成することにより、メサエッチングマスクを精度
よく形成することができ、メサを所望の形状に形成する
ことができる。
【００８９】さらに、本発明に係る第４の半導体レーザ
ダイオードの製造方法は、上記メサ部と接するように形
成された第１マスク上の少なくとも一部に上記第１マス
クとは熱膨張係数の異なる異種材料からなる異種材料部
を形成することにより上記第１マスクと上記異種材料部
からなる選択成長マスクを作製することを含むので、選
択成長時にメサ部近傍の選択成長を促進するように選択
成長マスクを変形させたり、又はメサ部近傍の選択成長
を阻害するように選択成長マスクが変形することを防止
でき、メサ部近傍において電流ブロック層を十分な厚さ
に形成することができる。これによって、漏れ電流の少
ない半導体レーザダイオードを製造することができる。
【００９０】また、本発明に係る第４の半導体レーザダ
イオードの製造方法では、上記異種材料を上記第１のマ
スクの材料に比較して熱膨張係数の小さい材料としかつ
上記異種材料部を上記第１マスク上のほぼ全面に形成す
るようにすることにより、選択成長時の高温状態におい
て、基板と選択成長マスクとの間の空間を広げるように
選択成長マスクを湾曲させることができるので、選択成
長させる部分に原料ガスを十分回り込ませるようにで
き、メサ部近傍において電流ブロック層を十分な厚さに
形成することができる。これによって、漏れ電流のより
少ない半導体レーザダイオードを製造することができ
る。
【００９１】また、本発明に係る第４の半導体レーザダ
イオードの製造方法では、上記異種材料部として、互い
に平行でかつ上記共振方向に直交する複数のストリップ
形状部分を形成するようにすることにより、選択成長時
にメサ部近傍の選択成長を阻害するように選択成長マス
クが変形するのを防止でき、選択成長させる部分への原
料ガスの供給を阻害することなく、選択成長させること
ができるので、メサ部近傍において電流ブロック層の厚
さが薄くなるのを防止できる。これによって、漏れ電流
の少ない半導体レーザダイオードを製造することができ
る。
【００９２】本発明に係る第５の半導体レーザダイオー
ドの製造方法は、上記メサ部と接するように形成されか
つ格子状に厚さの厚い部分が形成されてなる選択成長マ
スクを作製することを含むことにより、選択成長時にメ
サ部近傍の選択成長を阻害するように選択成長マスクが
変形するのを防止できるので、選択成長させる部分への
原料ガスの供給を阻害することなく、選択成長させるこ
とができ、メサ部近傍において電流ブロック層の厚さが
薄くなるのを防止できる。これによって、漏れ電流の少
ない半導体レーザダイオードを製造することができる。
【００９３】本発明に係る第６の半導体レーザダイオー
ドの製造方法は、上記選択成長マスクを用いて上記メサ
部の両側に第１埋込層を形成することと、上記第１埋込
層を形成した後に上記選択成長マスクを除去すること
と、上記選択成長マスクを除去した後に上記メサ部上及
び該メサ部の両側の上記第１埋込層上に、表面が実質的
に平坦になる厚さまで第２半導体層を成長させること
と、上記第２半導体層の表面から一様に上記メサ部の表
面が露出するまでエッチングすることにより、上記メサ
部の両側の上記第１埋込層上に第２埋込層を形成するこ
ととを含み、上記第１と第２埋込層からなる上記電流ブ
ロック層を形成しているので、第２埋込層を比較的厚く
形成することができ、漏れ電流の少ない半導体レーザダ
イオードを製造することができる。
【００９４】また、本発明に係る第６の半導体レーザダ
イオードの製造方法においてさらに、上記第１埋込層を
形成する前に、上記メサ部上にエッチングストッパー層
を形成することを含むことにより、第２埋込層のエッチ
ングの制御が容易にできるので、精度よく第２埋込層の
膜厚を制御することができ、より漏れ電流の少ない半導
体レーザダイオードを製造することができる。
【００９５】また、本発明に係る第６の半導体レーザダ
イオードの製造方法においてさらに、上記第１埋込層を
形成する前に、上記メサ部上にエッチング促進層を形成
することを含むことにより、第２埋込層のエッチングの
制御が容易にできるので、精度よく第２埋込層の膜厚を
制御することができ、より漏れ電流の少ない半導体レー
ザダイオードを製造することができる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の半導体レーザダ
イオードの製造工程におけるメサエッチングに使用する
２段マスクを示す模式図である。
【図２】 本発明に係る実施の形態１の半導体レーザダ
イオードの半導体層構成を示す模式的な断面図である。
【図３】 本発明に係る実施の形態１の半導体レーザダ
イオードの製造工程における前半の各工程時における模
式的な断面図である。
【図４】 本発明に係る実施の形態１の半導体レーザダ
イオードの製造工程における後半の各工程時における模
式的な断面図である。
【図５】 本発明に係る実施の形態２の半導体レーザダ
イオードの製造工程における前半の各工程時における模
式的な断面図である。
【図６】 本発明に係る実施の形態２の半導体レーザダ
イオードの製造工程における後半の各工程時における模
式的な断面図である。
【図７】 本発明に係る実施の形態３の半導体レーザダ
イオードの製造工程における前半の各工程時における模
式的な断面図である。
【図８】 本発明に係る実施の形態３の半導体レーザダ
イオードの製造工程における後半の各工程時における模
式的な断面図である。
【図９】 本発明に係る実施の形態４の半導体レーザダ
イオードの製造工程における前半の各工程時における模
式的な断面図である。
【図１０】 本発明に係る実施の形態４の半導体レーザ
ダイオードの製造工程における後半の各工程時における
模式的な断面図である。
【図１１】 本発明に係る実施の形態５の半導体レーザ
ダイオードの製造工程における前半の各工程時における
模式的な断面図である。
【図１２】 本発明に係る実施の形態５の半導体レーザ
ダイオードの製造工程における後半の各工程時における
模式的な断面図である。
【図１３】 本発明に係る実施の形態６の半導体レーザ
ダイオードの製造工程における前半の各工程時における
模式的な断面図である。
【図１４】 本発明に係る実施の形態６の半導体レーザ
ダイオードの製造工程における後半の各工程時における
模式的な断面図である。
【図１５】 本発明に係る実施の形態７の半導体レーザ
ダイオードの製造工程におけるメサエッチングに使用す
る２重マスクを示す模式図である。
【図１６】 本発明に係る実施の形態７の半導体レーザ
ダイオードの製造工程における選択成長時の２段マスク
を示す模式図である。
【図１７】 本発明に係る実施の形態７の半導体レーザ
ダイオードの製造工程における前半の各工程時における
模式的な断面図である。
【図１８】 本発明に係る実施の形態７の半導体レーザ
ダイオードの製造工程における後半の各工程時における
模式的な断面図である。
【図１９】 本発明に係る実施の形態８の半導体レーザ
ダイオードの製造工程における選択成長マスクを示す斜
視図である。
【図２０】 本発明に係る実施の形態８の半導体レーザ
ダイオードの製造工程における選択成長時の選択成長マ
スクを示す斜視図である。
【図２１】 本発明に係る実施の形態９の半導体レーザ
ダイオードの製造工程における選択成長マスクを示す斜
視図である。
【図２２】 本発明に係る実施の形態１０の半導体レー
ザダイオードの製造工程における前半の各工程時におけ
る模式的な断面図である。
【図２３】 本発明に係る実施の形態１０の半導体レー
ザダイオードの製造工程における後半の各工程時におけ
る模式的な断面図である。
【図２４】 本発明に係る実施の形態１１の半導体レー
ザダイオードの製造工程における主要な工程における模
式的な断面図である。
【図２５】 本発明に係る半導体レーザダイオードの構
成を模式的に示す断面図である。
【図２６】 第１の従来例の半導体レーザダイオードの
製造工程における主要な工程における模式的な断面図で
ある。
【図２７】 第２の従来例の半導体レーザダイオードの
製造工程における前半の各工程時における模式的な断面
図である。
【図２８】 第２の従来例の半導体レーザダイオードの
製造工程における後半の各工程時における模式的な断面
図である。
【符号の説明】
１ 基板、２ ｎ側クラッド層、３ 活性層、４ ｐ側
クラッド層、５ メサ部、１１，１１ａ，１１ｃ，１１
ｆ 窒化膜マスク、１２，１２ａ，１２ｃ，１２ｄ 酸
化物マスク、１１ｂ，１１ｅ，１２ｂ，１５０ａ，１６
０ａ ひさし部、１４，１０８ 第１埋込層、１５，１
０９ 第２埋込層、１６ ｐ−ＩｎＰ層、１７ コンタ
クト層、１８，１８ａ，１９，１９ａ，２０，２１，２
２，２０ａ，２１ａ，１０６，１０７，１１２，１１
７，１２７ 絶縁膜、１８ｃ 厚肉部、１８ｂ 薄肉
部、１００，１５０，１６０ 選択成長マスク、１０２
ｎ−ＩｎＧａＡｓＰ光閉じ込め層、１０３ ＩｎＧａ
ＡｓＰ−ＭＱＷ量子井戸活性層、１０４ アンドープＩ
ｎＧａＡｓＰ光閉じ込め層、１０５ ｐ−ＩｎＰ第１ク
ラッド層、１１０ ｐ−ＩｎＰ第２クラッド層、１１１
ｐ+−ＩｎＧａＡｓコンタクト層、１１３ Ｔｉ／Ａ
ｕ蒸着電極、１１４ Ａｕメッキ電極、１１５ ＡｕＧ
ｅ／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕ蒸着電極、１１６ Ａｕメ
ッキ電極、１３７エッチングストッパー層、１４７ エ
ッチング促進層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 瀧口 透 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F045 AA04 AB12 AD10 CA12 DA51 5F073 AA21 AA53 AA74 BA01 CA12 CB02 DA05 DA22 DA24 EA28

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に、長手方向が共振方向と
    一致するように所定の幅に形成されたメサ部と、該メサ
    部の両側に選択成長された電流ブロック層とを備えた半
    導体レーザダイオードにおいて、 上記電流ブロック層は、それぞれ上記メサ部の両側に成
    長されてなる第１埋込層と第２埋込層からなり、上記第
    ２埋込層は上記第１埋込層の上面を全て覆うように成長
    されていることを特徴とする半導体レーザダイオード。
  2. 【請求項２】 上記メサ部上面の幅は略１μｍであり、
    上記第２埋込層は上記メサ部から１μｍだけ横方向に離
    れた位置において、０．３μｍ以上の厚さを有する請求
    項１記載の半導体レーザダイオード。
  3. 【請求項３】 半導体基板上に、長手方向が共振方向と
    一致するように所定の幅に形成されたメサ部と、該メサ
    部の両側に選択成長された電流ブロック層とを備えた半
    導体レーザダイオードの製造方法において、 上記半導体基板上に複数の半導体層を形成した後、Ｓｉ
    Ｏ2からなりかつ上記半導体層に接して形成された第１
    のマスクと、ＳｉＮからなり上記第１のマスクとは異な
    る幅を有する第２のマスクとからなる２段マスクを形成
    するマスク形成工程と、 上記２段マスクをエッチングマスクとして、上記メサ部
    を形成するメサエッチング工程と、 上記メサエッチング工程後に、上記２段マスクの幅が上
    記第１のマスクと上記第２のマスクのうちの狭い方の幅
    と等しくなるようにエッチングすることにより選択成長
    マスクを形成するマスクエッチング工程と、 上記選択成長マスクを用いて上記電流ブロック層を選択
    成長させる選択成長工程とを含むことを特徴とする半導
    体レーザダイオードの製造方法。
  4. 【請求項４】 上記第１のマスクの幅を上記第２のマス
    クの幅より広くした請求項３記載の半導体レーザダイオ
    ードの製造方法。
  5. 【請求項５】 上記第１のマスクの幅を上記第２のマス
    クの幅より狭くした請求項３記載の半導体レーザダイオ
    ードの製造方法。
  6. 【請求項６】 半導体基板上に、長手方向が共振方向と
    一致するように所定の幅に形成されたメサ部と、該メサ
    部の両側に選択成長された電流ブロック層とを備えた半
    導体レーザダイオードの製造方法において、 上記半導体基板上に複数の半導体層を形成した後、Ｓｉ
    Ｎからなりかつ上記半導体層に接して形成された第１の
    マスクと、ＳｉＯ2からなり上記第１のマスクより狭い
    幅を有する第２のマスクとからなる２段マスクを形成す
    るマスク形成工程と、 上記２段マスクをエッチングマスクとして、上記２段マ
    スクの両側に位置する上記複数の半導体層をエッチング
    することにより上記メサ部を形成するメサエッチング工
    程と、 上記メサエッチング工程後に、上記２段マスクにおいて
    上記第１のマスクを上記第２のマスクの幅と等しくなる
    ようにエッチングすることにより選択成長マスクを形成
    するマスクエッチング工程と、 上記選択成長マスクを用いて上記電流ブロック層を選択
    成長させる選択成長工程とを含むことを特徴とする半導
    体レーザダイオードの製造方法。
  7. 【請求項７】 半導体基板上に、長手方向が共振方向と
    一致するように所定の幅に形成されたメサ部と、該メサ
    部の両側に選択成長された電流ブロック層とを備えた半
    導体レーザダイオードの製造方法において、 上記半導体基板上に複数の半導体層を形成した後、該半
    導体層上に、厚肉部と該厚肉部の両側に位置する薄肉部
    とを有するメサエッチングマスクを形成するメサエッチ
    ングマスク形成工程と、 上記メサエッチングマスクを用いて、該メサエッチング
    マスクの両側に位置する上記複数の半導体層をエッチン
    グすることにより上記メサ部を形成するメサエッチング
    工程と、 上記メサエッチング工程後に、上記メサエッチングマス
    クのうち上記薄肉部をエッチングにより除去することに
    より、上記厚肉部からなる選択成長マスクを形成するマ
    スクエッチング工程と、 上記選択成長マスクを用いて上記電流ブロック層を選択
    成長させる選択成長工程とを含むことを特徴とする半導
    体レーザダイオードの製造方法。
  8. 【請求項８】 上記メサエッチングマスクは、ＳｉＯ2
    又はＳｉＮからなる第１マスクと、該第１マスクと同一
    の材料からなり上記第１マスクより狭い幅の第２マスク
    とを積層することにより形成されている請求項７記載の
    半導体レーザダイオードの製造方法。
  9. 【請求項９】 上記メサエッチングマスクは、ＳｉＯ2
    又はＳｉＮからなる第１マスク上に、該第１マスクと同
    一の材料からなり上記第１マスクより広い幅の第２マス
    クを上記第１マスクを覆うように形成されている請求項
    ７記載の半導体レーザダイオードの製造方法。
  10. 【請求項１０】 上記第１マスクと第２マスクとの間
    に、該第１マスクと異なる材料からなる第３マスクを形
    成することを特徴とする請求項７記載の半導体レーザダ
    イオードの製造方法。
  11. 【請求項１１】 半導体基板上に、長手方向が共振方向
    と一致するように所定の幅に形成されたメサ部と、該メ
    サ部の両側に選択成長された電流ブロック層とを備えた
    半導体レーザダイオードの製造方法において、 上記メサ部と接するように形成された第１マスク上の少
    なくとも一部に上記第１マスクとは熱膨張係数の異なる
    異種材料からなる異種材料部を形成することにより上記
    第１マスクと上記異種材料部からなる選択成長マスクを
    作製することを含むことを特徴とする半導体レーザダイ
    オードの製造方法。
  12. 【請求項１２】 上記異種材料は、上記第１のマスクの
    材料に比較して熱膨張係数の小さい材料であって、かつ
    上記異種材料部を上記第１マスク上のほぼ全面に形成し
    た請求項１１記載の半導体レーザダイオードの製造方
    法。
  13. 【請求項１３】 上記異種材料部として、互いに平行で
    かつ上記共振方向に直交する複数のストリップ形状部分
    を形成した請求項１１記載の半導体レーザダイオードの
    製造方法。
  14. 【請求項１４】 半導体基板上に、長手方向が共振方向
    と一致するように所定の幅に形成されたメサ部と、該メ
    サ部の両側に選択成長された電流ブロック層とを備えた
    半導体レーザダイオードの製造方法において、 上記メサ部と接するように形成されかつ格子状に厚さの
    厚い部分が形成されてなる選択成長マスクを作製するこ
    とを含むことを特徴とする半導体レーザダイオードの製
    造方法。
  15. 【請求項１５】 半導体基板上に、長手方向が共振方向
    と一致するように所定の幅に形成されたメサ部と、該メ
    サ部の両側に選択成長マスクを用いて選択成長された電
    流ブロック層とを備えた半導体レーザダイオードの製造
    方法において、 上記選択成長マスクを用いて上記メサ部の両側に第１埋
    込層を形成することと、 上記第１埋込層を形成した後に上記選択成長マスクを除
    去することと、 上記選択成長マスクを除去した後に上記メサ部上及び該
    メサ部の両側の上記第１埋込層上に、表面が実質的に平
    坦になる厚さまで第２半導体層を成長させることと、 上記第２半導体層の表面から一様に上記メサ部の表面が
    露出するまでエッチングすることにより、上記メサ部の
    両側の上記第１埋込層上に第２埋込層を形成することと
    を含み、 上記第１と第２埋込層からなる上記電流ブロック層を形
    成することを特徴とする半導体レーザダイオードの製造
    方法。
  16. 【請求項１６】 上記製造方法においてさらに、上記第
    １埋込層を形成する前に、上記メサ部上にエッチングス
    トッパー層を形成することを含む請求項１５の半導体レ
    ーザダイオードの製造方法。
  17. 【請求項１７】 上記製造方法においてさらに、上記第
    １埋込層を形成する前に、上記メサ部上にエッチング促
    進層を形成することを含む請求項１５の半導体レーザダ
    イオードの製造方法。
JP11070242A 1999-03-16 1999-03-16 半導体レーザダイオードとその製造方法 Pending JP2000269604A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11070242A JP2000269604A (ja) 1999-03-16 1999-03-16 半導体レーザダイオードとその製造方法
US09/395,956 US6277663B1 (en) 1999-03-16 1999-09-14 Method of producing semiconductor laser diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11070242A JP2000269604A (ja) 1999-03-16 1999-03-16 半導体レーザダイオードとその製造方法

Publications (1)

Publication Number Publication Date
JP2000269604A true JP2000269604A (ja) 2000-09-29

Family

ID=13425914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11070242A Pending JP2000269604A (ja) 1999-03-16 1999-03-16 半導体レーザダイオードとその製造方法

Country Status (2)

Country Link
US (1) US6277663B1 (ja)
JP (1) JP2000269604A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084044B2 (en) * 2002-04-11 2006-08-01 Triquint Technology Holding Co. Optoelectronic device and method of manufacture thereof
KR100939865B1 (ko) 2007-05-04 2010-01-29 엘에스전선 주식회사 언더 컷 비율이 향상된 메사 구조의 제작방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7008805B2 (en) * 2002-12-10 2006-03-07 Triquint Technology Holding Co. Optical device and method of manufacture thereof
US7018861B2 (en) * 2003-01-24 2006-03-28 Agilent Technologies, Inc. Method of manufacturing integrated semiconductor devices and related devices
JP6220614B2 (ja) * 2013-09-20 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316967A (en) * 1992-01-21 1994-05-31 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor device
KR970054992A (ko) 1995-12-29 1997-07-31 김주용 레이저 다이오드 제조방법
KR19980072425A (ko) 1997-03-05 1998-11-05 김광호 광원소자의 매몰 헤테로우 구조 형성방법 및 그에 사용되는 식각마스크

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084044B2 (en) * 2002-04-11 2006-08-01 Triquint Technology Holding Co. Optoelectronic device and method of manufacture thereof
KR100939865B1 (ko) 2007-05-04 2010-01-29 엘에스전선 주식회사 언더 컷 비율이 향상된 메사 구조의 제작방법

Also Published As

Publication number Publication date
US6277663B1 (en) 2001-08-21

Similar Documents

Publication Publication Date Title
KR100770438B1 (ko) 반도체발광소자
JP2827326B2 (ja) 半導体レーザの製造方法
GB2267602A (en) Method of making semiconductor laser
US7184640B2 (en) Buried heterostructure device fabricated by single step MOCVD
JP2000269604A (ja) 半導体レーザダイオードとその製造方法
JPH09237940A (ja) 半導体装置，及びその製造方法
US5805628A (en) Semiconductor laser
US5360763A (en) Method for fabricating an optical semiconductor device
JPH09186399A (ja) レーザダイオード製造方法
EP0560491B1 (en) Semiconductor laser device and method of producing the same
JP3038424B2 (ja) 埋め込み構造半導体レーザとその製造方法
US6387746B2 (en) Method of fabricating semiconductor laser diode
JPH07111361A (ja) 埋込型半導体レーザ素子及びその製造方法
JPH08330665A (ja) 光半導体レーザの製造方法
JP2710248B2 (ja) 半導体レーザの製造方法
JP2002246679A (ja) 半導体レーザ素子およびその製造方法
KR100289146B1 (ko) 매몰 헤테로구조체인 레이저 다이오드의 메사를 형성시키는 방법
KR100283958B1 (ko) 레이저 다이오드 제작 방법
EP0997995A1 (en) Fabrication method of semiconductor laser
JP3602814B2 (ja) 半導体装置の製造方法
JP2996221B2 (ja) 半導体レーザ及びその製造方法
JPH07176830A (ja) 半導体発光素子の製造方法
JPH09148670A (ja) 半導体レーザ及びその製造方法
JP2001332530A (ja) 基板の製造方法および半導体装置の製造方法並びに半導体発光素子
JPH0730195A (ja) 半導体素子及びその製造方法