JP2996221B2 - 半導体レーザ及びその製造方法 - Google Patents
半導体レーザ及びその製造方法Info
- Publication number
- JP2996221B2 JP2996221B2 JP9262390A JP26239097A JP2996221B2 JP 2996221 B2 JP2996221 B2 JP 2996221B2 JP 9262390 A JP9262390 A JP 9262390A JP 26239097 A JP26239097 A JP 26239097A JP 2996221 B2 JP2996221 B2 JP 2996221B2
- Authority
- JP
- Japan
- Prior art keywords
- type inp
- layer
- forming
- mask
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、光通信システムの
主構成要素となる半導体レーザの構造、及びその製造方
法に関する。
主構成要素となる半導体レーザの構造、及びその製造方
法に関する。
【０００２】
【従来の技術】ｐ型ＩｎＰ基板上に製造される埋込型レ
ーザでは、電流ブロック層の形成時においてｎ型ＩｎＰ
電流ブロック層と活性層上部のｎ型ＩｎＰクラッド層が
接触する可能性がある。その接触によりリーク電流が発
生し、高温や高出力時において特性劣化を招く。このｎ
型ＩｎＰ層同士の接触を回避するために、ｎ型ＩｎＰ電
流ブロック層を形成する前に成長速度が遅い（２１１）
Ｂ面を形成させ、ｎ型ＩｎＰ電流ブロック層の先端での
成長を抑制する方法（Ｙ．Ｏｈｋｕｒａ ｅｔ，ａｌ．
Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔ，ｖｏｌ．２８，ｐ１８４
４（１９９２）やｎ型ドーパントとしてＳｅを用いるこ
とにより高次面でのＩｎＰ層の成長速度を抑え電流ブロ
ック層の先端での成長を抑制する方法（Ｙ．Ｋｏｎｄｏ
ｅｔ，ａｌ．Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ，ｖｏ
ｌ．６２，ｐ１１８８（１９９３））がとられている。
しかし、（２１１）Ｂ面を安定良く形成することは困難
であり、また、ドーピング濃度ゆらぎにより、ｎ型Ｉｎ
Ｐ層同士が接触する可能性もある。
ーザでは、電流ブロック層の形成時においてｎ型ＩｎＰ
電流ブロック層と活性層上部のｎ型ＩｎＰクラッド層が
接触する可能性がある。その接触によりリーク電流が発
生し、高温や高出力時において特性劣化を招く。このｎ
型ＩｎＰ層同士の接触を回避するために、ｎ型ＩｎＰ電
流ブロック層を形成する前に成長速度が遅い（２１１）
Ｂ面を形成させ、ｎ型ＩｎＰ電流ブロック層の先端での
成長を抑制する方法（Ｙ．Ｏｈｋｕｒａ ｅｔ，ａｌ．
Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔ，ｖｏｌ．２８，ｐ１８４
４（１９９２）やｎ型ドーパントとしてＳｅを用いるこ
とにより高次面でのＩｎＰ層の成長速度を抑え電流ブロ
ック層の先端での成長を抑制する方法（Ｙ．Ｋｏｎｄｏ
ｅｔ，ａｌ．Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ，ｖｏ
ｌ．６２，ｐ１１８８（１９９３））がとられている。
しかし、（２１１）Ｂ面を安定良く形成することは困難
であり、また、ドーピング濃度ゆらぎにより、ｎ型Ｉｎ
Ｐ層同士が接触する可能性もある。
【０００３】
【本発明が解決しようとする課題】上述の様に従来の半
導体レーザの製造法では、ｎ型ＩｎＰ電流ブロック層が
ｎ型ＩｎＰ層と接触する可能性があり、高温法高出力で
の特性劣化を招く場合がある。本発明の目的は、ｐ型Ｉ
ｎＰ基板上に製造される埋込型レーザにおいて電流ブロ
ック層形成時にｎ型ＩｎＰ層との接触を回避し高温高出
力での特性劣化を生じない半導体レーザとその製造方法
を提供することである。
導体レーザの製造法では、ｎ型ＩｎＰ電流ブロック層が
ｎ型ＩｎＰ層と接触する可能性があり、高温法高出力で
の特性劣化を招く場合がある。本発明の目的は、ｐ型Ｉ
ｎＰ基板上に製造される埋込型レーザにおいて電流ブロ
ック層形成時にｎ型ＩｎＰ層との接触を回避し高温高出
力での特性劣化を生じない半導体レーザとその製造方法
を提供することである。
【０００４】
【課題を解決するための手段】上記課題を解決する本発
明によれば、ｐ型ＩｎＰ基板上に、活性層と、該活性層
を上下から挟むクラッド層と、該活性層の両脇に形成さ
れた電流ブロック層とを有してなる半導体レーザにおい
て、ｐ型ＩｎＰ基板面上にストライプ状メサが形成さ
れ、該ストライプ状メサの両脇に、該ストライプ状メサ
が平坦に埋まるようにｐ型ＩｎＰ埋込層、ｎ型ＩｎＰ電
流ブロック層がこの順に形成され、前記ストライプ状メ
サ上部にｐ型ＩｎＰクラッド層、活性層、ｎ型ＩｎＰク
ラッド層がこの順に形成され、前記ｎ型ＩｎＰクラッド
層及び前記活性層の両脇にｐ型ＩｎＰ電流ブロック層を
有し、前記ｎ型ＩｎＰクラッド層及び前記ｐ型ＩｎＰ電
流ブロック層の上部にｎ型ＩｎＰ埋込層が形成されてな
ることを特徴とする半導体レーザが提供される。
明によれば、ｐ型ＩｎＰ基板上に、活性層と、該活性層
を上下から挟むクラッド層と、該活性層の両脇に形成さ
れた電流ブロック層とを有してなる半導体レーザにおい
て、ｐ型ＩｎＰ基板面上にストライプ状メサが形成さ
れ、該ストライプ状メサの両脇に、該ストライプ状メサ
が平坦に埋まるようにｐ型ＩｎＰ埋込層、ｎ型ＩｎＰ電
流ブロック層がこの順に形成され、前記ストライプ状メ
サ上部にｐ型ＩｎＰクラッド層、活性層、ｎ型ＩｎＰク
ラッド層がこの順に形成され、前記ｎ型ＩｎＰクラッド
層及び前記活性層の両脇にｐ型ＩｎＰ電流ブロック層を
有し、前記ｎ型ＩｎＰクラッド層及び前記ｐ型ＩｎＰ電
流ブロック層の上部にｎ型ＩｎＰ埋込層が形成されてな
ることを特徴とする半導体レーザが提供される。
【０００５】また、本発明によれば、ｐ型ＩｎＰ基板上
に誘電体膜からなるメサ形成用マスクを形成する工程
と、前記メサ形成用マスクを用いエッチングを行うこと
により前記ｐ型ＩｎＰ基板上にストライプ状メサを形成
する工程と、前記メサ形成用マスクを利用して選択的に
成長することにより、ｐ型ＩｎＰ埋込層、及びｎ型Ｉｎ
Ｐ電流ブロック層を前記ストライプ状メサの両脇に順次
積層する工程と、前記メサ形成用マスクを除去した後、
前記ストライプ状メサ及び前記ｎ型ＩｎＰ電流ブロック
層の上に、ｐ型ＩｎＰクラッド層、活性層、ｎ型ＩｎＰ
クラッド層を順次積層する工程と、前記ストライプ状メ
サ上部に誘電体膜からなる活性層形成用マスクを形成す
る工程と、前記活性層形成用マスクを用いｎ型ＩｎＰク
ラッド層、活性層を所望のストライプ幅にエッチングす
る工程と、前記活性層形成用マスクを用い、前記活性層
の両脇にｐ型ＩｎＰ電流ブロック層を形成する工程と、
前記活性層形成用マスクを除去した後、全面にｎ型Ｉｎ
Ｐ埋込層を形成する工程とを少なくとも有する半導体レ
ーザの製造方法が提供される。
に誘電体膜からなるメサ形成用マスクを形成する工程
と、前記メサ形成用マスクを用いエッチングを行うこと
により前記ｐ型ＩｎＰ基板上にストライプ状メサを形成
する工程と、前記メサ形成用マスクを利用して選択的に
成長することにより、ｐ型ＩｎＰ埋込層、及びｎ型Ｉｎ
Ｐ電流ブロック層を前記ストライプ状メサの両脇に順次
積層する工程と、前記メサ形成用マスクを除去した後、
前記ストライプ状メサ及び前記ｎ型ＩｎＰ電流ブロック
層の上に、ｐ型ＩｎＰクラッド層、活性層、ｎ型ＩｎＰ
クラッド層を順次積層する工程と、前記ストライプ状メ
サ上部に誘電体膜からなる活性層形成用マスクを形成す
る工程と、前記活性層形成用マスクを用いｎ型ＩｎＰク
ラッド層、活性層を所望のストライプ幅にエッチングす
る工程と、前記活性層形成用マスクを用い、前記活性層
の両脇にｐ型ＩｎＰ電流ブロック層を形成する工程と、
前記活性層形成用マスクを除去した後、全面にｎ型Ｉｎ
Ｐ埋込層を形成する工程とを少なくとも有する半導体レ
ーザの製造方法が提供される。
【０００６】また本発明によれば、ｐ型ＩｎＰ基板上に
誘電体膜からなるメサ形成用マスクを形成する工程と、
前記メサ形成用マスクを用いてエッチングを行うことに
よりストライプ状メサを形成した後、前記メサ形成用マ
スクを利用して選択的に成長することにより前記ストラ
イプ状メサの両脇にｐ型ＩｎＰ埋込層、及びｎ型ＩｎＰ
電流ブロック層を順次積層する工程と、前記メサ形成用
マスクを除去した後、前記ストライプ状メサ上部が露出
するように誘電体膜からなる選択成長用マスクを形成す
る工程と、前記選択成長用マスクを用い、前記ストライ
プ状メサ上部にｐ型ＩｎＰクラッド層、活性層、ｎ型Ｉ
ｎＰクラッド層を選択的に順次積層する工程と、前記ｎ
型ＩｎＰクラッド層の上部に誘電体膜からなる電流ブロ
ック層形成用マスクを形成する工程と、前記電流ブロッ
ク層形成用マスクを用い、前記活性層の両脇にｐ型Ｉｎ
Ｐ電流ブロック層を形成する工程と、前記電流ブロック
層形成用マスクを除去した後、全面にｎ型ＩｎＰ埋込層
を形成する工程とを少なくとも有する半導体レーザの製
造方法が提供される。
誘電体膜からなるメサ形成用マスクを形成する工程と、
前記メサ形成用マスクを用いてエッチングを行うことに
よりストライプ状メサを形成した後、前記メサ形成用マ
スクを利用して選択的に成長することにより前記ストラ
イプ状メサの両脇にｐ型ＩｎＰ埋込層、及びｎ型ＩｎＰ
電流ブロック層を順次積層する工程と、前記メサ形成用
マスクを除去した後、前記ストライプ状メサ上部が露出
するように誘電体膜からなる選択成長用マスクを形成す
る工程と、前記選択成長用マスクを用い、前記ストライ
プ状メサ上部にｐ型ＩｎＰクラッド層、活性層、ｎ型Ｉ
ｎＰクラッド層を選択的に順次積層する工程と、前記ｎ
型ＩｎＰクラッド層の上部に誘電体膜からなる電流ブロ
ック層形成用マスクを形成する工程と、前記電流ブロッ
ク層形成用マスクを用い、前記活性層の両脇にｐ型Ｉｎ
Ｐ電流ブロック層を形成する工程と、前記電流ブロック
層形成用マスクを除去した後、全面にｎ型ＩｎＰ埋込層
を形成する工程とを少なくとも有する半導体レーザの製
造方法が提供される。
【０００７】なお、本発明において、メサ形成用マス
ク、選択成長用マスク、および電流ブロック層形成用マ
スクは、誘電体膜からなるものが用いられるが、例え
ば、ＳｉＯ2、ＳｉＮ、ＴｉＯ2等を用いることができ
る。
ク、選択成長用マスク、および電流ブロック層形成用マ
スクは、誘電体膜からなるものが用いられるが、例え
ば、ＳｉＯ2、ＳｉＮ、ＴｉＯ2等を用いることができ
る。
【０００８】
【発明の実施の形態】本発明の実施の形態について、以
下、図面を参照して説明する。図１（ａ）〜（ｇ）は第
一の実施の形態の構成を示す工程図である。図２は図１
（ａ）を上から見た図である。図３（ａ）〜（ｆ）は第
二の実施の形態の構成を示す工程図である。図４は図３
（ａ）を上から見た図である。図５（ａ）〜（ｄ）は従
来の製造方法による工程断面図である。
下、図面を参照して説明する。図１（ａ）〜（ｇ）は第
一の実施の形態の構成を示す工程図である。図２は図１
（ａ）を上から見た図である。図３（ａ）〜（ｆ）は第
二の実施の形態の構成を示す工程図である。図４は図３
（ａ）を上から見た図である。図５（ａ）〜（ｄ）は従
来の製造方法による工程断面図である。
【０００９】既に述べた通り、従来は図５（ａ）〜
（ｄ）に示す様に、基板上全体に活性層を形成した後、
ストライプ状にメサ状エッチングすることにより活性層
ストライプを形成し、その活性層ストライプの両脇を電
流ブロック層で埋め込むという工程をとる。しかし、ｐ
型ＩｎＰ基板上の埋込型レーザではｎ型ＩｎＰ電流ブロ
ック層と活性層上部のｎ型ＩｎＰクラッド層が接触し、
特性劣化を招く可能性があった。
（ｄ）に示す様に、基板上全体に活性層を形成した後、
ストライプ状にメサ状エッチングすることにより活性層
ストライプを形成し、その活性層ストライプの両脇を電
流ブロック層で埋め込むという工程をとる。しかし、ｐ
型ＩｎＰ基板上の埋込型レーザではｎ型ＩｎＰ電流ブロ
ック層と活性層上部のｎ型ＩｎＰクラッド層が接触し、
特性劣化を招く可能性があった。
【００１０】本発明では、まず図１（ａ）に示す様に、
基板にメサ形成用マスクとして例えばＳｉＯ2マスクを
設けた後、ストライプ状メサを形成する。次いで図１
（ｂ）に示す様にｐ型ＩｎＰ埋込層、ｎ型ＩｎＰ電流ブ
ロック層を形成する。その後、図１（ｃ）に示す様にＳ
ｉＯ2マスクを除去し、ｐ型ＩｎＰクラッド層、活性
層、ｎ型ＩｎＰクラッド層を順次積層する。その後、図
１（ｄ）に示す様にメサ形成用ＳｉＯ2マスクと同時形
成した目合わせ用マーカー（図２）を用いてストライプ
状メサの上部に活性層幅を制御するための活性層形成用
ＳｉＯ2マスクを正確に形成し、図１（ｅ）に示すよう
にＩｎＰ層、ＩｎＧａＡｓＰ活性層を順次に選択エッチ
ャントにより所望の幅にエッチングしていく。その後ｐ
型ＩｎＰ電流ブロック層を形成し（図１（ｆ））、最後
に活性層形成用ＳｉＯ2マスクを除去して全面にｎ型Ｉ
ｎＰ埋込層を形成する（図１（ｇ））。
基板にメサ形成用マスクとして例えばＳｉＯ2マスクを
設けた後、ストライプ状メサを形成する。次いで図１
（ｂ）に示す様にｐ型ＩｎＰ埋込層、ｎ型ＩｎＰ電流ブ
ロック層を形成する。その後、図１（ｃ）に示す様にＳ
ｉＯ2マスクを除去し、ｐ型ＩｎＰクラッド層、活性
層、ｎ型ＩｎＰクラッド層を順次積層する。その後、図
１（ｄ）に示す様にメサ形成用ＳｉＯ2マスクと同時形
成した目合わせ用マーカー（図２）を用いてストライプ
状メサの上部に活性層幅を制御するための活性層形成用
ＳｉＯ2マスクを正確に形成し、図１（ｅ）に示すよう
にＩｎＰ層、ＩｎＧａＡｓＰ活性層を順次に選択エッチ
ャントにより所望の幅にエッチングしていく。その後ｐ
型ＩｎＰ電流ブロック層を形成し（図１（ｆ））、最後
に活性層形成用ＳｉＯ2マスクを除去して全面にｎ型Ｉ
ｎＰ埋込層を形成する（図１（ｇ））。
【００１１】また、図１（ａ）〜（ｂ）の工程の後、図
３（ｃ）に示す様にストライプ状メサの上部が露出する
ように、選択成長用マスクとしてＳｉＯ2マスクを形成
し、このマスクを用いてｐ型ＩｎＰクラッド層、活性
層、ｎ型ＩｎＰクラッド層を選択成長により順次積層す
る。その後、図３（ｄ）に示す様に選択成長した積層の
上部のみに、電流ブロック層形成用マスクとしてＳｉＯ
2マスクを形成する。その後ｐ型ＩｎＰ電流ブロック層
を形成し（図３（ｅ））、最後にこのＳｉＯ2マスクを
除去して全面にｎ型ＩｎＰ埋込層を形成する（図３
（ｆ））。
３（ｃ）に示す様にストライプ状メサの上部が露出する
ように、選択成長用マスクとしてＳｉＯ2マスクを形成
し、このマスクを用いてｐ型ＩｎＰクラッド層、活性
層、ｎ型ＩｎＰクラッド層を選択成長により順次積層す
る。その後、図３（ｄ）に示す様に選択成長した積層の
上部のみに、電流ブロック層形成用マスクとしてＳｉＯ
2マスクを形成する。その後ｐ型ＩｎＰ電流ブロック層
を形成し（図３（ｅ））、最後にこのＳｉＯ2マスクを
除去して全面にｎ型ＩｎＰ埋込層を形成する（図３
（ｆ））。
【００１２】以上説明した図１、図３に示す工程によ
り、ｎ型ＩｎＰ電流ブロック層が活性層上部のｎ型Ｉｎ
Ｐクラッド層と接触することを確実に防止することがで
き、高温・高出力時において良好な特性を示す半導体レ
ーザを得ることができる。
り、ｎ型ＩｎＰ電流ブロック層が活性層上部のｎ型Ｉｎ
Ｐクラッド層と接触することを確実に防止することがで
き、高温・高出力時において良好な特性を示す半導体レ
ーザを得ることができる。
【００１３】
【実施例】以下、図面に基づいて本発明の実施例を説明
する。図１（ａ）〜（ｇ）は、第１の実施例の工程断面
図を示す。図２は図１（ａ）を上から見た図である。図
３（ａ）〜（ｆ）は、第２の実施例の工程断面図であ
る。図４は、図３（ａ）を上から見た図を示す。
する。図１（ａ）〜（ｇ）は、第１の実施例の工程断面
図を示す。図２は図１（ａ）を上から見た図である。図
３（ａ）〜（ｆ）は、第２の実施例の工程断面図であ
る。図４は、図３（ａ）を上から見た図を示す。
【００１４】第１の実施例を説明する。まず、ｐ型Ｉｎ
Ｐ基板１０１にストライプ用ＳｉＯ 2マスク１０２（マ
スク幅は５μｍとした）を形成する。この時、後に形成
されるストライプ状メサ上部にＳｉＯ2マスクを正確に
形成するために用いるフォトリソグラフィー目合せ用マ
ーカー１０３も同時に形成する（図２）。目合せ用マー
カーの形状は、矩形状、Ｌ字状、トンボ型、ストライプ
状等任意である。続いて、ＳｉＯ2マスクをエッチング
マスクとしてストライプ状にメサ状エッチングを行い、
ストライプ状メサを形成する。エッチャントにはたとえ
ばＨＢｒ（臭化水素）、Ｈ2Ｏ2（過酸化水素水）Ｈ2Ｏ
（水）の混合液を用いる（図１（ａ））。
Ｐ基板１０１にストライプ用ＳｉＯ 2マスク１０２（マ
スク幅は５μｍとした）を形成する。この時、後に形成
されるストライプ状メサ上部にＳｉＯ2マスクを正確に
形成するために用いるフォトリソグラフィー目合せ用マ
ーカー１０３も同時に形成する（図２）。目合せ用マー
カーの形状は、矩形状、Ｌ字状、トンボ型、ストライプ
状等任意である。続いて、ＳｉＯ2マスクをエッチング
マスクとしてストライプ状にメサ状エッチングを行い、
ストライプ状メサを形成する。エッチャントにはたとえ
ばＨＢｒ（臭化水素）、Ｈ2Ｏ2（過酸化水素水）Ｈ2Ｏ
（水）の混合液を用いる（図１（ａ））。
【００１５】その後、有機金属気相成長（ＭＯＶＰＥ）
法によりｐ型ＩｎＰ埋込層１０４、ｎ型ＩｎＰ電流ブロ
ック層１０５をストライプ状メサが平坦に埋まる様に順
次形成する（図１（ｂ））。
法によりｐ型ＩｎＰ埋込層１０４、ｎ型ＩｎＰ電流ブロ
ック層１０５をストライプ状メサが平坦に埋まる様に順
次形成する（図１（ｂ））。
【００１６】次いで、フォトリソグラフィーによりスト
ライプ用ＳｉＯ2マスク１０２以外をフォトレジストで
覆い、ストライプ用ＳｉＯ2マスク１０２をＨＦ（弗
酸）により除去し、ＭＯＶＰＥ法によりｐ型ＩｎＰクラ
ッド層１０６（厚さ０．１μｍ、キャリア濃度５×１０
17ｃｍ-3）、ＩｎＧａＡｓＰの量子井戸構造を有する活
性層１０７（厚さ０．２μｍ、発光波長１．３μｍ）、
ｎ型ＩｎＰクラッド層１０８（厚さ０．４μｍ、キャリ
ア濃度１×１０18ｃｍ-3）を順次積層する（図１
（ｃ））。この時の成長条件は、６５０℃、成長圧力が
１００ｍｂａｒ（７６Ｔｏｒｒ）、Ｖ族原料供給量とII
I族原料供給量の比（Ｖ／III比）が、ＩｎＰ成長時は１
２０、ＩｎＧａＡｓＰ成長時は１００である。原料はＴ
ＭＩｎ、ＴＥＧａ、ＴＢＰ、ＴＢＡｓ、ＰＨ3、ｐ型ド
ーパントはＤＥＺｎ、ｎ型ドーパントはＳｉ2Ｈ6を用い
た。なお、以後の実施例においてもこの成長条件を採用
した。
ライプ用ＳｉＯ2マスク１０２以外をフォトレジストで
覆い、ストライプ用ＳｉＯ2マスク１０２をＨＦ（弗
酸）により除去し、ＭＯＶＰＥ法によりｐ型ＩｎＰクラ
ッド層１０６（厚さ０．１μｍ、キャリア濃度５×１０
17ｃｍ-3）、ＩｎＧａＡｓＰの量子井戸構造を有する活
性層１０７（厚さ０．２μｍ、発光波長１．３μｍ）、
ｎ型ＩｎＰクラッド層１０８（厚さ０．４μｍ、キャリ
ア濃度１×１０18ｃｍ-3）を順次積層する（図１
（ｃ））。この時の成長条件は、６５０℃、成長圧力が
１００ｍｂａｒ（７６Ｔｏｒｒ）、Ｖ族原料供給量とII
I族原料供給量の比（Ｖ／III比）が、ＩｎＰ成長時は１
２０、ＩｎＧａＡｓＰ成長時は１００である。原料はＴ
ＭＩｎ、ＴＥＧａ、ＴＢＰ、ＴＢＡｓ、ＰＨ3、ｐ型ド
ーパントはＤＥＺｎ、ｎ型ドーパントはＳｉ2Ｈ6を用い
た。なお、以後の実施例においてもこの成長条件を採用
した。
【００１７】続いて、目合せ用マーカー１０３を用いて
フォトリソグラフィーを行うことにより、前記ストライ
プ状メサ上に正確に活性層形成用ＳｉＯ2マスク１０９
（マスク幅は１．５μｍとした）を形成する（図１
（ｄ））。
フォトリソグラフィーを行うことにより、前記ストライ
プ状メサ上に正確に活性層形成用ＳｉＯ2マスク１０９
（マスク幅は１．５μｍとした）を形成する（図１
（ｄ））。
【００１８】続いて、活性層形成用ＳｉＯ2マスク１０
９をエッチング用マスクとして、ＨＣｌ（塩酸）、Ｈ3
ＰＯ4（燐酸）の混合液によりｎ型ＩｎＰクラッド層１
０８をマスク幅程度になる様にエッチングする。続い
て、Ｈ2ＳＯ4（硫酸）、Ｈ2Ｏ2（過酸化水素水）、Ｈ2
Ｏ（水）の混合液によりＩｎＧａＡｓＰ活性層１０７を
所望の活性層幅（１．２〜１．５μｍ）になる様にエッ
チングする（図１（ｅ））。この際、Ｈ2ＳＯ4、Ｈ
2Ｏ2、Ｈ2Ｏの混合液はＩｎＰに対するエッチング速度
は非常に遅いのでｐ型ＩｎＰクラッド層１０６は、殆ど
エッチングされない。
９をエッチング用マスクとして、ＨＣｌ（塩酸）、Ｈ3
ＰＯ4（燐酸）の混合液によりｎ型ＩｎＰクラッド層１
０８をマスク幅程度になる様にエッチングする。続い
て、Ｈ2ＳＯ4（硫酸）、Ｈ2Ｏ2（過酸化水素水）、Ｈ2
Ｏ（水）の混合液によりＩｎＧａＡｓＰ活性層１０７を
所望の活性層幅（１．２〜１．５μｍ）になる様にエッ
チングする（図１（ｅ））。この際、Ｈ2ＳＯ4、Ｈ
2Ｏ2、Ｈ2Ｏの混合液はＩｎＰに対するエッチング速度
は非常に遅いのでｐ型ＩｎＰクラッド層１０６は、殆ど
エッチングされない。
【００１９】続いて、活性層形成用ＳｉＯ2マスク１０
９を選択成長用マスクとしてＭＯＶＰＥ法によりｐ型Ｉ
ｎＰ電流ブロック層１１０を形成する（図１（ｆ））。
９を選択成長用マスクとしてＭＯＶＰＥ法によりｐ型Ｉ
ｎＰ電流ブロック層１１０を形成する（図１（ｆ））。
【００２０】最後に目合せ用マーカー１０３、活性層形
成用ＳｉＯ2マスク１０９をＨＦにより除去し、ｎ型Ｉ
ｎＰ埋込層１１１を形成する（図１（ｇ））。
成用ＳｉＯ2マスク１０９をＨＦにより除去し、ｎ型Ｉ
ｎＰ埋込層１１１を形成する（図１（ｇ））。
【００２１】以上の工程により、ｎ型ＩｎＰ電流ブロッ
ク層１０５とｎ型ＩｎＰクラッド層１０８を完全に分離
することができ、高温高出力でのレーザ特性の向上を図
ることが可能となる。なお、その後の電極形式において
も目合せ用マーカーによって生じた積層の断差を用いれ
ばフォトリソグラフィーによる電極パターンの形成時の
精度を上げることができる。
ク層１０５とｎ型ＩｎＰクラッド層１０８を完全に分離
することができ、高温高出力でのレーザ特性の向上を図
ることが可能となる。なお、その後の電極形式において
も目合せ用マーカーによって生じた積層の断差を用いれ
ばフォトリソグラフィーによる電極パターンの形成時の
精度を上げることができる。
【００２２】次に第２の実施例を示す。第２の実施例
は、活性層の形成を選択成長により行うものである。ス
トライプ状メサ、電流ブロック層を形成する工程は第１
の実施例の図１（ａ）〜（ｂ）に示したとおりである
（図３（ａ）〜（ｂ））。
は、活性層の形成を選択成長により行うものである。ス
トライプ状メサ、電流ブロック層を形成する工程は第１
の実施例の図１（ａ）〜（ｂ）に示したとおりである
（図３（ａ）〜（ｂ））。
【００２３】続いて、フォトリソグラフィーによりスト
ライプ用ＳｉＯ2マスク２０２以外をフォトレジストで
覆い、ストライプ用ＳｉＯ2マスク２０２をＨＦ（弗
酸）により除去する。その後、選択成長用のＳｉＯ2マ
スクを全面に形成するが、目合せ用マーカー２０３の部
分はＳｉＯ2の総膜厚が厚くなるため、その凹凸が識別
され目合せマーカーとしての役割は果たせる。この目合
せマーカーを用いてフォトリソグラフィーを行うことに
よりストライプ状メサ上部のみを除いて選択成長用Ｓｉ
Ｏ2マスク２０６を形成する。その後、ＭＯＶＰＥ法に
より選択成長によりｐ型ＩｎＰクラッド層２０７（厚さ
０．１μｍ、キャリア濃度５×１０17ｃｍ -3）、ＩｎＧ
ａＡｓＰの量子井戸構造を有する活性層２０８（厚さ
０．２μｍ、発光波長１．３μｍ）、ｎ型ＩｎＰクラッ
ド層２０９（厚さ０．２μｍ、キャリア濃度１×１０18
ｃｍ-3）を順次積層する（図３（ｃ））。
ライプ用ＳｉＯ2マスク２０２以外をフォトレジストで
覆い、ストライプ用ＳｉＯ2マスク２０２をＨＦ（弗
酸）により除去する。その後、選択成長用のＳｉＯ2マ
スクを全面に形成するが、目合せ用マーカー２０３の部
分はＳｉＯ2の総膜厚が厚くなるため、その凹凸が識別
され目合せマーカーとしての役割は果たせる。この目合
せマーカーを用いてフォトリソグラフィーを行うことに
よりストライプ状メサ上部のみを除いて選択成長用Ｓｉ
Ｏ2マスク２０６を形成する。その後、ＭＯＶＰＥ法に
より選択成長によりｐ型ＩｎＰクラッド層２０７（厚さ
０．１μｍ、キャリア濃度５×１０17ｃｍ -3）、ＩｎＧ
ａＡｓＰの量子井戸構造を有する活性層２０８（厚さ
０．２μｍ、発光波長１．３μｍ）、ｎ型ＩｎＰクラッ
ド層２０９（厚さ０．２μｍ、キャリア濃度１×１０18
ｃｍ-3）を順次積層する（図３（ｃ））。
【００２４】続いて、選択成長用ＳｉＯ2マスク２０６
を除去し、選択成長により形成した台形状の成長層上部
のみにＳｉＯ2マスク２１０を形成する（図３
（ｄ））。このような台形状の選択成長層上部へのＳｉ
Ｏ2膜形成法については論文（Ｙ．Ｓａｋａｔａ ｃ
ｔ，ａｌ．Ｐｈｏｔｏｎ．Ｔｅｃｈ．Ｌｅｔｔ．，ｖｏ
ｌ．８，Ｎｏ．２，（１９９６））に詳しい記載があ
り、この記載にしたがって形成することができる。
を除去し、選択成長により形成した台形状の成長層上部
のみにＳｉＯ2マスク２１０を形成する（図３
（ｄ））。このような台形状の選択成長層上部へのＳｉ
Ｏ2膜形成法については論文（Ｙ．Ｓａｋａｔａ ｃ
ｔ，ａｌ．Ｐｈｏｔｏｎ．Ｔｅｃｈ．Ｌｅｔｔ．，ｖｏ
ｌ．８，Ｎｏ．２，（１９９６））に詳しい記載があ
り、この記載にしたがって形成することができる。
【００２５】続いて、活性層の両脇にｐ型ＩｎＰ電流ブ
ロック層２１１を形成する（図３（ｅ））。
ロック層２１１を形成する（図３（ｅ））。
【００２６】最後にＳｉＯ2マスク２１０をＨＦにより
除去し、ｎ型ＩｎＰ埋込層２１２を形成する（図３
（ｆ））。以上の工程により、ｎ型ＩｎＰ電流ブロック
層２０４とｎ型ＩｎＰクラッド層２０９を完全に分離す
ることができ、高温高出力でのレーザ特性の向上を図る
ことが可能となる。また、活性層を選択成長により形成
するので、活性層幅制御や面内均一性に優れている。
除去し、ｎ型ＩｎＰ埋込層２１２を形成する（図３
（ｆ））。以上の工程により、ｎ型ＩｎＰ電流ブロック
層２０４とｎ型ＩｎＰクラッド層２０９を完全に分離す
ることができ、高温高出力でのレーザ特性の向上を図る
ことが可能となる。また、活性層を選択成長により形成
するので、活性層幅制御や面内均一性に優れている。
【００２７】なお、上記実施例において寸法、キャリア
濃度の各例も示したが、結晶成長やエッチングの様子は
成長法、条件などで大幅に変化するので、それと共に適
切な寸法を採用すべきことは言うまでもない。マスクの
種類に関しては制限はない。活性層に関してはＩｎＧａ
ＡｓＰ、ＩｎＧａＡｓ、またはＩｎＡｓＰであれば制限
はなく、バルク構造でも量子井戸構造でも良い。
濃度の各例も示したが、結晶成長やエッチングの様子は
成長法、条件などで大幅に変化するので、それと共に適
切な寸法を採用すべきことは言うまでもない。マスクの
種類に関しては制限はない。活性層に関してはＩｎＧａ
ＡｓＰ、ＩｎＧａＡｓ、またはＩｎＡｓＰであれば制限
はなく、バルク構造でも量子井戸構造でも良い。
【００２８】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ｐ型ＩｎＰ基板上の埋込型レーザの製造工程にお
いて、ｎ型ＩｎＰ電流ブロック層と活性層上部のｎ型Ｉ
ｎＰクラッド層の接触を確実に防ぎ、高温高出力でのレ
ーザ特性の劣化を抑える。ひいては、ｎ型ＩｎＰ層同士
の接触による歩留まりの低下を抑え、コストダウンにつ
ながる。
れば、ｐ型ＩｎＰ基板上の埋込型レーザの製造工程にお
いて、ｎ型ＩｎＰ電流ブロック層と活性層上部のｎ型Ｉ
ｎＰクラッド層の接触を確実に防ぎ、高温高出力でのレ
ーザ特性の劣化を抑える。ひいては、ｎ型ＩｎＰ層同士
の接触による歩留まりの低下を抑え、コストダウンにつ
ながる。
【図１】本発明の第１の実施例を示す半導体レーザの製
造方法を説明する工程図である。
造方法を説明する工程図である。
【図２】本発明の第１の実施例を示す半導体レーザの製
造方法を説明する工程の図１（ａ）の上面から見た図で
ある。
造方法を説明する工程の図１（ａ）の上面から見た図で
ある。
【図３】本発明の第２の実施例を示す半導体レーザの製
造方法を説明する工程図である。
造方法を説明する工程図である。
【図４】本発明の第２の実施例を示す半導体レーザの製
造方法を説明する工程の図３（ａ）の上面から見た図で
ある。
造方法を説明する工程の図３（ａ）の上面から見た図で
ある。
【図５】従来の半導体レーザの製造方法を説明する工程
図である。
図である。
１０１ ｐ型ＩｎＰからなる半導体基板 １０２ メサ形成用ＳｉＯ2マスク １０３ 目合せ用マーカーとなるＳｉＯ2マスク １０４ ｐ型ＩｎＰからなる埋込層 １０５ ｎ型ＩｎＰからなる電流ブロック層 １０６ ｐ型ＩｎＰからなるクラッド層 １０７ ＩｎＧａＡｓＰからなる活性層 １０８ ｎ型ＩｎＰからなるクラッド層 １０９ 活性層形成用ＳｉＯ2マスク １１０ ｐ型ＩｎＰからなる電流ブロック層 １１１ ｎ型ＩｎＰからなる埋込層 ２０１ ｐ型ＩｎＰからなる半導体基板 ２０２ メサ形成用ＳｉＯ2マスク ２０３ 目合せ用マーカーとなるＳｉＯ2マスク ２０４ ｐ型ＩｎＰからなる埋込層 ２０５ ｎ型ＩｎＰからなる電流ブロック層 ２０６ 選択成長用ＳｉＯ2マスク ２０７ ｐ型ＩｎＰからなるクラッド層 ２０８ ＩｎＧａＡｓＰからなる活性層 ２０９ ｎ型ＩｎＰからなるクラッド層 ２１０ 電流ブロック層形成用ＳｉＯ2マスク ２１１ ｐ型ＩｎＰからなる電流ブロック層 ２１２ ｎ型ＩｎＰからなる埋込層 ３０１ ｐ型ＩｎＰからなる半導体基板 ３０２ ｐ型ＩｎＰからなるクラッド層 ３０３ ＩｎＧａＡｓＰからなる活性層 ３０４ ｎ型ＩｎＰからなるクラッド層 ３０５ ＳｉＯ2マスク ３０６ ｐ型ＩｎＰからなる埋込層 ３０７ ｎ型ＩｎＰからなる電流ブロック層 ３０８ ｐ型ＩｎＰからなる電流ブロック層 ３０９ ｎ型ＩｎＰからなる埋込層
Claims (7)
- 【請求項１】 ｐ型ＩｎＰ基板上に、活性層と、該活性
層を上下から挟むクラッド層と、該活性層の両脇に形成
された電流ブロック層とを有してなる半導体レーザにお
いて、ｐ型ＩｎＰ基板面上にストライプ状メサが形成さ
れ、該ストライプ状メサの両脇に、該ストライプ状メサ
が平坦に埋まるようにｐ型ＩｎＰ埋込層、ｎ型ＩｎＰ電
流ブロック層がこの順に形成され、前記ストライプ状メ
サ上部にｐ型ＩｎＰクラッド層、活性層、ｎ型ＩｎＰク
ラッド層がこの順に形成され、前記ｎ型ＩｎＰクラッド
層及び前記活性層の両脇にｐ型ＩｎＰ電流ブロック層を
有し、前記ｎ型ＩｎＰクラッド層及び前記ｐ型ＩｎＰ電
流ブロック層の上部にｎ型ＩｎＰ埋込層が形成されてな
ることを特徴とする半導体レーザ。 - 【請求項２】 前記活性層が、ＩｎＧａＡｓＰからなる
請求項１に記載の半導体レーザ。 - 【請求項３】 前記活性層が、量子井戸構造を有する請
求項１または２に記載の半導体レーザ。 - 【請求項４】 ｐ型ＩｎＰ基板上に誘電体膜からなるメ
サ形成用マスクを形成する工程と、前記メサ形成用マス
クを用いエッチングを行うことにより前記ｐ型ＩｎＰ基
板上にストライプ状メサを形成する工程と、前記メサ形
成用マスクを利用して選択的に成長することにより、ｐ
型ＩｎＰ埋込層、及びｎ型ＩｎＰ電流ブロック層を前記
ストライプ状メサの両脇に順次積層する工程と、前記メ
サ形成用マスクを除去した後、前記ストライプ状メサ及
び前記ｎ型ＩｎＰ電流ブロック層の上に、ｐ型ＩｎＰク
ラッド層、活性層、ｎ型ＩｎＰクラッド層を順次積層す
る工程と、前記ストライプ状メサ上部に誘電体膜からな
る活性層形成用マスクを形成する工程と、前記活性層形
成用マスクを用いｎ型ＩｎＰクラッド層、活性層を所望
のストライプ幅にエッチングする工程と、前記活性層形
成用マスクを用い、前記活性層の両脇にｐ型ＩｎＰ電流
ブロック層を形成する工程と、前記活性層形成用マスク
を除去した後、全面にｎ型ＩｎＰ埋込層を形成する工程
とを少なくとも有する半導体レーザの製造方法。 - 【請求項５】 ｐ型ＩｎＰ基板上に誘電体膜からなるメ
サ形成用マスクを形成する工程と、前記メサ形成用マス
クを用いてエッチングを行うことによりストライプ状メ
サを形成した後、前記メサ形成用マスクを利用して選択
的に成長することにより前記ストライプ状メサの両脇に
ｐ型ＩｎＰ埋込層、及びｎ型ＩｎＰ電流ブロック層を順
次積層する工程と、前記メサ形成用マスクを除去した
後、前記ストライプ状メサ上部が露出するように誘電体
膜からなる選択成長用マスクを形成する工程と、前記選
択成長用マスクを用い、前記ストライプ状メサ上部にｐ
型ＩｎＰクラッド層、活性層、ｎ型ＩｎＰクラッド層を
選択的に順次積層する工程と、前記ｎ型ＩｎＰクラッド
層の上部に誘電体膜からなる電流ブロック層形成用マス
クを形成する工程と、前記電流ブロック層形成用マスク
を用い、前記活性層の両脇にｐ型ＩｎＰ電流ブロック層
を形成する工程と、前記電流ブロック層形成用マスクを
除去した後、全面にｎ型ＩｎＰ埋込層を形成する工程と
を少なくとも有する半導体レーザの製造方法。 - 【請求項６】 前記活性層が、ＩｎＧａＡｓＰからなる
請求項４または５に記載の半導体レーザの製造方法。 - 【請求項７】 前記活性層が、量子井戸構造を有する請
求項４乃至６いずれかに記載の半導体レーザの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9262390A JP2996221B2 (ja) | 1997-09-26 | 1997-09-26 | 半導体レーザ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9262390A JP2996221B2 (ja) | 1997-09-26 | 1997-09-26 | 半導体レーザ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11103123A JPH11103123A (ja) | 1999-04-13 |
| JP2996221B2 true JP2996221B2 (ja) | 1999-12-27 |
Family
ID=17375110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9262390A Expired - Lifetime JP2996221B2 (ja) | 1997-09-26 | 1997-09-26 | 半導体レーザ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2996221B2 (ja) |
-
1997
- 1997-09-26 JP JP9262390A patent/JP2996221B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11103123A (ja) | 1999-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| US5227015A (en) | Method of fabricating semiconductor laser | |
| EP1719003A1 (en) | Buried heterostructure device fabricated by single step mocvd | |
| JP2996221B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2723523B2 (ja) | ＡｌＧａＩｎＰ可視光半導体発光素子 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JP2000269604A (ja) | 半導体レーザダイオードとその製造方法 | |
| JPH0646667B2 (ja) | ＡｌＧａＩｎＰ半導体レ−ザの作製方法 | |
| JP3266114B2 (ja) | 半導体レーザの製造方法 | |
| JPH08330665A (ja) | 光半導体レーザの製造方法 | |
| JPH05275797A (ja) | 半導体レーザの製造方法 | |
| JPH0194690A (ja) | 埋め込み型半導体レーザ素子の製造方法 | |
| JP2917695B2 (ja) | 光半導体素子の製造方法 | |
| JPH07176830A (ja) | 半導体発光素子の製造方法 | |
| JP2943771B2 (ja) | 半導体レーザの製造方法 | |
| JPH0740623B2 (ja) | 半導体レーザの製造方法 | |
| JPS6244440B2 (ja) | ||
| JPH06188507A (ja) | 量子細線半導体レーザおよびその製造方法 | |
| JP2001168455A (ja) | 光半導体装置の製造方法 | |
| JPH09148670A (ja) | 半導体レーザ及びその製造方法 | |
| JP2002368339A (ja) | メサ埋め込み型半導体レーザの製造方法 | |
| JPS61125099A (ja) | 半導体レ−ザおよびその製造方法 | |
| JP2000133880A (ja) | 半導体レーザの製造方法 |