JP2002368339A - メサ埋め込み型半導体レーザの製造方法 - Google Patents
メサ埋め込み型半導体レーザの製造方法Info
- Publication number
- JP2002368339A JP2002368339A JP2001173921A JP2001173921A JP2002368339A JP 2002368339 A JP2002368339 A JP 2002368339A JP 2001173921 A JP2001173921 A JP 2001173921A JP 2001173921 A JP2001173921 A JP 2001173921A JP 2002368339 A JP2002368339 A JP 2002368339A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- material gas
- inp
- temperature
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
Abstract
ザの製造方法を提供する。 【解決手段】 n−InP基板1上にInPバッファ層
2、InGaAsP活性層3及びInPクラッド層4か
らなるメサストライプを形成する工程と、V族材料ガス
PH3を導入しながらn−InP基板1の温度を550
℃以下の温度に昇温し、所定時間III族材料ガスTMI
nを導入することによって、メサストライプの両脇の側
部6上にInP低温成長保護層7を堆積させる工程と、
V族材料ガスPH3を導入しながらn−InP基板1の
温度を約600℃に昇温し、III族材料ガスTMIn及
びp形ドーパントDMZn、n形ドーパントSi2H6
を導入することによって、低温成長保護層7の上にIn
Pブロック層10を成長させる工程とを有する。
Description
導体レーザの製造方法に関する。
造方法としては、オプティカル・レビュー、第4巻、第
1A番、72〜74頁、1997年、村田、鹿島、的場
「時間領域リフレクトメータ用の1.625μm高出力
歪多重量子井戸構造レーザ」(T. Murata, Y. Kashima
and A. Matoba, "1.625-μm High-Power Strained Mult
iple Quantum Well Lasers for Optical Time-Domain R
eflectometers," Optical Review, Vol. 4, No. 1A, p
p. 72-74, 1997)に記載されたものがある。この文献の
第72頁右欄には、1回目のMOVPE(有機金属気相
成長)プロセスによりn−InP基板上にInPバッフ
ァ層、InGaAsP活性層、p−InPクラッド層を
順に成長させ、SiO2膜を用いたエッチングによりメ
サストライプを形成し、2回目のMOVPEプロセスに
よってメサストライプの両脇の側部(傾斜面)上にIn
Pブロック層を成長させていた。
スにおける温度、成長層、及び導入ガスを示す説明図で
ある。図10に示されるように、2回目のMOVPEプ
ロセスにおいては、成長室にV族材料ガスPH3を導入
しながら、メサストライプを備えたn−InP基板の温
度を約600℃に昇温し、III族材料ガスTMIn及び
p形ドーパントDMZnを導入してp−InP層を成長
させ、その後、p形ドーパントDMZnをn形ドーパン
Si2H6に切り替えてn−InP層を成長させてい
た。
た従来の製造方法においては、InPブロック層を成長
させるためn−InP基板の温度を約600℃に昇温し
たときに、メサ形成によって剥ぎ出しとなったメサスト
ライプ両脇の側部のInGaAsP活性層の表面でP
(リン)及びAs(ヒ素)の離脱、並びに、PからAs
への置換及びAsからPへの置換が起こり、このため、
InGaAsP活性層とInPブロック層とのヘテロ界
面の結晶品質の劣化が生じていた。この界面の品質劣化
は、P及びAsの蒸気圧がIn及びGaのそれより大き
く、600℃付近ではP及びAsが容易に蒸発してしま
うことに起因している。結晶品質の劣化した界面は、結
晶欠陥や結晶転位の発生源となり、半導体レーザの初期
故障の原因の一つとなっていた。尚、ここで言う初期故
障には、製品出荷後の故障だけではなく、製品出荷前の
スクリーニング試験で発見される故障も含まれる。
術の課題を解決するためになされたものであり、その目
的とするところは、初期故障の少ないメサ埋め込み型半
導体レーザの製造方法を提供することにある。
み型半導体レーザの製造方法は、基板上にバッファ層、
活性層、クラッド層を順次積層する工程と、前記クラッ
ド層上にマスク層を形成する工程と、前記マスク層をマ
スクとして、前記クラッド層、前記活性層、前記バッフ
ァ層をそれぞれ等方性エッチングする工程と、前記基板
の温度を550℃以下の温度とし、V族材料ガス及びII
I族材料ガスを導入することによって、前記エッチング
によって露出した前記クラッド層、前記活性層、前記バ
ッファ層のそれぞれの面に、保護層を形成する工程と、
前記基板の温度を550℃より高い温度に昇温し、V族
材料ガス、III族材料ガス、及びドーパントをそれぞれ
導入することによって、前記保護層の上にブロック層を
成長させる工程とを有することを特徴としている。
レーザの製造方法の他の態様は、InP基板上にバッフ
ァ層、活性層及びクラッド層からなるメサストライプを
形成する工程と、前記InP基板の温度を550℃以下
の温度に昇温し、V族材料ガス及びIII族材料ガスを導
入することによって、前記メサストライプの両脇の側部
上に低温成長保護層を堆積させる工程と、前記InP基
板の温度を550℃より高い温度に昇温し、V族材料ガ
ス、III族材料ガス、及びドーパントを導入することに
よって、前記低温成長保護層の上にInPブロック層を
成長させる工程とを有することを特徴としている。
程において、前記InP基板の温度を450℃〜550
℃の範囲内とし、前記V族材料ガスをPH3とし、前記
III族材料ガスをTMInとすることができる。
程において、前記InP基板の温度を350℃〜450
℃とし、前記V族材料ガスをAsH3とし、前記III族
材料ガスをTEGaとすることができる。
工程において、前記InP基板の温度を600℃程度と
し、前記V族材料ガスをPH3とし、前記III族材料ガ
スをTMInとし、前記ドーパントをDMZn又はSi
2H6とすることができる。
1μm/時〜3μm/時、前記InPブロック層を成長
させる工程におけるV族材料ガスの流量F1とIII族材
料ガスの流量F2の比F1/F2を50〜150とする
ことが望ましい。
において、前記バッファ層をInPバッファ層とし、前
記活性層をInGaAsP層又はInGaAs層とし、
前記クラッド層をInPクラッド層とすることができ
る。
As層の成長速度を0.5μm/時〜1μm/時とし、
前記InGaAsP層又はInGaAs層を成長させる
工程におけるV族材料ガスの流量F11とIII族材料ガ
スの流量F12の比F11/F12を200〜250と
することが望ましい。
埋め込み型半導体レーザの製造方法における工程(その
1〜7)を概略的に示す断面図である。また、図8は、
図4及び図5の工程(2回目のMOVPEプロセス)に
おける温度、成長層、及び導入ガスを示す説明図であ
る。
ように、先ず、1回目のMOVPEプロセスを実行す
る。このMOVPEプロセスにおいては、n−InP基
板1の面指数(100)の面上に、n−InPバッファ
層2(例えば、n=5×101 7cm−3)、InGa
AsP活性層(又はInGaAs層)3、p−InPク
ラッド層4(例えば、p=1×1018cm−3)を順
に成長させる。MOVPEプロセスは、成長室(図示せ
ず)内において実行される。成長室に導入されるV族材
料ガスとしてはフォスフィン(PH3)及びアルシン
(AsH3)が用いられ、III族材料ガスとしてはトリ
メチルインジウム(TMIn)及びトリエチルガリウム
(TEGa)が用いられ、n形ドーパント材料としては
ジシラン(Si2H6)が用いられ、p形ドーパント材
料としてはジメチル亜鉛(DMZn)が用いられる。ま
た、1回目のMOVPEプロセスにおいては、ヒータ
(図示せず)によりn−InP基板1の温度を約600
℃に昇温している。また、n−InPバッファ層2及び
p−InPクラッド層4の成長速度は1μm/時〜3μ
m/時、n−InPバッファ層2及びp−InPクラッ
ド層4を成長させる工程におけるV族材料ガスの流量と
III族材料ガスの流量の比は50〜150であることが
望ましい。さらにまた、InGaAsP層(又はInG
aAs層)3の成長速度は0.5μm/時〜1μm/
時、InGaAsP層(又はInGaAs層)3を成長
させる工程におけるV族材料ガスの流量F11とIII族
材料ガスの流量F12の比F11/F12は200〜2
50であることが望ましい。
p−InPクラッド層4上にSiO 2膜を膜付けする。
そして、リソグラフィー法及びエッチングによりSiO
2膜をパターニングして、図2に示されるようなSiO
2ストライプ5を形成する。このとき、SiO2ストラ
イプ5の長手方向(図2が描かれている紙面に垂直な方
向)は〔011〕であり、SiO2ストライプ5の幅
(図2における水平方向)は、3μm〜6μmである。
て、臭化水素(HBr)、過酸化水素(H2O2)、及
び水の混合液により、n−InP基板1、n−InPバ
ッファ層2、InGaAsP活性層3、及びp−InP
クラッド層4をエッチングし、図3に示されるようなメ
サ構造(メサストライプ)を形成する。
ように、2回目のMOVPEプロセスを実行して、In
P低温成長保護層7、p−InP層8(例えば、p=5
×1017cm−3)、及びn−InP層9(例えば、
n=1×1018cm−3)をこの順に成長させる。2
回目のMOVPEプロセスにおいて成長室に導入される
V族材料ガスとしてはPH3が用いられ、III族材料ガ
スとしてはTMInが用いられ、n形ドーパント材料と
してはSi2H6が用いられ、p形ドーパント材料とし
てはDMZnが用いられる。また、InP低温成長保護
層7、p−InP層8、及びn−InP層9の成長速度
は1μm/時〜3μm/時、InP低温成長保護層7、
p−InP層8、及びn−InP層9を成長させる工程
におけるV族材料ガスの流量F1とIII族材料ガスの流
量F2の比F1/F2は50〜150であることが望ま
しい。
先ず、メサストライプを備えたn−InP基板1を成長
室内に置き、成長室にPH3を導入しながらn−InP
基板1の温度を600℃より十分低い温度(例えば、4
50℃〜550℃)に昇温し、PH3を導入しながら成
長室にTMInを導入して、メサストライプの両脇の側
部6上に、InP低温成長保護層7を堆積させる。そし
て、所定時間TMInを導入した後、TMInの供給を
停止し、PH3のみのフローに切り替える。
℃に昇温し、III族材料ガスTMIn及びp形ドーパン
トDMZnを導入してp−InP層8を成長させ、その
後、p形ドーパントDMZnをn形ドーパンSi2H6
に切り替えてn−InP層9を成長させ、図5に示され
るように、p−InP層8及びn−InP層9からなる
InPブロック層10を形成する。
トライプ5をエッチング除去する。
OVPEプロセスを実行する。このMOVPEプロセス
においては、p−InPクラッド層11とp−InGa
As層12を成長させ、ストライプ型半導体レーザの基
本構造を完成させる。
ンタクト電極及びボンディング電極を形成する。その
後、n−InP基板1を研磨し、n形コンタクト電極及
びボンディング電極を形成する。さらに、劈開法により
チップ化し、ヒートシンク及びヘッダ上にボンディング
した後、ワイヤを配線して素子化する。尚、InP低温
成長保護層7は、InPブロック層10及びコンタクト
層の成長中に、アニール効果による固相成長で単結晶化
する。
方法においては、InPブロック層10を成長させる約
600℃の高温成長工程(図5)の前に、450℃〜5
50℃の低温成長工程(図4)を実行し、InP低温成
長保護層7を形成している。このため、約600℃の高
温成長工程においては、メサストライプ両脇の側部6の
InGaAsP活性層3の表面がInP低温成長保護層
7によって覆われているので、InGaAsP活性層3
の表面におけるP及びAsの離脱、並びに、PからAs
への置換及びAsからPへの置換等に起因するヘテロ界
面結晶品質の劣化を防止することができる。この結果、
メサ埋め込み型半導体レーザの初期故障の原因の一つで
ある、結晶欠陥、結晶転位等の発生を防止することがで
きる。
ザの製造方法における温度、成長層、及び導入ガスを示
す説明図である。実施の形態2の製造方法は、低温成長
保護層をGaAs低温成長保護層とした点のみが、上記
実施の形態1における製造方法と相違する。尚、実施の
形態2の製造方法の説明においても、図1から図7まで
を参照する。
でに示されるように、1回目のMOVPEプロセスによ
りメサストライプを形成する。
ように、2回目のMOVPEプロセスを実行して、Ga
As低温成長保護層(図4及び図5のInP低温成長保
護層7に対応)、p−InP層8、及びn−InP層9
をこの順に形成する。2回目のMOVPEプロセスにお
いて成長室に導入されるV族材料ガスとしてはPH3及
びAsH3が用いられ、III族材料ガスとしてはTEG
a及びTMInが用いられ、n形ドーパント材料として
はSi2H6が用いられ、p形ドーパント材料としては
DMZnが用いられる。
先ず、メサストライプを備えたn−InP基板1を成長
室内に置き、成長室にPH3を導入しながらn−InP
基板1の温度を600℃より十分低い温度(例えば、3
50℃〜450℃)に昇温し、PH3をAsH3に切替
え、TEGaを導入して、メサストライプの両脇の側部
6上に、GaAs低温成長保護層を堆積させる。そし
て、所定時間TEGaを導入した後、TEGaの供給を
停止し、AsH3のフローに切り替える。
℃に昇温し、導入ガスをAsH3からPH3に切替え、
III族材料ガスTMIn及びp形ドーパントDMZnを
導入してp−InP層8を成長させ、その後、p形ドー
パントDMZnをn形ドーパンSi2H6に切り替えて
n−InP層9を成長させ、図5に示されるように、p
−InP層8及びn−InP層9からなるInPブロッ
ク層10を形成する。
方法においては、InPブロック層10を成長させる約
600℃の高温成長工程の前に、350℃〜450℃の
低温成長工程を実行し、GaAs低温成長保護層を形成
している。このため、約600℃の高温成長工程におい
ては、メサストライプ両脇の側部6のInGaAsP活
性層3の表面がGaAs低温成長保護層によって覆われ
ているので、InGaAsP活性層3の表面におけるP
及びAsの離脱、並びに、PからAsへの置換及びAs
からPへの置換等に起因するヘテロ界面結晶品質の劣化
を防止することができる。この結果、メサ埋め込み型半
導体レーザの初期故障の原因の一つである、結晶欠陥、
結晶転位等の発生を防止することができる。
は、実施の形態1と同一である。
InPブロック層を成長させる高温成長工程の前に、5
50℃以下の低温成長工程を実行し、低温成長保護層を
形成しているので、InGaAsP活性層の表面におけ
るP及びAsの離脱、並びに、PからAsへの置換及び
AsからPへの置換等に起因するヘテロ界面結晶品質の
劣化を防止することができる。この結果、メサ埋め込み
型半導体レーザの初期故障の原因の一つである、結晶欠
陥、結晶転位等の発生を防止することができる。
半導体レーザの製造方法における工程(その1)を概略
的に示す断面図である。
(その2)を概略的に示す断面図である。
(その3)を概略的に示す断面図である。
(その4)を概略的に示す断面図である。
(その5)を概略的に示す断面図である。
(その6)を概略的に示す断面図である。
(その7)を概略的に示す断面図である。
ーザの製造方法の2回目のMOVPEプロセスにおける
温度、成長層、及び導入ガスを示す説明図である。
半導体レーザの製造方法の2回目のMOVPEプロセス
における温度、成長層、及び導入ガスを示す説明図であ
る。
方法の2回目のMOVPEプロセスにおける温度、成長
層、及び導入ガスを示す説明図である。
InGaAsP(又はInGaAs)活性層、 4 I
nPクラッド層、 5 SiO2ストライプ、6 メサ
ストライプの側部、 7 InP低温成長保護層、 8
p−InP層、 9 n−InP層、 10 InP
ブロック層、 11 p−InPクラッド層、 12
p−InGaAsコンタクト層。
Claims (8)
- 【請求項1】 基板上にバッファ層、活性層、クラッド
層を順次積層する工程と、 前記クラッド層上にマスク層を形成する工程と、 前記マスク層をマスクとして、前記クラッド層、前記活
性層、前記バッファ層をそれぞれ等方性エッチングする
工程と、 前記基板の温度を550℃以下の温度とし、V族材料ガ
ス及びIII族材料ガスを導入することによって、前記エ
ッチングによって露出した前記クラッド層、前記活性
層、前記バッファ層のそれぞれの面に、保護層を形成す
る工程と、 前記基板の温度を550℃より高い温度に昇温し、V族
材料ガス、III族材料ガス、及びドーパントをそれぞれ
導入することによって、前記保護層の上にブロック層を
成長させる工程とを有することを特徴とするメサ埋め込
み型半導体レーザの製造方法。 - 【請求項2】 InP基板上にバッファ層、活性層及び
クラッド層からなるメサストライプを形成する工程と、 前記InP基板の温度を550℃以下の温度に昇温し、
V族材料ガス及びIII族材料ガスを導入することによっ
て、前記メサストライプの両脇の側部上に低温成長保護
層を堆積させる工程と、 前記InP基板の温度を550℃より高い温度に昇温
し、V族材料ガス、III族材料ガス、及びドーパントを
導入することによって、前記低温成長保護層の上にIn
Pブロック層を成長させる工程とを有することを特徴と
するメサ埋め込み型半導体レーザの製造方法。 - 【請求項3】 前記低温成長保護層を堆積させる工程に
おいて、前記InP基板の温度が450℃〜550℃の
範囲内であり、前記V族材料ガスがPH3であり、前記
III族材料ガスがTMInであることを特徴とする請求
項2に記載の製造方法。 - 【請求項4】 前記低温成長保護層を堆積させる工程に
おいて、前記InP基板の温度が350℃〜450℃で
あり、前記V族材料ガスがAsH3であり、前記III族
材料ガスがTEGaであることを特徴とする請求項2に
記載の製造方法。 - 【請求項5】 前記InPブロック層を成長させる工程
において、前記InP基板の温度が600℃程度であ
り、前記V族材料ガスがPH3であり、前記III族材料
ガスがTMInであり、前記ドーパントがDMZn又は
Si2H6であることを特徴とする請求項2に記載の製
造方法。 - 【請求項6】 前記InPブロック層の成長速度は、1
μm/時〜3μm/時であり、前記InPブロック層を
成長させる工程におけるV族材料ガスの流量F1とIII
族材料ガスの流量F2の比F1/F2は、50〜150
であることを特徴とする請求項2に記載の製造方法。 - 【請求項7】 前記メサストライプを形成する工程にお
いて、前記バッファ層がInPバッファ層であり、前記
活性層がInGaAsP層又はInGaAs層であり、
前記クラッド層がInPクラッド層であることを特徴と
する請求項2に記載の製造方法。 - 【請求項8】 前記InGaAsP層又はInGaAs
層の成長速度は、0.5μm/時〜1μm/時であり、
前記InGaAsP層又はInGaAs層を成長させる
工程におけるV族材料ガスの流量F11とIII族材料ガ
スの流量F1 2の比F11/F12は、200〜250
であることを特徴とする請求項7に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001173921A JP2002368339A (ja) | 2001-06-08 | 2001-06-08 | メサ埋め込み型半導体レーザの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001173921A JP2002368339A (ja) | 2001-06-08 | 2001-06-08 | メサ埋め込み型半導体レーザの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002368339A true JP2002368339A (ja) | 2002-12-20 |
Family
ID=19015289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001173921A Pending JP2002368339A (ja) | 2001-06-08 | 2001-06-08 | メサ埋め込み型半導体レーザの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002368339A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008041688A (ja) * | 2006-08-01 | 2008-02-21 | Mitsubishi Electric Corp | 半導体レーザ素子の製造方法 |
CN103397376A (zh) * | 2013-07-23 | 2013-11-20 | 中国科学院长春光学精密机械与物理研究所 | 一种采用lp-mocvd系统生长低位错密度高铟组分铟镓砷材料的方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04260386A (ja) * | 1991-02-15 | 1992-09-16 | Fujitsu Ltd | 光半導体装置の製造方法 |
JPH0513870A (ja) * | 1991-07-04 | 1993-01-22 | Fujitsu Ltd | 分布帰還型半導体レーザ装置およびその製造方法 |
JPH0684805A (ja) * | 1992-09-01 | 1994-03-25 | Fujitsu Ltd | 化合物半導体結晶成長方法 |
JPH06291416A (ja) * | 1992-05-14 | 1994-10-18 | Mitsubishi Electric Corp | 半導体レーザおよびその製造方法 |
JPH08148752A (ja) * | 1994-11-22 | 1996-06-07 | Mitsubishi Electric Corp | 半導体レーザ装置の製造方法、及び半導体レーザ装置 |
JPH11274645A (ja) * | 1998-03-20 | 1999-10-08 | Toshiba Corp | 半導体素子及びその製造方法 |
JP2000058957A (ja) * | 1998-08-05 | 2000-02-25 | Nec Corp | 半導体レーザ装置およびその製造方法 |
JP2000332360A (ja) * | 1999-05-25 | 2000-11-30 | Nec Corp | 半導体レーザの製造方法 |
-
2001
- 2001-06-08 JP JP2001173921A patent/JP2002368339A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04260386A (ja) * | 1991-02-15 | 1992-09-16 | Fujitsu Ltd | 光半導体装置の製造方法 |
JPH0513870A (ja) * | 1991-07-04 | 1993-01-22 | Fujitsu Ltd | 分布帰還型半導体レーザ装置およびその製造方法 |
JPH06291416A (ja) * | 1992-05-14 | 1994-10-18 | Mitsubishi Electric Corp | 半導体レーザおよびその製造方法 |
JPH0684805A (ja) * | 1992-09-01 | 1994-03-25 | Fujitsu Ltd | 化合物半導体結晶成長方法 |
JPH08148752A (ja) * | 1994-11-22 | 1996-06-07 | Mitsubishi Electric Corp | 半導体レーザ装置の製造方法、及び半導体レーザ装置 |
JPH11274645A (ja) * | 1998-03-20 | 1999-10-08 | Toshiba Corp | 半導体素子及びその製造方法 |
JP2000058957A (ja) * | 1998-08-05 | 2000-02-25 | Nec Corp | 半導体レーザ装置およびその製造方法 |
JP2000332360A (ja) * | 1999-05-25 | 2000-11-30 | Nec Corp | 半導体レーザの製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008041688A (ja) * | 2006-08-01 | 2008-02-21 | Mitsubishi Electric Corp | 半導体レーザ素子の製造方法 |
US7544535B2 (en) | 2006-08-01 | 2009-06-09 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor laser element |
CN103397376A (zh) * | 2013-07-23 | 2013-11-20 | 中国科学院长春光学精密机械与物理研究所 | 一种采用lp-mocvd系统生长低位错密度高铟组分铟镓砷材料的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0701309B1 (en) | Semiconductor laser diode | |
JP2002368339A (ja) | メサ埋め込み型半導体レーザの製造方法 | |
JPH0851250A (ja) | 半導体レーザ | |
JP2723523B2 (ja) | AlGaInP可視光半導体発光素子 | |
JPH0677598A (ja) | 半導体レーザ及びその製造方法 | |
JP4186489B2 (ja) | 清浄処理方法および半導体装置の製造方法 | |
JP3267582B2 (ja) | 半導体レーザの製造方法 | |
JPH11261100A (ja) | 光半導体装置の製造方法 | |
JP2007165640A (ja) | 半導体光素子を作製する方法 | |
JP2728672B2 (ja) | 半導体レーザ装置、ダブルヘテロウエハおよびその製造方法 | |
JP2996221B2 (ja) | 半導体レーザ及びその製造方法 | |
JP2002026458A (ja) | 半導体レーザ及びその製造方法 | |
JPH0646667B2 (ja) | AlGaInP半導体レ−ザの作製方法 | |
JP2004055881A (ja) | 光半導体装置の製造方法 | |
JP3266114B2 (ja) | 半導体レーザの製造方法 | |
JPH0434920A (ja) | 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法 | |
WO2005031829A1 (ja) | 清浄処理方法および半導体装置の製造方法 | |
JP3156682B2 (ja) | 半導体素子及びその製造方法 | |
JPH07176830A (ja) | 半導体発光素子の製造方法 | |
JP2000174388A (ja) | 半導体レーザその製造方法 | |
JP3306688B2 (ja) | 光半導体装置の製造方法 | |
JP4560885B2 (ja) | 化合物半導体装置およびその製造方法ならびに半導体発光装置およびその製造方法 | |
JPH04260386A (ja) | 光半導体装置の製造方法 | |
JP3787792B2 (ja) | 半導体装置の製造方法 | |
JP3522151B2 (ja) | 化合物半導体レーザの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090128 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110215 |