JP2004055881A - 光半導体装置の製造方法 - Google Patents
光半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004055881A JP2004055881A JP2002212324A JP2002212324A JP2004055881A JP 2004055881 A JP2004055881 A JP 2004055881A JP 2002212324 A JP2002212324 A JP 2002212324A JP 2002212324 A JP2002212324 A JP 2002212324A JP 2004055881 A JP2004055881 A JP 2004055881A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffraction grating
- temperature
- thermal deformation
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】光半導体装置内に形成される回折格子の熱変形を防止するとともに、活性層の発光効率を向上させる。
【解決手段】光半導体装置の製造過程において、活性層に回折格子を形成してウェハを成長装置内に配置し（ステップＳ１，Ｓ２）、この成長装置内で、第１の温度で回折格子表面に熱変形防止層を形成した後（ステップＳ３）、回折格子の埋め込み層を形成する第２の温度まで昇温する（ステップＳ４）。そのため、この昇温に伴う回折格子の変形が防止される。さらに、この成長装置内で、熱変形防止層および回折格子の表層部を除去した後（ステップＳ５）、回折格子の埋め込み層を形成する（ステップＳ６）。これにより、回折格子の表層部に生じたエッチングダメージや不純物偏析などが除去され、良好な再成長界面上に埋め込み層が形成されるため、活性層の発光効率を向上させることができる。
【選択図】 図１
【解決手段】光半導体装置の製造過程において、活性層に回折格子を形成してウェハを成長装置内に配置し（ステップＳ１，Ｓ２）、この成長装置内で、第１の温度で回折格子表面に熱変形防止層を形成した後（ステップＳ３）、回折格子の埋め込み層を形成する第２の温度まで昇温する（ステップＳ４）。そのため、この昇温に伴う回折格子の変形が防止される。さらに、この成長装置内で、熱変形防止層および回折格子の表層部を除去した後（ステップＳ５）、回折格子の埋め込み層を形成する（ステップＳ６）。これにより、回折格子の表層部に生じたエッチングダメージや不純物偏析などが除去され、良好な再成長界面上に埋め込み層が形成されるため、活性層の発光効率を向上させることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は光半導体装置の製造方法に関し、特に内部に回折格子を有して一定波長の光を帰還発振する光半導体装置の製造方法に関する。
【０００２】
【従来の技術】
急速なインターネットの普及や情報技術の進展に伴い、光通信用光源として用いられる光半導体装置には更なる高性能化と低コスト化が求められている。こうした背景の中で、光半導体装置の活性層に回折格子を形成することによって光の導波方向に利得を周期的に変調させたＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ）レーザ（以下「利得結合ＤＦＢレーザ」という）が注目されてきている。利得結合ＤＦＢレーザは、高い単一波長性と高出力動作を両立でき、かつ、反射戻り光耐性が強い、といった特徴を有している。
【０００３】
このような利得結合ＤＦＢレーザの製造は、通常、その結晶成長に有機金属気相成長（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＭＯＣＶＤ）法を用いて行われる。ここで、従来の波長１．３μｍ帯の利得結合ＤＦＢレーザの製造方法の一例を図１４から図１８を参照して説明する。
【０００４】
図１４は結晶成長工程の説明図である。
まず、ｎ型ＩｎＰ基板１００上に、ｎ型ＩｎＰバッファ層（厚さ０．５μｍ）１０１、アンドープのＩｎＧａＡｓＰ光ガイド層（組成波長１．１μｍ，厚さ１００ｎｍ）１０２を成長する。これに続いて、アンドープの多重量子井戸（Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ，ＭＱＷ）活性層（厚さ１５０ｎｍ）１０３、およびアンドープのＩｎＰ保護層（厚さ２０ｎｍ）１０４を成長する。
【０００５】
ＭＱＷ活性層１０３は、例えばアンドープのＩｎＧａＡｓＰ障壁層（組成波長１．１μｍ，厚さ１０ｎｍ）の１１層と、アンドープのＩｎＧａＡｓＰ井戸層（組成波長１．３８μｍ，厚さ４ｎｍ）の１０層とが、交互に積層されて構成される。
【０００６】
図１５は回折格子形成工程の説明図である。
結晶成長後には、干渉露光とフォトリソグラフィを用いて、ＩｎＰ保護層１０４上に、周期２００ｎｍのレジスト回折格子パターンを形成する。回折格子の長手方向は、例えば、（０１−１）方向にする。
【０００７】
次いで、レジスト回折格子をマスクにしてＩｎＰ保護層１０４およびＭＱＷ活性層１０３の一部を反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ，ＲＩＥ）などのドライエッチングにより除去する。例えばＭＱＷ活性層１０３のうち上部６層のＩｎＧａＡｓＰ井戸層をエッチングしてレジストマスクを剥離すると、ＩｎＰ保護層１０４表面からの深さが約１００ｎｍの回折格子状のＭＱＷ活性層１０３が形成されるようになる。
【０００８】
この回折格子形成工程では、ＭＱＷ活性層１０３の表層部に、ドライエッチング時のプラズマによるエッチングダメージ１０５が生じる。
図１６はエッチングダメージ除去工程の説明図である。
【０００９】
回折格子形成工程で生じた図１５に示したエッチングダメージ１０５は、ＭＱＷ活性層１０３の表層部をウェットエッチングすることによって除去する。このエッチングダメージ１０５の除去後に、ＭＱＷ活性層１０３上に埋め込み層を形成し、回折格子を埋め込む。なお、図１６では、ウェットエッチング前の回折格子形状を破線で示している。
【００１０】
図１７は回折格子埋め込み前の昇温工程の説明図である。
回折格子の埋め込み前には、まず、このウェハをＭＯＣＶＤ装置内に配置し、Ｖ族ガスとしてフォスフィン（ＰＨ３）およびアルシン（ＡｓＨ３）のうちの少なくとも１種を含むＨ２雰囲気中で、ウェハ温度を回折格子の埋め込み層の形成温度（例えば６００℃）まで昇温する。
【００１１】
ここで、ＭＱＷ活性層１０３の回折格子表面には、エッチングダメージ除去工程でのウェットエッチング後にウェハをＭＯＣＶＤ装置へ移動する際、空気中の酸素、炭素、シリコンなどの不純物が高濃度に偏析し得る。また、この昇温工程における昇温中は、熱が加えられることによって回折格子の表層部にダメージが生じ得る。このように、昇温工程後には、回折格子の表層部に、不純物偏析または熱ダメージ１０６が生じるようになる。さらに、この昇温工程では、回折格子の凸部の角から凹部へのマストランスポートによって回折格子に熱変形が生じ易い。したがって、昇温工程後には、このような回折格子上に埋め込み層が形成されることになる。
【００１２】
図１８は埋め込み層形成工程およびその後の再成長工程の説明図である。
昇温工程においてウェハ温度が埋め込み層の形成温度に達したら、アンドープのＩｎＰ層１０７を形成し、回折格子状のＭＱＷ活性層１０３を埋め込む。そして、その上に、アンドープのＩｎＧａＡｓＰ光ガイド層（組成波長１．１μｍ，厚さ１００ｎｍ）１０８、ｐ型ＩｎＰクラッド層（厚さ２μｍ）１０９、ｐ型ＩｎＧａＡｓコンタクト層（厚さ０．５μｍ）１１０を順に成長する。
【００１３】
この再成長工程の後、図示しないが、電極として、ｎ型ＩｎＰ基板側にＡｕＧｅを、ｐ型ＩｎＧａＡｓコンタクト層側にＡｕ／Ｚｎ／Ａｕを蒸着し、波長１．３μｍ帯の利得結合ＤＦＢレーザの基本構造を形成する。
【００１４】
【発明が解決しようとする課題】
しかし、従来の製造方法では、回折格子上への埋め込み層形成前にウェットエッチングによってエッチングダメージを除去しても、このウェハをＭＯＣＶＤ装置へ移動する間に、その後の再成長界面となる回折格子表面に不純物偏析が生じるため、これが非発光再結合中心となって活性層の発光効率が低下するという問題点があった。
【００１５】
さらに、従来の製造方法では、再成長時にウェハ表面からのＰ原子やＡｓ原子の蒸発を防止する目的で、ＰＨ３やＡｓＨ３を含むＨ２雰囲気中でウェハを埋め込み層の形成温度まで昇温するが、その条件が適切でないと、再成長界面に例えばＡｓ／Ｐ置換による欠陥が発生し、活性層の発光効率の低下を招くという問題点もあった。
【００１６】
このような再成長界面における不純物偏析やＡｓ／Ｐ置換による欠陥の発生などの現象により、従来の製造方法では、高い発光効率の活性層を実現するのが困難であった。勿論、この問題は、ＲＩＥなどのドライエッチングに替えてウェットエッチングのみで活性層に回折格子を形成した場合にも生じる。
【００１７】
また、一般に、回折格子を利用した光半導体装置では、光と回折格子との結合係数が、素子中の光の伝播特性を決定する重要なパラメータであり、これを制御する必要がある。しかし、従来の製造方法では、回折格子上への埋め込み層形成前に埋め込み層の形成温度まで昇温する際、マストランスポートによって回折格子が熱変形し易いため、パラメータの制御が困難になるという問題点があった。
【００１８】
このような回折格子の熱変形を防止する方法としては、例えば、非常に薄いＧａＡｓ層やＩｎＧａＡｓ層を熱変形防止層として用いる方法が開示されている（特開平３−１７９７３１号公報）。
【００１９】
図１９は回折格子熱変形防止方法の一例の説明図である。図１９に示すように、ＩｎＰ回折格子基板２００上に、回折格子が熱変形しない温度で、ＧａＡｓあるいはＩｎＧａＡｓの熱変形防止層２０１を形成する。そして、このＩｎＰ回折格子基板２００の温度を、回折格子上に形成する埋め込み層の形成温度まで昇温する。この熱変形防止層２０１により、ＩｎＰ回折格子基板２００の回折格子はその熱変形が防止されるようになる。
【００２０】
しかし、この方法を利得結合ＤＦＢレーザの製造にそのまま適用した場合には次に示すような問題が生じる。
まず、第１の問題としては、熱変形防止層にＧａＡｓを用いた場合に、利得結合ＤＦＢレーザのように深い回折格子が形成されている表面を、格子不整合の大きいＧａＡｓで良好に被覆することは困難であるという点が挙げられる。臨界膜厚より厚くなる部位が存在すると、そこからミスフィット転位が発生し、埋め込み層の結晶性や活性層の発光効率を低下させてしまう。また、臨界膜厚より薄くても、熱変形防止層のＧａＡｓは埋め込み層のＩｎＰや活性層のＩｎＧａＡｓＰよりもバンドギャップが大きいため、活性層への正孔注入効率を低下させてしまう。
【００２１】
そして、第２の問題としては、熱変形防止層にＩｎＧａＡｓを用いた場合に、条件によってはＩｎＧａＡｓが活性層よりもバンドギャップが小さくなるため、熱変形防止層が誘導放出光の吸収損失領域となり、レーザ発振の閾値電流を増大させてしまうという点が挙げられる。
【００２２】
また、図２０は回折格子熱変形防止方法の他の例の説明図である。熱変形防止の他の手段として、ＩｎＰ基板２０２上に形成された回折格子形成層２０３の回折格子上の保護層２０４中に、あらかじめ薄膜のＧａＡｓ層を熱変形防止層２０５として挿入しておく方法がある（特開平２００１−１６８４５５）。
【００２３】
しかし、この方法を利得結合ＤＦＢレーザの製造に適用すると、回折格子の変形は防止されるものの、再成長界面への不純物偏析や昇温時の熱ダメージによる活性層の発光効率の低下は依然として解消されない。
【００２４】
本発明はこのような点に鑑みてなされたものであり、活性層に形成された回折格子の変形を防止し、かつ、活性層の発光効率の低下を招く要因を除去することのできる光半導体装置の製造方法を提供することを目的とする。
【００２５】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示す製造フローによって実現可能な光半導体装置の製造方法が提供される。本発明の光半導体装置の製造方法は、半導体基板上の異なる導電性の一対のクラッド層間に活性層を有し、活性層の一部が光の導波方向に対して周期的にエッチングされた回折格子を備えた光半導体装置の製造方法において、活性層に回折格子を形成したウェハを成長装置内に配置し、前記回折格子の表面に前記回折格子の変形を防止するための熱変形防止層を第１の温度で形成する工程と、前記成長装置内で、前記回折格子を埋め込む埋め込み層の形成温度である第２の温度で前記熱変形防止層と前記回折格子の表層部とを除去する工程と、前記成長装置により前記第２の温度で前記埋め込み層を形成する工程と、を有することを特徴とする。
【００２６】
このような光半導体装置の製造方法では、活性層に回折格子を形成して（ステップＳ１）、このウェハを成長装置内に配置し（ステップＳ２）、その中で、第１の温度で回折格子表面に熱変形防止層を形成した後（ステップＳ３）、第２の温度にする（ステップＳ４）。そのため、第２の温度で、あるいは第２の温度に達するまでに回折格子の変形が生じない。さらに、同じ成長装置内で第２の温度で、気相エッチングなどの方法を用いて、熱変形防止層および回折格子の表層部を除去した後（ステップＳ５）、回折格子の埋め込み層を形成する（ステップＳ６）。これにより、回折格子の表層部に生じたエッチングダメージ、不純物偏析、昇温時の熱ダメージなどが除去され、清浄な状態のままその上に埋め込み層が形成される。
【００２７】
また、本発明では、半導体基板上の異なる導電性の一対のクラッド層間に活性層を有し、活性層の一部が光の導波方向に対して周期的にエッチングされた回折格子を備えた光半導体装置の製造方法において、活性層上に、前記活性層に形成される回折格子の変形を防止するための熱変形防止層と前記熱変形防止層を保護する保護層とを形成する工程と、前記熱変形防止層と前記保護層とが形成された前記活性層に前記回折格子を形成する工程と、前記活性層に前記回折格子が形成されたウェハを成長装置内に配置し、前記成長装置内で、前記回折格子を埋め込む埋め込み層の形成温度で、前記熱変形防止層と前記保護層と前記回折格子の表層部とを除去する工程と、前記成長装置により前記形成温度で前記埋め込み層を形成する工程と、を有することを特徴とする光半導体装置の製造方法が提供される。
【００２８】
このような光半導体装置の製造方法によれば、あらかじめ活性層上に熱変形防止層が形成されていることで、埋め込み層の形成温度で、あるいは形成温度に達するまでに、回折格子の熱変形は生じない。さらに、埋め込み層の形成前に成長装置内で熱変形防止層、保護層および回折格子の表層部が除去され、清浄な状態のままその上に埋め込み層が形成される。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、第１の実施の形態について説明する。
【００３０】
図１は第１の実施の形態に係る光半導体装置の製造フローを示す図である。
第１の実施の形態に係る光半導体装置の製造は、まず、半導体基板上の異なる導電性の一対のクラッド層間に形成されるべき活性層を下部のクラッド層上に成長した後、この活性層の少なくとも一部を周期的にエッチングして回折格子を形成する（ステップＳ１）。回折格子の形成は、ＲＩＥなどの通常のドライエッチングによって行うことができる。その場合、回折格子の表層部にはプラズマによるエッチングダメージが生じる。
【００３１】
次いで、回折格子形成後のウェハを、各層の形成に用いる成長装置内に配置する（ステップＳ２）。成長装置内にウェハを配置する際には、ウェハの移動に伴い、回折格子表面に空気中の酸素、炭素、シリコンなどの不純物が付着した不純物偏析が生じる。
【００３２】
次いで、この成長装置内で、回折格子が変形しない第１の温度で、回折格子表面に熱変形防止層を形成する（ステップＳ３）。熱変形防止層の材質としては、例えば半導体基板がＩｎＰの場合にはＧａＡｓまたはＩｎＧａＡｓを用いることができ、第１の温度として３００℃〜４５０℃の範囲内の温度を設定することができる。第１の温度は、形成する熱変形防止層の材質に応じて設定する。また、熱変形防止層の形成においては、熱が加えられることで回折格子の表層部に多少の熱ダメージが生じる。
【００３３】
次いで、表面に熱変形防止層が形成された回折格子を埋め込むため、同じ成長装置内で、ウェハ温度を、回折格子上に形成する埋め込み層の形成温度である第２の温度まで昇温する（ステップＳ４）。この第２の温度は５５０℃〜６５０℃、好ましくは５９０℃〜６１０℃の範囲内の温度に設定する。５５０℃を下回る温度では埋め込み層を良好に成長させることができず、一方、６５０℃を上回る温度では熱変形防止層自体を熱変形させてしまう可能性が生じるためである。
【００３４】
第２の温度まで昇温した後、この成長装置内で、熱変形防止層の全部と回折格子の表層部のエッチングダメージ、不純物偏析、熱ダメージを、気相エッチングにより除去する（ステップＳ５）。この気相エッチングは、塩化メチル（ＣＨ３Ｃｌ）など、その組成にハロゲン元素を含んでいる物質をエッチングガスとして成長装置内に導入し、このエッチングガスの熱分解で発生する活性種によってエッチングを行うものである。
【００３５】
そして、このステップＳ５の後、再成長工程としてこの成長装置内で、第２の温度で埋め込み層を形成し（ステップＳ６）、埋め込み層形成後は、その上に、上部のクラッド層およびコンタクト層を形成する（ステップＳ７）。
【００３６】
最後に、半導体基板側およびコンタクト層側にそれぞれ電極を形成し（ステップＳ８）、光半導体装置の基本構造を形成する。
このような光半導体装置の製造方法によれば、回折格子が熱変形しない第１の温度で回折格子表面を熱変形防止層で被覆し、その後に回折格子上に形成する埋め込み層の形成温度まで昇温するため、この昇温によっても回折格子の熱変形は生じない。
【００３７】
そして、この第１の実施の形態の製造方法において注目すべきは、埋め込み層形成直前に、成長装置内で気相エッチングを行う点である。すなわち、回折格子表面を熱変形防止層で被覆することで、回折格子の形状を保持したまま形成温度まで昇温することができる。そして、この形成温度において埋め込み層形成直前に気相エッチングを行い、熱変形防止層、エッチングダメージ、不純物偏析および熱ダメージを除去するので、非発光再結合中心のない良好な再成長界面に埋め込み層を形成することができる。
【００３８】
さらに、この製造方法では、熱分解で生じた活性種を利用した気相エッチングを行うため、再成長界面に新たなエッチングダメージを生じさせてしまうことがほとんどない。
【００３９】
このようにＭＯＣＶＤ装置内で埋め込み層形成直前に気相エッチングを行うことで、ＭＯＣＶＤ装置外でウェットエッチングを行った場合に比べて、活性層のフォトルミネッセンス強度を約３０％増加させることができる。
【００４０】
また、この製造方法においては、特に、半導体基板がＩｎＰの場合に熱変形防止層としてＩｎＰと格子整合できるＩｎＧａＡｓを用いると、回折格子が深い場合でも、その回折格子表面を良好に被覆することができる。
【００４１】
この第１の実施の形態に係る光半導体装置の製造方法を、利得結合ＤＦＢレーザの製造に適用した場合を例に、図２から図７を参照して具体的に説明する。
ここで、利得結合ＤＦＢレーザを構成する各層の形成に必要な結晶成長は、原料にトリメチルインジウム（ＴＭＩ）、トリエチルガリウム（ＴＥＧ）、ＰＨ３、ＡｓＨ３、シラン（ＳｉＨ４）、ジエチル亜鉛（ＤＥＺ）を用いたＭＯＣＶＤ法により行う。利得結合ＤＦＢレーザの製造において、成長装置としてはＭＯＣＶＤ装置を使用する。以下、各製造工程を順を追って説明する。
【００４２】
図２は第１の実施の形態の結晶成長工程の説明図である。
まず、ｎ型（１００）ＩｎＰ基板１上に、ｎ型ＩｎＰバッファ層（厚さ０．５μｍ）２、アンドープのＩｎＧａＡｓＰ光ガイド層（組成波長１．１μｍ，厚さ１００ｎｍ）３を成長する。これに続き、アンドープのＭＱＷ活性層（厚さ１５０ｎｍ）４、およびアンドープのＩｎＰ保護層（厚さ２０ｎｍ）５を成長する。
【００４３】
ＭＱＷ活性層４は、アンドープのＩｎＧａＡｓＰ障壁層（組成波長１．１μｍ，厚さ１０ｎｍ，歪量０％）の１１層と、アンドープのＩｎＧａＡｓＰ井戸層（組成波長１．３８μｍ，厚さ４ｎｍ，圧縮歪＋０．８％）の１０層とが、交互に積層されて構成される。
【００４４】
図３は第１の実施の形態の回折格子形成工程の説明図である。
結晶成長工程後には、干渉露光とフォトリソグラフィを用い、ＩｎＰ保護層５上に、周期２００ｎｍのレジスト回折格子パターンを形成する。光の導波方向は（０１１）方向とし、回折格子の長手方向は（０１−１）方向に形成する。
【００４５】
次いで、レジスト回折格子をマスクにしてＩｎＰ保護層５およびＭＱＷ活性層４のうち上部６層のＩｎＧａＡｓＰ井戸層を、Ｃ２Ｈ６／Ｈ２系ＲＩＥでドライエッチングする。その後、レジストマスクを剥離し、ＩｎＰ保護層５表面からの深さが約１００ｎｍの回折格子状のＭＱＷ活性層４を形成する。
【００４６】
この回折格子形成工程では、ドライエッチング時のプラズマにより、ＭＱＷ活性層４の表層部に深さ約１０ｎｍのエッチングダメージ６が生じる。
図４は第１の実施の形態の熱変形防止層形成工程の説明図である。
【００４７】
回折格子状のＭＱＷ活性層４を形成した後、このウェハを硫酸（Ｈ２ＳＯ４）水溶液で洗浄してからＭＯＣＶＤ装置内に配置し、ＰＨ３を含むＨ２雰囲気中で、ウェハ温度を第１の温度である４００℃まで昇温する。
【００４８】
４００℃に達したら、Ｖ族ガスをＰＨ３からＡｓＨ３に切り替え、同時にＩＩＩ族原料としてＴＭＩとＴＥＧを供給し、ＭＱＷ活性層４の回折格子上にＩｎＧａＡｓ熱変形防止層７を形成する。ＩｎＧａＡｓ熱変形防止層７の膜厚は、回折格子凹部で約１０ｎｍになるように成長時間を制御する。
【００４９】
また、このとき、回折格子の表層部には、エッチングダメージ６に加え、ウェハのＭＯＣＶＤ装置内への移動時またはＭＯＣＶＤ装置での昇温時に、不純物偏析または熱ダメージ８が生じる。
【００５０】
図５は第１の実施の形態の昇温工程の説明図である。
ＭＱＷ活性層４に形成した回折格子を埋め込む前に、まず、ＭＯＣＶＤ装置内を、ＡｓＨ３を含むＨ２雰囲気とし、回折格子上に形成する埋め込み層の形成温度である第２の温度６００℃まで昇温する。
【００５１】
図６は第１の実施の形態の気相エッチング工程の説明図である。
ウェハ温度が６００℃に達したら、まず、ＭＯＣＶＤ装置内の雰囲気をＰＨ３およびＡｓＨ３のうちの少なくとも１種を含むＨ２雰囲気に替える。そして、これと同時に、エッチングガスとして塩化メチル（ＣＨ３Ｃｌ）を導入し、ＩｎＧａＡｓ熱変形防止層７の全部および回折格子の表層部の厚さ２０ｎｍ程度を気相エッチングにより除去する。これにより、再成長界面からエッチングダメージ６や、不純物偏析または熱ダメージ８が除去された回折格子状のＭＱＷ活性層４が形成される。なお、図６では、気相エッチング前のＩｎＧａＡｓ熱変形防止層および回折格子形状を破線で示している。
【００５２】
気相エッチングは、エッチングガスの熱分解で発生する活性種によってエッチングを行うため、プラズマの場合と異なり、回折格子の表層部に対して新たなエッチングダメージが生じることはない。この気相エッチングに用いるエッチングガスとしては、上記のＣＨ３Ｃｌのほか、塩化水素（ＨＣｌ）、塩化リン（ＰＣｌ３）、塩素（Ｃｌ２）、四臭化炭素（ＣＢｒ４）など、その組成にハロゲン元素を含んでいる他の物質を用いることもできる。
【００５３】
図７は第１の実施の形態の再成長工程の説明図である。
ＩｎＧａＡｓ熱変形防止層７の全部および回折格子の表層部の除去後は、ＣＨ３Ｃｌの導入を停止して気相エッチングを停止する。そして、これと同時に、ＭＯＣＶＤ装置内の雰囲気を、ＰＨ３を含むＨ２雰囲気に替え、ＩＩＩ族原料としてＴＭＩを導入し、アンドープのＩｎＰ埋め込み層９を形成する。ＩｎＰ成長は回折格子凸部の上方約３０ｎｍの位置で停止する。これにより、ＭＱＷ活性層４に形成された回折格子は、ＩｎＰ埋め込み層９で埋め込まれて平坦化される。なお、回折格子の埋め込みにここではＩｎＰを用いたが、このほかＩｎＧａＡｓＰも用いることができる。
【００５４】
そして、このＩｎＰ埋め込み層９の上に、アンドープのＩｎＧａＡｓＰ光ガイド層（組成波長１．１μｍ，厚さ１００ｎｍ）１０、ｐ型ＩｎＰクラッド層（厚さ２μｍ）１１、ｐ型ＩｎＧａＡｓコンタクト層（厚さ０．５μｍ）１２を順に成長する。
【００５５】
最後に、図示しないが、電極として、ｎ型ＩｎＰ基板１側にＡｕＧｅを、ｐ型ＩｎＧａＡｓコンタクト層１２側にＡｕ／Ｚｎ／Ａｕを蒸着すると、波長１．３μｍ帯の利得結合ＤＦＢレーザの基本構造が完成する。
【００５６】
以上の製造方法により、回折格子状のＭＱＷ活性層４の形状が保持され、かつ、非発光再結合中心のない良好な再成長界面が得られるようになる。したがって、設計通りの素子構造を実現することが可能になり、製造歩留まりが向上するようになる。さらに、再成長界面近傍に生じたエッチングダメージ６や、不純物偏析または熱ダメージ８などを除去することで、ＭＱＷ活性層４の発光効率を向上させ、閾値電流の低減、高効率動作が図られ、素子特性が向上するようになる。
【００５７】
次に、第２の実施の形態について説明する。
図８は第２の実施の形態に係る光半導体装置の製造フローを示す図である。
第２の実施の形態に係る光半導体装置の製造は、まず、半導体基板上の異なる導電性の一対のクラッド層間に形成されるべき活性層を下部のクラッド層上に成長した後、この活性層の上に、あらかじめ熱変形防止層およびこれを保護する保護層の積層構造を形成する（ステップＳ１０）。熱変形防止層の材質としては、例えば半導体基板がＩｎＰの場合にはＧａＡｓを用いることができ、保護層の材質としては、ＩｎＰまたはＩｎＧａＡｓＰを用いることができる。
【００５８】
次いで、活性層の少なくとも一部を周期的にエッチングして回折格子を形成する（ステップＳ１１）。回折格子の形成は、ＲＩＥなどのドライエッチングによって行うことができる。その場合、保護層および回折格子の表層部にはプラズマによるエッチングダメージが生じる。
【００５９】
そして、このウェハを成長装置内に配置する（ステップＳ１２）。その際、回折格子表面には、空気中の不純物が付着して不純物偏析が生じる。
次いで、成長装置内で、ウェハ温度を、回折格子上に形成する埋め込み層の形成温度である第２の温度まで昇温する（ステップＳ１３）。第２の温度は、第１の実施の形態で述べたのと同様の理由から、５５０℃〜６５０℃、好ましくは５９０℃〜６１０℃の範囲内の温度に設定する。昇温時には、保護層および回折格子の表層部に熱ダメージが生じる。
【００６０】
第２の温度まで昇温した後、この成長装置内で、熱変形防止層、保護層、および回折格子の表層部のエッチングダメージ、不純物偏析、熱ダメージを、気相エッチングにより除去する（ステップＳ１４）。気相エッチングは、塩化メチル（ＣＨ３Ｃｌ）などのハロゲンガスをエッチングガスとして用いて、その熱分解で発生する活性種によってエッチングを行う。
【００６１】
そして、このステップＳ１４の後、再成長工程として、この成長装置内で、第２の温度で埋め込み層を形成し（ステップＳ１５）、埋め込み層の形成後は、その上に、上部のクラッド層およびコンタクト層を形成する（ステップＳ１６）。
【００６２】
最後に、半導体基板側およびコンタクト層側にそれぞれ電極を形成し（ステップＳ１７）、光半導体装置の基本構造を形成する。
このような光半導体装置の製造方法によれば、あらかじめ活性層上に熱変形防止層が形成されていることで、回折格子上に形成する埋め込み層の形成温度まで昇温しても、回折格子に熱変形が生じない。
【００６３】
そして、回折格子の埋め込み層形成直前に、成長装置内で気相エッチングして熱変形防止層、保護層、エッチングダメージ、不純物偏析および熱ダメージを除去する。すなわち、あらかじめ形成した熱変形防止層によって埋め込み層形成温度まで回折格子の形状を保持することができ、この形成温度において埋め込み層形成直前に気相エッチングを行うことで、非発光再結合中心のない良好な再成長界面が得られる。
【００６４】
さらに、この光半導体装置の製造方法では、気相エッチングを用いるため、再成長界面に新たなエッチングダメージを生じさせてしまうことがない。
また、例えば、活性層、埋め込み層をＩｎＧａＡｓＰ，ＩｎＰでそれぞれ形成し、熱変形防止層をＧａＡｓで形成する場合であっても、熱変形防止層をすべて気相エッチングで除去するので、エネルギーギャップに関する不具合が発生しない。したがって、活性層への正孔注入効率の低下を防止することができる。
【００６５】
この第２の実施の形態に係る光半導体装置の製造方法を、利得結合ＤＦＢレーザの製造に適用した場合を例に、図９から図１３を参照して具体的に説明する。
図９は第２の実施の形態の結晶成長工程の説明図である。
【００６６】
まず、ｎ型（１００）ＩｎＰ基板２０上に、ｎ型ＩｎＰバッファ層（厚さ０．５μｍ）２１、アンドープのＩｎＧａＡｓＰ光ガイド層（組成波長１．１μｍ，厚さ１００ｎｍ）２２、アンドープのＭＱＷ活性層（厚さ１５０ｎｍ）２３を成長する。これに続き、アンドープの第１のＩｎＰ保護層（厚さ１０ｎｍ）２４、ＧａＡｓ熱変形防止層（厚さ１ｎｍ）２５、アンドープの第２のＩｎＰ保護層（厚さ２０ｎｍ）２６を成長する。
【００６７】
ＭＱＷ活性層２３は、アンドープのＩｎＧａＡｓＰ障壁層（組成波長１．１μｍ，厚さ１０ｎｍ，歪量０％）の１１層と、アンドープのＩｎＧａＡｓＰ井戸層（組成波長１．３８μｍ，厚さ４ｎｍ，圧縮歪＋０．８％）の１０層とが、交互に積層されて構成される。
【００６８】
図１０は第２の実施の形態の回折格子形成工程の説明図である。
結晶成長工程後には、干渉露光とフォトリソグラフィを用いて、第２のＩｎＰ保護層２６上に周期２００ｎｍのレジスト回折格子パターンを形成する。光の導波方向は（０１１）方向とし、回折格子の長手方向は（０１−１）方向に形成する。
【００６９】
次いで、レジスト回折格子をマスクにして、第２のＩｎＰ保護層２６からＭＱＷ活性層２３の上部６層のＩｎＧａＡｓＰ井戸層までを、Ｃ２Ｈ６／Ｈ２系ＲＩＥでドライエッチングする。その後、レジストマスクを剥離し、第２のＩｎＰ保護層２６表面からの深さが約１１５ｎｍの回折格子状のＭＱＷ活性層２３を形成する。
【００７０】
この回折格子形成工程では、ドライエッチング時のプラズマにより、第２のＩｎＰ保護層２６およびＭＱＷ活性層２３の表層部に厚さ１０ｎｍ程度のエッチングダメージ２７が生じる。
【００７１】
図１１は第２の実施の形態の昇温工程の説明図である。
回折格子状のＭＱＷ活性層２３を形成した後、このウェハを硫酸（Ｈ２ＳＯ４）水溶液で洗浄してからＭＯＣＶＤ装置内に配置し、ＰＨ３を含むＨ２雰囲気中で、ウェハ温度を回折格子の埋め込み層形成温度である６００℃に昇温する。
【００７２】
その際、第２のＩｎＰ保護層２６およびＭＱＷ活性層２３の表層部には、エッチングダメージ２７に加え、ウェハのＭＯＣＶＤ装置内への移動時およびＭＯＣＶＤ装置での昇温時に、不純物偏析または熱ダメージ２８が生じる。また、昇温中に第２のＩｎＰ保護層２６が回折格子凹部にマストランスポートすることがあるが、ＧａＡｓ熱変形防止層２５の存在により回折格子の熱変形は防止される。なお、図１１はマストランスポートが生じた場合を図示しており、マストランスポート前の回折格子の形状を破線で示している。
【００７３】
図１２は第２の実施の形態の気相エッチング工程の説明図である。
昇温工程においてウェハ温度が６００℃に達したら、ＭＯＣＶＤ装置内の雰囲気をＰＨ３とＡｓＨ３の少なくとも１種を含むＨ２雰囲気に替える。そして、これと同時に、ＣＨ３Ｃｌを導入し、回折格子凸部の第１，第２の保護層２４，２６およびＧａＡｓ熱変形防止層２５、さらに回折格子の表層部を厚さ２０ｎｍ程度気相エッチングする。これにより、再成長界面からエッチングダメージ２７や不純物偏析または熱ダメージ２８が除去された回折格子状のＭＱＷ活性層２３が形成される。なお、図１２では、気相エッチング前の回折格子形状を破線で示している。
【００７４】
気相エッチングは、第１の実施の形態において述べたのと同様、回折格子の表層部に対して新たなエッチングダメージを生じさせることがなく、また、エッチングガスとして、ＨＣｌ，ＰＣｌ３，Ｃｌ２，ＣＢｒ４などの他の物質も用いることができる。
【００７５】
図１３は第２の実施の形態の再成長工程の説明図である。
第１，第２の保護層２４，２６、ＧａＡｓ熱変形防止層２５および回折格子の表層部の除去後は、ＣＨ３Ｃｌの導入を停止して気相エッチングを停止する。そして、これと同時に、ＭＯＣＶＤ装置内の雰囲気を、ＰＨ３を含むＨ２雰囲気に替え、ＩＩＩ族原料としてＴＭＩを導入し、アンドープのＩｎＰ埋め込み層２９を形成する。ＩｎＰ成長は回折格子凸部の上方約３０ｎｍの位置で停止して回折格子をＩｎＰ埋め込み層２９で埋め込み、平坦化する。なお、回折格子の埋め込みにここではＩｎＰを用いたが、このほかＩｎＧａＡｓＰも用いることができる。
【００７６】
そして、このＩｎＰ埋め込み層２９の上に、アンドープのＩｎＧａＡｓＰ光ガイド層（組成波長１．１μｍ，厚さ１００ｎｍ）３０、ｐ型ＩｎＰクラッド層（厚さ２μｍ）３１、およびｐ型ＩｎＧａＡｓコンタクト層（厚さ０．５μｍ）３２を順に成長する。
【００７７】
最後に、図示しないが、電極として、ｎ型ＩｎＰ基板２０側にＡｕＧｅを、ｐ型ＩｎＧａＡｓコンタクト層３２側にＡｕ／Ｚｎ／Ａｕを蒸着すると、波長１．３μｍ帯の利得結合ＤＦＢレーザの基本構造が完成する。
【００７８】
以上の製造方法により、回折格子状のＭＱＷ活性層２３の形状が保持され、かつ、非発光再結合中心のない良好な再成長界面が得られる。したがって、設計通りの素子構造を実現でき、製造歩留まりが向上するようになる。さらに、再成長界面近傍のエッチングダメージ２７や不純物偏析または熱ダメージ２８を除去することで、ＭＱＷ活性層２３の発光効率を向上させることができる。また、ＧａＡｓ熱変形防止層２５を気相エッチングですべて除去するので、ＭＱＷ活性層２３への正孔注入効率の低下を防止することができる。
【００７９】
なお、以上の説明において、ＭＱＷ活性層４，２３に形成する回折格子の長手方向は（０１−１）方向としたが、これに限定するものではなく、例えば直交方向である（０１１）方向にしてもよい。
【００８０】
また、ＭＱＷ活性層４，２３に形成する回折格子の周期を２００ｎｍとしたが、波長１．５５μｍ帯で発振する利得結合ＤＦＢレーザを製造する場合には、回折格子の周期が２４０ｎｍになるように形成すればよい。
【００８１】
また、回折格子はＲＩＥなどのドライエッチングによって形成したが、この回折格子の形成をウェットエッチングによって行ってもよい。このウェットエッチングによってエッチングダメージが生じた場合も、その後の気相エッチングによりこれを除去することができる。
【００８２】
また、第１，第２の温度は、上記の例に限定されるものではなく、熱変形防止層や回折格子上に形成する埋め込み層、あるいは気相エッチング条件（エッチングガスや温度など）などに応じて適当に設定することができる。
【００８３】
また、以上の説明では、回折格子形状はＭＱＷ活性層４，２３の一部をエッチングする構造としたが、回折格子の凹部に相当する部分のＭＱＷ活性層４，２３を全部エッチングした貫通型の回折格子とすることもできる。
【００８４】
また、以上の説明において活性層はＭＱＷ活性層としたが、１つの厚い層で形成されたバルク活性層であってもよい。
【００８５】
【発明の効果】
以上説明したように本発明では、活性層に回折格子を形成してウェハを成長装置内に配置し、回折格子表面に第１の温度で熱変形防止層を形成してから第２の温度で熱変形防止層および回折格子の表層部を除去した後、回折格子を埋め込む。これにより、回折格子の形状を保持でき、設計通りの素子構造を実現できるので、光半導体装置の製造歩留まりを向上させることができる。さらに、良好な再成長界面が得られるので、活性層の発光効率を向上でき、閾値電流の低減や高効率動作を実現でき、光半導体装置の信頼性向上をも図ることができる。
【００８６】
また、本発明では、活性層上に熱変形防止層および保護層を形成してから回折格子を形成し、その後、ウェハを成長装置内に配置して埋め込み層の形成温度で熱変形防止層、保護層および回折格子の表層部を除去し、回折格子を埋め込む。これにより、回折格子の変形が防止されるとともに、良好な再成長界面が得られる。これにより、光半導体装置の製造歩留まりの向上、発光効率などの特性向上、および信頼性向上を図ることができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る光半導体装置の製造フローを示す図である。
【図２】第１の実施の形態の結晶成長工程の説明図である。
【図３】第１の実施の形態の回折格子形成工程の説明図である。
【図４】第１の実施の形態の熱変形防止層形成工程の説明図である。
【図５】第１の実施の形態の昇温工程の説明図である。
【図６】第１の実施の形態の気相エッチング工程の説明図である。
【図７】第１の実施の形態の再成長工程の説明図である。
【図８】第２の実施の形態に係る光半導体装置の製造フローを示す図である。
【図９】第２の実施の形態の結晶成長工程の説明図である。
【図１０】第２の実施の形態の回折格子形成工程の説明図である。
【図１１】第２の実施の形態の昇温工程の説明図である。
【図１２】第２の実施の形態の気相エッチング工程の説明図である。
【図１３】第２の実施の形態の再成長工程の説明図である。
【図１４】結晶成長工程の説明図である。
【図１５】回折格子形成工程の説明図である。
【図１６】エッチングダメージ除去工程の説明図である。
【図１７】回折格子埋め込み前の昇温工程の説明図である。
【図１８】埋め込み層形成工程およびその後の再成長工程の説明図である。
【図１９】回折格子熱変形防止方法の一例の説明図である。
【図２０】回折格子熱変形防止方法の他の例の説明図である。
【符号の説明】
１，２０ ｎ型ＩｎＰ基板
２，２１ ｎ型ＩｎＰバッファ層
３，１０，２２，３０ ＩｎＧａＡｓＰ光ガイド層
４，２３ ＭＱＷ活性層
５ ＩｎＰ保護層
６，２７ エッチングダメージ
７ ＩｎＧａＡｓ熱変形防止層
８，２８ 不純物偏析または熱ダメージ
９，２９ ＩｎＰ埋め込み層
１１，３１ ｐ型ＩｎＰクラッド層
１２，３２ ｐ型ＩｎＧａＡｓコンタクト層
２４ 第１のＩｎＰ保護層
２５ ＧａＡｓ熱変形防止層
２６ 第２のＩｎＰ保護層
【発明の属する技術分野】
本発明は光半導体装置の製造方法に関し、特に内部に回折格子を有して一定波長の光を帰還発振する光半導体装置の製造方法に関する。
【０００２】
【従来の技術】
急速なインターネットの普及や情報技術の進展に伴い、光通信用光源として用いられる光半導体装置には更なる高性能化と低コスト化が求められている。こうした背景の中で、光半導体装置の活性層に回折格子を形成することによって光の導波方向に利得を周期的に変調させたＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ）レーザ（以下「利得結合ＤＦＢレーザ」という）が注目されてきている。利得結合ＤＦＢレーザは、高い単一波長性と高出力動作を両立でき、かつ、反射戻り光耐性が強い、といった特徴を有している。
【０００３】
このような利得結合ＤＦＢレーザの製造は、通常、その結晶成長に有機金属気相成長（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＭＯＣＶＤ）法を用いて行われる。ここで、従来の波長１．３μｍ帯の利得結合ＤＦＢレーザの製造方法の一例を図１４から図１８を参照して説明する。
【０００４】
図１４は結晶成長工程の説明図である。
まず、ｎ型ＩｎＰ基板１００上に、ｎ型ＩｎＰバッファ層（厚さ０．５μｍ）１０１、アンドープのＩｎＧａＡｓＰ光ガイド層（組成波長１．１μｍ，厚さ１００ｎｍ）１０２を成長する。これに続いて、アンドープの多重量子井戸（Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ，ＭＱＷ）活性層（厚さ１５０ｎｍ）１０３、およびアンドープのＩｎＰ保護層（厚さ２０ｎｍ）１０４を成長する。
【０００５】
ＭＱＷ活性層１０３は、例えばアンドープのＩｎＧａＡｓＰ障壁層（組成波長１．１μｍ，厚さ１０ｎｍ）の１１層と、アンドープのＩｎＧａＡｓＰ井戸層（組成波長１．３８μｍ，厚さ４ｎｍ）の１０層とが、交互に積層されて構成される。
【０００６】
図１５は回折格子形成工程の説明図である。
結晶成長後には、干渉露光とフォトリソグラフィを用いて、ＩｎＰ保護層１０４上に、周期２００ｎｍのレジスト回折格子パターンを形成する。回折格子の長手方向は、例えば、（０１−１）方向にする。
【０００７】
次いで、レジスト回折格子をマスクにしてＩｎＰ保護層１０４およびＭＱＷ活性層１０３の一部を反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ，ＲＩＥ）などのドライエッチングにより除去する。例えばＭＱＷ活性層１０３のうち上部６層のＩｎＧａＡｓＰ井戸層をエッチングしてレジストマスクを剥離すると、ＩｎＰ保護層１０４表面からの深さが約１００ｎｍの回折格子状のＭＱＷ活性層１０３が形成されるようになる。
【０００８】
この回折格子形成工程では、ＭＱＷ活性層１０３の表層部に、ドライエッチング時のプラズマによるエッチングダメージ１０５が生じる。
図１６はエッチングダメージ除去工程の説明図である。
【０００９】
回折格子形成工程で生じた図１５に示したエッチングダメージ１０５は、ＭＱＷ活性層１０３の表層部をウェットエッチングすることによって除去する。このエッチングダメージ１０５の除去後に、ＭＱＷ活性層１０３上に埋め込み層を形成し、回折格子を埋め込む。なお、図１６では、ウェットエッチング前の回折格子形状を破線で示している。
【００１０】
図１７は回折格子埋め込み前の昇温工程の説明図である。
回折格子の埋め込み前には、まず、このウェハをＭＯＣＶＤ装置内に配置し、Ｖ族ガスとしてフォスフィン（ＰＨ３）およびアルシン（ＡｓＨ３）のうちの少なくとも１種を含むＨ２雰囲気中で、ウェハ温度を回折格子の埋め込み層の形成温度（例えば６００℃）まで昇温する。
【００１１】
ここで、ＭＱＷ活性層１０３の回折格子表面には、エッチングダメージ除去工程でのウェットエッチング後にウェハをＭＯＣＶＤ装置へ移動する際、空気中の酸素、炭素、シリコンなどの不純物が高濃度に偏析し得る。また、この昇温工程における昇温中は、熱が加えられることによって回折格子の表層部にダメージが生じ得る。このように、昇温工程後には、回折格子の表層部に、不純物偏析または熱ダメージ１０６が生じるようになる。さらに、この昇温工程では、回折格子の凸部の角から凹部へのマストランスポートによって回折格子に熱変形が生じ易い。したがって、昇温工程後には、このような回折格子上に埋め込み層が形成されることになる。
【００１２】
図１８は埋め込み層形成工程およびその後の再成長工程の説明図である。
昇温工程においてウェハ温度が埋め込み層の形成温度に達したら、アンドープのＩｎＰ層１０７を形成し、回折格子状のＭＱＷ活性層１０３を埋め込む。そして、その上に、アンドープのＩｎＧａＡｓＰ光ガイド層（組成波長１．１μｍ，厚さ１００ｎｍ）１０８、ｐ型ＩｎＰクラッド層（厚さ２μｍ）１０９、ｐ型ＩｎＧａＡｓコンタクト層（厚さ０．５μｍ）１１０を順に成長する。
【００１３】
この再成長工程の後、図示しないが、電極として、ｎ型ＩｎＰ基板側にＡｕＧｅを、ｐ型ＩｎＧａＡｓコンタクト層側にＡｕ／Ｚｎ／Ａｕを蒸着し、波長１．３μｍ帯の利得結合ＤＦＢレーザの基本構造を形成する。
【００１４】
【発明が解決しようとする課題】
しかし、従来の製造方法では、回折格子上への埋め込み層形成前にウェットエッチングによってエッチングダメージを除去しても、このウェハをＭＯＣＶＤ装置へ移動する間に、その後の再成長界面となる回折格子表面に不純物偏析が生じるため、これが非発光再結合中心となって活性層の発光効率が低下するという問題点があった。
【００１５】
さらに、従来の製造方法では、再成長時にウェハ表面からのＰ原子やＡｓ原子の蒸発を防止する目的で、ＰＨ３やＡｓＨ３を含むＨ２雰囲気中でウェハを埋め込み層の形成温度まで昇温するが、その条件が適切でないと、再成長界面に例えばＡｓ／Ｐ置換による欠陥が発生し、活性層の発光効率の低下を招くという問題点もあった。
【００１６】
このような再成長界面における不純物偏析やＡｓ／Ｐ置換による欠陥の発生などの現象により、従来の製造方法では、高い発光効率の活性層を実現するのが困難であった。勿論、この問題は、ＲＩＥなどのドライエッチングに替えてウェットエッチングのみで活性層に回折格子を形成した場合にも生じる。
【００１７】
また、一般に、回折格子を利用した光半導体装置では、光と回折格子との結合係数が、素子中の光の伝播特性を決定する重要なパラメータであり、これを制御する必要がある。しかし、従来の製造方法では、回折格子上への埋め込み層形成前に埋め込み層の形成温度まで昇温する際、マストランスポートによって回折格子が熱変形し易いため、パラメータの制御が困難になるという問題点があった。
【００１８】
このような回折格子の熱変形を防止する方法としては、例えば、非常に薄いＧａＡｓ層やＩｎＧａＡｓ層を熱変形防止層として用いる方法が開示されている（特開平３−１７９７３１号公報）。
【００１９】
図１９は回折格子熱変形防止方法の一例の説明図である。図１９に示すように、ＩｎＰ回折格子基板２００上に、回折格子が熱変形しない温度で、ＧａＡｓあるいはＩｎＧａＡｓの熱変形防止層２０１を形成する。そして、このＩｎＰ回折格子基板２００の温度を、回折格子上に形成する埋め込み層の形成温度まで昇温する。この熱変形防止層２０１により、ＩｎＰ回折格子基板２００の回折格子はその熱変形が防止されるようになる。
【００２０】
しかし、この方法を利得結合ＤＦＢレーザの製造にそのまま適用した場合には次に示すような問題が生じる。
まず、第１の問題としては、熱変形防止層にＧａＡｓを用いた場合に、利得結合ＤＦＢレーザのように深い回折格子が形成されている表面を、格子不整合の大きいＧａＡｓで良好に被覆することは困難であるという点が挙げられる。臨界膜厚より厚くなる部位が存在すると、そこからミスフィット転位が発生し、埋め込み層の結晶性や活性層の発光効率を低下させてしまう。また、臨界膜厚より薄くても、熱変形防止層のＧａＡｓは埋め込み層のＩｎＰや活性層のＩｎＧａＡｓＰよりもバンドギャップが大きいため、活性層への正孔注入効率を低下させてしまう。
【００２１】
そして、第２の問題としては、熱変形防止層にＩｎＧａＡｓを用いた場合に、条件によってはＩｎＧａＡｓが活性層よりもバンドギャップが小さくなるため、熱変形防止層が誘導放出光の吸収損失領域となり、レーザ発振の閾値電流を増大させてしまうという点が挙げられる。
【００２２】
また、図２０は回折格子熱変形防止方法の他の例の説明図である。熱変形防止の他の手段として、ＩｎＰ基板２０２上に形成された回折格子形成層２０３の回折格子上の保護層２０４中に、あらかじめ薄膜のＧａＡｓ層を熱変形防止層２０５として挿入しておく方法がある（特開平２００１−１６８４５５）。
【００２３】
しかし、この方法を利得結合ＤＦＢレーザの製造に適用すると、回折格子の変形は防止されるものの、再成長界面への不純物偏析や昇温時の熱ダメージによる活性層の発光効率の低下は依然として解消されない。
【００２４】
本発明はこのような点に鑑みてなされたものであり、活性層に形成された回折格子の変形を防止し、かつ、活性層の発光効率の低下を招く要因を除去することのできる光半導体装置の製造方法を提供することを目的とする。
【００２５】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示す製造フローによって実現可能な光半導体装置の製造方法が提供される。本発明の光半導体装置の製造方法は、半導体基板上の異なる導電性の一対のクラッド層間に活性層を有し、活性層の一部が光の導波方向に対して周期的にエッチングされた回折格子を備えた光半導体装置の製造方法において、活性層に回折格子を形成したウェハを成長装置内に配置し、前記回折格子の表面に前記回折格子の変形を防止するための熱変形防止層を第１の温度で形成する工程と、前記成長装置内で、前記回折格子を埋め込む埋め込み層の形成温度である第２の温度で前記熱変形防止層と前記回折格子の表層部とを除去する工程と、前記成長装置により前記第２の温度で前記埋め込み層を形成する工程と、を有することを特徴とする。
【００２６】
このような光半導体装置の製造方法では、活性層に回折格子を形成して（ステップＳ１）、このウェハを成長装置内に配置し（ステップＳ２）、その中で、第１の温度で回折格子表面に熱変形防止層を形成した後（ステップＳ３）、第２の温度にする（ステップＳ４）。そのため、第２の温度で、あるいは第２の温度に達するまでに回折格子の変形が生じない。さらに、同じ成長装置内で第２の温度で、気相エッチングなどの方法を用いて、熱変形防止層および回折格子の表層部を除去した後（ステップＳ５）、回折格子の埋め込み層を形成する（ステップＳ６）。これにより、回折格子の表層部に生じたエッチングダメージ、不純物偏析、昇温時の熱ダメージなどが除去され、清浄な状態のままその上に埋め込み層が形成される。
【００２７】
また、本発明では、半導体基板上の異なる導電性の一対のクラッド層間に活性層を有し、活性層の一部が光の導波方向に対して周期的にエッチングされた回折格子を備えた光半導体装置の製造方法において、活性層上に、前記活性層に形成される回折格子の変形を防止するための熱変形防止層と前記熱変形防止層を保護する保護層とを形成する工程と、前記熱変形防止層と前記保護層とが形成された前記活性層に前記回折格子を形成する工程と、前記活性層に前記回折格子が形成されたウェハを成長装置内に配置し、前記成長装置内で、前記回折格子を埋め込む埋め込み層の形成温度で、前記熱変形防止層と前記保護層と前記回折格子の表層部とを除去する工程と、前記成長装置により前記形成温度で前記埋め込み層を形成する工程と、を有することを特徴とする光半導体装置の製造方法が提供される。
【００２８】
このような光半導体装置の製造方法によれば、あらかじめ活性層上に熱変形防止層が形成されていることで、埋め込み層の形成温度で、あるいは形成温度に達するまでに、回折格子の熱変形は生じない。さらに、埋め込み層の形成前に成長装置内で熱変形防止層、保護層および回折格子の表層部が除去され、清浄な状態のままその上に埋め込み層が形成される。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、第１の実施の形態について説明する。
【００３０】
図１は第１の実施の形態に係る光半導体装置の製造フローを示す図である。
第１の実施の形態に係る光半導体装置の製造は、まず、半導体基板上の異なる導電性の一対のクラッド層間に形成されるべき活性層を下部のクラッド層上に成長した後、この活性層の少なくとも一部を周期的にエッチングして回折格子を形成する（ステップＳ１）。回折格子の形成は、ＲＩＥなどの通常のドライエッチングによって行うことができる。その場合、回折格子の表層部にはプラズマによるエッチングダメージが生じる。
【００３１】
次いで、回折格子形成後のウェハを、各層の形成に用いる成長装置内に配置する（ステップＳ２）。成長装置内にウェハを配置する際には、ウェハの移動に伴い、回折格子表面に空気中の酸素、炭素、シリコンなどの不純物が付着した不純物偏析が生じる。
【００３２】
次いで、この成長装置内で、回折格子が変形しない第１の温度で、回折格子表面に熱変形防止層を形成する（ステップＳ３）。熱変形防止層の材質としては、例えば半導体基板がＩｎＰの場合にはＧａＡｓまたはＩｎＧａＡｓを用いることができ、第１の温度として３００℃〜４５０℃の範囲内の温度を設定することができる。第１の温度は、形成する熱変形防止層の材質に応じて設定する。また、熱変形防止層の形成においては、熱が加えられることで回折格子の表層部に多少の熱ダメージが生じる。
【００３３】
次いで、表面に熱変形防止層が形成された回折格子を埋め込むため、同じ成長装置内で、ウェハ温度を、回折格子上に形成する埋め込み層の形成温度である第２の温度まで昇温する（ステップＳ４）。この第２の温度は５５０℃〜６５０℃、好ましくは５９０℃〜６１０℃の範囲内の温度に設定する。５５０℃を下回る温度では埋め込み層を良好に成長させることができず、一方、６５０℃を上回る温度では熱変形防止層自体を熱変形させてしまう可能性が生じるためである。
【００３４】
第２の温度まで昇温した後、この成長装置内で、熱変形防止層の全部と回折格子の表層部のエッチングダメージ、不純物偏析、熱ダメージを、気相エッチングにより除去する（ステップＳ５）。この気相エッチングは、塩化メチル（ＣＨ３Ｃｌ）など、その組成にハロゲン元素を含んでいる物質をエッチングガスとして成長装置内に導入し、このエッチングガスの熱分解で発生する活性種によってエッチングを行うものである。
【００３５】
そして、このステップＳ５の後、再成長工程としてこの成長装置内で、第２の温度で埋め込み層を形成し（ステップＳ６）、埋め込み層形成後は、その上に、上部のクラッド層およびコンタクト層を形成する（ステップＳ７）。
【００３６】
最後に、半導体基板側およびコンタクト層側にそれぞれ電極を形成し（ステップＳ８）、光半導体装置の基本構造を形成する。
このような光半導体装置の製造方法によれば、回折格子が熱変形しない第１の温度で回折格子表面を熱変形防止層で被覆し、その後に回折格子上に形成する埋め込み層の形成温度まで昇温するため、この昇温によっても回折格子の熱変形は生じない。
【００３７】
そして、この第１の実施の形態の製造方法において注目すべきは、埋め込み層形成直前に、成長装置内で気相エッチングを行う点である。すなわち、回折格子表面を熱変形防止層で被覆することで、回折格子の形状を保持したまま形成温度まで昇温することができる。そして、この形成温度において埋め込み層形成直前に気相エッチングを行い、熱変形防止層、エッチングダメージ、不純物偏析および熱ダメージを除去するので、非発光再結合中心のない良好な再成長界面に埋め込み層を形成することができる。
【００３８】
さらに、この製造方法では、熱分解で生じた活性種を利用した気相エッチングを行うため、再成長界面に新たなエッチングダメージを生じさせてしまうことがほとんどない。
【００３９】
このようにＭＯＣＶＤ装置内で埋め込み層形成直前に気相エッチングを行うことで、ＭＯＣＶＤ装置外でウェットエッチングを行った場合に比べて、活性層のフォトルミネッセンス強度を約３０％増加させることができる。
【００４０】
また、この製造方法においては、特に、半導体基板がＩｎＰの場合に熱変形防止層としてＩｎＰと格子整合できるＩｎＧａＡｓを用いると、回折格子が深い場合でも、その回折格子表面を良好に被覆することができる。
【００４１】
この第１の実施の形態に係る光半導体装置の製造方法を、利得結合ＤＦＢレーザの製造に適用した場合を例に、図２から図７を参照して具体的に説明する。
ここで、利得結合ＤＦＢレーザを構成する各層の形成に必要な結晶成長は、原料にトリメチルインジウム（ＴＭＩ）、トリエチルガリウム（ＴＥＧ）、ＰＨ３、ＡｓＨ３、シラン（ＳｉＨ４）、ジエチル亜鉛（ＤＥＺ）を用いたＭＯＣＶＤ法により行う。利得結合ＤＦＢレーザの製造において、成長装置としてはＭＯＣＶＤ装置を使用する。以下、各製造工程を順を追って説明する。
【００４２】
図２は第１の実施の形態の結晶成長工程の説明図である。
まず、ｎ型（１００）ＩｎＰ基板１上に、ｎ型ＩｎＰバッファ層（厚さ０．５μｍ）２、アンドープのＩｎＧａＡｓＰ光ガイド層（組成波長１．１μｍ，厚さ１００ｎｍ）３を成長する。これに続き、アンドープのＭＱＷ活性層（厚さ１５０ｎｍ）４、およびアンドープのＩｎＰ保護層（厚さ２０ｎｍ）５を成長する。
【００４３】
ＭＱＷ活性層４は、アンドープのＩｎＧａＡｓＰ障壁層（組成波長１．１μｍ，厚さ１０ｎｍ，歪量０％）の１１層と、アンドープのＩｎＧａＡｓＰ井戸層（組成波長１．３８μｍ，厚さ４ｎｍ，圧縮歪＋０．８％）の１０層とが、交互に積層されて構成される。
【００４４】
図３は第１の実施の形態の回折格子形成工程の説明図である。
結晶成長工程後には、干渉露光とフォトリソグラフィを用い、ＩｎＰ保護層５上に、周期２００ｎｍのレジスト回折格子パターンを形成する。光の導波方向は（０１１）方向とし、回折格子の長手方向は（０１−１）方向に形成する。
【００４５】
次いで、レジスト回折格子をマスクにしてＩｎＰ保護層５およびＭＱＷ活性層４のうち上部６層のＩｎＧａＡｓＰ井戸層を、Ｃ２Ｈ６／Ｈ２系ＲＩＥでドライエッチングする。その後、レジストマスクを剥離し、ＩｎＰ保護層５表面からの深さが約１００ｎｍの回折格子状のＭＱＷ活性層４を形成する。
【００４６】
この回折格子形成工程では、ドライエッチング時のプラズマにより、ＭＱＷ活性層４の表層部に深さ約１０ｎｍのエッチングダメージ６が生じる。
図４は第１の実施の形態の熱変形防止層形成工程の説明図である。
【００４７】
回折格子状のＭＱＷ活性層４を形成した後、このウェハを硫酸（Ｈ２ＳＯ４）水溶液で洗浄してからＭＯＣＶＤ装置内に配置し、ＰＨ３を含むＨ２雰囲気中で、ウェハ温度を第１の温度である４００℃まで昇温する。
【００４８】
４００℃に達したら、Ｖ族ガスをＰＨ３からＡｓＨ３に切り替え、同時にＩＩＩ族原料としてＴＭＩとＴＥＧを供給し、ＭＱＷ活性層４の回折格子上にＩｎＧａＡｓ熱変形防止層７を形成する。ＩｎＧａＡｓ熱変形防止層７の膜厚は、回折格子凹部で約１０ｎｍになるように成長時間を制御する。
【００４９】
また、このとき、回折格子の表層部には、エッチングダメージ６に加え、ウェハのＭＯＣＶＤ装置内への移動時またはＭＯＣＶＤ装置での昇温時に、不純物偏析または熱ダメージ８が生じる。
【００５０】
図５は第１の実施の形態の昇温工程の説明図である。
ＭＱＷ活性層４に形成した回折格子を埋め込む前に、まず、ＭＯＣＶＤ装置内を、ＡｓＨ３を含むＨ２雰囲気とし、回折格子上に形成する埋め込み層の形成温度である第２の温度６００℃まで昇温する。
【００５１】
図６は第１の実施の形態の気相エッチング工程の説明図である。
ウェハ温度が６００℃に達したら、まず、ＭＯＣＶＤ装置内の雰囲気をＰＨ３およびＡｓＨ３のうちの少なくとも１種を含むＨ２雰囲気に替える。そして、これと同時に、エッチングガスとして塩化メチル（ＣＨ３Ｃｌ）を導入し、ＩｎＧａＡｓ熱変形防止層７の全部および回折格子の表層部の厚さ２０ｎｍ程度を気相エッチングにより除去する。これにより、再成長界面からエッチングダメージ６や、不純物偏析または熱ダメージ８が除去された回折格子状のＭＱＷ活性層４が形成される。なお、図６では、気相エッチング前のＩｎＧａＡｓ熱変形防止層および回折格子形状を破線で示している。
【００５２】
気相エッチングは、エッチングガスの熱分解で発生する活性種によってエッチングを行うため、プラズマの場合と異なり、回折格子の表層部に対して新たなエッチングダメージが生じることはない。この気相エッチングに用いるエッチングガスとしては、上記のＣＨ３Ｃｌのほか、塩化水素（ＨＣｌ）、塩化リン（ＰＣｌ３）、塩素（Ｃｌ２）、四臭化炭素（ＣＢｒ４）など、その組成にハロゲン元素を含んでいる他の物質を用いることもできる。
【００５３】
図７は第１の実施の形態の再成長工程の説明図である。
ＩｎＧａＡｓ熱変形防止層７の全部および回折格子の表層部の除去後は、ＣＨ３Ｃｌの導入を停止して気相エッチングを停止する。そして、これと同時に、ＭＯＣＶＤ装置内の雰囲気を、ＰＨ３を含むＨ２雰囲気に替え、ＩＩＩ族原料としてＴＭＩを導入し、アンドープのＩｎＰ埋め込み層９を形成する。ＩｎＰ成長は回折格子凸部の上方約３０ｎｍの位置で停止する。これにより、ＭＱＷ活性層４に形成された回折格子は、ＩｎＰ埋め込み層９で埋め込まれて平坦化される。なお、回折格子の埋め込みにここではＩｎＰを用いたが、このほかＩｎＧａＡｓＰも用いることができる。
【００５４】
そして、このＩｎＰ埋め込み層９の上に、アンドープのＩｎＧａＡｓＰ光ガイド層（組成波長１．１μｍ，厚さ１００ｎｍ）１０、ｐ型ＩｎＰクラッド層（厚さ２μｍ）１１、ｐ型ＩｎＧａＡｓコンタクト層（厚さ０．５μｍ）１２を順に成長する。
【００５５】
最後に、図示しないが、電極として、ｎ型ＩｎＰ基板１側にＡｕＧｅを、ｐ型ＩｎＧａＡｓコンタクト層１２側にＡｕ／Ｚｎ／Ａｕを蒸着すると、波長１．３μｍ帯の利得結合ＤＦＢレーザの基本構造が完成する。
【００５６】
以上の製造方法により、回折格子状のＭＱＷ活性層４の形状が保持され、かつ、非発光再結合中心のない良好な再成長界面が得られるようになる。したがって、設計通りの素子構造を実現することが可能になり、製造歩留まりが向上するようになる。さらに、再成長界面近傍に生じたエッチングダメージ６や、不純物偏析または熱ダメージ８などを除去することで、ＭＱＷ活性層４の発光効率を向上させ、閾値電流の低減、高効率動作が図られ、素子特性が向上するようになる。
【００５７】
次に、第２の実施の形態について説明する。
図８は第２の実施の形態に係る光半導体装置の製造フローを示す図である。
第２の実施の形態に係る光半導体装置の製造は、まず、半導体基板上の異なる導電性の一対のクラッド層間に形成されるべき活性層を下部のクラッド層上に成長した後、この活性層の上に、あらかじめ熱変形防止層およびこれを保護する保護層の積層構造を形成する（ステップＳ１０）。熱変形防止層の材質としては、例えば半導体基板がＩｎＰの場合にはＧａＡｓを用いることができ、保護層の材質としては、ＩｎＰまたはＩｎＧａＡｓＰを用いることができる。
【００５８】
次いで、活性層の少なくとも一部を周期的にエッチングして回折格子を形成する（ステップＳ１１）。回折格子の形成は、ＲＩＥなどのドライエッチングによって行うことができる。その場合、保護層および回折格子の表層部にはプラズマによるエッチングダメージが生じる。
【００５９】
そして、このウェハを成長装置内に配置する（ステップＳ１２）。その際、回折格子表面には、空気中の不純物が付着して不純物偏析が生じる。
次いで、成長装置内で、ウェハ温度を、回折格子上に形成する埋め込み層の形成温度である第２の温度まで昇温する（ステップＳ１３）。第２の温度は、第１の実施の形態で述べたのと同様の理由から、５５０℃〜６５０℃、好ましくは５９０℃〜６１０℃の範囲内の温度に設定する。昇温時には、保護層および回折格子の表層部に熱ダメージが生じる。
【００６０】
第２の温度まで昇温した後、この成長装置内で、熱変形防止層、保護層、および回折格子の表層部のエッチングダメージ、不純物偏析、熱ダメージを、気相エッチングにより除去する（ステップＳ１４）。気相エッチングは、塩化メチル（ＣＨ３Ｃｌ）などのハロゲンガスをエッチングガスとして用いて、その熱分解で発生する活性種によってエッチングを行う。
【００６１】
そして、このステップＳ１４の後、再成長工程として、この成長装置内で、第２の温度で埋め込み層を形成し（ステップＳ１５）、埋め込み層の形成後は、その上に、上部のクラッド層およびコンタクト層を形成する（ステップＳ１６）。
【００６２】
最後に、半導体基板側およびコンタクト層側にそれぞれ電極を形成し（ステップＳ１７）、光半導体装置の基本構造を形成する。
このような光半導体装置の製造方法によれば、あらかじめ活性層上に熱変形防止層が形成されていることで、回折格子上に形成する埋め込み層の形成温度まで昇温しても、回折格子に熱変形が生じない。
【００６３】
そして、回折格子の埋め込み層形成直前に、成長装置内で気相エッチングして熱変形防止層、保護層、エッチングダメージ、不純物偏析および熱ダメージを除去する。すなわち、あらかじめ形成した熱変形防止層によって埋め込み層形成温度まで回折格子の形状を保持することができ、この形成温度において埋め込み層形成直前に気相エッチングを行うことで、非発光再結合中心のない良好な再成長界面が得られる。
【００６４】
さらに、この光半導体装置の製造方法では、気相エッチングを用いるため、再成長界面に新たなエッチングダメージを生じさせてしまうことがない。
また、例えば、活性層、埋め込み層をＩｎＧａＡｓＰ，ＩｎＰでそれぞれ形成し、熱変形防止層をＧａＡｓで形成する場合であっても、熱変形防止層をすべて気相エッチングで除去するので、エネルギーギャップに関する不具合が発生しない。したがって、活性層への正孔注入効率の低下を防止することができる。
【００６５】
この第２の実施の形態に係る光半導体装置の製造方法を、利得結合ＤＦＢレーザの製造に適用した場合を例に、図９から図１３を参照して具体的に説明する。
図９は第２の実施の形態の結晶成長工程の説明図である。
【００６６】
まず、ｎ型（１００）ＩｎＰ基板２０上に、ｎ型ＩｎＰバッファ層（厚さ０．５μｍ）２１、アンドープのＩｎＧａＡｓＰ光ガイド層（組成波長１．１μｍ，厚さ１００ｎｍ）２２、アンドープのＭＱＷ活性層（厚さ１５０ｎｍ）２３を成長する。これに続き、アンドープの第１のＩｎＰ保護層（厚さ１０ｎｍ）２４、ＧａＡｓ熱変形防止層（厚さ１ｎｍ）２５、アンドープの第２のＩｎＰ保護層（厚さ２０ｎｍ）２６を成長する。
【００６７】
ＭＱＷ活性層２３は、アンドープのＩｎＧａＡｓＰ障壁層（組成波長１．１μｍ，厚さ１０ｎｍ，歪量０％）の１１層と、アンドープのＩｎＧａＡｓＰ井戸層（組成波長１．３８μｍ，厚さ４ｎｍ，圧縮歪＋０．８％）の１０層とが、交互に積層されて構成される。
【００６８】
図１０は第２の実施の形態の回折格子形成工程の説明図である。
結晶成長工程後には、干渉露光とフォトリソグラフィを用いて、第２のＩｎＰ保護層２６上に周期２００ｎｍのレジスト回折格子パターンを形成する。光の導波方向は（０１１）方向とし、回折格子の長手方向は（０１−１）方向に形成する。
【００６９】
次いで、レジスト回折格子をマスクにして、第２のＩｎＰ保護層２６からＭＱＷ活性層２３の上部６層のＩｎＧａＡｓＰ井戸層までを、Ｃ２Ｈ６／Ｈ２系ＲＩＥでドライエッチングする。その後、レジストマスクを剥離し、第２のＩｎＰ保護層２６表面からの深さが約１１５ｎｍの回折格子状のＭＱＷ活性層２３を形成する。
【００７０】
この回折格子形成工程では、ドライエッチング時のプラズマにより、第２のＩｎＰ保護層２６およびＭＱＷ活性層２３の表層部に厚さ１０ｎｍ程度のエッチングダメージ２７が生じる。
【００７１】
図１１は第２の実施の形態の昇温工程の説明図である。
回折格子状のＭＱＷ活性層２３を形成した後、このウェハを硫酸（Ｈ２ＳＯ４）水溶液で洗浄してからＭＯＣＶＤ装置内に配置し、ＰＨ３を含むＨ２雰囲気中で、ウェハ温度を回折格子の埋め込み層形成温度である６００℃に昇温する。
【００７２】
その際、第２のＩｎＰ保護層２６およびＭＱＷ活性層２３の表層部には、エッチングダメージ２７に加え、ウェハのＭＯＣＶＤ装置内への移動時およびＭＯＣＶＤ装置での昇温時に、不純物偏析または熱ダメージ２８が生じる。また、昇温中に第２のＩｎＰ保護層２６が回折格子凹部にマストランスポートすることがあるが、ＧａＡｓ熱変形防止層２５の存在により回折格子の熱変形は防止される。なお、図１１はマストランスポートが生じた場合を図示しており、マストランスポート前の回折格子の形状を破線で示している。
【００７３】
図１２は第２の実施の形態の気相エッチング工程の説明図である。
昇温工程においてウェハ温度が６００℃に達したら、ＭＯＣＶＤ装置内の雰囲気をＰＨ３とＡｓＨ３の少なくとも１種を含むＨ２雰囲気に替える。そして、これと同時に、ＣＨ３Ｃｌを導入し、回折格子凸部の第１，第２の保護層２４，２６およびＧａＡｓ熱変形防止層２５、さらに回折格子の表層部を厚さ２０ｎｍ程度気相エッチングする。これにより、再成長界面からエッチングダメージ２７や不純物偏析または熱ダメージ２８が除去された回折格子状のＭＱＷ活性層２３が形成される。なお、図１２では、気相エッチング前の回折格子形状を破線で示している。
【００７４】
気相エッチングは、第１の実施の形態において述べたのと同様、回折格子の表層部に対して新たなエッチングダメージを生じさせることがなく、また、エッチングガスとして、ＨＣｌ，ＰＣｌ３，Ｃｌ２，ＣＢｒ４などの他の物質も用いることができる。
【００７５】
図１３は第２の実施の形態の再成長工程の説明図である。
第１，第２の保護層２４，２６、ＧａＡｓ熱変形防止層２５および回折格子の表層部の除去後は、ＣＨ３Ｃｌの導入を停止して気相エッチングを停止する。そして、これと同時に、ＭＯＣＶＤ装置内の雰囲気を、ＰＨ３を含むＨ２雰囲気に替え、ＩＩＩ族原料としてＴＭＩを導入し、アンドープのＩｎＰ埋め込み層２９を形成する。ＩｎＰ成長は回折格子凸部の上方約３０ｎｍの位置で停止して回折格子をＩｎＰ埋め込み層２９で埋め込み、平坦化する。なお、回折格子の埋め込みにここではＩｎＰを用いたが、このほかＩｎＧａＡｓＰも用いることができる。
【００７６】
そして、このＩｎＰ埋め込み層２９の上に、アンドープのＩｎＧａＡｓＰ光ガイド層（組成波長１．１μｍ，厚さ１００ｎｍ）３０、ｐ型ＩｎＰクラッド層（厚さ２μｍ）３１、およびｐ型ＩｎＧａＡｓコンタクト層（厚さ０．５μｍ）３２を順に成長する。
【００７７】
最後に、図示しないが、電極として、ｎ型ＩｎＰ基板２０側にＡｕＧｅを、ｐ型ＩｎＧａＡｓコンタクト層３２側にＡｕ／Ｚｎ／Ａｕを蒸着すると、波長１．３μｍ帯の利得結合ＤＦＢレーザの基本構造が完成する。
【００７８】
以上の製造方法により、回折格子状のＭＱＷ活性層２３の形状が保持され、かつ、非発光再結合中心のない良好な再成長界面が得られる。したがって、設計通りの素子構造を実現でき、製造歩留まりが向上するようになる。さらに、再成長界面近傍のエッチングダメージ２７や不純物偏析または熱ダメージ２８を除去することで、ＭＱＷ活性層２３の発光効率を向上させることができる。また、ＧａＡｓ熱変形防止層２５を気相エッチングですべて除去するので、ＭＱＷ活性層２３への正孔注入効率の低下を防止することができる。
【００７９】
なお、以上の説明において、ＭＱＷ活性層４，２３に形成する回折格子の長手方向は（０１−１）方向としたが、これに限定するものではなく、例えば直交方向である（０１１）方向にしてもよい。
【００８０】
また、ＭＱＷ活性層４，２３に形成する回折格子の周期を２００ｎｍとしたが、波長１．５５μｍ帯で発振する利得結合ＤＦＢレーザを製造する場合には、回折格子の周期が２４０ｎｍになるように形成すればよい。
【００８１】
また、回折格子はＲＩＥなどのドライエッチングによって形成したが、この回折格子の形成をウェットエッチングによって行ってもよい。このウェットエッチングによってエッチングダメージが生じた場合も、その後の気相エッチングによりこれを除去することができる。
【００８２】
また、第１，第２の温度は、上記の例に限定されるものではなく、熱変形防止層や回折格子上に形成する埋め込み層、あるいは気相エッチング条件（エッチングガスや温度など）などに応じて適当に設定することができる。
【００８３】
また、以上の説明では、回折格子形状はＭＱＷ活性層４，２３の一部をエッチングする構造としたが、回折格子の凹部に相当する部分のＭＱＷ活性層４，２３を全部エッチングした貫通型の回折格子とすることもできる。
【００８４】
また、以上の説明において活性層はＭＱＷ活性層としたが、１つの厚い層で形成されたバルク活性層であってもよい。
【００８５】
【発明の効果】
以上説明したように本発明では、活性層に回折格子を形成してウェハを成長装置内に配置し、回折格子表面に第１の温度で熱変形防止層を形成してから第２の温度で熱変形防止層および回折格子の表層部を除去した後、回折格子を埋め込む。これにより、回折格子の形状を保持でき、設計通りの素子構造を実現できるので、光半導体装置の製造歩留まりを向上させることができる。さらに、良好な再成長界面が得られるので、活性層の発光効率を向上でき、閾値電流の低減や高効率動作を実現でき、光半導体装置の信頼性向上をも図ることができる。
【００８６】
また、本発明では、活性層上に熱変形防止層および保護層を形成してから回折格子を形成し、その後、ウェハを成長装置内に配置して埋め込み層の形成温度で熱変形防止層、保護層および回折格子の表層部を除去し、回折格子を埋め込む。これにより、回折格子の変形が防止されるとともに、良好な再成長界面が得られる。これにより、光半導体装置の製造歩留まりの向上、発光効率などの特性向上、および信頼性向上を図ることができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る光半導体装置の製造フローを示す図である。
【図２】第１の実施の形態の結晶成長工程の説明図である。
【図３】第１の実施の形態の回折格子形成工程の説明図である。
【図４】第１の実施の形態の熱変形防止層形成工程の説明図である。
【図５】第１の実施の形態の昇温工程の説明図である。
【図６】第１の実施の形態の気相エッチング工程の説明図である。
【図７】第１の実施の形態の再成長工程の説明図である。
【図８】第２の実施の形態に係る光半導体装置の製造フローを示す図である。
【図９】第２の実施の形態の結晶成長工程の説明図である。
【図１０】第２の実施の形態の回折格子形成工程の説明図である。
【図１１】第２の実施の形態の昇温工程の説明図である。
【図１２】第２の実施の形態の気相エッチング工程の説明図である。
【図１３】第２の実施の形態の再成長工程の説明図である。
【図１４】結晶成長工程の説明図である。
【図１５】回折格子形成工程の説明図である。
【図１６】エッチングダメージ除去工程の説明図である。
【図１７】回折格子埋め込み前の昇温工程の説明図である。
【図１８】埋め込み層形成工程およびその後の再成長工程の説明図である。
【図１９】回折格子熱変形防止方法の一例の説明図である。
【図２０】回折格子熱変形防止方法の他の例の説明図である。
【符号の説明】
１，２０ ｎ型ＩｎＰ基板
２，２１ ｎ型ＩｎＰバッファ層
３，１０，２２，３０ ＩｎＧａＡｓＰ光ガイド層
４，２３ ＭＱＷ活性層
５ ＩｎＰ保護層
６，２７ エッチングダメージ
７ ＩｎＧａＡｓ熱変形防止層
８，２８ 不純物偏析または熱ダメージ
９，２９ ＩｎＰ埋め込み層
１１，３１ ｐ型ＩｎＰクラッド層
１２，３２ ｐ型ＩｎＧａＡｓコンタクト層
２４ 第１のＩｎＰ保護層
２５ ＧａＡｓ熱変形防止層
２６ 第２のＩｎＰ保護層
Claims (5)
- 半導体基板上の異なる導電性の一対のクラッド層間に活性層を有し、活性層の一部が光の導波方向に対して周期的にエッチングされた回折格子を備えた光半導体装置の製造方法において、
活性層に回折格子を形成したウェハを成長装置内に配置し、前記回折格子の表面に前記回折格子の変形を防止するための熱変形防止層を第１の温度で形成する工程と、
前記成長装置内で、前記回折格子を埋め込む埋め込み層の形成温度である第２の温度で前記熱変形防止層と前記回折格子の表層部とを除去する工程と、
前記成長装置により前記第２の温度で前記埋め込み層を形成する工程と、
を有することを特徴とする光半導体装置の製造方法。 - 前記成長装置内で、前記回折格子を埋め込む前記埋め込み層の形成温度である前記第２の温度で、前記熱変形防止層と前記回折格子の表層部とを除去する工程においては、
組成にハロゲン元素を含む物質の熱分解で生じる活性種によってエッチングする気相エッチングによって、前記第２の温度で前記熱変形防止層と前記回折格子の表層部とを除去することを特徴とする請求項１記載の光半導体装置の製造方法。 - 前記第１の温度は、前記熱変形防止層を形成するときに前記回折格子が変形しない温度であることを特徴とする請求項１記載の光半導体装置の製造方法。
- 半導体基板上の異なる導電性の一対のクラッド層間に活性層を有し、活性層の一部が光の導波方向に対して周期的にエッチングされた回折格子を備えた光半導体装置の製造方法において、
活性層上に、前記活性層に形成される回折格子の変形を防止するための熱変形防止層と前記熱変形防止層を保護する保護層とを形成する工程と、
前記熱変形防止層と前記保護層とが形成された前記活性層に前記回折格子を形成する工程と、
前記活性層に前記回折格子が形成されたウェハを成長装置内に配置し、前記成長装置内で、前記回折格子を埋め込む埋め込み層の形成温度で、前記熱変形防止層と前記保護層と前記回折格子の表層部とを除去する工程と、
前記成長装置により前記形成温度で前記埋め込み層を形成する工程と、
を有することを特徴とする光半導体装置の製造方法。 - 前記活性層に前記回折格子が形成された前記ウェハを前記成長装置内に配置し、前記成長装置内で、前記回折格子を埋め込む前記埋め込み層の前記形成温度で、前記熱変形防止層と前記保護層と前記回折格子の表層部とを除去する工程においては、
組成にハロゲン元素を含む物質の熱分解で生じる活性種によってエッチングする気相エッチングによって、前記形成温度で前記熱変形防止層と前記保護層と前記回折格子の表層部とを除去することを特徴とする請求項４記載の光半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002212324A JP2004055881A (ja) | 2002-07-22 | 2002-07-22 | 光半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002212324A JP2004055881A (ja) | 2002-07-22 | 2002-07-22 | 光半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004055881A true JP2004055881A (ja) | 2004-02-19 |
Family
ID=31935288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002212324A Withdrawn JP2004055881A (ja) | 2002-07-22 | 2002-07-22 | 光半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004055881A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010062202A (ja) * | 2008-09-01 | 2010-03-18 | Fujitsu Ltd | 光半導体装置及びその製造方法 |
| US7816160B2 (en) | 2008-04-01 | 2010-10-19 | Mitsubishi Electric Corporation | Manufacturing method for semiconductor device |
| CN106410606A (zh) * | 2016-07-01 | 2017-02-15 | 单智发 | 一种dfb激光器的外延结构及其制备方法 |
-
2002
- 2002-07-22 JP JP2002212324A patent/JP2004055881A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7816160B2 (en) | 2008-04-01 | 2010-10-19 | Mitsubishi Electric Corporation | Manufacturing method for semiconductor device |
| JP2010062202A (ja) * | 2008-09-01 | 2010-03-18 | Fujitsu Ltd | 光半導体装置及びその製造方法 |
| CN106410606A (zh) * | 2016-07-01 | 2017-02-15 | 单智发 | 一种dfb激光器的外延结构及其制备方法 |
| CN106410606B (zh) * | 2016-07-01 | 2018-03-06 | 苏州全磊光电有限公司 | 一种dfb激光器的外延结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10321962A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JP2003332688A (ja) | Ｉｉｉ族窒化物系化合物半導体レーザ | |
| JP3283802B2 (ja) | 選択成長法を用いた半導体層及びその成長方法、選択成長法を用いた窒化物系半導体層及びその成長方法、窒化物系半導体発光素子とその製造方法 | |
| US6503769B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2003023179A (ja) | ｐ型ＩＩＩ族窒化物半導体およびその作製方法および半導体装置およびその作製方法 | |
| JP4751124B2 (ja) | 半導体発光素子を作製する方法 | |
| JP2001148543A (ja) | Ｉｉｉ族窒化物半導体の製造方法および半導体装置の製造方法 | |
| JP4002422B2 (ja) | 半導体素子およびその作製方法 | |
| JP2004055881A (ja) | 光半導体装置の製造方法 | |
| JP2001007443A (ja) | 半導体発光装置の製造方法 | |
| JP3982940B2 (ja) | 光半導体素子の製造方法 | |
| JP3963233B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JP4186489B2 (ja) | 清浄処理方法および半導体装置の製造方法 | |
| JP2000031596A (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
| JP5531610B2 (ja) | 半導体レーザ素子の製造方法 | |
| CN114008748A (zh) | 光半导体装置的制造方法 | |
| JP3267582B2 (ja) | 半導体レーザの製造方法 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JP2728672B2 (ja) | 半導体レーザ装置、ダブルヘテロウエハおよびその製造方法 | |
| JP4826019B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP5108687B2 (ja) | 光半導体装置及びその製造方法 | |
| JP2780625B2 (ja) | 半導体レーザの製造方法 | |
| JP2006245132A (ja) | 半導体光素子および半導体光素子を作製する方法 | |
| JPWO2005031829A1 (ja) | 半導体素子および半導体集積素子 | |
| JP2004349422A (ja) | 半導体光素子を製造する方法、及び半導体光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |