JP2010062202A - 光半導体装置及びその製造方法 - Google Patents

光半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010062202A
JP2010062202A JP2008223696A JP2008223696A JP2010062202A JP 2010062202 A JP2010062202 A JP 2010062202A JP 2008223696 A JP2008223696 A JP 2008223696A JP 2008223696 A JP2008223696 A JP 2008223696A JP 2010062202 A JP2010062202 A JP 2010062202A
Authority
JP
Japan
Prior art keywords
layer
diffraction grating
compound semiconductor
group
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008223696A
Other languages
English (en)
Other versions
JP5108687B2 (ja
Inventor
Masato Uetake
理人 植竹
Mitsuru Sugawara
充 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
QD Laser Inc
Original Assignee
Fujitsu Ltd
QD Laser Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, QD Laser Inc filed Critical Fujitsu Ltd
Priority to JP2008223696A priority Critical patent/JP5108687B2/ja
Publication of JP2010062202A publication Critical patent/JP2010062202A/ja
Application granted granted Critical
Publication of JP5108687B2 publication Critical patent/JP5108687B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】回折格子を形成する半導体層とその下の半導体層とを、異なるV族元素を含む半導体材料によって形成する場合に、回折格子を埋め込む層の結晶性を向上させ、これにより、高電流注入効率で、高信頼性の光半導体装置を実現する。
【解決手段】光半導体装置の製造方法を、化合物半導体基板1の上方に、第1のV族元素を含む第1の化合物半導体層6を形成し、第1の化合物半導体層6上に、第1のV族元素と異なる第2のV族元素を含む第2の化合物半導体層7を形成し、第2の化合物半導体層7をパターニングして回折格子7Aを形成し、回折格子7Aをマスクとして第1の化合物半導体層6を除去し、第1の化合物半導体層6の側面を、第2のV族元素を含む化合物半導体膜8で被覆し、回折格子7Aを、第1のV族元素を含む第3の化合物半導体層9で埋め込むようにする。
【選択図】図1

Description

本発明は、回折格子を有する光半導体装置及びその製造方法に関する。
例えばDFB(Distributed Feedback)レーザのように回折格子を有する光半導体装置は、波長選択性が高く、高性能光半導体装置を実現する上で重要である。
このような回折格子を有する光半導体装置の製造方法としては、結晶成長による光半導体装置の層構造の形成を途中で一旦中断し、パターニングとエッチングによって半導体層の表面に回折格子の凹凸を形成した後、その上に他の半導体層を成長させる手法がある。
ここで、回折格子とレーザ導波路構造を導波する光との結合効率κは、回折格子の凹凸や屈折率差、レーザの活性層からの距離によって決まるため、回折格子の凹凸を構成する溝の深さが製造過程でばらつくと、素子特性もばらついてしまい、歩留まりが著しく低下してしまう。
そこで、回折格子を安定して形成する方法として、回折格子層の下にエッチングストップ層を形成しておき、回折格子層のみを選択的にエッチングし、細線状の回折格子を形成した後、この回折格子が埋め込まれるようにエッチングストップ層と同じ材料からなる埋込層を再成長させることによって、いわゆる埋込型回折格子を形成する方法がある。
Jun-ichi Hashimoto, "GaInNAs DFB Laser with Buried GaAs Grating", IEEE 20th Internal Semiconductor Laser Conference, P9, 2006, pp.57-58
しかしながら、例えば、回折格子層をGaAs層とし、エッチングストップ層及び埋込層をInGaP層とし、GaAsのみをエッチングし、InGaPをエッチングしないエッチャントを用いて、GaAs回折格子層のみを選択的にエッチングすることで、埋込型回折格子を形成することとすると、回折格子を埋め込む埋込再成長工程を行なう際に、ウェハ表面が、回折格子層を構成するAs系半導体材料と、エッチングストップ層を構成するP系半導体材料とが混在した再成長表面となる。
このため、InGaP層の表面からのP抜けを抑制するために、埋込再成長温度までP雰囲気で昇温すると、GaAs層の表面でAs/P置換が生じてしまう。この結果、GaAs層の表面が荒れてしまう。また、As/P置換を抑制するために昇温時の雰囲気中のP圧を下げると、InGaP層の表面でP抜けが発生してしまう。この結果、InGaP層の表面が荒れてしまう。
また、埋込再成長温度までAs雰囲気で昇温すると、InGaP層の表面でAs/P置換が生じてしまう。この結果、InGaP層の表面が荒れてしまう。また、As/P置換を抑制するために昇温時の雰囲気中のAs圧を下げると、GaAs層の表面でAs抜けが発生してしまう。この結果、GaAs層の表面が荒れてしまう。
このように、荒れている再成長表面に埋込層を成長させると、埋込層に欠陥などが生じ、結晶性が著しく劣化してしまう。この結果、電流注入効率が低下してしまい、信頼性も低下してしまう。
そこで、回折格子を形成する半導体層とその下の半導体層とを、異なるV族元素を含む半導体材料によって形成する場合に、回折格子を埋め込む層の結晶性を向上させ、これにより、高電流注入効率で、高信頼性の光半導体装置を実現したい。
このため、光半導体装置の製造方法は、化合物半導体基板の上方に、第1のV族元素を含む第1の化合物半導体層を形成する工程と、第1の化合物半導体層上に、第1のV族元素と異なる第2のV族元素を含む第2の化合物半導体層を形成する工程と、第2の化合物半導体層をパターニングして回折格子を形成する工程と、回折格子をマスクとして前記第1の化合物半導体層を除去する工程と、第1の化合物半導体層の側面を、第2のV族元素を含む化合物半導体膜で被覆する工程と、回折格子を、第1のV族元素を含む第3の化合物半導体層で埋め込む工程とを備えることを要件とする。
また、光半導体装置は、化合物半導体基板の上方に周期的に形成され、第1のV族元素を含む第1の化合物半導体層と、第1の化合物半導体層上に形成され、第1のV族元素と異なる第2のV族元素を含む第2の化合物半導体層にパターニングされた回折格子と、第1の化合物半導体層の側面を被覆し、第2のV族元素を含む化合物半導体膜と、回折格子を埋め込み、第1のV族元素を含む第3の化合物半導体層とを備えることを要件とする。
したがって、光半導体装置及びその製造方法によれば、回折格子を形成する半導体層とその下の半導体層とを、異なるV族元素を含む半導体材料によって形成する場合に、回折格子を埋め込む層の結晶性を向上させることができ、これにより、高電流注入効率で、高信頼性の光半導体装置を実現することができるという利点がある。
以下、図面により、本発明の実施の形態にかかる光半導体装置及びその製造方法について説明する。
[第1実施形態]
まず、第1実施形態にかかる光半導体装置及びその製造方法について、図1、図2を参照しながら説明する。
本光半導体装置及びその製造方法は、回折格子を形成する半導体層(回折格子層)と回折格子を埋め込む半導体層(エッチングストッパ層及び埋込層)とが異なるV族元素によって形成される埋込型回折格子を有する光半導体素子[例えば分布帰還型半導体レーザ(Distributed Feedback Laser;DFBレーザ)]及びその製造方法に適用することができる。
以下、本光半導体装置をDFBレーザに適用した場合を例に挙げて説明する。
最初に、本光半導体装置(DFBレーザ)の製造方法について、図1、図2を参照しながら説明する。
まず、図1(A)に示すように、例えば(100)面を主面とするp型GaAs基板1(化合物半導体基板)上に、例えば分子線エピタキシ法(MBE法)によって、p型AlGaAs下部クラッド層2、i型GaAs下部光導波層(光ガイド層)3、発光波長が1.3μmである量子ドット活性層4、i型GaAs上部光導波層(光ガイド層)5、n型InGaP上部第1クラッド層6[例えば厚さ5nm;第1のV族元素(ここではP)を含む第1の化合物半導体層;エッチングストップ層]、及び、n型GaAs回折格子層7[例えば厚さ30nm;第1のV族元素(ここではP)と異なる第2のV族元素(ここではAs)を含む第2の化合物半導体層]を順に積層させて形成する。
次いで、成長炉から取り出して、SiO膜(図示せず)を成膜し、例えば、電子ビーム露光法や干渉露光法などを用いてパターニングを行ない、エッチングすることで、図1(B)に示すように、GaAs回折格子層7を加工し、光の進行方向に周期的に配置された細線状の回折格子(回折格子パターン)7Aを形成する。
ここで、エッチャントとして例えばアンモニアと過酸化水素の混合液を用いることで、InGaP上部第1クラッド層6をエッチングせずに、GaAs回折格子層7のみを選択的にエッチングすることができる。これにより、回折格子7Aの高さは、回折格子層7の厚さによって規定され、エッチングの深さによってばらつくことがなく、回折格子7Aを安定して形成することができる。
次に、図1(C)に示すように、GaAs回折格子層7に形成された回折格子パターン7Aをマスクとして、回折格子7Aの直下のInGaP上部第1クラッド層6だけが残るように、InGaP上部第1クラッド層6を周期的にエッチングして除去する。ここで、エッチャントとして例えば塩酸を用いることで、GaAs上部光導波層5をエッチングせずに、InGaP上部第1クラッド層6のみを選択的にエッチングすることができる。
これにより、InGaP上部第1クラッド層6の側面のみが表面に露出することになり、それ以外の表面は、GaAs回折格子層7の上面及び側面、GaAs上部光導波層5の表面によって構成されることになる。
このように、GaAs回折格子層7に形成された回折格子パターン7Aの溝部(凹部)の底面を構成していたInGaP上部第1クラッド層6(GaAs回折格子層7に回折格子7Aを形成する際にエッチングストップ層として機能し、その表面が露出したInGaP上部第1クラッド層6)を除去し、その下に形成されているGaAs上部光導波層5の表面を露出させることによって、表面に露出するInGaPの全表面に対する割合を小さくする。
つまり、回折格子7Aを形成するGaAs回折格子層7(As系半導体材料からなる半導体層)とその下のInGaP上部第1クラッド層6(P系半導体材料からなる半導体層)とを、異なるV族元素を含む半導体材料によって形成する場合、後述するように、回折格子7Aを埋め込むInGaP上部第2クラッド層9を成長(再成長)させる再成長表面はAs系半導体材料とP系半導体材料とが混在したものとなるが、上述のように、回折格子7Aを形成した後に、InGaP上部第1クラッド層6をエッチングし、底面にGaAs上部光導波層5を露出させることで、表面に露出するInGaP上部第1クラッド層6の面積を小さくする。
そして、再び成長炉に入れ、図1(D)に示すように、InGaP上部第1クラッド層6の側面をGaAs膜8[第2のV族元素(ここではAs)を含む化合物半導体膜]で被覆する。つまり、回折格子7Aが形成されたGaAs回折格子層7と同じ半導体材料からなる膜(GaAs膜)でInGaP上部第1クラッド層6の側面を被覆する。これにより、後述するように、回折格子7Aを埋め込むInGaP上部第2クラッド層9を成長(再成長)させる再成長表面はV族元素としてAsのみを含むものとなる。
例えば、圧力50torr、反応室内の総流量7Lmの条件で、図2に示すように、AsH流量8ccmのAs雰囲気中で、10分間で400℃に昇温し、GaAsの原料ガスを供給して、InGaP上部第1クラッド層6の側面(側壁)が覆われるようにGaAs膜8(GaAs薄膜;GaAs被膜)を形成する。
この場合、本発明者の鋭意研究によると、InGaP上部第1クラッド層6の側面を覆うGaAs膜8の厚さ(膜厚)は、その側面で2nmよりも少ないと、その後に成長(再成長)させるInGaP上部第2クラッド層9の表面の結晶性が悪く、結晶欠陥の指標であるエッチピット密度(Etch-pit density;EPD)が大きくなる[例えばEPD>10cm−2となる]。このため、InGaP上部第1クラッド層6の側面を覆うGaAs膜8の厚さは、その側面で2nm以上にするのが好ましい。
一方、回折格子パターン7Aの溝部の底面でGaAs膜8が5nmよりも厚く堆積してしまうと、回折格子7Aの深さが変化してしまい、結合係数の変化量が大きくなりすぎてしまうため、回折格子パターン7Aの溝部の底面に堆積するGaAs膜8の厚さは5nm以下にするのが好ましい。
なお、本実施形態では、露出したGaAs上部光導波層5の表面全面を覆うようにGaAs膜8を形成しているが、これに限られるものではない。つまり、本実施形態では、InGaP上部第1クラッド層6の下に形成されている上部光導波層5もGaAsによって形成されているため、GaAs膜8はInGaP上部第1クラッド層6の側面のみを覆うように形成すれば良く、GaAs上部光導波層5の表面全面を覆っていなくても良い。
また、GaAs膜8でInGaP上部第1クラッド層6の側面を被覆する際の温度が450℃よりも高いと、InGaP上部第1クラッド層6の側面においてAs/P置換やV族抜けが多くなり、再成長表面で結晶欠陥が生じやすくなり、その後に再成長させるInGaP上部第2クラッド層9の表面のエッチピット密度が大きくなる(EPD>10cm−2)。このため、GaAs膜8でInGaP上部第1クラッド層6の側面を被覆する工程は、450℃以下の低い温度で行なうのが好ましい。これにより、再成長させるInGaP上部第1クラッド層6の結晶性を良くすることができる。
また、GaAs膜8でInGaP上部第1クラッド層6の側面を被覆するまでの昇温中は(450℃以下の温度では)、雰囲気中のAs圧(As分圧)が高いほどAsHから分解した水素ラジカルによる表面クリーニング効果が強くなるため、再成長表面がきれいになり、その後に再成長させるInGaP上部第2クラッド層9の結晶性が向上する。このため、GaAs膜8でInGaP上部第1クラッド層6の側面を被覆する工程の前に、Asを含む雰囲気で昇温する昇温工程(第1昇温工程)は、雰囲気中のAs圧を高くするのが好ましい。
なお、本実施形態では、第1昇温工程を450℃以下の温度で行っているため、As圧を高くしてもAs/P置換が起こることがなく、その後に再成長させるInGaP上部第2クラッド層9の結晶性が悪くなることはない。また、本実施形態では、InGaP上部第1クラッド層6の下に形成されている上部光導波層5もGaAsによって形成されているため、As圧を高くしてもAs/P置換が起こることがなく、その後に再成長させるInGaP上部第2クラッド層9の結晶性が悪くなることはない。
このようにして、低温・高As圧という条件下で、GaAs膜8でInGaP上部第1クラッド層6の側面を被覆した後、埋込再成長温度まで昇温し、高温・低As圧という条件下で、図1(E)に示すように、GaAs回折格子層7に形成された回折格子7Aを埋め込む埋込再成長を行なう。
ここでは、例えば有機金属気相成長法(MOVPE法)によって、InGaP上部第1クラッド層6と同じ半導体材料からなるn型InGaP上部第2クラッド層9[第1のV族元素(ここではP)を含む第3の化合物半導体層;埋込層]を成長させて、GaAs回折格子層7に形成された回折格子7Aを埋め込む。
例えば、図2に示すように、AsH流量0.4ccmのAs雰囲気中で、10分間で600℃(例えば550℃〜700℃の高温)まで昇温した後、InGaPの原料ガスを供給して、GaAs回折格子層7に形成された回折格子7Aが埋め込まれるようにn型InGaP上部第2クラッド層9を形成する。
この場合、GaAs膜8で被覆後、n型InGaP上部第2クラッド層9を形成するまでの昇温中は、雰囲気中のAs圧を低くすることで、高温・高As分圧雰囲気で多くなるGaAsマストランスポート量を少なくすることができ、回折格子7Aの変形を抑制することができる。このため、GaAs膜8でInGaP上部第1クラッド層6の側面を被覆した後、n型InGaP上部第2クラッド層9を形成する前に、Asを含む雰囲気中で昇温する昇温工程(第2昇温工程)は、雰囲気中のAs圧を低くするのが好ましい。なお、本実施形態では、回折格子7Aを埋め込むInGaP上部第2クラッド層9をさせる再成長表面はV族元素としてAsのみを含むものとなっているため、As圧を低くしてもAs抜け(V族抜け)が起こることがなく、その後に再成長させるInGaP上部第2クラッド層9の結晶性が悪くなることはない。
このように、本実施形態では、第2昇温工程における雰囲気中のAs圧は、第1昇温工程における雰囲気中のAs圧よりも低くなっている。
上述のように、InGaP上部第1クラッド層6の側面をGaAs膜8で被覆し、回折格子7Aを埋め込むInGaP上部第2クラッド層9を成長(再成長)させる再成長表面がV族元素としてAsのみを含むものとした後で、InGaP上部第2クラッド層9を形成するため、埋込再成長温度まで昇温させる昇温工程において生じていたV族抜けやAs/P置換を抑制することができる。この結果、InGaP上部第2クラッド層9の結晶性が良くなり、高電流注入効率、かつ、高信頼性の素子を作製することが可能となる。
ところで、例えばAlGaAsで形成された回折格子をGaAsで埋め込むようにすると、曝露されて酸化したAlGaAsの表面の酸化物を除去するためにクリーニング工程が必要になる。クリーニング工程として高温・高As圧過程を経ると、マストランスポートによって回折格子が変形し、回折格子のピッチや深さが変化してしまう。このため、回折格子の結合係数κが安定せず、素子特性にばらつきが生じる。
これに対し、本実施形態では、上述のように、回折格子7Aを埋め込む第1及び第2の上部クラッド層6,9がInGaPから成り、回折格子7AがGaAsから成り、上述のような昇温工程ではGaAsはマストランスポートしにくい材料特性を有する。このため、昇温工程での回折格子7Aの変形を抑制でき、回折格子7Aの結合係数κを制御しやすい。
次に、図1(E)に示すように、例えばMOVPE法によって、InGaP上部第2クラッド層9上にn型GaAsコンタクト層10を成長させる。
次いで、GaAsコンタクト層10の表面にSiOを成膜し、パターニングによってマスクを形成し、GaAsコンタクト層10及びInGaP上部第2クラッド層9をエッチングして、図1(F)に示すように、リッジ構造12を形成する。
続いて、例えばフッ化水素酸によってSiOマスクを除去した後、再び、図1(F)に示すように、SiOを成膜してリッジ導波路のパッシベーション膜13とし、上部及び下部に電流注入用の電極14,15を形成する。
最後に、アレー状にへき開後、端面コーティングを施して、光半導体装置(DFBレーザ)が完成する。素子の共振器構造は設計によっていろいろな構造をとりうるが、例えば素子長を300μmとし、前端面に無反射コーティングを施し、後端面に高反射コーティングを施せば良い。
このようにして製造された光半導体装置(ここではDFBレーザ)は、p型GaAs基板(化合物半導体基板)1の上方に回折格子7Aと同一周期で周期的に形成されたn型InGaP上部第1クラッド層6[第1のV族元素(ここではP)を含む第1の化合物半導体層;エッチングストップ層]と、n型InGaP上部第1クラッド層6の直上のみに形成され、n型GaAs回折格子層7[第1のV族元素(ここではP)と異なる第2のV族元素(ここではAs)を含む第2の化合物半導体層]にパターニングされた回折格子7Aと、n型InGaP上部第1クラッド層6の側面を被覆するGaAs膜8[第2のV族元素(ここではAs)を含む化合物半導体膜]と、回折格子7Aを埋め込むn型InGaP上部第2クラッド層9[第1のV族元素(ここではP)を含む第3の化合物半導体層;埋込層]とを備える[図1(E)参照]。
したがって、本実施形態にかかる光半導体装置及びその製造方法によれば、回折格子7Aを形成する半導体層7とその下の半導体層6とを、異なるV族元素を含む半導体材料によって形成する場合に、回折格子7Aを埋め込む層9の結晶性を向上させることができ、これにより、高電流注入効率で、高信頼性の光半導体装置を実現することができるという利点がある。
[第2実施形態]
次に、第2実施形態にかかる光半導体装置及びその製造方法について、図3を参照しながら説明する。
本実施形態にかかる光半導体装置(DFBレーザ)及びその製造方法は、上述の第1実施形態のものに対し、図3に示すように、n型半導体基板20を用い、量子井戸活性層28を採用し、活性層28の下方に回折格子24Aを設けている点が異なる。なお、図3では、上述の第1実施形態のもの(図1参照)と同一のものには同一の符号を付している。
本光半導体装置は、以下のようにして製造される。
まず、図3(A)に示すように、n型GaAs基板20(化合物半導体基板)上に、例えばMOVPE法によって、n型InGaP層21、n型GaAs層22、n型InGaP下部第1クラッド層23[例えば厚さ5nm;第1のV族元素(ここではP)を含む第1の化合物半導体層;エッチングストップ層]、及び、n型GaAs回折格子層24[第1のV族元素(ここではP)と異なる第2のV族元素(ここではAs)を含む第2の化合物半導体層]を順に積層させて形成する。
次いで、成長炉から取り出して、SiO膜(図示せず)を成膜し、例えば、電子ビーム露光法や干渉露光法などを用いてパターニングを行ない、エッチングすることで、図3(B)に示すように、GaAs回折格子層24を加工し、光の進行方向に周期的に配置された細線状の回折格子(回折格子パターン)24Aを形成する。
次に、図3(C)に示すように、GaAs回折格子層24に形成された回折格子パターン24Aをマスクとして、回折格子24Aの直下のInGaP下部第1クラッド層23だけが残るように、InGaP下部第1クラッド層23を周期的にエッチングして除去する。
そして、再び成長炉に入れ、図3(C)に示すように、InGaP下部第1クラッド層23の側面をGaAs膜25[第2のV族元素(ここではAs)を含む化合物半導体膜]で被覆する。つまり、回折格子24Aが形成されたGaAs回折格子層24Aと同じ半導体材料からなる膜(GaAs膜)でInGaP下部第1クラッド層23の側面を被覆する。これにより、後述するように、回折格子24Aを埋め込むInGaP下部第2クラッド層26を成長(再成長)させる再成長表面はV族元素としてAsのみを含むものとなる。
例えば、As雰囲気中で400℃まで昇温し、GaAsの原料ガスを供給して、InGaP下部第1クラッド層23の側面(側壁)が覆われるようにGaAs膜25(GaAs薄膜;GaAs被膜)を形成する。
このようにして、GaAs膜25でInGaP下部第1クラッド層23の側面を被覆した後、埋込再成長温度まで昇温し、GaAs回折格子層24に形成された回折格子24Aを埋め込む埋込再成長を行なう。
ここでは、例えばMOVPE法によって、InGaP下部第1クラッド層23と同じ半導体材料からなるn型InGaP下部第2クラッド層26[第1のV族元素(ここではP)を含む第3の化合物半導体層;埋込層]を成長させて、GaAs回折格子層24に形成された回折格子24Aを埋め込む。
例えば、As雰囲気中で600℃まで昇温した後、InGaPの原料ガスを供給して、GaAs回折格子層24に形成された回折格子24Aが埋め込まれるようにn型InGaP下部第2クラッド層26を形成する。
次に、図3(D)に示すように、n型InGaP下部第2クラッド層26上に、n型GaAs下部光導波層27(光ガイド層)、GaInNAs/GaAs量子井戸活性層28、p型GaAs上部光導波層29(光ガイド層)、p型AlGaAs上部クラッド層30、p型GaAsコンタクト層31を順に積層させて形成する。
次いで、GaAsコンタクト層31の表面にSiOを成膜し、パターニングによってマスクを形成し、GaAsコンタクト層31、AlGaAs上部クラッド層30、GaAs上部光導波層29、GaInNAs/GaAs量子井戸活性層28、GaAs下部光導波層27をエッチングして、図3(E)に示すように、リッジ構造32を形成する。
続いて、例えばフッ化水素酸によってSiOマスクを除去した後、再び、図3(E)に示すように、SiOを成膜してリッジ導波路32のパッシベーション膜33とし、上部及び下部に電流注入用の電極34,35を形成する。
最後に、アレー状にへき開後、端面コーティングを施して、光半導体装置(DFBレーザ)が完成する。素子の共振器構造は設計によっていろいろな構造をとりうるが、例えば素子長を300μmとし、前端面に無反射コーティングを施し、後端面に高反射コーティングを施せば良い。
このようにして製造された光半導体装置(ここではDFBレーザ)は、n型GaAs基板20(化合物半導体基板)の上方に回折格子24Aと同一周期で周期的に形成されたn型InGaP下部第1クラッド層23[第1のV族元素(ここではP)を含む第1の化合物半導体層;エッチングストップ層]と、n型InGaP下部第1クラッド層23の直上のみに形成され、n型GaAs回折格子層24[第1のV族元素(ここではP)と異なる第2のV族元素(ここではAs)を含む第2の化合物半導体層]にパターニングされた回折格子24Aと、n型InGaP下部第1クラッド層23の側面を被覆するGaAs膜25[第2のV族元素(ここではAs)を含む化合物半導体膜]と、回折格子24Aを埋め込むn型InGaP下部第2クラッド層26[第1のV族元素(ここではP)を含む第3の化合物半導体層;埋込層]とを備える[図3(D)参照]。
なお、その他の詳細は、上述の第1実施形態のものと同じであるため、ここではその説明を省略する。
したがって、本光半導体装置及びその製造方法によれば、上述の第1実施形態の場合と同様に、回折格子24Aを形成する半導体層24とその下の半導体層23とを、異なるV族元素を含む半導体材料によって形成する場合に、回折格子24Aを埋め込む層26の結晶性を向上させることができ、これにより、高電流注入効率で、高信頼性の光半導体装置を実現することができるという利点がある。
[その他]
なお、上述の各実施形態では、InGaPクラッド層の側面を被覆するGaAs膜は、GaAsの原料ガスを供給して形成しているが、これに限られるものではなく、例えば、GaAsの原料ガスを供給しないで、回折格子7A(24A)を埋め込むInGaPクラッド層9(26)を再成長させるための埋込再成長温度まで昇温する昇温工程中にマストランスポートが起こるようにし、これによってInGaPクラッド層6(23)の側面を覆うようにしても良い[図4(A),(B)参照]。例えば、上述の各実施形態の昇温工程において、430℃まで昇温した後、GaAsの原料ガスを供給せずにAsHを供給したままの状態で(As雰囲気中で)、430℃の状態を30分程度保持することで、マストランスポートを生じさせることができる。つまり、As雰囲気中で高温アニールを行なうことでマストランスポートを生じさせることができる。なお、図4では、上述の第1実施形態(図1参照)及び第2実施形態(図3参照)と同一のものには同一の符号を付している。
また、上述の各実施形態では、InGaPクラッド層の側面を被覆する膜をGaAs膜とし、回折格子を形成する半導体材料(GaAs)と同じ半導体材料によって形成しているが、これに限られるものではなく、少なくとも、回折格子を形成する半導体材料とV族元素が同じ半導体材料によって形成されていれば良い。
また、上述の各実施形態では、回折格子の下のクラッド層(第1クラッド層;エッチングストッパ層)と、回折格子を埋め込むクラッド層(第2クラッド層;埋込層)とを同じ半導体材料(InGaP)によって形成しているが、これに限られるものではなく、これらのクラッド層を異なる半導体材料(V族元素を含む半導体材料)によって形成しても良い。例えば、第1クラッド層をInGaPによって形成し、第2クラッド層をInAlAsによって形成しても良い。
また、上述の各実施形態では、回折格子をGaAsによって形成し、回折格子の下のクラッド層(第1クラッド層;エッチングストッパ層)及び回折格子を埋め込むクラッド層(第2クラッド層;埋込層)をInGaPによって形成しているが、これに限られるものではなく、異なるV族元素を含む半導体材料によって形成されていれば良い。例えば、回折格子をInGaPやInAlGaPによって形成し、第1及び第2クラッド層をGaAsやInAlAsによって形成しても良い。
また、上述の各実施形態では、GaAs基板を用いているが、これに限られるものではなく、化合物半導体基板であれば良い。
(A)〜(F)は、本発明の第1実施形態にかかる光半導体装置及びその製造方法を説明するための模式的断面図であって、(A)〜(E)は光の進行方向に沿う断面図であり、(F)は光の進行方向に直交する方向に沿う断面図である。 本発明の第1実施形態にかかる光半導体装置の製造方法に含まれる再成長工程における温度の変化とV族ガス流量の変化を示すシーケンス図である。 (A)〜(E)は、本発明の第2実施形態にかかる光半導体装置及びその製造方法を説明するための模式的断面図であって、(A)〜(D)は光の進行方向に沿う断面図であり、(E)は光の進行方向に直交する方向に沿う断面図である。 (A),(B)は、本発明の各実施形態の変形例にかかる光半導体装置の製造方法を説明するための模式的断面図である。
符号の説明
1 p型GaAs基板(化合物半導体基板)
2 p型AlGaAs下部クラッド層
3 i型GaAs下部光導波層
4 量子ドット活性層
5 i型GaAs上部光導波層
6 n型InGaP上部第1クラッド層(エッチングストップ層)
7 n型GaAs回折格子層
7A 回折格子(回折格子パターン)
8 GaAs膜
9 n型InGaP上部第2クラッド層
10 n型GaAsコンタクト層
12 リッジ構造
13 パッシベーション膜
14,15 電極
20 n型GaAs基板(化合物半導体基板)
21 n型InGaP層
22 n型GaAs層
23 n型InGaP下部第1クラッド層(エッチングストップ層)
24 n型GaAs回折格子層
24A 回折格子(回折格子パターン)
25 GaAs膜
26 n型InGaP下部第2クラッド層
27 n型GaAs下部光導波層
28 GaInNAs/GaAs量子井戸活性層
29 p型GaAs上部光導波層
30 p型AlGaAs上部クラッド層
31 p型GaAsコンタクト層
32 リッジ構造
33 パッシベーション膜
34,35 電極

Claims (6)

  1. 化合物半導体基板の上方に、第1のV族元素を含む第1の化合物半導体層を形成する工程と、
    前記第1の化合物半導体層上に、前記第1のV族元素と異なる第2のV族元素を含む第2の化合物半導体層を形成する工程と、
    前記第2の化合物半導体層をパターニングして回折格子を形成する工程と、
    前記回折格子をマスクとして前記第1の化合物半導体層を除去する工程と、
    前記第1の化合物半導体層の側面を、前記第2のV族元素を含む化合物半導体膜で被覆する工程と、
    前記回折格子を、前記第1のV族元素を含む第3の化合物半導体層で埋め込む工程とを備えることを特徴とする光半導体装置の製造方法。
  2. 前記第3の化合物半導体層を形成する工程の前に、前記第2のV族元素を含む雰囲気で昇温する工程を含むことを特徴とする、請求項1記載の光半導体装置の製造方法。
  3. 前記化合物半導体膜で被覆する工程の前に、前記第2のV族元素を含む雰囲気で昇温する第1昇温工程と、
    前記化合物半導体膜で被覆する工程の後、前記第3の化合物半導体層を形成する工程の前に、前記第2のV族元素を含む雰囲気で昇温する第2昇温工程とを含み、
    前記第2昇温工程における雰囲気中のAs圧は、前記第1昇温工程における雰囲気中のAs圧よりも低いことを特徴とする、請求項1記載の光半導体装置の製造方法。
  4. 前記第1のV族元素は、Pであり、
    前記第2のV族元素は、Asであることを特徴とする、請求項1〜3のいずれか1項に記載の光半導体装置の製造方法。
  5. 前記第1の化合物半導体層は、InGaPを含み、
    前記第2の化合物半導体層は、GaAsを含むことを特徴とする、請求項1〜4のいずれか1項に記載の光半導体装置の製造方法。
  6. 化合物半導体基板の上方に周期的に形成され、第1のV族元素を含む第1の化合物半導体層と、
    前記第1の化合物半導体層上に形成され、前記第1のV族元素と異なる第2のV族元素を含む第2の化合物半導体層にパターニングされた回折格子と、
    前記第1の化合物半導体層の側面を被覆し、前記第2のV族元素を含む化合物半導体膜と、
    前記回折格子を埋め込み、前記第1のV族元素を含む第3の化合物半導体層とを備えることを特徴とする光半導体装置。
JP2008223696A 2008-09-01 2008-09-01 光半導体装置及びその製造方法 Expired - Fee Related JP5108687B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008223696A JP5108687B2 (ja) 2008-09-01 2008-09-01 光半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008223696A JP5108687B2 (ja) 2008-09-01 2008-09-01 光半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010062202A true JP2010062202A (ja) 2010-03-18
JP5108687B2 JP5108687B2 (ja) 2012-12-26

Family

ID=42188722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008223696A Expired - Fee Related JP5108687B2 (ja) 2008-09-01 2008-09-01 光半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5108687B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211004A (ja) * 2010-03-30 2011-10-20 Fujitsu Ltd 光半導体素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04311080A (ja) * 1991-04-09 1992-11-02 Mitsubishi Electric Corp 可視光レーザダイオードの製造方法
JPH0964452A (ja) * 1995-08-18 1997-03-07 Mitsubishi Electric Corp 半導体レーザ装置,及びその製造方法
JP2002319739A (ja) * 2001-04-23 2002-10-31 Yokogawa Electric Corp リブ型光導波路分布反射型半導体レーザの製造方法
JP2004055881A (ja) * 2002-07-22 2004-02-19 Fujitsu Ltd 光半導体装置の製造方法
JP2006286809A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 光半導体デバイス及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04311080A (ja) * 1991-04-09 1992-11-02 Mitsubishi Electric Corp 可視光レーザダイオードの製造方法
JPH0964452A (ja) * 1995-08-18 1997-03-07 Mitsubishi Electric Corp 半導体レーザ装置,及びその製造方法
JP2002319739A (ja) * 2001-04-23 2002-10-31 Yokogawa Electric Corp リブ型光導波路分布反射型半導体レーザの製造方法
JP2004055881A (ja) * 2002-07-22 2004-02-19 Fujitsu Ltd 光半導体装置の製造方法
JP2006286809A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 光半導体デバイス及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211004A (ja) * 2010-03-30 2011-10-20 Fujitsu Ltd 光半導体素子の製造方法

Also Published As

Publication number Publication date
JP5108687B2 (ja) 2012-12-26

Similar Documents

Publication Publication Date Title
JP2007019492A (ja) 単一のステップmocvdによって製造される導波格子を組み込んだ埋め込みヘテロ構造デバイス
JP4193866B2 (ja) 半導体発光素子の製造方法
JP4751124B2 (ja) 半導体発光素子を作製する方法
JP2007184491A (ja) 分布帰還型半導体レーザ
JP2007294774A (ja) 半導体レーザ素子およびその製造方法
US7723138B2 (en) Method of fabricating a semiconductor optical device
JP5108687B2 (ja) 光半導体装置及びその製造方法
JP5098878B2 (ja) 半導体発光素子の製造方法
JP5217598B2 (ja) 半導体発光素子の製造方法
US8846425B2 (en) Diode laser and method for manufacturing a high-efficiency diode laser
US8021985B2 (en) Method to form semiconductor laser diode
JP2009194023A (ja) 半導体光素子を作製する方法
JP5277877B2 (ja) 光導波路素子の製造方法
JP6659938B2 (ja) 光半導体装置
JP4121539B2 (ja) 半導体装置の製造方法
JP2009087994A (ja) 半導体レーザ素子の作製方法および半導体レーザ素子
JP2018101752A (ja) 半導体光素子およびその製造方法
JP4985439B2 (ja) 分布帰還型半導体レーザの製造方法
JP2004055881A (ja) 光半導体装置の製造方法
JP2012015416A (ja) 半導体光素子を製造する方法
JP5239543B2 (ja) 半導体光素子を作製する方法
JP3715638B2 (ja) 半導体発光素子の製造方法
JP2001168455A (ja) 光半導体装置の製造方法
JP2009177075A (ja) 量子細線構造を作製する方法およびdfbレーザ素子を作製する方法
JP5076964B2 (ja) 半導体レーザおよび半導体レーザを作製する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121005

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees