JP2004349422A - 半導体光素子を製造する方法、及び半導体光素子 - Google Patents
半導体光素子を製造する方法、及び半導体光素子 Download PDFInfo
- Publication number
- JP2004349422A JP2004349422A JP2003143906A JP2003143906A JP2004349422A JP 2004349422 A JP2004349422 A JP 2004349422A JP 2003143906 A JP2003143906 A JP 2003143906A JP 2003143906 A JP2003143906 A JP 2003143906A JP 2004349422 A JP2004349422 A JP 2004349422A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- inp
- semiconductor region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Optical Integrated Circuits (AREA)
Abstract
【課題】２つの半導体光素子部のバットジョイント部分においてマストランスポートによるＩｎＰ半導体領域が形成されない構造の半導体光素子を提供する。
【解決手段】半導体光素子６１は、基板７ａと、ＩｎＰ半導体層１ｂと、第１の半導体光素子部４７ａと、第２の半導体光素子部４７ｂとを備える。基板７ａは、第１の領域６１ａ及び第２の領域６１ｂを備える。第１の半導体光素子部４７ａは、第１の領域６１ａ上に設けられたＩｎＰ半導体層１ｂ、第１の活性層３ｂ及び第１の化合物半導体層５ｂを含む。第２の半導体光素子部は、第２の領域６１ｂ上に設けられたＩｎＰ半導体層１ｂ、ＩｎＡｓＰ半導体層１９ｂ、第２の活性層２３ｂ及び第２の化合物半導体層２５ｂを含む。第１の半導体光素子部４７ａは、素子分離部４７ｃを介して第２の半導体光素子部４７ｂと光学的に結合されている。
【選択図】 図６
【解決手段】半導体光素子６１は、基板７ａと、ＩｎＰ半導体層１ｂと、第１の半導体光素子部４７ａと、第２の半導体光素子部４７ｂとを備える。基板７ａは、第１の領域６１ａ及び第２の領域６１ｂを備える。第１の半導体光素子部４７ａは、第１の領域６１ａ上に設けられたＩｎＰ半導体層１ｂ、第１の活性層３ｂ及び第１の化合物半導体層５ｂを含む。第２の半導体光素子部は、第２の領域６１ｂ上に設けられたＩｎＰ半導体層１ｂ、ＩｎＡｓＰ半導体層１９ｂ、第２の活性層２３ｂ及び第２の化合物半導体層２５ｂを含む。第１の半導体光素子部４７ａは、素子分離部４７ｃを介して第２の半導体光素子部４７ｂと光学的に結合されている。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体光素子を製造する方法及び半導体光素子に関する。
【０００２】
【従来の技術】
複数の半導体光素子部が基板上に集積された半導体光集積素子では、２つの半導体光素子部を突き当てて光学的な結合を達成している。この突き当てを実現するために、基板の第１のエリア上において第１の半導体光素子部のための複数の半導体膜を形成した後に、基板の第２のエリア上において第２の半導体光素子部のための複数の半導体膜を形成している。２つの半導体光素子部のバットジョイント部分では、活性層が所望の形状に形成されない。
【０００３】
複数の半導体光素子部を基板上に集積する半導体光集積素子をバットジョイント法で製造する方法では、基板の第１及び第２のエリア上に半導体層構造を形成した後に、基板の第２のエリア上の半導体層構造をエッチングして、基板の第１のエリア上に第１の層構造を形成している。第１の層構造は、その側壁面が傾斜するようにエッチングされる。この後に、基板の第２のエリア上に第２の層構造を形成している。この方法において、側壁面の傾斜角度を９０度より大きく１１０度以下とするとともに、ＩｎＰ半導体からなる形状制御層を第２の層構造の最下層に形成している。第１の層構造の側壁面上における形状制御層の表面は、基板表面に対してほぼ垂直となっている。基板上における形状制御層の厚さは２０ナノメートル以上１５０ナノメートル以下である（例えば、特許文献１）。
【０００４】
【特許文献１】
特開２００２−３１４１９２号公報
【０００５】
【発明が解決しようとする課題】
これを解決するために、上記文献には、傾斜した側壁面及び形状制御層が重要できることが記載されている。
【０００６】
一方、第２の半導体光素子部の半導体層を形成するに際の結晶成長おいては、該半導体層の成長のための昇温するときに、第１の半導体光素子部の側壁面にＩｎＰ半導体領域が成長されている。昇温工程に引き続いて成長される該半導体層は、バットジョイント部分において、下地のＩｎＰ半導体領域の形状が反映された形状になる。つまり、該半導体層は突き当て部分において曲がる。したがって、第２の半導体光素子部の半導体層の成長に先立ってＩｎＰ半導体領域がバットジョイント部分に形成されることを避ければ、２つの半導体光素子部のバットジョイント部分において、活性層の形状を所望の形状に近づけることができる。
【０００７】
そこで、本発明の目的は、２つの半導体光素子部のバットジョイント部分においてマストランスポートによるＩｎＰ半導体領域が形成されない構造の半導体光素子、及び該半導体光素子を製造する方法に関する。
【０００８】
【課題を解決するための手段】
本発明の一側面は、半導体光素子を製造する方法に係る。この方法は、（ａ）主面に第１及び第２のエリアを有しており基板上に設けられたＩｎＰ半導体領域と、ＩｎＰ半導体領域の第１のエリア上に順に設けられた第１の活性層用半導体領域及び第１の化合物半導体膜とを備えるワークピースのＩｎＰ半導体領域の第２のエリアに、インジウム、砒素及び燐を含む半導体領域を形成する工程と、（ｂ）半導体領域を形成する工程の後に、ＩｎＰ半導体領域の第２のエリア上に第２の活性層用半導体膜を形成する工程と、を備える。
【０００９】
この方法では、第２の半導体膜を形成する工程に先立って、ＩｎＰ半導体領域の第２のエリアに、インジウム、砒素及び燐を含む半導体領域が形成されるので、ＩｎＰ半導体のマストランスポートが生じない。
【００１０】
本発明の別の側面は、半導体光素子を製造する方法に係る。この方法は、（ａ）主面に第１及び第２のエリアを有しており基板上に設けられたＩｎＰ半導体領域と、ＩｎＰ半導体領域の第１のエリア上に順に設けられ第１の活性層用半導体領域及び第１の化合物半導体膜とを備えるワークピースを燐及び砒素を含む雰囲気に曝して、ＩｎＰ半導体膜の第２のエリアの表層部を、インジウム、砒素及び燐を含む半導体に改質する工程と、（ｂ）改質する工程の後に、ＩｎＰ半導体領域の第２のエリアに第２の活性層用半導体膜を形成する工程と、を備える。
【００１１】
この方法では、第２の半導体膜を形成する工程に先立って、ＩｎＰ半導体膜の第２のエリアの表層部が、インジウム、砒素及び燐を含む半導体に改質されるので、ＩｎＰ半導体のマストランスポートが生じない。
【００１２】
本発明の方法は、主面に第１及び第２のエリアを有しており基板上に設けられたＩｎＰ半導体領域と、ＩｎＰ半導体領域の第１のエリア上に順に設けられた第１の活性層用半導体領域及び第１の化合物半導体膜とを備えるワークピースを準備する工程を更に備えることができる。
【００１３】
本発明の方法は、ＩｎＰ半導体膜の第２のエリア上に設けられた第１の活性層用半導体領域及び第１の化合物半導体膜をエッチングして、ワークピースを形成する工程を更に備えることができる。
【００１４】
本発明の方法では、燐及び砒素を含む雰囲気は、ＰＨ３及びＡｓＨ３を含むようにしてもよい。好適な実施の形態では、ＰＨ３及びＡｓＨ３は、第２の活性層膜を形成するに先立って行われる昇温中に供給される。
【００１５】
本発明の方法では、インジウム、砒素及び燐を含む半導体領域は、ＩｎＡｓＰ半導体から構成される。ＩｎＡｓＰ半導体の領域により、第２の活性層用半導体膜の形成に先立ってＩｎＰ半導体のマストランスポートが生じない。
【００１６】
本発明の方法は、（ｃ）第２の活性層用半導体膜上に第２の化合物半導体膜を形成する工程と、（ｄ）第１及び第２の化合物半導体膜上にマスクを形成する工程と、（ｅ）該マスクを用いて、ＩｎＰ半導体領域、第１の活性層用半導体領域、第１の化合物半導体領域、第２の活性層用半導体領域、第２の化合物半導体領域、並びに砒素及び燐を含む半導体領域をエッチングして、半導体光導波路構造を形成する工程と、を更に備えることができる。
【００１７】
この方法では、第２の活性層用半導体領域及び第２の化合物半導体領域の平坦性が優れているので、２つの光導波路を互いに結合する接続部分における光導波路の形状が改善される。
【００１８】
本発明の方法は、（ｃ）基板の第１のエリア上に設けられたマスク膜を用いて、基板の第１及び第２のエリア上に設けられたＩｎＰ半導体膜、第１の活性層用半導体領域、第１の化合物半導体膜及び別の化合物半導体膜をエッチングして、上記ワークピースを形成する工程と、（ｄ）第２の活性層用半導体膜を形成する工程に先立って、別の化合物半導体膜の一部分を選択的にエッチングして、別の化合物半導体膜をマスクの端部から後退させる工程と、を更に備えることができる。
【００１９】
第１のエリア上において別の化合物半導体膜がマスクの端部から後退しているので、第２のエリアに半導体膜を形成するときに、第１のエリアと第２のエリアとの境界部分において結晶の異常成長が生じにくい。
【００２０】
本発明の別の側面の半導体光素子は、（ａ）主面上に第１及び第２の領域を備える基板と、（ｂ）基板の第１の領域上に設けられたＩｎＰ半導体層、第１の活性層及び第１の化合物半導体層を含む第１の半導体光素子部と、（ｃ）基板の第２の領域上に設けられたＩｎＰ半導体層、ＩｎＡｓＰ半導体層、第２の活性層及び第２の化合物半導体層を含む第２の半導体光素子部と、を備えており、第１の半導体光素子部は、第２の半導体光素子部と光学的に結合されている。
【００２１】
本発明の半導体光素子では、第１の半導体光素子部は第１の活性層に光学的に結合された回折格子を更に含むようにしてもよい。この第１の半導体光素子部は分布帰還型半導体発光素子のために好適な構造である。
【００２２】
本発明の半導体光素子では、第２の活性層のフォトルミネッセンス波長は、第１の活性層のフォトルミネッセンス波長より小さいようにしてもよい。この第２の半導体光素子部は、電界吸収型半導体変調素子のために好適な構造である。
【００２３】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【００２４】
【発明の実施の形態】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体光素子を製造する方法及び半導体光素子に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２５】
（第１の実施の形態）
図１（Ａ）〜図４（Ｂ）は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【００２６】
図１（Ａ）に示されるプロセスステップでは、その上に半導体膜が堆積される基板を準備する。ＩｎＰ半導体領域１、第１の活性層用半導体領域３、及び第１の化合物半導体領域５が基板７上に順に形成される。これらの半導体領域は、基板７上にエピタキシャルに成長される半導体膜であることができる。この成長は、有機金属気相成長（ＯＭＶＰＥ）法、分子線ビームエピタキシ（ＭＢＥ）法といった方法で行われる。基板７としては、ＩＩＩ−Ｖ半導体基板が例示される。このプロセスステップの後に、ワークピースＷ１が得られる。ワークピースＷ１は、ＩｎＰ半導体領域１、第１の活性層のための第１の半導体領域３、及び第１の化合物半導体領域５を備える。第１のＩＩＩ−Ｖ族半導体領域３の半導体のバンドギャップは、ＩＩＩ−Ｖ族化合物半導体膜９の半導体及びＩｎＰ半導体のバンドギャップより小さい。また、第１のＩＩＩ−Ｖ族半導体領域３の半導体の屈折率は、ＩＩＩ−Ｖ族化合物半導体膜９の半導体及びＩｎＰ半導体の屈折率より大きい。
【００２７】
ワークピースＷ１は、マスク１３を更に備えることができる。ＩｎＰ半導体領域１、第１の活性層のための第１の半導体膜３、第１の化合物半導体領域５、及び基板７の各々は、第１の領域及び第２の領域を有している。マスク１３は、これらの半導体膜の成長の後に、第１の領域上に形成されている。
【００２８】
一実施例では、第１の化合物半導体領域５は、化合物半導体膜９及び化合物半導体膜１１を備える。化合物半導体膜９と化合物半導体膜１１との間には、周期的な構造１５が形成されており、この周期的な構造１５は回折格子として働く。周期的な構造１５は、化合物半導体膜１１の堆積に先立って、周期的なパターンを有するマスクを用いて化合物半導体膜９の表面をエッチングすることにより形成される。
【００２９】
半導体材料の一実施例としては、
ＩｎＰ半導体領域１：２００ナノメートル、ＳｉドープＩｎＰ半導体
第１のＩＩＩ−Ｖ族半導体領域３：
２５０ナノメートル、アンドープＧａＩｎＡｓＰ半導体膜
基板７：ｎ型ＩｎＰ基板
ＩＩＩ−Ｖ族化合物半導体膜９：２００ナノメートル、ｐ型ＩｎＰ半導体膜
ＩＩＩ−Ｖ族化合物半導体膜１１：２００ナノメートル、ｐ型ＩｎＰ半導体膜
が例示される。第１の半導体領域３のアンドープＧａＩｎＡｓＰ半導体膜からは、半導体光素子の活性層が形成される。第１の半導体領域３は、上記の例示に限定されることなく、半導体光素子に求められる機能に応じて、ＳＱＷ構造、ＭＱＷ構造といった量子井戸構造を含む様々な構造を有することができる。
【００３０】
図１（Ｂ）に示されるプロセスステップでは、ワークピースＷ１が準備される。ＩｎＰ半導体領域１ａは、基板７上に設けられており、ＩｎＰ半導体領域１ａの主面に第１のエリア１７ａ及び第２のエリア１７ｂを有している。第１の半導体領域３ａ及び第１の化合物半導体領域５ａは、ＩｎＰ半導体領域１ａの第１のエリア１７ａ上に順に設けられている。
【００３１】
一実施例では、第１の半導体領域３ａ及び第１の化合物半導体領域５ａは、第１の半導体領域３及び第１の化合物半導体領域５をマスク１３を用いてエッチングして形成される。
【００３２】
ＩｎＰ半導体領域１ａの第２のエリア１７ｂ上の第１の半導体領域３が、エッチングにより除去される。この除去により、ＩｎＰ半導体領域１ａの第２のエリア１７ｂが露出される。第２のエリア１７ｂ上の第１の半導体領域３及び第１の化合物半導体領域５の除去により、第１の半導体領域３ａ及び第１の化合物半導体領域５ａの端面が形成される。
【００３３】
このプロセスステップの後に、ワークピースＷ２が得られる。このワークピースＷ２は、ＩｎＰ半導体領域１ａ、第１の半導体領域３ａ及び第１の化合物半導体領域５ａとを備える。
【００３４】
図２（Ａ）に示されるプロセスステップでは、ワークピースＷ２が準備される。インジウム、砒素及び燐を含む半導体領域１９が、ＩｎＰ半導体領域３ａの第２のエリア１７ｂに形成される。
【００３５】
一実施例では、燐及び砒素を含む雰囲気にワークピースＷ２を曝すと、ＩｎＰ半導体領域１ａの第２のエリア１７ｂの表層部が、インジウム、砒素及び燐を含む半導体に改質されて、半導体領域１９が形成される。燐及び砒素を含む雰囲気では、摂氏３００度以上の温度では、ＩｎＰ半導体領域１ａの第２のエリア１７ｂの表層部の燐原子が砒素原子に置換される。この置換が進むと、ＩｎＰ半導体領域１ａの表層には、砒素及び燐を含む半導体層が形成される。第１の領域上にはマスク１３が残されているので、化合物半導体膜１１の上面は、燐及び砒素を含む雰囲気に曝されることがない。
【００３６】
好適な実施例では、燐及び砒素を含む雰囲気は、ＰＨ３及びＡｓＨ３から形成される。これらのガスと共に、水素ガスを供給することができる。燐元素を提供するガスとして、ターシャリブチルフォスフィン（ＴＢＰ）を用いることもできる。砒素元素を提供するガスとして、ターシャリブチルアルシン（ＴＢＡｓ）を用いることもできる。
【００３７】
このプロセスステップにおいて、ワークピースＷ３が形成される。
【００３８】
図２（Ａ）を参照すると、ワークピースＷ３は、半導体成膜装置２１内に配置されている。半導体成膜装置２１は、例えば、ＯＭＶＰＥ成長装置であり、ＩｎＰ半導体領域１ａの第２の領域１７ｂ上に半導体膜を形成するために利用される。好適な実施の形態では、燐及び砒素を含む雰囲気を提供するためのガスは、第２の活性層膜を形成するためのレシピにおいて、該膜の成長に先立つ昇温中に供給される。
【００３９】
インジウム、砒素及び燐を含む半導体領域は、ＩｎＡｓＰ半導体から構成される。ＩｎＡｓＰ半導体の領域のおかげで、活性層のための半導体膜の形成に先立って、ＩｎＰ半導体領域３ａの第２の領域１７ｂ上においてＩｎＰ半導体のマストランスポートが生じない。
【００４０】
一実施例では、ＩｎＡｓＰ半導体の膜厚は、０．５ナノメートル程度以上であることが好ましい。マストランスポートを抑制できるという利点があるからである。また、ＩｎＡｓＰ半導体の膜は、３５ナノメートル程度以下であることが好ましい。歪みより結晶性が劣化することを抑制できるという利点があるからである。
【００４１】
図２（Ｂ）に示されるプロセスステップでは、ワークピースＷ３が準備される。プロセスステップでは、第２の活性層のためのＩＩＩ−Ｖ族化合物半導体領域２３が、ＩｎＰ半導体領域１ａの第２のエリア１７ｂ上に形成される。本実施例では、半導体成膜装置２１がＩＩＩ−Ｖ族化合物半導体領域２３を堆積するために用いられる。半導体成膜装置２１のプロセスチャンバの温度が成膜温度に到達した後に成膜のための原料ガスを供給する。原料ガスの提供により、半導体膜の堆積が始まる。第１の領域上にはマスク１３が残されているので、ＩＩＩ−Ｖ族化合物半導体領域２３はＩｎＰ半導体領域１ａの第２のエリア１７ｂ上に選択的に形成される。
【００４２】
ＩＩＩ−Ｖ族化合物半導体領域２３の形状は、下地の半導体部の形状が反映される。しかしながら、第１の領域１７ａと第２の領域１７ｂとの境界に露出されている第１の半導体領域３の端面上には、マストランスポートによりＩｎＰ半導体が形成されないので、ＩＩＩ−Ｖ族化合物半導体領域２３が第１の半導体領域３の端面上へせりあがり難い。
【００４３】
引き続いて、ＩＩＩ−Ｖ族化合物半導体領域２３上には、別のＩＩＩ−Ｖ族化合物半導体領域２５が形成される。所望の膜厚を有するＩＩＩ−Ｖ族化合物半導体領域２３が形成された後に、別のＩＩＩ−Ｖ族化合物半導体領域２５のための別の原料ガスを供給する。別の原料ガスの供給により、半導体膜の堆積が始まる。第１の領域上にはマスク１３が残されているので、ＩＩＩ−Ｖ族化合物半導体領域２５は、ＩＩＩ−Ｖ族化合物半導体領域２３上に選択的に形成される。ＩＩＩ−Ｖ族半導体領域２３の半導体のバンドギャップは、ＩＩＩ−Ｖ族化合物半導体膜２５の半導体及びＩｎＰ半導体のバンドギャップより小さい。また、ＩＩＩ−Ｖ族半導体領域２３の半導体の屈折率は、ＩＩＩ−Ｖ族化合物半導体膜２５の半導体及びＩｎＰ半導体の屈折率より大きい。
【００４４】
ＩＩＩ−Ｖ族化合物半導体領域２５の形状も、下地のＩＩＩ−Ｖ族化合物半導体領域２３の形状が反映される。しかしながら、ＩＩＩ−Ｖ族化合物半導体領域２３がほぼ平坦に形成されているので、ＩＩＩ−Ｖ族化合物半導体領域２５も、ＩＩＩ−Ｖ族化合物半導体膜９ａ及びＩＩＩ−Ｖ族化合物半導体膜１１ａの端面上へのせりあがり難い。
【００４５】
半導体材料の一実施例としては、
ＩＩＩ−Ｖ族化合物半導体領域２３：
２５０ナノメートル、アンドープＧａＩｎＡｓＰ半導体膜
化合物半導体膜２５：４００ｎｍ、ｐ型ＩｎＰ半導体膜
が例示される。ＩＩＩ−Ｖ族化合物半導体領域２３のアンドープＧａＩｎＡｓＰ半導体膜からは、半導体光素子の活性層が形成される。ＩＩＩ−Ｖ族化合物半導体領域２３は、上記の例示に限定されることなく、半導体光素子に求められる機能に応じて、ＳＱＷ構造、ＭＱＷ構造といった量子井戸構造を含む様々な構造を有することができる。
【００４６】
このプロセスステップの後に、ワークピースＷ４が得られる。ワークピースＷ４では、第１の光導波路構造のための半導体部２９ａと第２の光導波路構造のための半導体部２９ｂとが境界３１において接合を形成している。
【００４７】
以上説明したように、ＩＩＩ−Ｖ族化合物半導体膜を形成する工程に先立って、ＩｎＰ半導体領域の第２のエリア１７ｂに、インジウム、砒素及び燐を含む半導体領域１９が形成されるので、ＩｎＰ半導体のマストランスポートが生じない。
【００４８】
図３（Ａ）に示されるプロセスステップでは、ワークピースＷ４が準備される。プロセスステップでは、半導体ストライプが形成される。本実施例では、ワークピースＷ４において、半導体ストライプのためのマスク３３が形成される。マスク３３は、境界３１を交差して伸びている。このプロセスステップの後に、Ｗ５と命名されるワークピースが得られる。
【００４９】
次いで、マスク３３を用いてワークピースＷ５をエッチングして半導体ストライプ部３５を形成する。エッチングは、マスク３３を用いて基板７上に形成された半導体膜に対して行われる。マスクで覆われていない半導体領域は、基板７が露出するまでエッチングされる。マスクで覆われていない半導体領域を確実に除去するために、基板７の表層部がエッチングにより除去される（オバーエッチング）。エッチングとしては、ウエットエッチング或いはドライエッチングが使用できる。本実施例では、ウエットエッチングが使用されている。エッチャントを例示すれば、臭化メチルアルコールが使用される。半導体ストライプ３５は、第１の光導波路構造のための第１の半導体ストライプ部３５ａと第２の光導波路構造のための第２の半導体ストライプ部３５ｂを備える。このプロセスステップの後に、ワークピースＷ６が得られる。ワークピースＷ６では、半導体ストライプ３５は、基板７ａの第１のエリア７ｂ上に設けられており、基板７ａの第２のエリア７ｃ上の堆積半導体領域が除去されている。第１のエリア７ｂは、第２のエリア７ｃに挟まれている。
【００５０】
詳述すれば、ＩｎＰ半導体領域１ａ、第１の半導体領域３ａ、第１の化合物半導体領域５ａ、第２の半導体領域２３、第２の化合物半導体領域２５、並びに砒素及び燐を含む半導体領域２９をエッチングして、半導体光導波路構造のための半導体ストライプを形成する。
【００５１】
この方法では、マスク３３の下地である第２の半導体領域及び第２の化合物半導体領域の平坦性が優れているので、２つの光導波路を互いに結合する接続部分３１における光導波路の形状が改善される。
【００５２】
図３（Ｂ）に示されるプロセスステップでは、ワークピースＷ６が準備される。プロセスステップでは、基板７ａの第２のエリア７ｃ上にＩＩＩ−Ｖ族半導体領域３７が形成される。一実施例では、ＩＩＩ−Ｖ族半導体領域３７は、半導体ストライプ３５上にマスク３３を設けたまま、半導体成膜装置により基板７ａ上に半導体を成膜すると、基板７ａの第２のエリア７ｃ上に選択的に成長される。
【００５３】
ＩＩＩ−Ｖ族半導体領域３７は、外部から印加される電力を半導体ストライプ３５に導くために設けられる。或いは、半導体領域３７は、当該半導体光素子を通過する光を活性層に閉じこめるために設けられる。半導体光素子の半導体ストライプ３５に電流を流す場合には、この電流は半導体領域３７によってブロックされて半導体ストライプ３５に導かれる。半導体光素子の半導体ストライプ３５に電界を印加する場合には、半導体領域３７は、半導体光素子のアノードからカソードに流れる電流を半導体ストライプに流すように設けられる。
【００５４】
一実施例では、半導体領域３７は、複数の半導体層から構成される。複数の半導体層のうちの一半導体層の導電型は、隣接する半導体層の導電型とは異なっている。半導体光素子がＧａＩｎＡｓＰ半導体の活性層を備える場合には、半導体領域３７はＩｎＰ半導体から形成される。具体例に記述すれば、半導体領域３７は、ｐ型ＩｎＰ半導体層３９ａとｎ型ＩｎＰ半導体層３９ｂとを含み、ｎ型ＩｎＰ半導体層３９ｂ及びｐ型ＩｎＰ半導体層３９ａはｎ型ＩｎＰ基板上に順に形成される。また、別の実施例では、半導体領域３７は、半絶縁性の半導体層から構成される。具体例に記述すれば、半導体領域３７は、ＦｅドープＩｎＰ半導体層を含み、ＦｅドープＩｎＰ半導体領域はｎ型ＩｎＰ基板上に形成される。
【００５５】
半導体領域３７は、半導体ストライプ３５の峰を埋め込むために設けられる。この後にマスク３３が除去される。この結果、ワークピースＷ６が形成される。
【００５６】
図４（Ａ）に示されるプロセスステップでは、ワークピースＷ６が準備される。プロセスステップでは、半導体ストライプ３５及び半導体領域３７上に半導体層４３が堆積される。半導体膜４３の形成により、平坦化された半導体表面４１が提供される。本実施例では、半導体膜４３は、例えばクラッド層として機能するものであり、一実施例ではｐ型ＩｎＰ半導体層である。
【００５７】
引き続いて、半導体膜４３上に半導体膜４５を堆積する。本実施例では、半導体膜４５は、相対的に高ドープの半導体領域を含み、半導体膜４３の半導体よりバンドギャップが小さいものである。半導体膜４５は、例えばコンタクト層として機能するものである。一実施例では、半導体膜４５は、ｐ型ＧａＩｎＡｓ半導体層である。コンタクト層の形成により、金属電極とのオーミック接触が得やすくなる。この結果、ワークピースＷ７が形成される。
【００５８】
図４（Ｂ）に示されるプロセスステップでは、ワークピースＷ７が準備される。プロセスステップでは、コンタクト膜４５を部分的に除去して、それぞれの半導体光素子部毎のコンタクト層４５ａ、４５ｂを形成する。本実施例では、個々のコンタクト層４５ａ、４５ｂの形成は、半導体光素子部４７ａ、４７ｂ間に設けられた素子分離部４７ｃのコンタクト膜４５をエッチングにより除去することにより行われる。この後に、ワークピースＷ８が形成される。
【００５９】
図５に示されるプロセスステップでは、ワークピースＷ８が準備される。このプロセスステップでは、半導体光素子部４７ａ、４７ｂのためのコンタクト層４５ａ、４５ｂ上及び素子分離部４７ｃの半導体膜４３上に、絶縁膜を形成する。絶縁膜にはコンタクト孔が形成されて、絶縁層４９になる。絶縁層４９上には、半導体光素子部４７ａ、４７ｂのための電極５１ａ、５１ｂを形成する。一実施例は、電極５１ａ、５１ｂは、それぞれ、ｐ型コンタクト層にオーミック接触するアノード電極として働く。また、基板７ａの裏面には、半導体光素子部４７ａ、４７ｂのための電極５３を形成する。一実施例は、電極５３は、ｎ型ＩｎＰ半導体にオーミック接触するカソード電極として働く。
【００６０】
以上説明したプロセスステップの後に、半導体光素子５５が得られる。
【００６１】
（第２の実施の形態）
図６は、本実施の形態の半導体光素子を示しており図５に示されたＩ−Ｉ線に沿った断面図である。
【００６２】
半導体光素子５５は、基板７ａと、ＩｎＰ半導体層１ｂ、第１の半導体光素子部４７ａと、第２の半導体光素子部４７ｂとを備える。基板７ａは、主面上に第１の領域６１ａ及び第２の領域６１ｂを備える。第１の半導体光素子部４７ａは、第１の領域６１ａ上に設けられたＩｎＰ半導体層１ｂ、第１の活性層３ｂ及び第１の化合物半導体層５ｂを含む。第２の半導体光素子部４７ｂは、第２の領域６１ｂ上に設けられたＩｎＰ半導体層１ｂ、ＩｎＡｓＰ半導体層１９ｂ、第２の活性層２３ｂ及び第２の化合物半導体層２５ｂを含む。第１の半導体光素子部４７ａは、第２の半導体光素子部４７ｂと光学的に結合されている。詳述すれば、第１の半導体光素子部４７ａは、素子分離部４７ｃを介して第２の半導体光素子部４７ｂと光学的に結合されている。
【００６３】
本実施の形態の半導体光素子５５では、第１の半導体光素子部４７ａの光導波路と第２の半導体光素子部４７ｂの光導波路とは、境界５９において互いに突き当てられている。これらの光導波路は、それぞれの半導体ストライプ部から構成される。しかしながら、半導体光素子５５では、光導波路の幅の変動が境界５９の近傍において小さいので、第１の半導体光素子部４７ａと第２の半導体光素子部４７ｂとの光学的結合効率の低下を小さくできる。
【００６４】
半導体光素子５５では、第１の半導体光素子部４７ａは第１の活性層３ｂに光学的に結合された回折格子５７を更に含むようにしてもよい。この第１の半導体光素子部４７ａは分布帰還型半導体発光素子のために好適な構造である。また、半導体光素子５５では、第２の活性層２３ｂの半導体のフォトルミネッセンス波長（ＰＬ波長）は、第１の活性層３ｂの半導体のＰＬ波長より小さいようにしてもよい。この第２の半導体光素子部４７ｂは、電界吸収型半導体変調素子のために好適な構造である。発光波長並びに第２の活性層２３ｂおよび第１の活性層３ｂのＰＬ波長を例示すれば、第１の半導体光素子部４７ａの発光波長は１．５５マイクロメートルであり、発光素子部のための第１の活性層３ｂのＰＬ波長は１．５６マイクロメートルであり、電界吸収素子部のための第２の活性層２３ｂの半導体のＰＬ波長は１．４９マイクロメートルである。
【００６５】
（第３の実施の形態）
図７（Ａ）〜図７（Ｃ）は、第２の半導体光素子部のための半導体膜を堆積するプロセスステップを示す断面図である。図７（Ａ）を参照すると、本実施の形態では、第１の半導体光素子部のための半導体膜７１、７３、７５、７７が基板７の第１のエリア６１ａ上に既に堆積されている。半導体膜７１、７３、７５、７７上には、マスク７９が形成されており、マスク７９はこれらの半導体膜７１、７３、７５、７７をエッチングするために用いられる。また、半導体膜７７は、マスク７９のエッジ７９ａから後退されており、半導体膜７７のエッジ７７ａを有する。この後退のため、マスク７９は、半導体膜７７のエッジ７７ａから伸び出した庇部分７９ｂを有する。この後退部分は、化合物半導体膜７９の一部分を選択的にエッチングすることによって形成される。一実施例では、半導体膜７１はＩｎＰ半導体層であり、半導体膜７３はＧａＩｎＡｓＰ半導体層であり、半導体膜７５はＩｎＰ半導体層である。また、半導体膜７７はＺｎドープＧａＩｎＡｓ膜（例えば、厚さ１００ナノメートル）である。エッチング溶液としては、Ｈ３ＰＯ４＋Ｈ２Ｏ２＋Ｈ２Ｏを含む溶液がある。半導体膜７７のサイドエッチング量の好ましい範囲は、１００ナノメートル以上５００ナノメートル以下である。基板７の第２のエリア６１ａにおいては、半導体膜７３、７５が除去されている。第２のエリア６１ｂ上には、第２の半導体光素子部のためのＩｎＰ半導体膜８１が残されている。
【００６６】
次いで、キャリアガス、燐を含むガス及び砒素を含むガスをチャンバ内に供給すると共に、第２の半導体光素子のための活性層のための半導体膜を形成するための成膜温度へ昇温する。この昇温の過程で、約摂氏３００度以上といった第１の温度では、燐及び砒素を含む雰囲気中においてＩｎＰ半導体領域８１の表層部の燐原子が砒素原子に置換される。この置換が進むと、図７（Ｂ）に示されるように、ＩｎＰ半導体領域８１の表層は、砒素及び燐を含む半導体層に改質される。インジウム、砒素及び燐を含む半導体領域は、ＩｎＡｓＰ半導体から構成される。マスク７９が残されているＩｎＰ半導体膜の表面は、燐及び砒素を含む雰囲気に曝されることがない。
【００６７】
図７（Ｃ）に示されるように、第１の温度より高い第２の温度において、成膜ガスを供給して半導体膜８５を成長する。成膜の実施例を示せば、有機金属気相成長装置において水素ガスといったキャリアガスを供給しながら、基板を加熱する。基板温度が摂氏３００度程度に達したら、ＰＨ３ガス及びＡｓＨ３ガスを更に供給する。実験例では、水素ガス中におけるＰＨ３ガスの体積比率は０．３パーセントであり、水素ガス中におけるＡｓＨ３ガスの体積比率は０．０１パーセントである。基板温度を更に上昇して、摂氏６５０度程度に達したら、トリエチルガリウム（ＴＥＧ）及びトリメチルインジウム（ＴＭＩ）を供給する。ＩｎＡｓＰ半導体層上にＧａＩｎＡｓＰ半導体膜が堆積される。ＩｎＡｓＰ半導体の領域のおかげで、活性層のためのＧａＩｎＡｓＰ半導体膜の堆積に先立って、ＩｎＰ半導体膜８１上においてＩｎＰ半導体のマストランスポートが生じない。
【００６８】
引き続いて、半導体成膜装置において、半導体膜８７を成長する。本実施の形態では、マスク７９の庇部７９ｂが形成されているので、半導体膜８７の堆積に際してマスク７９の庇部７９ｂの下にも堆積が進み、第１の半導体光素子部６１ａと第２の半導体光素子部６１ｂとの境界部分に異常成長が生じにくい。
【００６９】
図８（Ａ）〜図８（Ｃ）は、別のプロセスステップを示す断面図である。図８（Ａ）を参照すると、第１の半導体光素子部のための半導体膜７２、７４、７６がＩｎＰ基板８の第１のエリア６２ａ上に既に堆積されている。半導体膜７２、７４、７６上には、マスク７８が形成されており、マスク７８はエッチングによりこれらの半導体膜７２、７４、７６を形成するために用いられる。
【００７０】
次いで、キャリアガス、をチャンバ内に供給すると共に、第２の半導体光素子のための活性層のための半導体膜を形成するための成膜温度へ昇温する。この昇温の過程で、ＩｎＰ基板８の表面においてＩｎＰ半導体のマストランスポートが生じる。このマストランスポートにより、図８（Ｂ）に示されるように、第１の半導体光素子部６２ａと第２の半導体光素子部６２ｂとの境界部分にＩｎＰ半導体領域８０が形成される。
【００７１】
図８（Ｃ）を参照すると、第２の半導体光素子部のための半導体膜８２、８４、８６がＩｎＰ基板８の第２のエリア６２ｂ上に既に堆積されている。半導体膜８２、８４、８６の形状は、下地のＩｎＰ半導体領域８０の形状が反映されている。半導体膜８２、８４、８６の各々は、第１の半導体光素子部のための半導体膜７２、７４、７６の端面に沿って迫り上がっている。
【００７２】
以上説明したように、マストランスポートによりＩｎＰ半導体の移動を低減するために、活性層の下地としてＩｎＰ半導体領域上にマストランスポート抑制層を形成している。故に、活性層のための半導体膜が、第２の領域においてほぼまっすぐに形成できるので、この半導体膜の湾曲が生じない。したがって、２つの光導波路部の光結合ロスが低減される。
【００７３】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。例えば、本実施の形態では、半導体発光素子及び半導体変調素子を含む半導体光集積素子が例示されているが、本発明は、この組み合わせに限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【００７４】
【発明の効果】
以上説明したように、本発明によれば、２つの半導体光素子部のバットジョイント部分においてマストランスポートによるＩｎＰ半導体領域が形成されない構造の半導体光素子が提供される。また、該半導体光素子を製造する方法が提供される。
【図面の簡単な説明】
【図１】図１（Ａ）及び図１（Ｂ）は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図２】図２（Ａ）及び図２（Ｂ）は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図３】図３（Ａ）及び図３（Ｂ）は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図４】図４（Ａ）及び図４（Ｂ）は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図５】図５は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図６】図６は、本実施の形態の半導体光素子を示しており図５に示されたＩ−Ｉ線に沿った断面図である。
【図７】図７（Ａ）〜図７（Ｃ）は、第２の半導体光素子部のための半導体膜を堆積するプロセスステップを示す断面図である。
【図８】図８（Ａ）〜図８（Ｃ）は、別のプロセスステップを示す断面図である。
【符号の説明】
１…ＩｎＰ半導体領域、３…第１の半導体領域、５…第１の化合物半導体領域、７…基板、９…化合物半導体膜、１１…化合物半導体膜、１３…マスク、１５…周期的な構造、１ａ…ＩｎＰ半導体領域、３ａ…第１の半導体領域、５ａ…第１の化合物半導体領域、１７ａ…第１のエリア、１７ｂ…第２のエリア、１９…砒素及び燐を含む半導体層、２０ａ…ＰＨ３、２０ｂ…ＡｓＨ３、２１…半導体成膜装置、２３…ＩＩＩ−Ｖ族化合物半導体領域、２５…ＩＩＩ−Ｖ族化合物半導体領域、３１…境界、３３…マスク、３５…半導体ストライプ、４５…コンタクト膜、
４７ａ、４７ｂ…半導体光素子部、５１ａ、５１ｂ…電極、５５…半導体光素子、５７…回折格子
【発明の属する技術分野】
本発明は、半導体光素子を製造する方法及び半導体光素子に関する。
【０００２】
【従来の技術】
複数の半導体光素子部が基板上に集積された半導体光集積素子では、２つの半導体光素子部を突き当てて光学的な結合を達成している。この突き当てを実現するために、基板の第１のエリア上において第１の半導体光素子部のための複数の半導体膜を形成した後に、基板の第２のエリア上において第２の半導体光素子部のための複数の半導体膜を形成している。２つの半導体光素子部のバットジョイント部分では、活性層が所望の形状に形成されない。
【０００３】
複数の半導体光素子部を基板上に集積する半導体光集積素子をバットジョイント法で製造する方法では、基板の第１及び第２のエリア上に半導体層構造を形成した後に、基板の第２のエリア上の半導体層構造をエッチングして、基板の第１のエリア上に第１の層構造を形成している。第１の層構造は、その側壁面が傾斜するようにエッチングされる。この後に、基板の第２のエリア上に第２の層構造を形成している。この方法において、側壁面の傾斜角度を９０度より大きく１１０度以下とするとともに、ＩｎＰ半導体からなる形状制御層を第２の層構造の最下層に形成している。第１の層構造の側壁面上における形状制御層の表面は、基板表面に対してほぼ垂直となっている。基板上における形状制御層の厚さは２０ナノメートル以上１５０ナノメートル以下である（例えば、特許文献１）。
【０００４】
【特許文献１】
特開２００２−３１４１９２号公報
【０００５】
【発明が解決しようとする課題】
これを解決するために、上記文献には、傾斜した側壁面及び形状制御層が重要できることが記載されている。
【０００６】
一方、第２の半導体光素子部の半導体層を形成するに際の結晶成長おいては、該半導体層の成長のための昇温するときに、第１の半導体光素子部の側壁面にＩｎＰ半導体領域が成長されている。昇温工程に引き続いて成長される該半導体層は、バットジョイント部分において、下地のＩｎＰ半導体領域の形状が反映された形状になる。つまり、該半導体層は突き当て部分において曲がる。したがって、第２の半導体光素子部の半導体層の成長に先立ってＩｎＰ半導体領域がバットジョイント部分に形成されることを避ければ、２つの半導体光素子部のバットジョイント部分において、活性層の形状を所望の形状に近づけることができる。
【０００７】
そこで、本発明の目的は、２つの半導体光素子部のバットジョイント部分においてマストランスポートによるＩｎＰ半導体領域が形成されない構造の半導体光素子、及び該半導体光素子を製造する方法に関する。
【０００８】
【課題を解決するための手段】
本発明の一側面は、半導体光素子を製造する方法に係る。この方法は、（ａ）主面に第１及び第２のエリアを有しており基板上に設けられたＩｎＰ半導体領域と、ＩｎＰ半導体領域の第１のエリア上に順に設けられた第１の活性層用半導体領域及び第１の化合物半導体膜とを備えるワークピースのＩｎＰ半導体領域の第２のエリアに、インジウム、砒素及び燐を含む半導体領域を形成する工程と、（ｂ）半導体領域を形成する工程の後に、ＩｎＰ半導体領域の第２のエリア上に第２の活性層用半導体膜を形成する工程と、を備える。
【０００９】
この方法では、第２の半導体膜を形成する工程に先立って、ＩｎＰ半導体領域の第２のエリアに、インジウム、砒素及び燐を含む半導体領域が形成されるので、ＩｎＰ半導体のマストランスポートが生じない。
【００１０】
本発明の別の側面は、半導体光素子を製造する方法に係る。この方法は、（ａ）主面に第１及び第２のエリアを有しており基板上に設けられたＩｎＰ半導体領域と、ＩｎＰ半導体領域の第１のエリア上に順に設けられ第１の活性層用半導体領域及び第１の化合物半導体膜とを備えるワークピースを燐及び砒素を含む雰囲気に曝して、ＩｎＰ半導体膜の第２のエリアの表層部を、インジウム、砒素及び燐を含む半導体に改質する工程と、（ｂ）改質する工程の後に、ＩｎＰ半導体領域の第２のエリアに第２の活性層用半導体膜を形成する工程と、を備える。
【００１１】
この方法では、第２の半導体膜を形成する工程に先立って、ＩｎＰ半導体膜の第２のエリアの表層部が、インジウム、砒素及び燐を含む半導体に改質されるので、ＩｎＰ半導体のマストランスポートが生じない。
【００１２】
本発明の方法は、主面に第１及び第２のエリアを有しており基板上に設けられたＩｎＰ半導体領域と、ＩｎＰ半導体領域の第１のエリア上に順に設けられた第１の活性層用半導体領域及び第１の化合物半導体膜とを備えるワークピースを準備する工程を更に備えることができる。
【００１３】
本発明の方法は、ＩｎＰ半導体膜の第２のエリア上に設けられた第１の活性層用半導体領域及び第１の化合物半導体膜をエッチングして、ワークピースを形成する工程を更に備えることができる。
【００１４】
本発明の方法では、燐及び砒素を含む雰囲気は、ＰＨ３及びＡｓＨ３を含むようにしてもよい。好適な実施の形態では、ＰＨ３及びＡｓＨ３は、第２の活性層膜を形成するに先立って行われる昇温中に供給される。
【００１５】
本発明の方法では、インジウム、砒素及び燐を含む半導体領域は、ＩｎＡｓＰ半導体から構成される。ＩｎＡｓＰ半導体の領域により、第２の活性層用半導体膜の形成に先立ってＩｎＰ半導体のマストランスポートが生じない。
【００１６】
本発明の方法は、（ｃ）第２の活性層用半導体膜上に第２の化合物半導体膜を形成する工程と、（ｄ）第１及び第２の化合物半導体膜上にマスクを形成する工程と、（ｅ）該マスクを用いて、ＩｎＰ半導体領域、第１の活性層用半導体領域、第１の化合物半導体領域、第２の活性層用半導体領域、第２の化合物半導体領域、並びに砒素及び燐を含む半導体領域をエッチングして、半導体光導波路構造を形成する工程と、を更に備えることができる。
【００１７】
この方法では、第２の活性層用半導体領域及び第２の化合物半導体領域の平坦性が優れているので、２つの光導波路を互いに結合する接続部分における光導波路の形状が改善される。
【００１８】
本発明の方法は、（ｃ）基板の第１のエリア上に設けられたマスク膜を用いて、基板の第１及び第２のエリア上に設けられたＩｎＰ半導体膜、第１の活性層用半導体領域、第１の化合物半導体膜及び別の化合物半導体膜をエッチングして、上記ワークピースを形成する工程と、（ｄ）第２の活性層用半導体膜を形成する工程に先立って、別の化合物半導体膜の一部分を選択的にエッチングして、別の化合物半導体膜をマスクの端部から後退させる工程と、を更に備えることができる。
【００１９】
第１のエリア上において別の化合物半導体膜がマスクの端部から後退しているので、第２のエリアに半導体膜を形成するときに、第１のエリアと第２のエリアとの境界部分において結晶の異常成長が生じにくい。
【００２０】
本発明の別の側面の半導体光素子は、（ａ）主面上に第１及び第２の領域を備える基板と、（ｂ）基板の第１の領域上に設けられたＩｎＰ半導体層、第１の活性層及び第１の化合物半導体層を含む第１の半導体光素子部と、（ｃ）基板の第２の領域上に設けられたＩｎＰ半導体層、ＩｎＡｓＰ半導体層、第２の活性層及び第２の化合物半導体層を含む第２の半導体光素子部と、を備えており、第１の半導体光素子部は、第２の半導体光素子部と光学的に結合されている。
【００２１】
本発明の半導体光素子では、第１の半導体光素子部は第１の活性層に光学的に結合された回折格子を更に含むようにしてもよい。この第１の半導体光素子部は分布帰還型半導体発光素子のために好適な構造である。
【００２２】
本発明の半導体光素子では、第２の活性層のフォトルミネッセンス波長は、第１の活性層のフォトルミネッセンス波長より小さいようにしてもよい。この第２の半導体光素子部は、電界吸収型半導体変調素子のために好適な構造である。
【００２３】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【００２４】
【発明の実施の形態】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体光素子を製造する方法及び半導体光素子に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２５】
（第１の実施の形態）
図１（Ａ）〜図４（Ｂ）は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【００２６】
図１（Ａ）に示されるプロセスステップでは、その上に半導体膜が堆積される基板を準備する。ＩｎＰ半導体領域１、第１の活性層用半導体領域３、及び第１の化合物半導体領域５が基板７上に順に形成される。これらの半導体領域は、基板７上にエピタキシャルに成長される半導体膜であることができる。この成長は、有機金属気相成長（ＯＭＶＰＥ）法、分子線ビームエピタキシ（ＭＢＥ）法といった方法で行われる。基板７としては、ＩＩＩ−Ｖ半導体基板が例示される。このプロセスステップの後に、ワークピースＷ１が得られる。ワークピースＷ１は、ＩｎＰ半導体領域１、第１の活性層のための第１の半導体領域３、及び第１の化合物半導体領域５を備える。第１のＩＩＩ−Ｖ族半導体領域３の半導体のバンドギャップは、ＩＩＩ−Ｖ族化合物半導体膜９の半導体及びＩｎＰ半導体のバンドギャップより小さい。また、第１のＩＩＩ−Ｖ族半導体領域３の半導体の屈折率は、ＩＩＩ−Ｖ族化合物半導体膜９の半導体及びＩｎＰ半導体の屈折率より大きい。
【００２７】
ワークピースＷ１は、マスク１３を更に備えることができる。ＩｎＰ半導体領域１、第１の活性層のための第１の半導体膜３、第１の化合物半導体領域５、及び基板７の各々は、第１の領域及び第２の領域を有している。マスク１３は、これらの半導体膜の成長の後に、第１の領域上に形成されている。
【００２８】
一実施例では、第１の化合物半導体領域５は、化合物半導体膜９及び化合物半導体膜１１を備える。化合物半導体膜９と化合物半導体膜１１との間には、周期的な構造１５が形成されており、この周期的な構造１５は回折格子として働く。周期的な構造１５は、化合物半導体膜１１の堆積に先立って、周期的なパターンを有するマスクを用いて化合物半導体膜９の表面をエッチングすることにより形成される。
【００２９】
半導体材料の一実施例としては、
ＩｎＰ半導体領域１：２００ナノメートル、ＳｉドープＩｎＰ半導体
第１のＩＩＩ−Ｖ族半導体領域３：
２５０ナノメートル、アンドープＧａＩｎＡｓＰ半導体膜
基板７：ｎ型ＩｎＰ基板
ＩＩＩ−Ｖ族化合物半導体膜９：２００ナノメートル、ｐ型ＩｎＰ半導体膜
ＩＩＩ−Ｖ族化合物半導体膜１１：２００ナノメートル、ｐ型ＩｎＰ半導体膜
が例示される。第１の半導体領域３のアンドープＧａＩｎＡｓＰ半導体膜からは、半導体光素子の活性層が形成される。第１の半導体領域３は、上記の例示に限定されることなく、半導体光素子に求められる機能に応じて、ＳＱＷ構造、ＭＱＷ構造といった量子井戸構造を含む様々な構造を有することができる。
【００３０】
図１（Ｂ）に示されるプロセスステップでは、ワークピースＷ１が準備される。ＩｎＰ半導体領域１ａは、基板７上に設けられており、ＩｎＰ半導体領域１ａの主面に第１のエリア１７ａ及び第２のエリア１７ｂを有している。第１の半導体領域３ａ及び第１の化合物半導体領域５ａは、ＩｎＰ半導体領域１ａの第１のエリア１７ａ上に順に設けられている。
【００３１】
一実施例では、第１の半導体領域３ａ及び第１の化合物半導体領域５ａは、第１の半導体領域３及び第１の化合物半導体領域５をマスク１３を用いてエッチングして形成される。
【００３２】
ＩｎＰ半導体領域１ａの第２のエリア１７ｂ上の第１の半導体領域３が、エッチングにより除去される。この除去により、ＩｎＰ半導体領域１ａの第２のエリア１７ｂが露出される。第２のエリア１７ｂ上の第１の半導体領域３及び第１の化合物半導体領域５の除去により、第１の半導体領域３ａ及び第１の化合物半導体領域５ａの端面が形成される。
【００３３】
このプロセスステップの後に、ワークピースＷ２が得られる。このワークピースＷ２は、ＩｎＰ半導体領域１ａ、第１の半導体領域３ａ及び第１の化合物半導体領域５ａとを備える。
【００３４】
図２（Ａ）に示されるプロセスステップでは、ワークピースＷ２が準備される。インジウム、砒素及び燐を含む半導体領域１９が、ＩｎＰ半導体領域３ａの第２のエリア１７ｂに形成される。
【００３５】
一実施例では、燐及び砒素を含む雰囲気にワークピースＷ２を曝すと、ＩｎＰ半導体領域１ａの第２のエリア１７ｂの表層部が、インジウム、砒素及び燐を含む半導体に改質されて、半導体領域１９が形成される。燐及び砒素を含む雰囲気では、摂氏３００度以上の温度では、ＩｎＰ半導体領域１ａの第２のエリア１７ｂの表層部の燐原子が砒素原子に置換される。この置換が進むと、ＩｎＰ半導体領域１ａの表層には、砒素及び燐を含む半導体層が形成される。第１の領域上にはマスク１３が残されているので、化合物半導体膜１１の上面は、燐及び砒素を含む雰囲気に曝されることがない。
【００３６】
好適な実施例では、燐及び砒素を含む雰囲気は、ＰＨ３及びＡｓＨ３から形成される。これらのガスと共に、水素ガスを供給することができる。燐元素を提供するガスとして、ターシャリブチルフォスフィン（ＴＢＰ）を用いることもできる。砒素元素を提供するガスとして、ターシャリブチルアルシン（ＴＢＡｓ）を用いることもできる。
【００３７】
このプロセスステップにおいて、ワークピースＷ３が形成される。
【００３８】
図２（Ａ）を参照すると、ワークピースＷ３は、半導体成膜装置２１内に配置されている。半導体成膜装置２１は、例えば、ＯＭＶＰＥ成長装置であり、ＩｎＰ半導体領域１ａの第２の領域１７ｂ上に半導体膜を形成するために利用される。好適な実施の形態では、燐及び砒素を含む雰囲気を提供するためのガスは、第２の活性層膜を形成するためのレシピにおいて、該膜の成長に先立つ昇温中に供給される。
【００３９】
インジウム、砒素及び燐を含む半導体領域は、ＩｎＡｓＰ半導体から構成される。ＩｎＡｓＰ半導体の領域のおかげで、活性層のための半導体膜の形成に先立って、ＩｎＰ半導体領域３ａの第２の領域１７ｂ上においてＩｎＰ半導体のマストランスポートが生じない。
【００４０】
一実施例では、ＩｎＡｓＰ半導体の膜厚は、０．５ナノメートル程度以上であることが好ましい。マストランスポートを抑制できるという利点があるからである。また、ＩｎＡｓＰ半導体の膜は、３５ナノメートル程度以下であることが好ましい。歪みより結晶性が劣化することを抑制できるという利点があるからである。
【００４１】
図２（Ｂ）に示されるプロセスステップでは、ワークピースＷ３が準備される。プロセスステップでは、第２の活性層のためのＩＩＩ−Ｖ族化合物半導体領域２３が、ＩｎＰ半導体領域１ａの第２のエリア１７ｂ上に形成される。本実施例では、半導体成膜装置２１がＩＩＩ−Ｖ族化合物半導体領域２３を堆積するために用いられる。半導体成膜装置２１のプロセスチャンバの温度が成膜温度に到達した後に成膜のための原料ガスを供給する。原料ガスの提供により、半導体膜の堆積が始まる。第１の領域上にはマスク１３が残されているので、ＩＩＩ−Ｖ族化合物半導体領域２３はＩｎＰ半導体領域１ａの第２のエリア１７ｂ上に選択的に形成される。
【００４２】
ＩＩＩ−Ｖ族化合物半導体領域２３の形状は、下地の半導体部の形状が反映される。しかしながら、第１の領域１７ａと第２の領域１７ｂとの境界に露出されている第１の半導体領域３の端面上には、マストランスポートによりＩｎＰ半導体が形成されないので、ＩＩＩ−Ｖ族化合物半導体領域２３が第１の半導体領域３の端面上へせりあがり難い。
【００４３】
引き続いて、ＩＩＩ−Ｖ族化合物半導体領域２３上には、別のＩＩＩ−Ｖ族化合物半導体領域２５が形成される。所望の膜厚を有するＩＩＩ−Ｖ族化合物半導体領域２３が形成された後に、別のＩＩＩ−Ｖ族化合物半導体領域２５のための別の原料ガスを供給する。別の原料ガスの供給により、半導体膜の堆積が始まる。第１の領域上にはマスク１３が残されているので、ＩＩＩ−Ｖ族化合物半導体領域２５は、ＩＩＩ−Ｖ族化合物半導体領域２３上に選択的に形成される。ＩＩＩ−Ｖ族半導体領域２３の半導体のバンドギャップは、ＩＩＩ−Ｖ族化合物半導体膜２５の半導体及びＩｎＰ半導体のバンドギャップより小さい。また、ＩＩＩ−Ｖ族半導体領域２３の半導体の屈折率は、ＩＩＩ−Ｖ族化合物半導体膜２５の半導体及びＩｎＰ半導体の屈折率より大きい。
【００４４】
ＩＩＩ−Ｖ族化合物半導体領域２５の形状も、下地のＩＩＩ−Ｖ族化合物半導体領域２３の形状が反映される。しかしながら、ＩＩＩ−Ｖ族化合物半導体領域２３がほぼ平坦に形成されているので、ＩＩＩ−Ｖ族化合物半導体領域２５も、ＩＩＩ−Ｖ族化合物半導体膜９ａ及びＩＩＩ−Ｖ族化合物半導体膜１１ａの端面上へのせりあがり難い。
【００４５】
半導体材料の一実施例としては、
ＩＩＩ−Ｖ族化合物半導体領域２３：
２５０ナノメートル、アンドープＧａＩｎＡｓＰ半導体膜
化合物半導体膜２５：４００ｎｍ、ｐ型ＩｎＰ半導体膜
が例示される。ＩＩＩ−Ｖ族化合物半導体領域２３のアンドープＧａＩｎＡｓＰ半導体膜からは、半導体光素子の活性層が形成される。ＩＩＩ−Ｖ族化合物半導体領域２３は、上記の例示に限定されることなく、半導体光素子に求められる機能に応じて、ＳＱＷ構造、ＭＱＷ構造といった量子井戸構造を含む様々な構造を有することができる。
【００４６】
このプロセスステップの後に、ワークピースＷ４が得られる。ワークピースＷ４では、第１の光導波路構造のための半導体部２９ａと第２の光導波路構造のための半導体部２９ｂとが境界３１において接合を形成している。
【００４７】
以上説明したように、ＩＩＩ−Ｖ族化合物半導体膜を形成する工程に先立って、ＩｎＰ半導体領域の第２のエリア１７ｂに、インジウム、砒素及び燐を含む半導体領域１９が形成されるので、ＩｎＰ半導体のマストランスポートが生じない。
【００４８】
図３（Ａ）に示されるプロセスステップでは、ワークピースＷ４が準備される。プロセスステップでは、半導体ストライプが形成される。本実施例では、ワークピースＷ４において、半導体ストライプのためのマスク３３が形成される。マスク３３は、境界３１を交差して伸びている。このプロセスステップの後に、Ｗ５と命名されるワークピースが得られる。
【００４９】
次いで、マスク３３を用いてワークピースＷ５をエッチングして半導体ストライプ部３５を形成する。エッチングは、マスク３３を用いて基板７上に形成された半導体膜に対して行われる。マスクで覆われていない半導体領域は、基板７が露出するまでエッチングされる。マスクで覆われていない半導体領域を確実に除去するために、基板７の表層部がエッチングにより除去される（オバーエッチング）。エッチングとしては、ウエットエッチング或いはドライエッチングが使用できる。本実施例では、ウエットエッチングが使用されている。エッチャントを例示すれば、臭化メチルアルコールが使用される。半導体ストライプ３５は、第１の光導波路構造のための第１の半導体ストライプ部３５ａと第２の光導波路構造のための第２の半導体ストライプ部３５ｂを備える。このプロセスステップの後に、ワークピースＷ６が得られる。ワークピースＷ６では、半導体ストライプ３５は、基板７ａの第１のエリア７ｂ上に設けられており、基板７ａの第２のエリア７ｃ上の堆積半導体領域が除去されている。第１のエリア７ｂは、第２のエリア７ｃに挟まれている。
【００５０】
詳述すれば、ＩｎＰ半導体領域１ａ、第１の半導体領域３ａ、第１の化合物半導体領域５ａ、第２の半導体領域２３、第２の化合物半導体領域２５、並びに砒素及び燐を含む半導体領域２９をエッチングして、半導体光導波路構造のための半導体ストライプを形成する。
【００５１】
この方法では、マスク３３の下地である第２の半導体領域及び第２の化合物半導体領域の平坦性が優れているので、２つの光導波路を互いに結合する接続部分３１における光導波路の形状が改善される。
【００５２】
図３（Ｂ）に示されるプロセスステップでは、ワークピースＷ６が準備される。プロセスステップでは、基板７ａの第２のエリア７ｃ上にＩＩＩ−Ｖ族半導体領域３７が形成される。一実施例では、ＩＩＩ−Ｖ族半導体領域３７は、半導体ストライプ３５上にマスク３３を設けたまま、半導体成膜装置により基板７ａ上に半導体を成膜すると、基板７ａの第２のエリア７ｃ上に選択的に成長される。
【００５３】
ＩＩＩ−Ｖ族半導体領域３７は、外部から印加される電力を半導体ストライプ３５に導くために設けられる。或いは、半導体領域３７は、当該半導体光素子を通過する光を活性層に閉じこめるために設けられる。半導体光素子の半導体ストライプ３５に電流を流す場合には、この電流は半導体領域３７によってブロックされて半導体ストライプ３５に導かれる。半導体光素子の半導体ストライプ３５に電界を印加する場合には、半導体領域３７は、半導体光素子のアノードからカソードに流れる電流を半導体ストライプに流すように設けられる。
【００５４】
一実施例では、半導体領域３７は、複数の半導体層から構成される。複数の半導体層のうちの一半導体層の導電型は、隣接する半導体層の導電型とは異なっている。半導体光素子がＧａＩｎＡｓＰ半導体の活性層を備える場合には、半導体領域３７はＩｎＰ半導体から形成される。具体例に記述すれば、半導体領域３７は、ｐ型ＩｎＰ半導体層３９ａとｎ型ＩｎＰ半導体層３９ｂとを含み、ｎ型ＩｎＰ半導体層３９ｂ及びｐ型ＩｎＰ半導体層３９ａはｎ型ＩｎＰ基板上に順に形成される。また、別の実施例では、半導体領域３７は、半絶縁性の半導体層から構成される。具体例に記述すれば、半導体領域３７は、ＦｅドープＩｎＰ半導体層を含み、ＦｅドープＩｎＰ半導体領域はｎ型ＩｎＰ基板上に形成される。
【００５５】
半導体領域３７は、半導体ストライプ３５の峰を埋め込むために設けられる。この後にマスク３３が除去される。この結果、ワークピースＷ６が形成される。
【００５６】
図４（Ａ）に示されるプロセスステップでは、ワークピースＷ６が準備される。プロセスステップでは、半導体ストライプ３５及び半導体領域３７上に半導体層４３が堆積される。半導体膜４３の形成により、平坦化された半導体表面４１が提供される。本実施例では、半導体膜４３は、例えばクラッド層として機能するものであり、一実施例ではｐ型ＩｎＰ半導体層である。
【００５７】
引き続いて、半導体膜４３上に半導体膜４５を堆積する。本実施例では、半導体膜４５は、相対的に高ドープの半導体領域を含み、半導体膜４３の半導体よりバンドギャップが小さいものである。半導体膜４５は、例えばコンタクト層として機能するものである。一実施例では、半導体膜４５は、ｐ型ＧａＩｎＡｓ半導体層である。コンタクト層の形成により、金属電極とのオーミック接触が得やすくなる。この結果、ワークピースＷ７が形成される。
【００５８】
図４（Ｂ）に示されるプロセスステップでは、ワークピースＷ７が準備される。プロセスステップでは、コンタクト膜４５を部分的に除去して、それぞれの半導体光素子部毎のコンタクト層４５ａ、４５ｂを形成する。本実施例では、個々のコンタクト層４５ａ、４５ｂの形成は、半導体光素子部４７ａ、４７ｂ間に設けられた素子分離部４７ｃのコンタクト膜４５をエッチングにより除去することにより行われる。この後に、ワークピースＷ８が形成される。
【００５９】
図５に示されるプロセスステップでは、ワークピースＷ８が準備される。このプロセスステップでは、半導体光素子部４７ａ、４７ｂのためのコンタクト層４５ａ、４５ｂ上及び素子分離部４７ｃの半導体膜４３上に、絶縁膜を形成する。絶縁膜にはコンタクト孔が形成されて、絶縁層４９になる。絶縁層４９上には、半導体光素子部４７ａ、４７ｂのための電極５１ａ、５１ｂを形成する。一実施例は、電極５１ａ、５１ｂは、それぞれ、ｐ型コンタクト層にオーミック接触するアノード電極として働く。また、基板７ａの裏面には、半導体光素子部４７ａ、４７ｂのための電極５３を形成する。一実施例は、電極５３は、ｎ型ＩｎＰ半導体にオーミック接触するカソード電極として働く。
【００６０】
以上説明したプロセスステップの後に、半導体光素子５５が得られる。
【００６１】
（第２の実施の形態）
図６は、本実施の形態の半導体光素子を示しており図５に示されたＩ−Ｉ線に沿った断面図である。
【００６２】
半導体光素子５５は、基板７ａと、ＩｎＰ半導体層１ｂ、第１の半導体光素子部４７ａと、第２の半導体光素子部４７ｂとを備える。基板７ａは、主面上に第１の領域６１ａ及び第２の領域６１ｂを備える。第１の半導体光素子部４７ａは、第１の領域６１ａ上に設けられたＩｎＰ半導体層１ｂ、第１の活性層３ｂ及び第１の化合物半導体層５ｂを含む。第２の半導体光素子部４７ｂは、第２の領域６１ｂ上に設けられたＩｎＰ半導体層１ｂ、ＩｎＡｓＰ半導体層１９ｂ、第２の活性層２３ｂ及び第２の化合物半導体層２５ｂを含む。第１の半導体光素子部４７ａは、第２の半導体光素子部４７ｂと光学的に結合されている。詳述すれば、第１の半導体光素子部４７ａは、素子分離部４７ｃを介して第２の半導体光素子部４７ｂと光学的に結合されている。
【００６３】
本実施の形態の半導体光素子５５では、第１の半導体光素子部４７ａの光導波路と第２の半導体光素子部４７ｂの光導波路とは、境界５９において互いに突き当てられている。これらの光導波路は、それぞれの半導体ストライプ部から構成される。しかしながら、半導体光素子５５では、光導波路の幅の変動が境界５９の近傍において小さいので、第１の半導体光素子部４７ａと第２の半導体光素子部４７ｂとの光学的結合効率の低下を小さくできる。
【００６４】
半導体光素子５５では、第１の半導体光素子部４７ａは第１の活性層３ｂに光学的に結合された回折格子５７を更に含むようにしてもよい。この第１の半導体光素子部４７ａは分布帰還型半導体発光素子のために好適な構造である。また、半導体光素子５５では、第２の活性層２３ｂの半導体のフォトルミネッセンス波長（ＰＬ波長）は、第１の活性層３ｂの半導体のＰＬ波長より小さいようにしてもよい。この第２の半導体光素子部４７ｂは、電界吸収型半導体変調素子のために好適な構造である。発光波長並びに第２の活性層２３ｂおよび第１の活性層３ｂのＰＬ波長を例示すれば、第１の半導体光素子部４７ａの発光波長は１．５５マイクロメートルであり、発光素子部のための第１の活性層３ｂのＰＬ波長は１．５６マイクロメートルであり、電界吸収素子部のための第２の活性層２３ｂの半導体のＰＬ波長は１．４９マイクロメートルである。
【００６５】
（第３の実施の形態）
図７（Ａ）〜図７（Ｃ）は、第２の半導体光素子部のための半導体膜を堆積するプロセスステップを示す断面図である。図７（Ａ）を参照すると、本実施の形態では、第１の半導体光素子部のための半導体膜７１、７３、７５、７７が基板７の第１のエリア６１ａ上に既に堆積されている。半導体膜７１、７３、７５、７７上には、マスク７９が形成されており、マスク７９はこれらの半導体膜７１、７３、７５、７７をエッチングするために用いられる。また、半導体膜７７は、マスク７９のエッジ７９ａから後退されており、半導体膜７７のエッジ７７ａを有する。この後退のため、マスク７９は、半導体膜７７のエッジ７７ａから伸び出した庇部分７９ｂを有する。この後退部分は、化合物半導体膜７９の一部分を選択的にエッチングすることによって形成される。一実施例では、半導体膜７１はＩｎＰ半導体層であり、半導体膜７３はＧａＩｎＡｓＰ半導体層であり、半導体膜７５はＩｎＰ半導体層である。また、半導体膜７７はＺｎドープＧａＩｎＡｓ膜（例えば、厚さ１００ナノメートル）である。エッチング溶液としては、Ｈ３ＰＯ４＋Ｈ２Ｏ２＋Ｈ２Ｏを含む溶液がある。半導体膜７７のサイドエッチング量の好ましい範囲は、１００ナノメートル以上５００ナノメートル以下である。基板７の第２のエリア６１ａにおいては、半導体膜７３、７５が除去されている。第２のエリア６１ｂ上には、第２の半導体光素子部のためのＩｎＰ半導体膜８１が残されている。
【００６６】
次いで、キャリアガス、燐を含むガス及び砒素を含むガスをチャンバ内に供給すると共に、第２の半導体光素子のための活性層のための半導体膜を形成するための成膜温度へ昇温する。この昇温の過程で、約摂氏３００度以上といった第１の温度では、燐及び砒素を含む雰囲気中においてＩｎＰ半導体領域８１の表層部の燐原子が砒素原子に置換される。この置換が進むと、図７（Ｂ）に示されるように、ＩｎＰ半導体領域８１の表層は、砒素及び燐を含む半導体層に改質される。インジウム、砒素及び燐を含む半導体領域は、ＩｎＡｓＰ半導体から構成される。マスク７９が残されているＩｎＰ半導体膜の表面は、燐及び砒素を含む雰囲気に曝されることがない。
【００６７】
図７（Ｃ）に示されるように、第１の温度より高い第２の温度において、成膜ガスを供給して半導体膜８５を成長する。成膜の実施例を示せば、有機金属気相成長装置において水素ガスといったキャリアガスを供給しながら、基板を加熱する。基板温度が摂氏３００度程度に達したら、ＰＨ３ガス及びＡｓＨ３ガスを更に供給する。実験例では、水素ガス中におけるＰＨ３ガスの体積比率は０．３パーセントであり、水素ガス中におけるＡｓＨ３ガスの体積比率は０．０１パーセントである。基板温度を更に上昇して、摂氏６５０度程度に達したら、トリエチルガリウム（ＴＥＧ）及びトリメチルインジウム（ＴＭＩ）を供給する。ＩｎＡｓＰ半導体層上にＧａＩｎＡｓＰ半導体膜が堆積される。ＩｎＡｓＰ半導体の領域のおかげで、活性層のためのＧａＩｎＡｓＰ半導体膜の堆積に先立って、ＩｎＰ半導体膜８１上においてＩｎＰ半導体のマストランスポートが生じない。
【００６８】
引き続いて、半導体成膜装置において、半導体膜８７を成長する。本実施の形態では、マスク７９の庇部７９ｂが形成されているので、半導体膜８７の堆積に際してマスク７９の庇部７９ｂの下にも堆積が進み、第１の半導体光素子部６１ａと第２の半導体光素子部６１ｂとの境界部分に異常成長が生じにくい。
【００６９】
図８（Ａ）〜図８（Ｃ）は、別のプロセスステップを示す断面図である。図８（Ａ）を参照すると、第１の半導体光素子部のための半導体膜７２、７４、７６がＩｎＰ基板８の第１のエリア６２ａ上に既に堆積されている。半導体膜７２、７４、７６上には、マスク７８が形成されており、マスク７８はエッチングによりこれらの半導体膜７２、７４、７６を形成するために用いられる。
【００７０】
次いで、キャリアガス、をチャンバ内に供給すると共に、第２の半導体光素子のための活性層のための半導体膜を形成するための成膜温度へ昇温する。この昇温の過程で、ＩｎＰ基板８の表面においてＩｎＰ半導体のマストランスポートが生じる。このマストランスポートにより、図８（Ｂ）に示されるように、第１の半導体光素子部６２ａと第２の半導体光素子部６２ｂとの境界部分にＩｎＰ半導体領域８０が形成される。
【００７１】
図８（Ｃ）を参照すると、第２の半導体光素子部のための半導体膜８２、８４、８６がＩｎＰ基板８の第２のエリア６２ｂ上に既に堆積されている。半導体膜８２、８４、８６の形状は、下地のＩｎＰ半導体領域８０の形状が反映されている。半導体膜８２、８４、８６の各々は、第１の半導体光素子部のための半導体膜７２、７４、７６の端面に沿って迫り上がっている。
【００７２】
以上説明したように、マストランスポートによりＩｎＰ半導体の移動を低減するために、活性層の下地としてＩｎＰ半導体領域上にマストランスポート抑制層を形成している。故に、活性層のための半導体膜が、第２の領域においてほぼまっすぐに形成できるので、この半導体膜の湾曲が生じない。したがって、２つの光導波路部の光結合ロスが低減される。
【００７３】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。例えば、本実施の形態では、半導体発光素子及び半導体変調素子を含む半導体光集積素子が例示されているが、本発明は、この組み合わせに限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【００７４】
【発明の効果】
以上説明したように、本発明によれば、２つの半導体光素子部のバットジョイント部分においてマストランスポートによるＩｎＰ半導体領域が形成されない構造の半導体光素子が提供される。また、該半導体光素子を製造する方法が提供される。
【図面の簡単な説明】
【図１】図１（Ａ）及び図１（Ｂ）は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図２】図２（Ａ）及び図２（Ｂ）は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図３】図３（Ａ）及び図３（Ｂ）は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図４】図４（Ａ）及び図４（Ｂ）は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図５】図５は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図６】図６は、本実施の形態の半導体光素子を示しており図５に示されたＩ−Ｉ線に沿った断面図である。
【図７】図７（Ａ）〜図７（Ｃ）は、第２の半導体光素子部のための半導体膜を堆積するプロセスステップを示す断面図である。
【図８】図８（Ａ）〜図８（Ｃ）は、別のプロセスステップを示す断面図である。
【符号の説明】
１…ＩｎＰ半導体領域、３…第１の半導体領域、５…第１の化合物半導体領域、７…基板、９…化合物半導体膜、１１…化合物半導体膜、１３…マスク、１５…周期的な構造、１ａ…ＩｎＰ半導体領域、３ａ…第１の半導体領域、５ａ…第１の化合物半導体領域、１７ａ…第１のエリア、１７ｂ…第２のエリア、１９…砒素及び燐を含む半導体層、２０ａ…ＰＨ３、２０ｂ…ＡｓＨ３、２１…半導体成膜装置、２３…ＩＩＩ−Ｖ族化合物半導体領域、２５…ＩＩＩ−Ｖ族化合物半導体領域、３１…境界、３３…マスク、３５…半導体ストライプ、４５…コンタクト膜、
４７ａ、４７ｂ…半導体光素子部、５１ａ、５１ｂ…電極、５５…半導体光素子、５７…回折格子
Claims (8)
- 半導体光素子を製造する方法であって、
主面に第１及び第２のエリアを有しており前記基板上に設けられたＩｎＰ半導体領域と、前記ＩｎＰ半導体領域の前記第１のエリア上に順に設けられ第１の活性層用半導体領域及び第１の化合物半導体領域とを備えるワークピースの前記ＩｎＰ半導体領域の前記第２のエリアに、インジウム、砒素及び燐を含む半導体領域を形成する工程と、
半導体領域を形成する前記工程の後に、前記ＩｎＰ半導体領域の前記第２のエリア上に第２の活性層用半導体膜を形成する工程と
を備える方法。 - 半導体光素子を製造する方法であって、
主面に第１及び第２のエリアを有しており前記基板上に設けられたＩｎＰ半導体領域と、前記ＩｎＰ半導体領域の前記第１のエリア上に順に設けられ第１の活性層用半導体領域及び第１の化合物半導体領域とを備えるワークピースを燐及び砒素を含む雰囲気に曝して、前記ＩｎＰ半導体膜の前記第２のエリアの表層部を、インジウム、砒素及び燐を含む半導体に改質する工程と、
改質する前記工程の後に、前記ＩｎＰ半導体領域の前記第２のエリアに第２の活性層用半導体膜を形成する工程と
を備える方法。 - 燐及び砒素を含む前記雰囲気は、ＰＨ３及びＡｓＨ３を含む、請求項２に記載の方法。
- 前記インジウム、砒素及び燐を含む半導体領域は、ＩｎＡｓＰ半導体から構成される、請求項１〜請求項３のいずれかに記載の方法。
- 前記第２の活性層用半導体膜上に第２の化合物半導体膜を形成する工程と、
前記第１及び第２の化合物半導体膜上にマスクを形成する工程と、
該マスクを用いて、前記ＩｎＰ半導体領域、前記第１の活性層用半導体領域、前記第１の化合物半導体領域、前記第２の活性層用半導体領域、及び前記第２の化合物半導体領域をエッチングして、半導体光導波路構造を形成する工程と
を更に備える、請求項１〜請求項４のいずれかに記載の方法。 - 主面上に第１及び第２の領域を備える基板と、
前記基板の前記第１の領域上に設けられたＩｎＰ半導体層、第１の活性層及び第１の化合物半導体層を含む第１の半導体光素子部と、
前記基板の前記第２の領域上に設けられたＩｎＰ半導体層、ＩｎＡｓＰ半導体層、第２の活性層及び第２の化合物半導体層を含む第２の半導体光素子部と
を備え、
前記第１の半導体光素子部及び前記第２の半導体光素子部は互いに光学的に結合されている、半導体光素子。 - 前記第１の半導体光素子部は、前記第１の活性層に光学的に結合された回折格子を更に含む、請求項６に記載の半導体光素子。
- 前記第２の活性層のフォトルミネッセンス波長は、前記第１の活性層のフォトルミネッセンス波長より小さい、請求項６又は請求項７に記載の半導体光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003143906A JP4457578B2 (ja) | 2003-05-21 | 2003-05-21 | 半導体光素子を製造する方法、及び半導体光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003143906A JP4457578B2 (ja) | 2003-05-21 | 2003-05-21 | 半導体光素子を製造する方法、及び半導体光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004349422A true JP2004349422A (ja) | 2004-12-09 |
| JP4457578B2 JP4457578B2 (ja) | 2010-04-28 |
Family
ID=33531548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003143906A Expired - Lifetime JP4457578B2 (ja) | 2003-05-21 | 2003-05-21 | 半導体光素子を製造する方法、及び半導体光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4457578B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109896A (ja) * | 2005-10-13 | 2007-04-26 | Mitsubishi Electric Corp | 集積型光半導体装置とその製造方法 |
| JP2008053501A (ja) * | 2006-08-25 | 2008-03-06 | Opnext Japan Inc | 集積光デバイスおよびその製造方法 |
| US7711229B2 (en) | 2007-06-20 | 2010-05-04 | Opnext Japan, Inc. | Optical integrated device and manufacturing method thereof |
| JP2013149746A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
-
2003
- 2003-05-21 JP JP2003143906A patent/JP4457578B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109896A (ja) * | 2005-10-13 | 2007-04-26 | Mitsubishi Electric Corp | 集積型光半導体装置とその製造方法 |
| JP2008053501A (ja) * | 2006-08-25 | 2008-03-06 | Opnext Japan Inc | 集積光デバイスおよびその製造方法 |
| US7711229B2 (en) | 2007-06-20 | 2010-05-04 | Opnext Japan, Inc. | Optical integrated device and manufacturing method thereof |
| JP2013149746A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4457578B2 (ja) | 2010-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101252469B1 (ko) | 반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자 | |
| WO2006062084A1 (ja) | 半導体レーザ素子およびその製造方法 | |
| WO2005117217A1 (ja) | 半導体光素子及びその製造方法 | |
| JP5027647B2 (ja) | 単一のステップｍｏｃｖｄによって製造される埋め込みヘテロ構造デバイス | |
| US7474683B2 (en) | Distributed feedback semiconductor laser | |
| US11126021B2 (en) | Semiconductor optical device and method for manufacturing the same | |
| JP5093033B2 (ja) | 半導体レーザの製造方法、半導体レーザ、光ピックアップおよび光ディスク装置 | |
| US7723138B2 (en) | Method of fabricating a semiconductor optical device | |
| JP4457578B2 (ja) | 半導体光素子を製造する方法、及び半導体光素子 | |
| JP5169534B2 (ja) | 集積型光半導体装置の製造方法及び集積型光半導体装置 | |
| US6432735B1 (en) | High power single mode laser and method of fabrication | |
| US7816157B2 (en) | Method of producing semiconductor optical device | |
| JP2019192879A (ja) | 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法 | |
| JP5277877B2 (ja) | 光導波路素子の製造方法 | |
| JP3266114B2 (ja) | 半導体レーザの製造方法 | |
| JPH1022572A (ja) | 光ガイド層に回折格子が形成されている半導体装置 | |
| JPH07176830A (ja) | 半導体発光素子の製造方法 | |
| JP2000174388A (ja) | 半導体レーザその製造方法 | |
| JP2004055881A (ja) | 光半導体装置の製造方法 | |
| JP3522151B2 (ja) | 化合物半導体レーザの製造方法 | |
| JP5076964B2 (ja) | 半導体レーザおよび半導体レーザを作製する方法 | |
| JPH06283804A (ja) | 分布反射型レーザ及びその製造方法 | |
| JPH09252165A (ja) | 化合物半導体装置の製造方法 | |
| JP2002344067A (ja) | 光集積素子の製造方法 | |
| KR19990065412A (ko) | 리지형 분포 귀환 레이저 다이오드의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4457578 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |