JP2004349422A - 半導体光素子を製造する方法、及び半導体光素子 - Google Patents
半導体光素子を製造する方法、及び半導体光素子 Download PDFInfo
- Publication number
- JP2004349422A JP2004349422A JP2003143906A JP2003143906A JP2004349422A JP 2004349422 A JP2004349422 A JP 2004349422A JP 2003143906 A JP2003143906 A JP 2003143906A JP 2003143906 A JP2003143906 A JP 2003143906A JP 2004349422 A JP2004349422 A JP 2004349422A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- inp
- semiconductor region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Optical Integrated Circuits (AREA)
Abstract
【解決手段】半導体光素子61は、基板7aと、InP半導体層1bと、第1の半導体光素子部47aと、第2の半導体光素子部47bとを備える。基板7aは、第1の領域61a及び第2の領域61bを備える。第1の半導体光素子部47aは、第1の領域61a上に設けられたInP半導体層1b、第1の活性層3b及び第1の化合物半導体層5bを含む。第2の半導体光素子部は、第2の領域61b上に設けられたInP半導体層1b、InAsP半導体層19b、第2の活性層23b及び第2の化合物半導体層25bを含む。第1の半導体光素子部47aは、素子分離部47cを介して第2の半導体光素子部47bと光学的に結合されている。
【選択図】 図6
Description
【発明の属する技術分野】
本発明は、半導体光素子を製造する方法及び半導体光素子に関する。
【0002】
【従来の技術】
複数の半導体光素子部が基板上に集積された半導体光集積素子では、2つの半導体光素子部を突き当てて光学的な結合を達成している。この突き当てを実現するために、基板の第1のエリア上において第1の半導体光素子部のための複数の半導体膜を形成した後に、基板の第2のエリア上において第2の半導体光素子部のための複数の半導体膜を形成している。2つの半導体光素子部のバットジョイント部分では、活性層が所望の形状に形成されない。
【0003】
複数の半導体光素子部を基板上に集積する半導体光集積素子をバットジョイント法で製造する方法では、基板の第1及び第2のエリア上に半導体層構造を形成した後に、基板の第2のエリア上の半導体層構造をエッチングして、基板の第1のエリア上に第1の層構造を形成している。第1の層構造は、その側壁面が傾斜するようにエッチングされる。この後に、基板の第2のエリア上に第2の層構造を形成している。この方法において、側壁面の傾斜角度を90度より大きく110度以下とするとともに、InP半導体からなる形状制御層を第2の層構造の最下層に形成している。第1の層構造の側壁面上における形状制御層の表面は、基板表面に対してほぼ垂直となっている。基板上における形状制御層の厚さは20ナノメートル以上150ナノメートル以下である(例えば、特許文献1)。
【0004】
【特許文献1】
特開2002−314192号公報
【0005】
【発明が解決しようとする課題】
これを解決するために、上記文献には、傾斜した側壁面及び形状制御層が重要できることが記載されている。
【0006】
一方、第2の半導体光素子部の半導体層を形成するに際の結晶成長おいては、該半導体層の成長のための昇温するときに、第1の半導体光素子部の側壁面にInP半導体領域が成長されている。昇温工程に引き続いて成長される該半導体層は、バットジョイント部分において、下地のInP半導体領域の形状が反映された形状になる。つまり、該半導体層は突き当て部分において曲がる。したがって、第2の半導体光素子部の半導体層の成長に先立ってInP半導体領域がバットジョイント部分に形成されることを避ければ、2つの半導体光素子部のバットジョイント部分において、活性層の形状を所望の形状に近づけることができる。
【0007】
そこで、本発明の目的は、2つの半導体光素子部のバットジョイント部分においてマストランスポートによるInP半導体領域が形成されない構造の半導体光素子、及び該半導体光素子を製造する方法に関する。
【0008】
【課題を解決するための手段】
本発明の一側面は、半導体光素子を製造する方法に係る。この方法は、(a)主面に第1及び第2のエリアを有しており基板上に設けられたInP半導体領域と、InP半導体領域の第1のエリア上に順に設けられた第1の活性層用半導体領域及び第1の化合物半導体膜とを備えるワークピースのInP半導体領域の第2のエリアに、インジウム、砒素及び燐を含む半導体領域を形成する工程と、(b)半導体領域を形成する工程の後に、InP半導体領域の第2のエリア上に第2の活性層用半導体膜を形成する工程と、を備える。
【0009】
この方法では、第2の半導体膜を形成する工程に先立って、InP半導体領域の第2のエリアに、インジウム、砒素及び燐を含む半導体領域が形成されるので、InP半導体のマストランスポートが生じない。
【0010】
本発明の別の側面は、半導体光素子を製造する方法に係る。この方法は、(a)主面に第1及び第2のエリアを有しており基板上に設けられたInP半導体領域と、InP半導体領域の第1のエリア上に順に設けられ第1の活性層用半導体領域及び第1の化合物半導体膜とを備えるワークピースを燐及び砒素を含む雰囲気に曝して、InP半導体膜の第2のエリアの表層部を、インジウム、砒素及び燐を含む半導体に改質する工程と、(b)改質する工程の後に、InP半導体領域の第2のエリアに第2の活性層用半導体膜を形成する工程と、を備える。
【0011】
この方法では、第2の半導体膜を形成する工程に先立って、InP半導体膜の第2のエリアの表層部が、インジウム、砒素及び燐を含む半導体に改質されるので、InP半導体のマストランスポートが生じない。
【0012】
本発明の方法は、主面に第1及び第2のエリアを有しており基板上に設けられたInP半導体領域と、InP半導体領域の第1のエリア上に順に設けられた第1の活性層用半導体領域及び第1の化合物半導体膜とを備えるワークピースを準備する工程を更に備えることができる。
【0013】
本発明の方法は、InP半導体膜の第2のエリア上に設けられた第1の活性層用半導体領域及び第1の化合物半導体膜をエッチングして、ワークピースを形成する工程を更に備えることができる。
【0014】
本発明の方法では、燐及び砒素を含む雰囲気は、PH3及びAsH3を含むようにしてもよい。好適な実施の形態では、PH3及びAsH3は、第2の活性層膜を形成するに先立って行われる昇温中に供給される。
【0015】
本発明の方法では、インジウム、砒素及び燐を含む半導体領域は、InAsP半導体から構成される。InAsP半導体の領域により、第2の活性層用半導体膜の形成に先立ってInP半導体のマストランスポートが生じない。
【0016】
本発明の方法は、(c)第2の活性層用半導体膜上に第2の化合物半導体膜を形成する工程と、(d)第1及び第2の化合物半導体膜上にマスクを形成する工程と、(e)該マスクを用いて、InP半導体領域、第1の活性層用半導体領域、第1の化合物半導体領域、第2の活性層用半導体領域、第2の化合物半導体領域、並びに砒素及び燐を含む半導体領域をエッチングして、半導体光導波路構造を形成する工程と、を更に備えることができる。
【0017】
この方法では、第2の活性層用半導体領域及び第2の化合物半導体領域の平坦性が優れているので、2つの光導波路を互いに結合する接続部分における光導波路の形状が改善される。
【0018】
本発明の方法は、(c)基板の第1のエリア上に設けられたマスク膜を用いて、基板の第1及び第2のエリア上に設けられたInP半導体膜、第1の活性層用半導体領域、第1の化合物半導体膜及び別の化合物半導体膜をエッチングして、上記ワークピースを形成する工程と、(d)第2の活性層用半導体膜を形成する工程に先立って、別の化合物半導体膜の一部分を選択的にエッチングして、別の化合物半導体膜をマスクの端部から後退させる工程と、を更に備えることができる。
【0019】
第1のエリア上において別の化合物半導体膜がマスクの端部から後退しているので、第2のエリアに半導体膜を形成するときに、第1のエリアと第2のエリアとの境界部分において結晶の異常成長が生じにくい。
【0020】
本発明の別の側面の半導体光素子は、(a)主面上に第1及び第2の領域を備える基板と、(b)基板の第1の領域上に設けられたInP半導体層、第1の活性層及び第1の化合物半導体層を含む第1の半導体光素子部と、(c)基板の第2の領域上に設けられたInP半導体層、InAsP半導体層、第2の活性層及び第2の化合物半導体層を含む第2の半導体光素子部と、を備えており、第1の半導体光素子部は、第2の半導体光素子部と光学的に結合されている。
【0021】
本発明の半導体光素子では、第1の半導体光素子部は第1の活性層に光学的に結合された回折格子を更に含むようにしてもよい。この第1の半導体光素子部は分布帰還型半導体発光素子のために好適な構造である。
【0022】
本発明の半導体光素子では、第2の活性層のフォトルミネッセンス波長は、第1の活性層のフォトルミネッセンス波長より小さいようにしてもよい。この第2の半導体光素子部は、電界吸収型半導体変調素子のために好適な構造である。
【0023】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【0024】
【発明の実施の形態】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体光素子を製造する方法及び半導体光素子に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【0025】
(第1の実施の形態)
図1(A)〜図4(B)は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【0026】
図1(A)に示されるプロセスステップでは、その上に半導体膜が堆積される基板を準備する。InP半導体領域1、第1の活性層用半導体領域3、及び第1の化合物半導体領域5が基板7上に順に形成される。これらの半導体領域は、基板7上にエピタキシャルに成長される半導体膜であることができる。この成長は、有機金属気相成長(OMVPE)法、分子線ビームエピタキシ(MBE)法といった方法で行われる。基板7としては、III−V半導体基板が例示される。このプロセスステップの後に、ワークピースW1が得られる。ワークピースW1は、InP半導体領域1、第1の活性層のための第1の半導体領域3、及び第1の化合物半導体領域5を備える。第1のIII−V族半導体領域3の半導体のバンドギャップは、III−V族化合物半導体膜9の半導体及びInP半導体のバンドギャップより小さい。また、第1のIII−V族半導体領域3の半導体の屈折率は、III−V族化合物半導体膜9の半導体及びInP半導体の屈折率より大きい。
【0027】
ワークピースW1は、マスク13を更に備えることができる。InP半導体領域1、第1の活性層のための第1の半導体膜3、第1の化合物半導体領域5、及び基板7の各々は、第1の領域及び第2の領域を有している。マスク13は、これらの半導体膜の成長の後に、第1の領域上に形成されている。
【0028】
一実施例では、第1の化合物半導体領域5は、化合物半導体膜9及び化合物半導体膜11を備える。化合物半導体膜9と化合物半導体膜11との間には、周期的な構造15が形成されており、この周期的な構造15は回折格子として働く。周期的な構造15は、化合物半導体膜11の堆積に先立って、周期的なパターンを有するマスクを用いて化合物半導体膜9の表面をエッチングすることにより形成される。
【0029】
半導体材料の一実施例としては、
InP半導体領域1:200ナノメートル、SiドープInP半導体
第1のIII−V族半導体領域3:
250ナノメートル、アンドープGaInAsP半導体膜
基板7:n型InP基板
III−V族化合物半導体膜9:200ナノメートル、p型InP半導体膜
III−V族化合物半導体膜11:200ナノメートル、p型InP半導体膜
が例示される。第1の半導体領域3のアンドープGaInAsP半導体膜からは、半導体光素子の活性層が形成される。第1の半導体領域3は、上記の例示に限定されることなく、半導体光素子に求められる機能に応じて、SQW構造、MQW構造といった量子井戸構造を含む様々な構造を有することができる。
【0030】
図1(B)に示されるプロセスステップでは、ワークピースW1が準備される。InP半導体領域1aは、基板7上に設けられており、InP半導体領域1aの主面に第1のエリア17a及び第2のエリア17bを有している。第1の半導体領域3a及び第1の化合物半導体領域5aは、InP半導体領域1aの第1のエリア17a上に順に設けられている。
【0031】
一実施例では、第1の半導体領域3a及び第1の化合物半導体領域5aは、第1の半導体領域3及び第1の化合物半導体領域5をマスク13を用いてエッチングして形成される。
【0032】
InP半導体領域1aの第2のエリア17b上の第1の半導体領域3が、エッチングにより除去される。この除去により、InP半導体領域1aの第2のエリア17bが露出される。第2のエリア17b上の第1の半導体領域3及び第1の化合物半導体領域5の除去により、第1の半導体領域3a及び第1の化合物半導体領域5aの端面が形成される。
【0033】
このプロセスステップの後に、ワークピースW2が得られる。このワークピースW2は、InP半導体領域1a、第1の半導体領域3a及び第1の化合物半導体領域5aとを備える。
【0034】
図2(A)に示されるプロセスステップでは、ワークピースW2が準備される。インジウム、砒素及び燐を含む半導体領域19が、InP半導体領域3aの第2のエリア17bに形成される。
【0035】
一実施例では、燐及び砒素を含む雰囲気にワークピースW2を曝すと、InP半導体領域1aの第2のエリア17bの表層部が、インジウム、砒素及び燐を含む半導体に改質されて、半導体領域19が形成される。燐及び砒素を含む雰囲気では、摂氏300度以上の温度では、InP半導体領域1aの第2のエリア17bの表層部の燐原子が砒素原子に置換される。この置換が進むと、InP半導体領域1aの表層には、砒素及び燐を含む半導体層が形成される。第1の領域上にはマスク13が残されているので、化合物半導体膜11の上面は、燐及び砒素を含む雰囲気に曝されることがない。
【0036】
好適な実施例では、燐及び砒素を含む雰囲気は、PH3及びAsH3から形成される。これらのガスと共に、水素ガスを供給することができる。燐元素を提供するガスとして、ターシャリブチルフォスフィン(TBP)を用いることもできる。砒素元素を提供するガスとして、ターシャリブチルアルシン(TBAs)を用いることもできる。
【0037】
このプロセスステップにおいて、ワークピースW3が形成される。
【0038】
図2(A)を参照すると、ワークピースW3は、半導体成膜装置21内に配置されている。半導体成膜装置21は、例えば、OMVPE成長装置であり、InP半導体領域1aの第2の領域17b上に半導体膜を形成するために利用される。好適な実施の形態では、燐及び砒素を含む雰囲気を提供するためのガスは、第2の活性層膜を形成するためのレシピにおいて、該膜の成長に先立つ昇温中に供給される。
【0039】
インジウム、砒素及び燐を含む半導体領域は、InAsP半導体から構成される。InAsP半導体の領域のおかげで、活性層のための半導体膜の形成に先立って、InP半導体領域3aの第2の領域17b上においてInP半導体のマストランスポートが生じない。
【0040】
一実施例では、InAsP半導体の膜厚は、0.5ナノメートル程度以上であることが好ましい。マストランスポートを抑制できるという利点があるからである。また、InAsP半導体の膜は、35ナノメートル程度以下であることが好ましい。歪みより結晶性が劣化することを抑制できるという利点があるからである。
【0041】
図2(B)に示されるプロセスステップでは、ワークピースW3が準備される。プロセスステップでは、第2の活性層のためのIII−V族化合物半導体領域23が、InP半導体領域1aの第2のエリア17b上に形成される。本実施例では、半導体成膜装置21がIII−V族化合物半導体領域23を堆積するために用いられる。半導体成膜装置21のプロセスチャンバの温度が成膜温度に到達した後に成膜のための原料ガスを供給する。原料ガスの提供により、半導体膜の堆積が始まる。第1の領域上にはマスク13が残されているので、III−V族化合物半導体領域23はInP半導体領域1aの第2のエリア17b上に選択的に形成される。
【0042】
III−V族化合物半導体領域23の形状は、下地の半導体部の形状が反映される。しかしながら、第1の領域17aと第2の領域17bとの境界に露出されている第1の半導体領域3の端面上には、マストランスポートによりInP半導体が形成されないので、III−V族化合物半導体領域23が第1の半導体領域3の端面上へせりあがり難い。
【0043】
引き続いて、III−V族化合物半導体領域23上には、別のIII−V族化合物半導体領域25が形成される。所望の膜厚を有するIII−V族化合物半導体領域23が形成された後に、別のIII−V族化合物半導体領域25のための別の原料ガスを供給する。別の原料ガスの供給により、半導体膜の堆積が始まる。第1の領域上にはマスク13が残されているので、III−V族化合物半導体領域25は、III−V族化合物半導体領域23上に選択的に形成される。III−V族半導体領域23の半導体のバンドギャップは、III−V族化合物半導体膜25の半導体及びInP半導体のバンドギャップより小さい。また、III−V族半導体領域23の半導体の屈折率は、III−V族化合物半導体膜25の半導体及びInP半導体の屈折率より大きい。
【0044】
III−V族化合物半導体領域25の形状も、下地のIII−V族化合物半導体領域23の形状が反映される。しかしながら、III−V族化合物半導体領域23がほぼ平坦に形成されているので、III−V族化合物半導体領域25も、III−V族化合物半導体膜9a及びIII−V族化合物半導体膜11aの端面上へのせりあがり難い。
【0045】
半導体材料の一実施例としては、
III−V族化合物半導体領域23:
250ナノメートル、アンドープGaInAsP半導体膜
化合物半導体膜25:400nm、p型InP半導体膜
が例示される。III−V族化合物半導体領域23のアンドープGaInAsP半導体膜からは、半導体光素子の活性層が形成される。III−V族化合物半導体領域23は、上記の例示に限定されることなく、半導体光素子に求められる機能に応じて、SQW構造、MQW構造といった量子井戸構造を含む様々な構造を有することができる。
【0046】
このプロセスステップの後に、ワークピースW4が得られる。ワークピースW4では、第1の光導波路構造のための半導体部29aと第2の光導波路構造のための半導体部29bとが境界31において接合を形成している。
【0047】
以上説明したように、III−V族化合物半導体膜を形成する工程に先立って、InP半導体領域の第2のエリア17bに、インジウム、砒素及び燐を含む半導体領域19が形成されるので、InP半導体のマストランスポートが生じない。
【0048】
図3(A)に示されるプロセスステップでは、ワークピースW4が準備される。プロセスステップでは、半導体ストライプが形成される。本実施例では、ワークピースW4において、半導体ストライプのためのマスク33が形成される。マスク33は、境界31を交差して伸びている。このプロセスステップの後に、W5と命名されるワークピースが得られる。
【0049】
次いで、マスク33を用いてワークピースW5をエッチングして半導体ストライプ部35を形成する。エッチングは、マスク33を用いて基板7上に形成された半導体膜に対して行われる。マスクで覆われていない半導体領域は、基板7が露出するまでエッチングされる。マスクで覆われていない半導体領域を確実に除去するために、基板7の表層部がエッチングにより除去される(オバーエッチング)。エッチングとしては、ウエットエッチング或いはドライエッチングが使用できる。本実施例では、ウエットエッチングが使用されている。エッチャントを例示すれば、臭化メチルアルコールが使用される。半導体ストライプ35は、第1の光導波路構造のための第1の半導体ストライプ部35aと第2の光導波路構造のための第2の半導体ストライプ部35bを備える。このプロセスステップの後に、ワークピースW6が得られる。ワークピースW6では、半導体ストライプ35は、基板7aの第1のエリア7b上に設けられており、基板7aの第2のエリア7c上の堆積半導体領域が除去されている。第1のエリア7bは、第2のエリア7cに挟まれている。
【0050】
詳述すれば、InP半導体領域1a、第1の半導体領域3a、第1の化合物半導体領域5a、第2の半導体領域23、第2の化合物半導体領域25、並びに砒素及び燐を含む半導体領域29をエッチングして、半導体光導波路構造のための半導体ストライプを形成する。
【0051】
この方法では、マスク33の下地である第2の半導体領域及び第2の化合物半導体領域の平坦性が優れているので、2つの光導波路を互いに結合する接続部分31における光導波路の形状が改善される。
【0052】
図3(B)に示されるプロセスステップでは、ワークピースW6が準備される。プロセスステップでは、基板7aの第2のエリア7c上にIII−V族半導体領域37が形成される。一実施例では、III−V族半導体領域37は、半導体ストライプ35上にマスク33を設けたまま、半導体成膜装置により基板7a上に半導体を成膜すると、基板7aの第2のエリア7c上に選択的に成長される。
【0053】
III−V族半導体領域37は、外部から印加される電力を半導体ストライプ35に導くために設けられる。或いは、半導体領域37は、当該半導体光素子を通過する光を活性層に閉じこめるために設けられる。半導体光素子の半導体ストライプ35に電流を流す場合には、この電流は半導体領域37によってブロックされて半導体ストライプ35に導かれる。半導体光素子の半導体ストライプ35に電界を印加する場合には、半導体領域37は、半導体光素子のアノードからカソードに流れる電流を半導体ストライプに流すように設けられる。
【0054】
一実施例では、半導体領域37は、複数の半導体層から構成される。複数の半導体層のうちの一半導体層の導電型は、隣接する半導体層の導電型とは異なっている。半導体光素子がGaInAsP半導体の活性層を備える場合には、半導体領域37はInP半導体から形成される。具体例に記述すれば、半導体領域37は、p型InP半導体層39aとn型InP半導体層39bとを含み、n型InP半導体層39b及びp型InP半導体層39aはn型InP基板上に順に形成される。また、別の実施例では、半導体領域37は、半絶縁性の半導体層から構成される。具体例に記述すれば、半導体領域37は、FeドープInP半導体層を含み、FeドープInP半導体領域はn型InP基板上に形成される。
【0055】
半導体領域37は、半導体ストライプ35の峰を埋め込むために設けられる。この後にマスク33が除去される。この結果、ワークピースW6が形成される。
【0056】
図4(A)に示されるプロセスステップでは、ワークピースW6が準備される。プロセスステップでは、半導体ストライプ35及び半導体領域37上に半導体層43が堆積される。半導体膜43の形成により、平坦化された半導体表面41が提供される。本実施例では、半導体膜43は、例えばクラッド層として機能するものであり、一実施例ではp型InP半導体層である。
【0057】
引き続いて、半導体膜43上に半導体膜45を堆積する。本実施例では、半導体膜45は、相対的に高ドープの半導体領域を含み、半導体膜43の半導体よりバンドギャップが小さいものである。半導体膜45は、例えばコンタクト層として機能するものである。一実施例では、半導体膜45は、p型GaInAs半導体層である。コンタクト層の形成により、金属電極とのオーミック接触が得やすくなる。この結果、ワークピースW7が形成される。
【0058】
図4(B)に示されるプロセスステップでは、ワークピースW7が準備される。プロセスステップでは、コンタクト膜45を部分的に除去して、それぞれの半導体光素子部毎のコンタクト層45a、45bを形成する。本実施例では、個々のコンタクト層45a、45bの形成は、半導体光素子部47a、47b間に設けられた素子分離部47cのコンタクト膜45をエッチングにより除去することにより行われる。この後に、ワークピースW8が形成される。
【0059】
図5に示されるプロセスステップでは、ワークピースW8が準備される。このプロセスステップでは、半導体光素子部47a、47bのためのコンタクト層45a、45b上及び素子分離部47cの半導体膜43上に、絶縁膜を形成する。絶縁膜にはコンタクト孔が形成されて、絶縁層49になる。絶縁層49上には、半導体光素子部47a、47bのための電極51a、51bを形成する。一実施例は、電極51a、51bは、それぞれ、p型コンタクト層にオーミック接触するアノード電極として働く。また、基板7aの裏面には、半導体光素子部47a、47bのための電極53を形成する。一実施例は、電極53は、n型InP半導体にオーミック接触するカソード電極として働く。
【0060】
以上説明したプロセスステップの後に、半導体光素子55が得られる。
【0061】
(第2の実施の形態)
図6は、本実施の形態の半導体光素子を示しており図5に示されたI−I線に沿った断面図である。
【0062】
半導体光素子55は、基板7aと、InP半導体層1b、第1の半導体光素子部47aと、第2の半導体光素子部47bとを備える。基板7aは、主面上に第1の領域61a及び第2の領域61bを備える。第1の半導体光素子部47aは、第1の領域61a上に設けられたInP半導体層1b、第1の活性層3b及び第1の化合物半導体層5bを含む。第2の半導体光素子部47bは、第2の領域61b上に設けられたInP半導体層1b、InAsP半導体層19b、第2の活性層23b及び第2の化合物半導体層25bを含む。第1の半導体光素子部47aは、第2の半導体光素子部47bと光学的に結合されている。詳述すれば、第1の半導体光素子部47aは、素子分離部47cを介して第2の半導体光素子部47bと光学的に結合されている。
【0063】
本実施の形態の半導体光素子55では、第1の半導体光素子部47aの光導波路と第2の半導体光素子部47bの光導波路とは、境界59において互いに突き当てられている。これらの光導波路は、それぞれの半導体ストライプ部から構成される。しかしながら、半導体光素子55では、光導波路の幅の変動が境界59の近傍において小さいので、第1の半導体光素子部47aと第2の半導体光素子部47bとの光学的結合効率の低下を小さくできる。
【0064】
半導体光素子55では、第1の半導体光素子部47aは第1の活性層3bに光学的に結合された回折格子57を更に含むようにしてもよい。この第1の半導体光素子部47aは分布帰還型半導体発光素子のために好適な構造である。また、半導体光素子55では、第2の活性層23bの半導体のフォトルミネッセンス波長(PL波長)は、第1の活性層3bの半導体のPL波長より小さいようにしてもよい。この第2の半導体光素子部47bは、電界吸収型半導体変調素子のために好適な構造である。発光波長並びに第2の活性層23bおよび第1の活性層3bのPL波長を例示すれば、第1の半導体光素子部47aの発光波長は1.55マイクロメートルであり、発光素子部のための第1の活性層3bのPL波長は1.56マイクロメートルであり、電界吸収素子部のための第2の活性層23bの半導体のPL波長は1.49マイクロメートルである。
【0065】
(第3の実施の形態)
図7(A)〜図7(C)は、第2の半導体光素子部のための半導体膜を堆積するプロセスステップを示す断面図である。図7(A)を参照すると、本実施の形態では、第1の半導体光素子部のための半導体膜71、73、75、77が基板7の第1のエリア61a上に既に堆積されている。半導体膜71、73、75、77上には、マスク79が形成されており、マスク79はこれらの半導体膜71、73、75、77をエッチングするために用いられる。また、半導体膜77は、マスク79のエッジ79aから後退されており、半導体膜77のエッジ77aを有する。この後退のため、マスク79は、半導体膜77のエッジ77aから伸び出した庇部分79bを有する。この後退部分は、化合物半導体膜79の一部分を選択的にエッチングすることによって形成される。一実施例では、半導体膜71はInP半導体層であり、半導体膜73はGaInAsP半導体層であり、半導体膜75はInP半導体層である。また、半導体膜77はZnドープGaInAs膜(例えば、厚さ100ナノメートル)である。エッチング溶液としては、H3PO4+H2O2+H2Oを含む溶液がある。半導体膜77のサイドエッチング量の好ましい範囲は、100ナノメートル以上500ナノメートル以下である。基板7の第2のエリア61aにおいては、半導体膜73、75が除去されている。第2のエリア61b上には、第2の半導体光素子部のためのInP半導体膜81が残されている。
【0066】
次いで、キャリアガス、燐を含むガス及び砒素を含むガスをチャンバ内に供給すると共に、第2の半導体光素子のための活性層のための半導体膜を形成するための成膜温度へ昇温する。この昇温の過程で、約摂氏300度以上といった第1の温度では、燐及び砒素を含む雰囲気中においてInP半導体領域81の表層部の燐原子が砒素原子に置換される。この置換が進むと、図7(B)に示されるように、InP半導体領域81の表層は、砒素及び燐を含む半導体層に改質される。インジウム、砒素及び燐を含む半導体領域は、InAsP半導体から構成される。マスク79が残されているInP半導体膜の表面は、燐及び砒素を含む雰囲気に曝されることがない。
【0067】
図7(C)に示されるように、第1の温度より高い第2の温度において、成膜ガスを供給して半導体膜85を成長する。成膜の実施例を示せば、有機金属気相成長装置において水素ガスといったキャリアガスを供給しながら、基板を加熱する。基板温度が摂氏300度程度に達したら、PH3ガス及びAsH3ガスを更に供給する。実験例では、水素ガス中におけるPH3ガスの体積比率は0.3パーセントであり、水素ガス中におけるAsH3ガスの体積比率は0.01パーセントである。基板温度を更に上昇して、摂氏650度程度に達したら、トリエチルガリウム(TEG)及びトリメチルインジウム(TMI)を供給する。InAsP半導体層上にGaInAsP半導体膜が堆積される。InAsP半導体の領域のおかげで、活性層のためのGaInAsP半導体膜の堆積に先立って、InP半導体膜81上においてInP半導体のマストランスポートが生じない。
【0068】
引き続いて、半導体成膜装置において、半導体膜87を成長する。本実施の形態では、マスク79の庇部79bが形成されているので、半導体膜87の堆積に際してマスク79の庇部79bの下にも堆積が進み、第1の半導体光素子部61aと第2の半導体光素子部61bとの境界部分に異常成長が生じにくい。
【0069】
図8(A)〜図8(C)は、別のプロセスステップを示す断面図である。図8(A)を参照すると、第1の半導体光素子部のための半導体膜72、74、76がInP基板8の第1のエリア62a上に既に堆積されている。半導体膜72、74、76上には、マスク78が形成されており、マスク78はエッチングによりこれらの半導体膜72、74、76を形成するために用いられる。
【0070】
次いで、キャリアガス、をチャンバ内に供給すると共に、第2の半導体光素子のための活性層のための半導体膜を形成するための成膜温度へ昇温する。この昇温の過程で、InP基板8の表面においてInP半導体のマストランスポートが生じる。このマストランスポートにより、図8(B)に示されるように、第1の半導体光素子部62aと第2の半導体光素子部62bとの境界部分にInP半導体領域80が形成される。
【0071】
図8(C)を参照すると、第2の半導体光素子部のための半導体膜82、84、86がInP基板8の第2のエリア62b上に既に堆積されている。半導体膜82、84、86の形状は、下地のInP半導体領域80の形状が反映されている。半導体膜82、84、86の各々は、第1の半導体光素子部のための半導体膜72、74、76の端面に沿って迫り上がっている。
【0072】
以上説明したように、マストランスポートによりInP半導体の移動を低減するために、活性層の下地としてInP半導体領域上にマストランスポート抑制層を形成している。故に、活性層のための半導体膜が、第2の領域においてほぼまっすぐに形成できるので、この半導体膜の湾曲が生じない。したがって、2つの光導波路部の光結合ロスが低減される。
【0073】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。例えば、本実施の形態では、半導体発光素子及び半導体変調素子を含む半導体光集積素子が例示されているが、本発明は、この組み合わせに限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【0074】
【発明の効果】
以上説明したように、本発明によれば、2つの半導体光素子部のバットジョイント部分においてマストランスポートによるInP半導体領域が形成されない構造の半導体光素子が提供される。また、該半導体光素子を製造する方法が提供される。
【図面の簡単な説明】
【図1】図1(A)及び図1(B)は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図2】図2(A)及び図2(B)は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図3】図3(A)及び図3(B)は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図4】図4(A)及び図4(B)は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図5】図5は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図6】図6は、本実施の形態の半導体光素子を示しており図5に示されたI−I線に沿った断面図である。
【図7】図7(A)〜図7(C)は、第2の半導体光素子部のための半導体膜を堆積するプロセスステップを示す断面図である。
【図8】図8(A)〜図8(C)は、別のプロセスステップを示す断面図である。
【符号の説明】
1…InP半導体領域、3…第1の半導体領域、5…第1の化合物半導体領域、7…基板、9…化合物半導体膜、11…化合物半導体膜、13…マスク、15…周期的な構造、1a…InP半導体領域、3a…第1の半導体領域、5a…第1の化合物半導体領域、17a…第1のエリア、17b…第2のエリア、19…砒素及び燐を含む半導体層、20a…PH3、20b…AsH3、21…半導体成膜装置、23…III−V族化合物半導体領域、25…III−V族化合物半導体領域、31…境界、33…マスク、35…半導体ストライプ、45…コンタクト膜、
47a、47b…半導体光素子部、51a、51b…電極、55…半導体光素子、57…回折格子
Claims (8)
- 半導体光素子を製造する方法であって、
主面に第1及び第2のエリアを有しており前記基板上に設けられたInP半導体領域と、前記InP半導体領域の前記第1のエリア上に順に設けられ第1の活性層用半導体領域及び第1の化合物半導体領域とを備えるワークピースの前記InP半導体領域の前記第2のエリアに、インジウム、砒素及び燐を含む半導体領域を形成する工程と、
半導体領域を形成する前記工程の後に、前記InP半導体領域の前記第2のエリア上に第2の活性層用半導体膜を形成する工程と
を備える方法。 - 半導体光素子を製造する方法であって、
主面に第1及び第2のエリアを有しており前記基板上に設けられたInP半導体領域と、前記InP半導体領域の前記第1のエリア上に順に設けられ第1の活性層用半導体領域及び第1の化合物半導体領域とを備えるワークピースを燐及び砒素を含む雰囲気に曝して、前記InP半導体膜の前記第2のエリアの表層部を、インジウム、砒素及び燐を含む半導体に改質する工程と、
改質する前記工程の後に、前記InP半導体領域の前記第2のエリアに第2の活性層用半導体膜を形成する工程と
を備える方法。 - 燐及び砒素を含む前記雰囲気は、PH3及びAsH3を含む、請求項2に記載の方法。
- 前記インジウム、砒素及び燐を含む半導体領域は、InAsP半導体から構成される、請求項1〜請求項3のいずれかに記載の方法。
- 前記第2の活性層用半導体膜上に第2の化合物半導体膜を形成する工程と、
前記第1及び第2の化合物半導体膜上にマスクを形成する工程と、
該マスクを用いて、前記InP半導体領域、前記第1の活性層用半導体領域、前記第1の化合物半導体領域、前記第2の活性層用半導体領域、及び前記第2の化合物半導体領域をエッチングして、半導体光導波路構造を形成する工程と
を更に備える、請求項1〜請求項4のいずれかに記載の方法。 - 主面上に第1及び第2の領域を備える基板と、
前記基板の前記第1の領域上に設けられたInP半導体層、第1の活性層及び第1の化合物半導体層を含む第1の半導体光素子部と、
前記基板の前記第2の領域上に設けられたInP半導体層、InAsP半導体層、第2の活性層及び第2の化合物半導体層を含む第2の半導体光素子部と
を備え、
前記第1の半導体光素子部及び前記第2の半導体光素子部は互いに光学的に結合されている、半導体光素子。 - 前記第1の半導体光素子部は、前記第1の活性層に光学的に結合された回折格子を更に含む、請求項6に記載の半導体光素子。
- 前記第2の活性層のフォトルミネッセンス波長は、前記第1の活性層のフォトルミネッセンス波長より小さい、請求項6又は請求項7に記載の半導体光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003143906A JP4457578B2 (ja) | 2003-05-21 | 2003-05-21 | 半導体光素子を製造する方法、及び半導体光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003143906A JP4457578B2 (ja) | 2003-05-21 | 2003-05-21 | 半導体光素子を製造する方法、及び半導体光素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004349422A true JP2004349422A (ja) | 2004-12-09 |
JP4457578B2 JP4457578B2 (ja) | 2010-04-28 |
Family
ID=33531548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003143906A Expired - Lifetime JP4457578B2 (ja) | 2003-05-21 | 2003-05-21 | 半導体光素子を製造する方法、及び半導体光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4457578B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007109896A (ja) * | 2005-10-13 | 2007-04-26 | Mitsubishi Electric Corp | 集積型光半導体装置とその製造方法 |
JP2008053501A (ja) * | 2006-08-25 | 2008-03-06 | Opnext Japan Inc | 集積光デバイスおよびその製造方法 |
US7711229B2 (en) | 2007-06-20 | 2010-05-04 | Opnext Japan, Inc. | Optical integrated device and manufacturing method thereof |
JP2013149746A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
-
2003
- 2003-05-21 JP JP2003143906A patent/JP4457578B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007109896A (ja) * | 2005-10-13 | 2007-04-26 | Mitsubishi Electric Corp | 集積型光半導体装置とその製造方法 |
JP2008053501A (ja) * | 2006-08-25 | 2008-03-06 | Opnext Japan Inc | 集積光デバイスおよびその製造方法 |
US7711229B2 (en) | 2007-06-20 | 2010-05-04 | Opnext Japan, Inc. | Optical integrated device and manufacturing method thereof |
JP2013149746A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4457578B2 (ja) | 2010-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101252469B1 (ko) | 반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자 | |
WO2006062084A1 (ja) | 半導体レーザ素子およびその製造方法 | |
WO2005117217A1 (ja) | 半導体光素子及びその製造方法 | |
JP5027647B2 (ja) | 単一のステップmocvdによって製造される埋め込みヘテロ構造デバイス | |
US7474683B2 (en) | Distributed feedback semiconductor laser | |
US11126021B2 (en) | Semiconductor optical device and method for manufacturing the same | |
JP5093033B2 (ja) | 半導体レーザの製造方法、半導体レーザ、光ピックアップおよび光ディスク装置 | |
US7723138B2 (en) | Method of fabricating a semiconductor optical device | |
JP4457578B2 (ja) | 半導体光素子を製造する方法、及び半導体光素子 | |
JP5169534B2 (ja) | 集積型光半導体装置の製造方法及び集積型光半導体装置 | |
US6432735B1 (en) | High power single mode laser and method of fabrication | |
US7816157B2 (en) | Method of producing semiconductor optical device | |
JP2019192879A (ja) | 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法 | |
JP5277877B2 (ja) | 光導波路素子の製造方法 | |
JP3266114B2 (ja) | 半導体レーザの製造方法 | |
JPH1022572A (ja) | 光ガイド層に回折格子が形成されている半導体装置 | |
JPH07176830A (ja) | 半導体発光素子の製造方法 | |
JP2000174388A (ja) | 半導体レーザその製造方法 | |
JP2004055881A (ja) | 光半導体装置の製造方法 | |
JP3522151B2 (ja) | 化合物半導体レーザの製造方法 | |
JP5076964B2 (ja) | 半導体レーザおよび半導体レーザを作製する方法 | |
JPH06283804A (ja) | 分布反射型レーザ及びその製造方法 | |
JPH09252165A (ja) | 化合物半導体装置の製造方法 | |
JP2002344067A (ja) | 光集積素子の製造方法 | |
KR19990065412A (ko) | 리지형 분포 귀환 레이저 다이오드의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4457578 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |