KR101252469B1 - 반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자 - Google Patents

반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자 Download PDF

Info

Publication number
KR101252469B1
KR101252469B1 KR1020060054080A KR20060054080A KR101252469B1 KR 101252469 B1 KR101252469 B1 KR 101252469B1 KR 1020060054080 A KR1020060054080 A KR 1020060054080A KR 20060054080 A KR20060054080 A KR 20060054080A KR 101252469 B1 KR101252469 B1 KR 101252469B1
Authority
KR
South Korea
Prior art keywords
growth
optical waveguide
waveguide core
core mesa
mask
Prior art date
Application number
KR1020060054080A
Other languages
English (en)
Other versions
KR20060131683A (ko
Inventor
데이비드 보
스코트 더블유 코진
Original Assignee
아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 filed Critical 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드
Publication of KR20060131683A publication Critical patent/KR20060131683A/ko
Application granted granted Critical
Publication of KR101252469B1 publication Critical patent/KR101252469B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1231—Grating growth or overgrowth details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1237—Lateral grating, i.e. grating only adjacent ridge or mesa
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H01S5/34366—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on InGa(Al)AS

Abstract

성장면, 성장 마스크, 광 도파관 코어 메사 및 피복층을 포함하는 광전자 소자 또는 투명 도파관 소자가 제공된다. 성장 마스크는 성장면 상에 위치하고, 길어진 성장 윈도우 및 주기적인 격자 프로파일을 정의한다. 광 도파관 코어 메사는 성장 윈도우 내에 위치하고, 사다리꼴 단면 모양을 가진다. 피복층은 광 도파관 코어 메사를 덮고 성장 마스크의 적어도 일부 위로 연장한다. 이러한 소자들은, 성장면을 가지는 웨이퍼를 제공하는 단계, 상기 성장면 상에 마이크로셀렉티브 영역 성장에 의해 제1 성장 온도에서 광 도파관 코어 메사를 성장시키는 단계, 및 상기 제1 성장 온도보다 낮은 제2 성장 온도에서 상기 광 도파관 코어 메사를 피복 물질로 덮는 단계를 포함하는 반도체 소자 제조방법에 의해 제조된다.

Description

반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자{BURIED HETEROSTRUCTURE DEVICE HAVING INTEGRATED WAVEGUIDE GRATING FABRICATED BY SINGLE STEP MOCVD}
도 1a 내지 도 1c는 종래기술의 매립형 헤테로 구조체 광 도파관을 포함하는 광전자 소자의 제1 형태의 제조를 나타내는 도.
도 2a 내지 도 2c는 종래기술의 매립형 헤테로 구조체 광 도파관을 포함하는 광전자 소자의 제2 형태의 제조를 나타내는 도.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 매립형 헤테로 구조체 광 도파관을 포함하는 광전자 소자의 제조를 나타내는 도.
도 3h는 광 도파관 코어 메사의 한 측벽을 나타내는 도 3f의 부분 확대도.
도 4a는 본 발명에 따른 매립형 헤테로 구조체 광 도파관을 포함하는 광전자 소자의 바람직한 실시예의 등측도.
도 4b는 도 4a에 도시된 바람직한 광전자 소자의 광 도파관 코어 메사의 구조를 나타내는 확대도.
도 5a 및 도 5b는 매립형 헤테로 구조체 레이저로서 구성된 본 발명에 따른 광전자 소자의 일 실시예의 일부 성능 특성을 나타내는 그래프.
도 6은 마스크가 주기적인 격자 프로파일을 포함하는 본 발명의 일 실시예를 나타내는 평면도.
도 7a는 마스크의 주기적인 격자 프로파일을 나타내는 도 6의 부분 확대도.
도 7b는 매립형 헤테로 광 도파관 및 마스크를 나타내는 도 7a의 단면도.
도 8a 및 도 8b는 도 6의 마스크를 사용하여 성장된 도파관 코어 메사의 2개의 실시예를 나타내는 평면도.
도 9a는 도 7a의 마스크의 다른 실시예의 평면도.
도 9b는 광 도파관 코어 메사를 포함하는 도 7a에 도시된 마스크 스트라이프의 측면도.
도 10은 도 7a 및 도 7b의 마스크를 나타내는 등축도.
도 11은 도 9a 및 도 9b의 마스크를 나타내는 등축도.
도면의 주요 부분에 대한 부호의 설명
112: 기판 110: 웨이퍼
120: n형 피복층 122: 성장면
130: 성장 마스크 134: 성장 윈도우
본 출원은, 2004년도 2월 25일자로 출원된 제 10/787,349 호인 "Buried heterostructure Device Fabricated by single Step MOCVD"의 일부 계속 출원이며, 본 명세서에서 그 전체를 참조한다.
광전자 소자들은 전기통신, 데이터 저장 및 신호처리를 포함하는 다양한 애플리케이션에서 사용되고 있다. 레이저 다이오드들, 반도체 광 증폭기, 반도체 게인 미디어 등과 같은 일정 종류의 광전자 소자들은 광 도파관 내에 설치된 액티브 영역을 가지고 있다. 통상, 광 도파관은 서로 다른 구조들로 설계되어 있어, 옆으로, 즉, 광전자 소자가 제작되는 기판의 주 표면에 평행하게 광을 유도하고, 또한 가로질러, 즉, 기판의 주 표면에 직교하게 광을 유도한다. 가로지르는 방향에서는, 광은 액티브 영역의 반도체 물질과 액티브층을 사이에 끼운 피복층간의 굴절률비에 의해 유도된다. 옆으로의 방향에서는, 피복층 및 액티브 영역이 일부를 구성하는 층구조에서 적어도 일부가 정의되는 매립형(buried) 헤테로 구조체(heterostructure) 또는 돌출형(ridge) 도파관에 의해 유도된다.
전기통신 애플리케이션에서, 가장 통상적으로 사용되는 가로방향의 도파관 구조는 매립형 헤테로 구조체이다. 매립형 헤테로 구조체는, 액티브 영역에서 큰 굴절률비를 가지기 때문에 돌출형 도파관 구조에 비해 이점이 있다. 그렇기 때문에 광 도파관을 매우 좁게 만들 수 있으며, 기초 광모드와 액티브 영역 사이에 높은 공간적 오버랩을 유지할 수 있다. 이는 레이저에서 낮은 임계치 전류, 반도체 광 증폭기 및 광 게인 미디어에서 낮은 동작 전류, 및 낮은 정전용량, 및 광전자 변조기 및 직접 변조된 레이저에서 증가된 변조 속도와 같은 이점을 제공한다.
매립형 헤테로 구조체 가로방향 도파관을 포함하는 광전자 소자들을 제조하 는 통상적인 공정이 도 1a 내지 도 1c에 도시된다. 우선, 수백 또는 수천개의 광전자 소자들이 만들어지는 층구조(10)가 성장된다. 도 1a 내지 도 1c는 단일 광전자 소자가 제조되는 층구조의 일부분의 측면도들이다. 도 1a는 기판(18) 상에 성장된 n형 피복층(12), 미첨가(undoped) 액티브 영역(14) 및 p형 피복층(16)을 나타낸다. 이 층들은 유기 금속 기상 성장법(OMVPE; Organo-Metallic Vapor Phase Epitaxy)라고도 알려진 유기 금속 화학 기상 증착법(MOCVD; Metal Organic Chemical vapor Deposition)에 의해 성장된다.
통상, 층구조(10)의 물질은 인듐, 갈륨, 비소 및 인과 같은 원소로 이루어진 Ⅲ-Ⅴ 족 반도체이다. 피복층들(12 및 16)의 반도체 물질은 액티브 영역(14)보다 낮은 굴절률을 가진다. n형 피복층(12)의 두께는 약 2㎛인 반면에, 층구조(10)의 p형 피복층(16)의 두께는 단지 약 200㎚ 내지 400㎚이다.
하나 이상의 양자 우물(quantum well)로 이루어진 양자 우물 구조(20)는 액티브 영역(14)에 설치된다. 각각의 양자 우물은 높은 밴드갭 반도체 물질의 배리어 층들 사이에 끼워 넣어진 낮은 밴드갭 반도체 물질에 의해 정의된다.
또한, 도 1a는 p형 피복층(16)의 표면 상에 증착되는 마스크(22)를 나타낸다. 통상, 마스크의 물질은 이산화실리콘이다. 도 1a에 도시된 바와 같이, 마스크(22)는 y방향으로 길어진 형태이며, 통상 약 1 내지 8㎛의 폭을 가진다.
그 후, 층구조(10)를 성장 챔버로부터 꺼내고, 도 1b에 도시된 바와 같이, 층구조에 메사(mesa)(24)를 정의하는 2개의 에칭 공정을 거친다. 초기에, 리액티브 이온 에치(RIE; Reacive Ion Etch)를 사용하여 마스크(22)에 의해 보호되지 않는 p 형 피복층(16), 액티브 영역(14) 및 n형 피복층(12)의 일부분을 제거한다. RIE는 에칭을 하는 층의 에지를 손상시킨다. 이렇게 손상된 에지는 최종의 광전자 소자의 효율을 심각하게 저하시킨다. 따라서, 층구조(10)에 대해 p형 피복층(16), 액티브 영역(14) 및 n형 피복층(12)의 손상된 에지를 제거하는 습식 에칭을 추가적으로 거친다. 습식 에칭은 메사(24)에 비해 마스크(22)가 돌출되었음을 추가적으로 정의한다. 도 1b는 2개의 에칭 공정을 수행한 후의 층구조(10)를 나타낸다.
그 후, 층구조(10)를 성장 챔버에 다시 넣고, 도 1c에 도시된 바와 같이, 액티브 영역(14)의 물질보다 낮은 굴절률을 가지는 고저항률 Ⅲ-Ⅴ족 반도체 물질의 오버그로우스(overgrowth)(26)를 MOCVD에 의해 층구조 상에 애픽택셜 성장시킨다. 오버그로우스는 기판(18)의 노출된 표면 및 메사(24)의 측벽들 상에서 성정하지만, 마스크(22) 상에서는 성장하지 않는다. 따라서, 오버그로우스(26)는 인접한 메사들 사이에 층구조로 에칭된 캐비티를 채운다. 성장면이 p형 피복층(16)의 상면에 도달할 때까지 오버그로우스의 증착을 계속한다.
피복층들(12 및 16)의 물질이 인화인듐(InP; indium phosphide)인 층구조(10)의 일 실시예에서는, 통상, 오버그로우스(26)의 물질은 철 첨가 인화인듐(InP:Fe)이다. 오버그로우스 물질의 굴절률은 액티브 영역(14)보다 낮은 약 0.2이다. 오버그로우스 물질은 철을 첨가하여 전도성을 낮춘다.
그 후, 층구조(10)를 성장 챔버로부터 꺼내고, p형 피복층(16)으로부터 마스크(22)를 제거하는 다른 습식 에칭 공정을 거친다.
그 후, 층구조(10)를 성장 챔버에 다시 넣고, 도 1c에 도시된 바와 같이, p 형 피복층(16) 및 오버그로우스(26)의 노출된 표면들 상에 추가적인 p형 피복층 물질(28)을 성장시킨다. p형 피복층(16) 및 p형 피복층(16) 상에 추가적인 피복층 물질 부분은 총체적으로 p형 피복층(30)을 이룬다. 통상, p형 피복층은 n형 피복층의 두께와 동일한 약 2㎛의 두께를 가진다.
p-접촉층(미도시)을 p형 피복층(30) 상에 성장시키고, 전극층들(미도시)를 기판(18)의 바닥면 및 p-접촉층의 노출된 표면 상에 증착시킨다. 그 후, 전극층들을 전극들을 정의하기 위해 패턴화한다. 그 후, 층구조(10)를 각각의 광전자 소자들로 분리한다.
상술한 매립형 헤테로 구조체 도파관이 성능상의 이점을 제공하지만, 상술한 제조 공정은 복잡하고 제어하기 어렵다. 특히, 액티브 영역(14)에서 p형, 미첨가 및 n형 물질의 층들(미도시)로 형성된 p-i-n 접합을 통해 에칭이 진행하기 때문에, 저손상 에치 공정을 사용하여 층구조를 에칭하는 것이 중요하다. 또한, 액티브 영역(14)의 폭, 즉, 도 1a에 도시된 x방향으로의 액티브 영역의 길이는 에치 공정에 의해 정의된다. 액티브 영역의 폭은 정확하게 정의되어야 한다. 액티브 영역을 너무 좁게 하면 부족한 게인을 얻거나 너무 높은 임계 전류를 가져온다. 액티브 영역을 너무 넓게 하면 광전자 소자가 다중 광모드에서 동작하게 하며, 이는 다수의 애플리케이션에서 바람직하지 않다. 최종적으로, 마스크(22)에 비해 메사(24)의 언더컷(undercut) 프로파일을 정확히 제어하여, 오버그로우스(26)가 추가적인 p형 피복층 물질(28)을 성장시키기에 적당한 평면을 제공하는 것을 확보해야 한다.
긴 파장 전기통신 애플리케이션에서 사용하기 위한 광전자 소자들은 양자 우물 층들의 물질로서 인듐 갈륨 비소 인(InGaAsP)을 가졌다. 양자 우물 층들의 물질로서 InGaAsP 대신에 알루미늄 인듐 갈륨 비소(AlInGaAs)를 사용하면, 광전자 소자의 고온 특성을 향상시킨다. 그러나, 양자 우물 층들의 물질로서 AlInGaAs를 사용하면, 매립형 헤테로 구조체 도파관 구조의 제조를 상당히 어렵게 만든다. 이는, 양자 우물 층들의 재료에서 알루미늄이 존재하면, 습식 에칭 공정시 메사(24)의 측벽들 상에 안정적인 산소층이 형성되기 때문이다. InGaAsP 에칭시 덜 안정적인 산화인듐 및 산화갈륨과는 달리, 오버그로우스(26)를 성장시키기 전에 MOCVD 성장 챔버 내에서 산화알루미늄을 온도적으로 제거할 수 없다. 대신에, 산화알루미늄층은 메사의 측벽들 상에 존재하고, 메사와 오버그로우스(26)간에 인터페이스의 품질을 저하시킨다.
에칭 공정을 수행한 후 에칭 스테이션으로부터 성장 챔버로 웨이퍼를 이동시켜야 하기 때문에, 메사(24)의 노출된 측벽들에 대한 손상의 문제점이 더욱 악화된다. 메사의 측벽들을 수증기 및 산소를 포함하는 대기에 노출시키게 된다. 수증기 및 산소는 메사의 측벽들에 추가적인 산화층을 형성시킨다.
메사의 측벽들 상에 형성되는 안정적인 산화알루미늄의 문제점을 해결하기 위한 다양한 방법이 제안되었다. 예를 들어, Bertone 등에 의한 "Etching of InP-based MQW Structure in a MOCVD Reactor by Chlorinated Compounds", 195 J. CRYST. GROWTH, 624 (1988)에 기재된 바와 같이, 인시튜(in-situ) 에칭을 사용할 수 있다. 그러나, 이러한 방법은 고가이고 구현하기 어렵고, 다른 소자들에 대한 제조 공정과 호환가능하지 않다.
K. Kudo 등에 의한 "Densely Arrayed Eight-Wavelength Semiconductor Lasers Fabricated by Microarray Selective Epitaxy", 5 IEEE J. SEL. TOP. QUANTUM ELECTRON., 428 (1999)에서는, 마이크로셀렉티브(micro-selective) 영역 성장을 사용하여 매립형 헤테로 구조체 레이저의 어레이를 제조하는 공정이 개시되어 있다. 이 공정은 도 2a 내지 도 2c에 도시된다. 도 2a는 n형 피복층(62)이 성장되는 기판(68)을 나타낸다. 광전자 소자의 액티브 영역(64)을 추가적으로 구성하는 광 도파관 코어 메사(80)를 n형 피복층(62)의 표면 상에 마이크로셀렉티브 영역 성장에 의해 성장시킨다. 2개의 길어진 마스크 패턴들(84)에 의해 정의되는 길어진 윈도우(82) 내에 광 도파관 코어 메사를 성장시킨다. 도시된 바와 같이, 광 도파관 코어 메사는 사다리꼴 단면 모양을 가지고, y방향으로 길어진 형태이다.
마이크로셀렉티브 영역 성장을 사용하여 매립형 헤테로 구조체 레이저의 액티브 영역을 포함하는 광 도파관 코어 메사를 제조하는 것은 액티브 영역의 크기의 정확성을 향상시킨다. 또한, 마이크로셀렉티브 영역 성장을 사용함으로써, 액티브 영역을 통해 에칭할 필요없이 광 도파관 코어 메사를 형성시킨다. 그러나, 제2 마이크로셀렉티브 영역 성장 공정은 p형 피복층 물질을 가지는 광 도파관 코어 메사(80)를 덮는데 사용된다. 제2 마이크로셀렉티브 영역 성장 공정은 성장 챔버로부터 웨이퍼를 꺼내는 단계 및 마스크 패턴들(84)을 에칭하여 윈도우(82)의 폭을 증가시키는 단계를 포함한다. 도 2b는 도 2a에 도시된 마스크 패턴들(84)을 에칭한 결과 좁혀진 마스크 패턴들(86) 및 넓혀진 윈도우(88)를 나타낸다.
그 후, 웨이퍼를 성장 챔버에 다시 넣고, 도 2c에 도시된 바와 같이, 광 도 파관 코어 메사(80) 상에 p형 피복 메사(90)를 성장시킨다. n형 피복층(64)의 표면 상에 좁혀진 마스크 패턴들(86)에 의해 정의되는 넓혀진 윈도우(88) 내에서 마이크로셀렉티브 영역 성장에 의해 피복 메사(90)를 성장시킨다. 피복 메사(90)는 사다리꼴 단면 모양을 가지고, 광 도파관 코어 메사(80)의 측벽들 및 상면을 덮는다.
따라서, 마이크로셀렉티브 영역 성장을 사용하여 매립형 헤테로 구조체 광전자 소자를 제조하는 것은 액티브 영역 자체를 통해 에칭할 필요성을 제거하지만, Kudo 등에 의한 논문에 기재된 바와 같이, 개재하는 에칭 공정을 포함하는 마이크로셀렉티브 영역 성장 공정을 사용하는 것은 상술한 문제점들을 완전히 해결하지 못한다. 성장 챔버로부터 웨이퍼를 꺼내어 마스크 패턴들을 에칭할 필요성은 광 도파관 코어 메사의 측벽들을 대기에 노출시킴으로써, 측벽들에 안정적인 산화층을 형성시키거나 또는 다른 손상을 줄 수 있다. 또한, 광 도파관 코어 메사의 측벽들을 마스크 패턴들을 에칭하는데 사용되는 에칭액에 노출시킨다. 이는, 특히, 양자 우물 구조가 알루미늄을 포함할 때, 광 도파관 코어 메사의 측벽들에 안정적인 산화층을 형성시키거나 또는 다른 손상을 줄 수 있다. Kudo 등에 의한 논문에 기재된 소자들은 InGaAsP의 양자 우물 층을 가진다.
또한, Kudo 등에 의한 논문에 기재된 공정에 의해 제조되는 광전자 소자들은, 피복 메사(90)의 상당한 영역이 n형 피복층(62)에 접하기 때문에, 피복 메사(90)는 높은 전극간 정전용량을 가진다. 최종적으로, 피복 메사(90)는 상대적으로 좁은 상면을 가져, p 접촉 전극을 형성하기 어렵다.
또한, 다수의 애플리케이션에서 스펙트럼 순도 및 단일 모드 출력 특성을 위 해 분포 궤환형(DFB; distributed feedback) 레이저를 사용하는 것이 바람직하다. 그런데, DFB 레이저를 제조하는 것은 액티브 영역 근처에 회절 격자 구조가 형성되기 때문에 위험이 따른다. 통상, 격자는 반도체 소자의 액티브 영역을 포함하는 층들 상에 형성된다. 미국 특허출원 번호 제10/787,349호에 기재된 마이크로셀렉티브 영역 성장(μSAG) 기술을 사용하여 레이저 장치를 제조할 때, 회절 격자를 액티브 영역 아래에 형성시켜야 한다. 액티브 영역을 형성하는 층들을 회절 격자 위에 성장시키기 위해 격자의 표면을 평탄화시키는 어렵기 때문에, 회절 격자를 액티브 영역 아래에 형성시키는 것은 어렵다.
따라서, 상술한 매립형 헤테로 제조 공정의 문제점을 갖지 않고 DFB 레이저 또는 분포 궤환형을 사용하는 다른 장치를 제조하는데 사용될 수 있는 매립형 헤테로 구조체 가로방향 도파관 구조를 포함하는 광전자 소자들 및 광 도파관들을 제조하는 방법이 요구된다. 또한, 광 도파관 코어들이 알루미늄을 포함하는 광전자 소자들 및 매립형 헤테로 구조체 광 도파관들을 제조하는 방법이 요구된다. 최종적으로, 상술한 매립형 헤테로 구조체 가로방향 도파관 구조의 문제점들을 가지지 않는 매립형 헤테로 구조체 가로방향 도파관 구조를 포함하는 광전자 소자들 및 광 도파관들을 제조하는 방법이 요구된다.
본 발명의 제1 태양은, 성장면, 성장 마스크, 광 도파관 코어 메사 및 피복층을 포함하는 광 도파관 또는 광전자 소자를 제공한다. 성장 마스크는 성장면 상 에 위치하고, 길어진 성장 윈도우 및 주기적인 격자 프로파일을 정의한다. 광 도파관 코어 메사는 성장 윈도우 내에 위치하고, 사다리꼴 단면 모양을 가진다. 피복층은 광 도파관 코어 메사를 덮고 성장 마스크의 적어도 일부 위로 연장한다.
본 발명의 제2 태양은, 성장 챔버를 제공하는 단계, 성장면을 포함하는 웨이퍼를 제공하는 단계, 상기 성장면 상에, 주기적인 격자 프로파일을 가지는 긴 성장 윈도우를 정의하는 성장 마스크를 형성하는 단계, 및 제조 공정을 수행하는 단계를 포함하는 반도체 소자 제조방법을 제공한다. 제조 공정을 수행하는 단계는, 성장 챔버 내에서, 마이크로셀렉티브 영역 성장에 의해 성장면 상에 광 도파관 코어 메사를 성장시키는 단계, 및 제조 후에 상기 성장 챔버로부터 상기 웨이퍼를 꺼내지 않고 상기 광 도파관 코어 메사를 피복 물질로 덮은 단계를 포함한다.
상기 피복 물질을 성장시키기 전에 에칭 공정을 수행할 필요 없이, 피복층 물질이 상기 광 도파관 코어 메사의 상면뿐만 아니라 측벽들 상에서도 성장하는 성장 조건들 하에서 상기 피복 물질을 성장시킴으로써, 상기 성장 챔버로부터 기판을 꺼내지 않고 상기 피복 물질을 성장시킨다. 상기 광 도파관 코어 메사를 덮은 피복 물질은, 상기 반도체 소자를 추후의 공정을 위해 성장 챔버로부터 꺼낼 때, 상기 광 도파관 코어 메사의 측벽들을 에칭액 또는 대기 오염으로부터 보호한다.
본 발명의 제3 태양은, 성장면을 가지는 웨이퍼를 제공하는 단계, 상기 성장면 상에 마이크로셀렉티브 영역 성장에 의해 제1 성장 온도에서 광 도파관 코어 메사를 성장시키는 단계, 및 상기 제1 성장 온도보다 낮은 제2 성장 온도에서 상기 광 도파관 코어 메사를 피복 물질로 덮는 단계를 포함하는 반도체 소자 제조방법을 제공한다.
상기 낮은 성장 온도에서 상기 광 도파관 코어 메사를 상기 피복 물질로 덮는 단계는, 상기 피복 물질을 성장시키기 전에 에칭 공정을 수행할 필요 없이, 피복층 물질이 상기 광 도파관 코어 메사의 측벽들 상에서 성장하게 한다.
본 발명은 마이크로셀렉티브 영역 성장에 의해 성장된 광 도파관 코어 메사를 에칭액 및/또는 대기에 노출시킴으로 인해 발생하는 문제점들을 p형 피복층을 성장시키기 전에 마스크 윈도우를 넓히지 않음으로써 피할 수 있다는 인식에 기초한다. 대신에, 본 발명에 따르면, 광 도파관 코어 메사의 상면에 더하여 측벽들 상에 p형 피복층 물질을 성장시키는 성장 조건 하에서 주기적인 격자 프로파일을 가지는 마스크 및 광 도파광 코어 메사 위에 p형 피복층을 성장시킨다. 본 발명의 일 실시예에 따르면, 광 도파관 코어 메사의 상면 상에 p형 피복층 물질의 박층(thin layer)을 성장시킨 후, p형 피복층의 표면 이동 거리가 메사의 측별들의 폭보다 작은 온도로 성장 온도를 저하시킨다. 이러한 성장 조건들 하에서, p형 피복층 재료는 광 도파관 코어 메사의 상면뿐만 아니라 측벽들 상에서도 성장한다. 이렇게 함으로써, 웨이퍼가 에칭액 및/또는 대기에 노출되기 전에 광 도파관 코어 메사의 측벽들을 덮은 p형 피복층을 성장시키며, 그렇지 않으면 광 도파관 코어 메사의 측벽들에 손상을 줄 수 있는 상황에 처하게 된다.
도 3a 내지 도 3g는 본 발명에 따른 소자를 제조하는 방법의 바람직한 일 실 시예를 나타낸다. 도시된 예에서, 반도체 소자가 제조된다. 수백 또는 수천 개의 반도체 소자들이 단일 웨이퍼 상에 한꺼번에 제조된다. 그 후, 웨이퍼는 각각의 반도체 소자들을 제공하기 위해 개별적으로 분리된다. 본 발명의 방법의 다른 실시예들은 매립형 헤테로 구조체 광 도파관들과 같은 투명 도파관 소자들을 제조한다.
도 3a는 웨이퍼 상에 제조되는 광전자 소자들 중 바람직한 광전자 소자의 기판(112)을 이루는 웨이퍼(110)(도 3d 참조)의 일부분의 측면도이다. 웨이퍼(110)의 주표면 상의 결정 방향은 [100]이다. 바람직한 일 실시예에서는, 웨이퍼의 재료는 n형 인화인듐(InP; indium phosphide)이다.
MOCVD 성장 챔버(미도시)의 서스셉터(susceptor)(미도시) 상에 웨이퍼(110)를 장착하고, 도 3b에 도시된 바와 같이, 주표면(114) 상에 n형 인화인듐의 n형 피복층(120)을 성장시킨다. n형 피복층을 약 2㎛의 두께까지 성장시킨다. n형 피복층(120)의 노출된 주표면은 광 도파관 코어 메사가 성장되는 성장면(122)을 제공한다.
그 후, 성장면(122) 상에 마스크층(미도시)을 증착시킨다. 일 실시예에서, 마스크층의 물질은 이산화실리콘(SiO2)이다. 그 후, 웨이퍼(110)를 성장 챔버로부터 꺼내고, 도 3c에 도시된 바와 같이, 노광 및 에칭을 수행하여 성장 마스크(130)를 정의하는 마스크층을 패턴화시킨다.
도 3d는 웨이퍼 상에 성장되는 n형 피복층(120)(도 3c)의 성장면(122) 상에 배열되는 성장 마스크들(130)을 나타내는 웨이퍼(110)의 단면도이다. 각각의 성장 마스크는 마스크 스트라이프들(132)로 이루어진다. 도 3d는 단지 3개의 성장 마스크들만을 나타낸다는 의미에서 매우 간략화되어 있다. 실제적인 실시예에서는, 각각의 성장 마스크(130)는 약 10 내지 25㎛의 폭이며, 인접한 성장 마스크들은 웨이퍼의 폭을 가로질러 약 100㎛ 내지 500㎛의 범위의 거리만큼 떨어져 있기 때문에, 통상, 웨이퍼는 그 표면 상에 배열되는 수백개의 성장 마스크들을 가진다. 플래트(116)는 웨이퍼의 결정 방향과 수직인 [0-1-1]의 방향을 나타낸다.
마스크 스트라이프들(stripes)(132)은 길고, 성장면(122)의 [011] 결정 방향과 평행하게 정렬된 긴 면들을 가지고 있다. 마스크 스트라이프들(132)의 각각의 인접한 마스크 스트라이프들 쌍은 긴 광 도파관 코어 메사가 마이크로셀렉티브 영역 성장에 의해 성장되는 긴 성장 윈도우(134)를 정의하는 성장 마스크(130)를 이룬다. 마스크 스트라이프들(132) 쌍의 대향하는 에지들 사이에 x방향의 거리에 의해 정의되는 성장 윈도우의 폭은 약 1㎛ 내지 3㎛의 범위이고, 통상 약 1.5㎛ 내지 2㎛의 범위이다. 성장 윈도우(134)의 실제적인 폭은 제조되는 광전자 소자의 양자 우물 구조의 고유의 폭, 즉, 양자 우물 구조의 x방향의 고유의 길이에 의해 따라 달라진다.
웨이퍼(110)를 MOCVD 성장 챔버에 다시 넣고, 마이크로셀렉티브 성장 영역을 사용하여 성장 윈도우(134) 내에 광 도파관 코어 메사(140)를 성장시킨다. 도시된 광전자 소자의 예에서, 광 도파관 코어 메사(140)는 성장면(122)으로부터 순서대로, n형 버퍼층(buffer layer), 홀 블록킹층(blocking layer), 기판측 분리층(separation layer), 양자 우물 구조, 원격측(remote-side) 분리층 및 전자 블록킹층으로 이루어진다. 광 도파관 코어 메사의 구조는 도 4b를 참조하여 후술하기로 한다. 2개의 배리어층들(도 4b에 도시됨) 사이에 끼워 넣은 양자 우물 층(도 4b에 도시됨)으로 이루어진 적어도 하나의 양자 우물은 양자 우물 영역 내에 설치된다. 투명 도파관 소자에서는, 광 도파관 코어 메사(140)는 균등질이고 도 4b에 도시된 층들이 없다.
마이크로셀렉티브 영역 성장에 의한 광 도파관 코어 메사(140)의 성장시, MOCVD 성장 챔버로 공급되는 전구체들(precursors)로부터 형성되는 반도체 물질이 성장 마스크(130) 상에 내려앉는다. 반도체 물질은 성장 마스크 상에 응집하지 않고, 성장 윈도우(134) 내에서 노출된 성장면(122)의 일부를 향해 이동한다. 성장 윈도우 내에서 성장하는 반도체 물질은 성장률이 거의 0인 [111] 측벽을 형성하는 경향이 있다. 따라서, 반도체 물질은 광 도파관 코어 메사(140)의 상면(146) 상에 지배적으로 성장하고, 도 3e에 도시된 바와 같이, 광 도파관 코어 메사는 성장 윈도우(134) 내에서 사다리꼴 단면 모양으로 성장한다. 광 도파관 코어 메사는 곧고 매끄러운 [111] 측벽들(144)에 의해 경계가 지어진다.
광 도파관 코어 메사(140)의 성장은 반도체 물질의 흡착원자들의 표면 확산 거리가 [111] 표면들의 폭 w(도 3h)보다 커서 흡착원자들이 충분한 이동성을 가지는 성장 온도에서 행해진다. 표면 확산 거리가 측벽들(144)의 폭보다 크기만 하면, 반도체 물질은 측벽들 상에서는 거의 성장하지 않는다.
광 도파관 코어 메사(140)를 고유의 두께에 도달할 때까지 성장시킨다. 그 후, 성장 챔버로 공급되는 전구체들을 p형 피복층 물질에 대한 전구들체들로 변화시키고, 성장 온도를 광 도파관 코어 메사를 성장시키는데 사용되는 온도에 비하여 약간 저하시킨다. 그러나, 저하된 온도는 반도체 물질의 흡착원자들의 표면 확산 거리가 측벽들(144)의 폭보다 큰 온도보다 여전히 높다. 따라서, 도 3f에 도시된 바와 같이, p형 피복층의 얇은 서브층(162)은 광 도파관 코어 메사(140)의 상면 상에서 성장한다.
p형 피복층의 서브층(162)이 수십 나노미터의 두께에 도달한 후, 성장 온도를 표면 확산 거리가 측벽들(144)의 폭보다 작아 반도체 물질의 흡착원자들의 이동성이 확보되는 온도로 저하시킨다. 마이크로셀렉티브 영역 성장은 저하된 성장 온도에서 지속되고, 반도체 물질은 성장 마스크(130) 상에서는 응집하지 않는다. 그러나, 저하된 성장 온도에서, 광 도파관 코어 메사(140)의 상면(146) 상에서는 성장이 더 이상 지배적으로 발생하지 않는다. 따라서, p형 피복층(160)의 잔류물질이 상면(146) 상에서 성장하는 것 뿐만 아니라 광 도파관 코어 메사(140)의 측벽들(144) 상에서도 성장한다.
도 3g에 도시된 바와 같이, 저하된 성장 온도에서의 p형 피복층(160)의 성장은 p형 피복층이 고유의 두께까지 도달할 때까지 지속된다. p형 피복층이 측벽들(144) 상에서 성장함에 따라, p형 피복층은 성장 마스크(130)의 일부분 위에서 가로방향으로 추가적으로 연장한다. p형 피복층은 추후에 전극이 설치될 수 있는 평평한 주표면(164)을 형성한다.
p형 피복층(160)의 성장이 종료된 후, 웨이퍼(110)를 성장 챔버로부터 꺼낸다. p형 피복층(160)은 광 도파관 코어 메사(140)의 측벽들(144)을 덮음으로써, 주 위환경으로부터 측벽들을 보호한다. 따라서, p형 피복층은 전극 애플리케이션, 전극 패터닝 및 분리와 같은 웨이퍼에 적용될 수 있는 추후의 공정 동안의 손상을 방지한다.
도 4a는 본 발명에 따른 제조 방법에 의해 제조되는 본 발명에 따른 광전자 소자(100)의 바람직한 실시예의 등측도이다. 도 4a는 도면을 간단하기 하기 위해 광전자 소자(100)의 광 도파관 코어 메사의 층구조를 도시하지 않는다. 도 4b는 광 도파관 코어 메사의 구조를 나타내는 광전자 소자(100)의 일부 확대도이다.
도 4a를 참조하면, 광전자 소자(100)는 성장면(122), 성장 마스크(130), 광 도파관 코어 메사(140) 및 피복층(160)으로 이루어진다. 성장 마스크(130)는 성장면(122) 상에 위치하고, 긴 성장 윈도우(134)를 정의한다. 광 도파관 코어 메사(140)는 성장 윈도우 내에 위치하고, 사다리꼴 단면 모양을 가진다. 피복층(160)은 광 도파관 코어 메사(140) 및 성장 마스크(130)의 적어도 일부를 덮는다.
도시된 예에서는, 성장면(122)은 기판(112) 상에서 애피텍셜 성장된 n형 피복층(120)의 주표면이다. 일 실시예에서는, 기판(112)의 물질은 단결정 n형 인화인듐(InP)이며, n형 피복층(120)은 n형 InP 층이고 약 2㎛의 두께를 가지며, 성장면(122)은 [100] 결정 방향을 가진다.
도시된 예에서는, 성장 마스크(130)는 길고 직사각형의 마스크 스트라이프들(132)로 이루어진다. 마스크 스트라이프들(132)은 긴 성장 윈도우(134)를 정의하는 대향하는 평행 에지들을 가지는 이산화실리콘(SiO2)의 영역들이다. 성장 윈도 우(134)는 약 1㎛ 내지 3㎛의 범위, 통상 약 1.5㎛ 내지 2㎛의 범위의 폭을 가진다. 성장 윈도우(134)의 실제적인 폭은 양자 우물 구조(도 4b의 154)의 고유의 폭, 성장면(122)과 양자 우물 영역간의 거리 및 측벽들(144)과 성장면(122)간의 각도에 의해 결정된다. 마스크 스트라이프들(132)은 약 3㎛ 내지 11㎛의 범위의 폭을 가진다. 도시된 예에서, 마스크 스트라이프들(132)은 약 500㎚의 두께를 가지며, 광 도파관 코어 메사(140)의 높이와 유사하다(±150㎚). 성장 스트라이프들의 대향하는 에지들은 성장면(122)의 [011] 결정 방향에 평행하게 정렬된다.
성장 마스크(130)의 다른 물질은 질화실리콘(Si3N4)이다.
광 도파관 코어 메사(140)는 성장 마스크(130)에 의해 정의되는 성장 윈도우(134) 내의 n형 피복층의 성장면(122) 상에 위치한다. 광 도파관 코어 메사는 n형 피복층(120) 및 p형 피복층(160) 중 어느 하나보다 큰 굴절률을 가지는 하나 이상의 반도체 물질의 하나 이상의 층들로 이루어진다. 일 실시예에서, 광 도파관 코어 메사(140) 및 피복층들(120 및 160)간의 굴절률비는 약 -0.2이다. 측벽들(144)을 이루는 [111] 표면들을 형성하는 마이크로셀렉티브 영역 성장에 의해 제조된 결과, 광 도파관 코어 메사(140)는 사다리꼴 단면 모양을 가진다.
p형 피복층(160)은 광 도파관 코어 메사(140) 및 성장면(130)의 적어도 일부를 덮는다. 특히, 피복층(160)은 광 도파관 코어 메사(140)의 측벽들(144)에 접촉한다. 도시된 예에서, 피복층의 물질은 p형 InP이다. 광 도파관 코어 메사(140)는, 광 도파관 코어 메사의 물질들보다 높은 굴절률을 가지는 n형 피복층(120) 및 p형 피복층(160)에 의해 둘러싸인다. 따라서, 광 도파관 코어 메사(140) 및 피복층들(120 및 160)은 광 도파관을 총체적으로 구성한다.
도시된 예에서, 광 도파관 코어 메사(140)는 광전자 소자(100)의 액티브 영역을 제공하도록 구성된다. 도 4b는 순서대로, n형 버퍼층(151), 홀 블록킹층(152), 기판측 분리층(153), 양자 우물 구조(154), 원격측 분리층(155) 및 전자 블록킹층(156)으로 이루어지는 광 도파관 코어 메사(140)의 일례의 구조를 나타낸다. n형 버퍼층(151)은 n형 피복층(120)의 성장면(122) 상에서 성장한다. 블록킹층들(152 및 156)은 분리층들(153 및 155)의 반도체 물질들보다 밴드폭 에너지에서 더 높은 반도체 물질들의 층들이다. 홀 블록킹층(152), 분리층들(153 및 155) 및 전자 블록킹층(156)으로 이루어진 구조는 전류 캐리어들(즉, 전자들 및 홀들)을 양자 우물 구조(154)에 한정하는 분리된 제한 헤테로 구조체(SCH; separate confinement heterostructure)를 형성한다.
n형 버퍼층(151)은 n형 피복층(120)의 성장면(122) 상의 성장 윈도우(134) 내에서 성장한 약 100㎚ 두께의 n형 InP 층이다.
홀 블록킹층(152)은 인접한 층들, 즉, n형 버퍼층(151) 및 기판측 분리층(153)의 물질들보다 더 높은 밴드갭 에너지를 가지는 n형 반도체 물질층이다. 일 실시예에서는, 홀 블록킹층(152)은 약 40㎚ 두께인 n형 알루미늄 인듐 비소(AlInAs) 층이었다.
기판측 분리층(153)은 양자 우물 구조(154)의 배리어층들과 유사한 밴드갭 에너지를 가지는 반도체 물질층이다. 성장시 기판측 분리층의 물질에는 어떠한 불 순물도 첨가되지 않았다. 일 실시예에서는, 기판측 분리층(153)은 약 50㎚의 두께이고, Al, Ga 및 In이 각각 0.325, 0.175 및 0.5의 비율인 AlGaInAs 층이었다.
양자 우물 구조(154)는 N+1개의 배리어층들(158) 사이에 끼워 넣어진 N개의 양자 우물 층들(157)로 이루어지며, 여기서 N은 양의 정수이다. 도시된 예에서는, N=7이다. 양자 우물 층들의 물질은 배리어층들보다 약간 낮은 밴드갭 에너지를 가진다. 성장시 양자 우물 구조의 물질들에는 어떠한 불순물도 첨가되지 않는다. 일 실시예에서는, 양자 우물 구조(154)는 각각이 9㎚ 두께인 7개의 양자 우물 층들(157) 및 각각이 8㎚ 두께인 8개의 배리어층들(158)로 이루어졌다. 양자 우물 구조(154)의 물질은, 양자 우물 층들(157)에서는 Al, Ga 및 In이 각각 0.18, 0.22 및 0.6의 비율이고, 배리어층들(158)에서는 각각 0.32, 0.22 및 0.4의 비율인 AlGaInAs이었다.
원격측 분리층(155)은 양자 우물 구조(154)의 배리어층들(158)과 유사한 밴드갭 에너지를 가지는 반도체 물질층이다. 성장시 원격측 분리층에는 어떠한 불순물로 첨가되지 않는다. 일 실시예에서는, 원격측 분리층(155)은 약 50㎚의 두께이고, Al, Ga 및 In이 각각 0.325, 0.175 및 0.5의 비율인 AlGaInAs 층이었다.
전자 블록킹층(156)은 인접한 층들, 즉, 원격측 분리층(155) 및 p형 피복층(160)의 물질들보다 더 높은 밴드갭 에너지를 가지는 p형 반도체 물질층이다. 일 실시예에서는, 전자 블록킹층(156)은 약 40㎚ 두께인 p형 알루미늄 인듐 비소(AlInAs) 층이었다.
도 4a를 다시 참조하면, 광전자 소자(100)는 n형 피복층과는 떨어진 기판(122)의 표면 상에 위치한 전극(172), p형 피복층(160)의 표면(164) 상에 위치한 전극(174) 및 광 도파관 코어 메사(140)의 긴 축에 직교방향으로 배치된 대향하는 면들(facets)(176 및 178)을 더 포함한다. 통상, 면들(176 및 178)은 클리빙(cleaving)에 의해 형성된다. 면들(176 및 178)이 매우 반사적인 광전자 소자(100)의 일 실시예에서는, 전극들(174 및 172)간에 흐르는 전류는 광전자 소자(100)를 레이저로서 동작시켜 면들을 통해 발광하는 간섭광을 발생시키게 한다. 면들(176 및 178)이 흡수적인(anti-reflective) 물질로 코팅된 광전자 소자(100)의 일 실시예에서는, 전극들(174 및 172)간에 흐르는 전류는 광전자 소자(100)를 광 게인 매체로서 동작시켜 면들을 통해 발광하는 광을 발생시키게 한다. 면들(176 및 178)이 흡수적인 물질로 코팅된 광전자 소자(100)의 다른 실시예에서는, 전극들(174 및 172)간에 흐르는 전류는 광전자 소자(100)를 광 도파관 코어 메사(140)가 일부를 형성하는 광 도파관을 통과하는 광에 대해 광 변조기로서 동작시킨다.
광전자 소자(100)에서, n형 피복층(120), p형 피복층(160) 및 성장 마스크(130)는 광전자 소자(100)의 전극간 정전용량, 즉, 전극들(172 및 174)간의 전극용량에 중요한 역할을 하는 커패시터를 형성한다. 성장 마스크는 커패시터의 유전체를 이룬다. 약 50㎚만큼 얇은 마스크 스트라이프들(132)은 성장면(122)을 확실히 덮음으로써, 상술한 마이크로셀렉티브 영역 성장에서의 성장 마스크(130)처럼 효과적으로 동작한다. 그러나, 얇은 성장 마스크를 사용하는 것은, 광전자 소자의 최소 변조 속도를 제한하는 높은 전극간 정전용량을 일으킬 수 있다. 도시된 광전자 소자(100)의 예에서는, 성장 마스크(130)는 성장면(122)을 확실히 덮기에 필요한 최 소한의 두께보다 큰 두께를 가진다. 광 도파관 메사(14)와 유사한 두께, 즉, 약 (500±~150) ㎚의 두께는, 3㎛ 두께의 InP:Fe 캡 층을 가지는 종래의 매립형 헤테로 구조체 광전자 소자와 유사한 레벨로 광전자 소자(100)의 전극간 정전용량을 감소시킨다. 이러한 소자들은 10 Gb/s보다 큰 변조 속도에서 변조될 수 있다.
p형 피복층(160)의 일부분은 n형 버퍼층(151) 및 n형 홀 블록킹층(152)(도 4b 참조)에 인접한다. 그러나, 이러한 배열은, p형 피복층과 광 도파관 코어 메사(140)의 n형 일부분간에 p-n 접합의 턴온(turn-on) 전압이 양자 우물 구조를 포함하는 p-i-n 접합의 턴온 전압보다 크기 때문에, 양자 우물 구조(154)로부터 전류 방향을 바꾸지 못한다.
도 4a에 도시된 광전자 소자(100)의 제조에 대해서 도 3a 내지 도 3h를 다시 참조하여 상세히 설명하기로 한다.
도 3a를 참조하면, 기판(112)은 수백 ㎛ 두께인 n형 InP의 웨이퍼(110)(도 3d 참조)의 일부분이다. 통상, 기판의 재료는 황(S)이 첨가된다. 기판의 주표면(144) 상의 결정 방향은 [100]이다.
기판(112)의 물질이 형식적으로는 n형 피복층(120)(도 3b 참조)과 동일하지만, 통상, 물질의 결정 품질 및 순도는 광전자 소자의 피복층에서 요구되는 것보다 낮다. 따라서, 웨이퍼(110)는 MOCVD 성장 챔버의 서스텝터 상에 장착되고, n형 피복층(120)은 약 640℃의 성장 온도에서 기판(112)의 주표면 상에 에피택셜 성장된다. n형 피복층은 실리콘이 포함되고 n형이 첨가된 InP 층이다. n형 피복층을 성장시키는데 사용되는 통상적인 전구체들은 실리콘 전구체로서의 디실란(Si2H6)이 함유된 포스핀(PH3) 및 쓰리메틸인듐((CH3)3In)이다. 성장은 n형 피복층(120)이 약 2㎛의 두께에 도달할 때까지 지속된다. n형 피복층의 표면은 결정 방향이 [100]인 성장면(122)을 제공한다.
에픽택셜 성장된 층과 유사한 결정 품질 및 순도를 가지는 InP 웨이퍼들을 얻을 수 있으면, 기판(112)은 광전자 소자의 n형 피복층과 동일한 기능을 가질 수 있다. 이 경우, n형 피복층은 기판상에 에피텍셜 성장될 필요가 없고, 기판의 주표면(114)은 광 도파관 코어 메사(140)가 마이크로셀렉티브 영역 성장에 의해 성장되는 성장면(122)을 제공한다.
그 후, 성장면(122) 상에 마스크층(미도시)을 증착시킨다. 도시된 예에서는, n형 피복층(120)의 표면 상에 마스크층을 증착시킨다. 일 실시예에서는, 마스크층의 물질은 전구체들로서 실란 및 산소를 사용하여 형성된 이산화실리콘이었다. 상술한 바와 같이, 통상, 마스크를 수백 ㎚의 두께로 증착시켜 광전자 소자의 전극간 정전용량을 감소시킨다. 이 두께는 성장면(122)을 확실하게 덮기에 필요한 최소한의 두께보다 상당히 두껍다. 일 실시예에서는, 마스크층은 500㎚의 두께를 가졌다.
그 후, 웨이퍼(110)를 성장 챔버로부터 꺼내고, 도 3c 및 도 3d에 도시된 바와 같이, 노광 및 에칭을 수행하여 마스크 스트라이프들(132)을 정의하는 마스크층을 패턴화시킨다. 마스크 스트라이프들의 인접한 스트라이프들은 성장면(122) 상에서 긴 성장 윈도우(134)를 정의하는 성장 마스크(130)를 이룬다. 마스크 스트라이 프들의 인접한 스트라이프들은 어느 정도 분리되어 있어, 성장 윈도우(134)는 약 1㎛ 내지 3㎛의 범위, 통상 약 1.5㎛ 내지 2㎛의 범위의 두께를 가진다.
마스크 스트라이프들(132)는 약 3㎛ 내지 약 11㎛의 범위, 통상 약 5㎛ 내지 11㎛ 범위의 두께를 가진다. 성장 마스크(130) 상에 얹는 반도체 물질이 성장 윈도우(134) 내에서 성장하는 광 도파관 코어 메사(140)(도 3e 참조)의 상면(146)을 향해 이동하기 때문에, 너무 넓은 마스크 스트라이프들은 너무 빠른 성장 속도를 초래하여 성장된 물질의 두께를 제어하기 어렵게 한다. 광 도파관 코어 메사의 상면(146)의 영역이 작기 때문에, 높은 성장 속도는 광 도파관 코어 메사의 성장 공정의 목적에 대해 특히 문제가 있다. 따라서, 성장 속도가 크면, 상황이 악화된다. 한편, 너무 좁은 마스크 스트라이프들(132)은 인접한 성장 윈도우들(134) 내의 광 도파관 코어 메사들 상에서 성장하는 p형 피복층들(160)이 융합하게 하며, 이는 바람직하지 않다.
성장 마스크들(130)이 형성되면, 웨이퍼(110)를 성장 챔버에 다시 넣는다. 웨이퍼를 약 640℃의 성장 온도까지 가열하고, 성장 마스크(130)에 의해 성장면(122) 상에 정의되는 성장 윈도우(134) 내에서 광 도파관 코어 메사(140)를 마이크로셀렉티브 영역 성장에 의해 성장시킨다. 도 4b에 도시된 층구조를 가지는 광 도파관 코어 메사(140)의 일 실시예의 성장을 설명한다.
n형 버퍼층(151)은 성장면(122) 상에서 성장된 InP 층이다. 도시된 예에서, 성장면(122)은 n형 피복층(120)의 표면이다. n형 버퍼층은 실리콘을 포함하고 n형 불순물이 첨가된다. n형 버퍼층을 성장시키는데 사용되는 통상적인 전구체들은 실 리콘 전구체로서의 디실란(Si2H6)이 함유된 포스핀(PH3) 및 쓰리메틸인듐((CH3)3In)이다. 성장은 n형 버퍼층(151)이 약 100㎛의 두께에 도달할 때까지 지속된다.
n형 버퍼층(151)은 광 도파관 코어 메사(140)의 전체 두께를 감소시키기 위해 가능한 한 얇게 만들어진다. 광 도파관 코어 메사(140)의 두께를 감소시키는 것은, 광 도파관 코어 메사의 최대 성장 속도, 즉, 광 도파관 코어 메사의 상면(146) 영역이 최소일 때 p형 피복층(160)의 서브층(162)의 증착시 성장 속도를 감소시킨다. 최대 성장 속도를 감소시켜 층 두께의 제어를 향상시키고 성장된 물질의 결정 품질을 극대화하는 것이 바람직하다. 높은 성장 속도에서 성장하는 물질은 변형으로 인해 낮은 결정 품질을 가질 수 있다.
마스크 물질층의 성장 마스크(130)를 정의하는 공정은 성장면(122)의 결정 품질을 저하시키지 않고 성장 윈도우(134) 내에 마스크 물질의 잔류물질을 남기지 않는 일 실시예에서는, n형 버퍼층(151)을 성장시킬 필요는 없다. 이 경우, 홀 블록킹층(152)을 성장면(122) 상에 직접 성장시킨다. n형 버퍼층(151)을 생략하는 것은 광 도파관 코어 메사(140)의 두께를 바람직하게 감소시킨다.
성장 챔버로의 포스핀의 공급을 중단하고, 쓰리메틸알루미늄((CH3)3Al) 및 아르신(AsH3)의 공급을 개시하여 n형 버퍼층(151)(또는 상술한 바와 같이, 성장면(122)) 상에 AlInAs의 홀 블록킹층(152)을 성장시킨다. 전구체 흐름 속도를 조절하여 홀 블록킹층과 n형 버퍼층(151)의 InP 간에 격자 매칭을 제공하는 알루미늄을 함유하는 AlInAs를 생성시킨다. 성장은 홀 블록킹층(152)이 약 40㎚의 두께에 도달할 때까지 지속된다.
쓰리메틸렌갈륨((CH3)3Ga)의 공급을 개시하여 홀 블록킹층(152) 상에 기판측 분리층(153)을 성장시킨다. 전구체 흐름 속도를 조절하여 Al, Ga 및 In 비율이 각각 0.325, 0.175 및 0.5인 AlGaInAs를 생성시킨다. 이러한 화합물은 InP에 매칭되는 격자이다. 성장시 기판층 분리층의 물질에는 어떠한 불순물도 첨가되지 않는다. 성장은 기판측 분리층(153)이 약 50㎚의 두께에 도달할 때까지 지속된다.
그 후, 양자 우물 구조(154)를 성장시킨다. 전구체 흐름 속도를 조절하여, 기판층 분리층(153) 상에 배리어층(158)을 성장시킨다. 배리어층은 Al, Ga 및 In 비율이 각각 0.32, 0.22 및 0.46인 AlGaInAs를 생성시킨다. 이러한 화합물은 기판측 분리층(153)의 AlGaInAs와 유사한 밴드갭 에너지를 가지지만, 서로 다른 격자 상수를 가져 배리어층이 변형된다. 성장시 양자 우물 구조의 물질에는 어떠한 불순물도 첨가되지 않는다. 성장은 배리어층(158)이 약 8㎚의 두께에 도달할 때까지 지속된다.
그 후, 전구체 흐름 속도를 조절하여, 배리어층(158) 상에 양자 우물 층(157)을 성장시킨다. 양자 우물 층(157)은 Al, Ga 및 In 비율이 각각 0.18, 0.22 및 0.6인 AlGaInAs를 생성시킨다. 이러한 화합물은 배리어층(158)의 AlGaInAs보다 약간 낮은 유사한 밴드갭 에너지를 가진다. 또한, 이러한 물질은 배리어층(158)으로부터 반대 방향으로 기판측 분리층과 다른 격자 상수를 가져, 양자 우물 층이 변형된다. 성장은 양자 우물 층(157)이 약 9㎚의 두께에 도달할 때까지 지 속된다.
상술한 바와 유사한 배리어층(158) 및 양자 우물 층(157)을 성장시키는 공정을 6회 반복하여, 총 7개의 배리어층 및 7개의 양자 우물 층을 성장시킨다. 상술한 바와 유사한 배리어층(158)을 성장시키는 공정을 한번 수행하여 8번째 배리어층을 성장시킨다. 이렇게 함으로써 양자 우물 구조(154)의 성장을 완료한다.
그 후, 전구체 흐름 속도를 조절하여, 양자 우물 구조(154) 상에 원격측 분리층(155)을 성장시킨다. 전구체 흐름 속도를 조절하여, Al, Ga 및 In 비율이 각각 0.325, 0.175 및 0.5인 AlGaInAs를 생성시킨다. 이러한 화합물은 InP와 매칭되는 격자이지만, 배리어층(158)과는 매칭되지 않는다. 성장시 원격측 분리층의 물질에는 어떠한 불순물도 첨가되지 않는다. 성장은 원격측 분리층(155)이 약 50㎚의 두께에 도달할 때까지 지속된다.
성장 챔버로의 쓰리메틸렌갈륨의 공급을 중단하고, 디메틸렌징크((CH3)2Zn)의 공급을 개시하여, 도 3e에 도시된 바와 같이, 원격측 분리층(155) 상에 p형 AlInAs의 전자 블록킹층(156)을 성장시킨다. 전구체 흐름 속도를 조절하여 InP에 매칭되는 격자를 제공하는 알루미늄을 함유한 AlInAs를 생성시킨다. 성장은 전자 블록킹층(156)이 약 40㎚의 두께에 도달할 때까지 지속된다. 이렇게 함으로써 광 도파관 코어 메사(140)의 제조를 완료한다.
성장 챔버로의 쓰리메틸알루미늄((CH3)3Al) 및 아르신(AsH3)의 공급을 중단하고, 포스핀(PH3)의 공급을 개시하고, 성장 온도를 약 620℃로 저하시켜, 도 3f에 도 시된 바와 같이, p형 피복층(160)의 성장 서브층(162)을 성장시킨다. 서브층(162)은 p형 InP의 얇은 층이고, 마이크로셀렉티브 영역 성장에 의해 전자 블록킹층(156) 상에 성장된다. 서브층(162)은 광 도파관 코어 메사(140)의 상면(164) 상에 성장한다.
p형 피복층의 서브층(162)을 성장시키는데 사용되는 저하된 성장 온도는, 표면 확산 거리가 측벽들(144)을 이루는 [111] 표면들의 폭 w(도 3h 참조)보다 커서 반도체 물질의 흡착원자들이 충분한 이동성을 가지는 성장 온도보다 여전히 높다. 상술한 바와 같이, 서브층(162)은 광 도파관 코어 메사(144)의 상면 상에 지배적으로 성장한다. 성장하는 물질이 알루미늄이 부족하기 때문에, 약 620℃의 성장 온도가 사용될 수 있다. 따라서, 알루미늄 함유 물질들을 성장할 때 알루미늄이 성장 마스크(130)에 고착되는 것을 방지하기 위해 필요한 약 640℃의 성장 온도를 사용할 필요가 없다. 약 620℃의 성장 온도는 광 도파관 코어 메사(140)를 성장하는데 사용되는 성장 온도와 p형 피복층(160)의 잔류물질을 성장하는데 사용되는 성장 온도 사이에 있다. 서브층(162)의 성장은 약 수십 ㎚의 두께에 도달할 때까지 지속된다. 일 실시예에서는, 서브층(162)이 약 40㎚의 두께에 도달할 때까지 지속되었다.
그 후, 성장 온도를 약 600℃로 저하시킨다. 성장 온도가 저하되면, 표면 확산 거리가 측벽들(144)을 이루는 [111] 표면들의 폭보다 작아져서 반도체 물질의 흡착원자들의 이동성이 저하된다. 저하된 성장 온도에서, 마이크로셀렉티브 영역 성장은 지속하지만, 성장은 광 도파관 코어 메사(140)의 상면 상에 지배적으로 발생하지 않는다. 대신에, p형 피복층(160)이 광 도파관 코어 메사의 측벽들(144) 상 에 추가적으로 성장한다. 저하된 성장 온도에서의 p형 피복층(160)의 성장은, 도 3g에 도시된 바와 같이, p형 피복층이 고유의 두께에 도달할 때까지 지속된다. 일 실시예에서는, p형 피복층(160)이 2㎛의 두께에 도달할 때까지 성장이 지속되었다.
p형 피복층(160)의 성장이 완료된 후, 웨이퍼(110)를 성장 챔버로부터 꺼낸다. p형 피복층(160)은 광 도파관 코어 메사(140)의 측벽들(144)을 덮고, 성장 마스크(130)의 일부 위로 연장한다. 따라서, 웨이퍼에 적용되는 추후의 공정동안 p형 피복층은 측벽들(144)이 손상되는 것을 방지한다. 이 공정은 전극들(172 및 174)의 증착 및 패터닝, 클리빙하여 면들(176 및 178)의 형성, 및 각각의 반도체 소자들로의 분리를 포함한다.
광 도파관 코어 메사(140)를 제조하는데 사용되는 반도체 물질들의 일부가 알루미늄을 포함하는 일례를 참조하여 본 발명의 실시예들을 설명하였다. 그러나, 이는 본 발명을 한정시키는 것이 아니다. 광 도파관 코어 메사를 제조하는데 사용되는 반도체 물질들 중 어떠한 것도 알루미늄을 포함할 필요가 없다. 예를 들어, 양자 우물 구조(154)는 InGaAsP의 양자 우물 층들(157)을 가질 수 있다. 이러한 양자 우물 구조들을 가지는 레이저들은, 양자 우물 구조(154)가 AlGaInAs의 양자 우물 층들(157)을 가지는 상술한 것보다 낮은 T0를 가진다.
광 도파관 코어 메사(140)가 광전자 소자의 액티브 영역을 제공하도록 설계된 예들을 참조하여 본 발명의 실시예들을 설명하였다. 그러나, 본 발명의 실시예들은 광전자 소자들 및 그 제조에 한정되지 않는다. 본 발명은 투명 도파관 소자들 및 그 제조를 더 포함한다. 이러한 본 발명의 실시예들은, 도 4b에 도시된 바와 같이, 광 도파관 코어 메사(140)가 사다리꼴 단면 모양을 가지지만 층구조가 없는 투명 광 도파관들을 제공한다. 대신에, 광 도파관 코어 메사는, 피복층들(120 및 160)보다 높은 굴절률을 가지는 반도체 물질의 균등질 메사로서 구성된다. 적당한 반도체 물질들의 예들은 AlInAs, AlGaInAs 및 InGaAsP를 포함한다.
성장 마스크(130)의 대향하는 에지들이 성장면(122)의 [011] 결정 방향과 평행하게 정렬하는 예들을 참조하여 본 발명의 실시예들을 설명하였다. 그러나, 성장 마스크의 정렬로 최적의 결과를 얻지만, 마이크로셀렉티브 영역 성장이 정렬에 따라 크게 좌우되지 않으며, 상술한 평행 관계에서 벗어나더라도 다양한 애플리케이션에서 만족할 만한 결과를 얻을 수 있다.
도 5a 및 도 5b는 매립형 헤테로 구조체 레이저로서 구성된 본 발명에 따른 광전자 소자의 일 실시예의 일부 성능 특성을 나타내는 그래프이다. 레이저는 1350㎚의 파장에서 광을 생성시켰고, 300㎛의 공동(cavity) 거리, 즉, 면들(176 및 178)(도 4a 참조)간의 거리를 가졌다. 양자 우물 구조의 물질은 AlGaInAs이었다.
도 5a는 10개의 서로 다른 온도, 0℃부터 90℃까지 10℃씩 간격으로 전극들(174 및 172)(도 4a 참조)간에 전류에 대해 광 출력 파워 및 순방향 전압 강하의 변화를 나타낸다. 레이저는 0℃에서 4㎃보다 낮고, 90℃의온도에서 20㎃보다 낮은 임계 전류를 가졌다. 0℃ 임계 전류는 종래의(도 1a 내지 도 1c) InGaAsP BH 레이저보다 약 30% 작다.
도 5b는 온도에 대해 c-w 임계 전류 및 차동(differential) 양자 효율의 변 화를 나타낸다. 온도에 대해 임계 전류 및 효율 모두의 변화는, 양자 우물 구조의 물질로서 AlGaInAs를 사용하여 얻은 더 높은 특성 온도 때문에 상대적으로 작다. 양자 우물 구조의 물질로서 AlGaInAs를 사용한 본 발명에 따라 제조된 샘플 레이저들은 T0(임계 전류)=55˚K 및 T1(효율)=190˚K의 특성 온도들을 가졌다. 양자 우물 구조의 물질로서 InGaAsP를 사용한 본 발명에 따라 제조된 다른 유사한 레이저들은 T0=45˚K 및 T1=145˚K의 특성 온도들을 가졌다.
도 6은 마스크가 주기적 격자 프로파일을 포함하는 본 발명의 일 실시예를 나타내는 평면도이다. 웨이퍼(210)는 웨이퍼(210) 상에 성장된 n형 피복층의 성장면(220) 상에 배열된 성장 마스크들(230)을 포함한다. 각각의 성장 마스크(230)는 상술한 마스크 스트라이프들(132)과 유사한 한 쌍의 마스크 스트라이프들(232)을 포함한다. 이 실시예에서는, 마스크 스트라이프들(232)은 물결모양으로서도 언급되는 주기적인 격자 프로파일을 정의하기 위해 형성된다. 주기적인 격자 프로파일은, 예를 들어, 전자빔 노광, 또는 미세 구조를 상세히 정의할 수 있는 다른 노광 공정에 의해 마스크 스트라이프들(232) 내에 형성할 수 있다. 일 실시예에서는, 주기적인 격자 프로파일은, 후술하는 바와 같이, 복수의 돌출부들 및 함몰부들로서 형성된다. 그러나, 다른 격자 프로파일들을 형성할 수 있다.
각각의 성장 마스크(232)는 약 3 내지 25㎛ 폭이고, 인접한 성장마스크들은 웨이퍼(210)의 폭을 가로질러 약 100㎛ 내지 약 500㎛의 범위의 거리만큼 분리되어 있어, 통상의 웨이퍼는 그 표면 상에 배열된 수백 개의 성장 마스크들(230)을 가진 다. 마스크 스트라이프들(232)은 길고, 바람직한 일 실시예에서는, 도시된 y방향으로 정렬된 성장면(222)의 [011] 결정 방향과 평행하게 정렬된 긴 측면들을 가지고 있다. 마스크 스트라이프들(232)의 각각의 인접한 마스크 스트라이프들 쌍은 긴 광 도파관 코어 메사가 마이크로셀렉티브 영역 성장에 의해 성장되는 긴 성장 윈도우(234)를 정의하는 성장 마스크(230)를 이룬다. 마스크 스트라이프들(232) 쌍의 대향하는 에지들 사이에 x방향의 거리에 의해 정의되는 성장 윈도우의 폭은 약 1㎛ 내지 3㎛의 범위이고, 통상 약 1.5㎛ 내지 2㎛의 범위이다. 성장 윈도우(234)의 실제적인 폭은 제조되는 광전자 소자의 양자 우물 구조의 고유의 폭, 즉, 양자 우물 구조의 x방향의 고유의 길이에 의해 따라 달라진다.
본 발명의 실시예에 따르면, 마스크 스트라이프들(232)의 돌출부들 및 함몰부들의 주기적인 특성은 광 도파관 코어 메사의 유도되는 기초 광 모드에 대한 유효 굴절률의 대응하는 주기적인 변화를 생성한다. 유효 굴절률의 주기적인 변화는 굴절률 변조라고도 일컫는다. 광 도파관 코어 메사에 의해 유도되는 기초 광 모드는, 물결모양의 마스크의 존재로 인해 야기되는 가느다랗고 주기적인 섭동(perturbation)을 경험한다. 시뮬레이션들은 이러한 굴절률 변조의 크기가 DFB 반사 격자를 형성하기에 적당한 수천의 크기(dimension)임을 나타낸다. 이러한 섭동은 광 도파관 코어 메사(240) 내의 기초 광 모드를 DFB 레이저로서 기능하게 한다. 액티브 영역에 의해 결정되는 파장에서, 마스크 스트라이프(232)의 주기적인 구조에 의해 야기되는 굴절률 차는, 격자 프로파일의 주기성이 도파관 모드의 유효 굴절률에 의해 분배되는 원하는 파장에서 광의 반파장 또는 반파장의 배수와 동일하게 설정되는 한, 광 도파관 코어 메사에서 세로로 관통하는 광에 대해 분포형 브라그(Bragg) 반사기(DBR)로서 기능한다. DBR은 각각의 마스크 스트라이프(232)에서 주기적인 격자에 의해 형성된다.
설명하기 위해, 광 도파관 코어 메사(240)에서 운반되는 광의 설계 파장을 λ0라고 가정한다. 파장 λ0은 광 도파관 코어 메사(240)의 액티브 영역의 밴드갭 및 물질들에 의해 결정된다. 통상, 파장 λ0은 액티브 영역의 광 게인이 최대인 근처에서 설정된다. 기초 광 모드는 유효 굴절률 ηeff에 의해 결정되는 속도에서 관통한다. λ0에서 광을 반사하는 마스크 스트라이프들(232)의 주기적인 특성에 대해, 격자 주기 Lg는 Lg=(λ0/ηeff)*m/2로서 정의되며, 여기서 m은 임의의 양의 정수이고, 통상 1이다. 광 도파관 코어 메사(240)의 유효 굴절률 ηeff은 가장 좁은 점에서의 유효 굴절률 ηeff0과 가정 넓은 점에서의 유효 굴절률 ηeff1 사이에서 광 도파관 코어 메사(240)의 세로 방향에 따라 변화한다. ηeff1과 ηeff0의 차이는 격자를 형성하는 돌출부들 및 함몰부들에 의해 야기되는 유효 굴절률 차이 Δηeff이다. Δηeff의 크기는 λ0에서 격자 반사의 크기를 결정한다. 이러한 방법으로, 높은 스펙트럼 순도를 포함하는 DFB 레이저 광 특성을 나타내는 레이저 장치가 제공된다. 또한, 주기적인 격자 프로파일은 DBR 레이저들 및 샘플의 격자 레이저들과 같은 다른 장치들에 대한 분산형 피드백을 제공하는데 사용될 수 있다.
도 7a는 도 6의 성장 윈도우 및 마스크 스트라이프들의 일부의 확대도이다. 마스크 스트라이프들(232)의 주기적인 프로파일은 복수의 돌출부들(235) 및 함몰부들(236)을 포함한다. 일 실시예에서는, 돌출부들(235) 및 함몰부들(236)은 약 0.1 ㎛의 정사각형이지만, 세로 방향을 따라 돌출부들(235) 및 함몰부들(236)의 주기성이 기초 광 모드에서 광의 반파장의 복수 배와 동일하는 한, 다른 크기를 가질 수 있다. 일 실시예에서는, 격자 돌출부들(235) 및 함몰부들(236)에 의해 생성되는 유효 굴절률 차이(Δηeff)는 마스크 스트라이프들(232)이 광 도파관 코어 메사(240)를 관통하는 광에 대해 약 0.001 내지 약 0.020의 유효 굴절률 변화를 가지게 한다.
도 7b는 광 도파관 코어 메사(240)를 포함하는 도 7a에 도시된 마스크 스트라이프의 측면도이다. 상술한 바와 같이 돌출부들(235) 및 함몰부들(236)로 형성되는 마스크 스트라이프들(232)이 도 7b에 단면 투영으로 도시된다. 상술한 바와 같이, 광 도파관 코어 메사(240)는 마스크 스트라이프들(232) 사이의 성장 윈도우(234) 내의 표면(222) 상에 성장된다.
마스크 스트라이프들(232)은 약 0.1㎛ 내지 0.5㎛ 범위의 다수의 서로 다른 두께들로 형성될 수 있다. 그러나, 다른 두께들도 가능하다. 2개의 서로 다른 실시예에서는, 마스크 스트라이프들(232)은 0.1㎛ 및 0.5㎛의 두께들로 형성된다. 광 도파관 코어 메사(240)는 약 1.5㎛의 폭 및 약 0.2㎛의 높이를 가진다. 광 도파관 코어 메사(240)의 굴절률 n은 3.4이고, 광 도파관 코어 메사(240) 및 마스크 스트 라이프들(232) 상에 추후에 성장되는 둘러싸는 InP(미도시)의 굴절률은 3.2이다. 또한, 광 도파관 코어 메사(240)가 성장 윈도우(234) 내에서 성장될 때, 마스크 스트라이프들(232)의 주기적인 프로파일을 따르거나 또는 따르지 않을 수 있다. 광 도파관 코어 메사(240)가 마스크 스트라이프들(232)의 윤곽을 따르지 않으면, 마스크 스트라이프들(232)의 주기적인 격자 구조에 의해 생성되는 유효 굴절률 차이Δηeff는 0.1㎛ 두께 마스크 스트라이프(232)에 대해 약 0.0022이고, 0.5㎛ 두께 마스크 스트라이프(232)에 대해 약 0.0049이다. 광 도파관 코어 메사(240)가 마스크 스트라이프들(232)의 윤곽을 따르면, 마스크 스트라이프들(232)의 주기적인 격자 구조에 의해 생성되는 유효 굴절률 차이Δηeff는 0.1㎛ 두께 마스크 스트라이프(232)에 대해 약 0.0062이고, 0.5㎛ 두께 마스크 스트라이프(232)에 대해 약 0.0082이다. 이러한 값들은 돌출부들(235) 및 함몰부들(236)이 분포형 브라그(Bragg) 반사기를 생성하는데 충분하다는 것을 나타낸다.
도 8a 및 도 8b는 도 6의 마스크 스트라이프들(232) 사이에서 성장된 광 도파관 코어 메사의 2개의 실시예를 나타내는 평면도이다. 도 8a에서, 광 도파관 코어 메사(240)는 마스크 스트라이프들(232)의 돌출부들(235) 및 함몰부들(236)의 윤곽을 따르지 않으면서 마스크 스트라이프들(232)이 주축들(major axes) 사이에서 성장된다. 도 8b에서, 광 도파관 코어 메사(240)는 마스크 스트라이프들(232)의 주축들 사이에서 성장되고, 통상, 마스크 스트라이프들(232)의 돌출부들(235) 및 함몰부들(236)의 윤곽을 따른다.
도 9a는 도 7a의 마스크의 다른 실시예의 평면도이다. 이 실시예에서는, 마스크 스트라이프들(232)이 형성되기 전에, 성장면(222) 상에 형성되는 마스크층(245) 위세 마스크 스트라이프들(232)이 형성된다. 마스크층(245)은 마스크 스트라이프들(232)과 동일한 물질로 형성되거나 또는 마스크 스트라이프들(232)과는 다른 물질로 형성될 수 있다. 일 실시예에서는, 마스크층(245)과 마스크 스트라이프들(232) 사이에 에칭 선택성이 달성될 수 있도록, 마스크층(245)은 질화실리콘(Si3N4)으로부터 형성될 수 있고 마스크 스트라이프들(232)은 이산화실리콘(Si02)으로부터 형성될 수 있다. 이러한 방법으로, 마스크층(245)은 손상되지 않으면서, 돌출부들(235) 및 함몰부들(236)은 마스크 스트라이프(232) 내에 형성될 수 있다. 다른 방법으로는, 마스크층(245) 및 마스크 스트라이프들(232)이 동일한 물질로 형성되면, 마스크 스트라이프들(232)의 물질을 부분적으로 에칭하는 다른 선택적인 패터닝 기술을 도 9a에 도시된 구조를 만드는데 사용될 수 있다.
도 9b는 광 도파관 코어 메사(240)를 포함하는 도 7a에 도시된 마스크 마스크 스트라이프들의 측면도이다. 이 실시예에서는, 상술한 바와 같이 돌출부들(235) 및 함몰부들(236)로 형성된 마스크 스트라이프들(232)의 일부분이 단면 투영으로 도시된다. 마스크 스트라이프들(232)은 마스크층(235) 상에 형성된다. 상술한 바와 같이, 광 도파관 코어 메사(240)는 마스크 스트라이프들(232) 사이에 성장 윈도우(234) 내의 표면(222) 상에 성장된다. 상술한 셀렉티브 영역 성장에 따르면, 광 도파관 코어 메사(240) 상에 성장된 InP 층은 마스크 스트라이프들(232) 내의 함몰 부들(236) 상에 성장하여 함몰부들을 채운다.
도 10은 도 7a 및 도 7b의 마스크 스트라이프들을 나타내는 등축도이다. 상술한 바와 같이, 마스크 스트라이프들(232)은 광 도파관 코어 메사(240)의 유효 굴절률 변화를 만들기 위해 형성된다.
도 11은 도 9a 및 도 9b의 마스크 스트라이프들을 나타내는 등축도이다. 상술한 바와 같이, 돌출부들(235) 및 함몰부들(236)을 가지는 마스크 스트라이프들(232)은 마스크층(245) 상에 형성되어 광 도파관 코어 메사(240)의 유효 굴절률 변화를 만든다.
이러한 개시는 예시적인 실시예들을 사용하여 본 발명을 상세히 설명하였다. 그러나, 첨부된 특허청구범위에서 정하는 본 발명은 상술한 예시적인 실시예들에 한정되지 않는다.
본 발명에 따르면, 마이크로셀렉티브 영역 성장을 사용하여 매립형 헤테로 구조체 광 도파관을 포함하는 반도체 소자 제조시, 산화층의 형성 또는 다른 손상을 상당히 감소시킴으로써, 높은 결정 품질 및 순도의 반도체 소자를 얻을 수 있다.

Claims (23)

  1. 성장면(growth surface)과,
    상기 성장면 상에 위치하고, 주기적인 격자 프로파일(periodic grating profile)을 가지는 긴 성장 윈도우(elongate growth window)를 정의하는 성장 마스크와,
    상기 성장 윈도우 내에 위치하고, 사다리꼴 단면 모양을 가지는 광 도파관 코어 메사(optical waveguide core mesa)와,
    상기 광 도파관 코어 메사를 덮고, 상기 성장 마스크의 적어도 일부에 걸쳐 연장하는 제 1 피복층(cladding layer)과,
    제 2 피복층을 포함하되,
    상기 성장면은 상기 제 2 피복층의 표면인
    장치.
  2. 제1항에 있어서,
    상기 성장면은 [100] 결정 방향을 가지고,
    상기 광 도파관 코어 메사는 [111] 결정 방향을 가지는 측벽들을 포함하는
    장치.
  3. 제2항에 있어서,
    상기 성장 마스크는,
    상기 성장면의 [011] 결정 방향과 평행하게 정렬된 대향하는 에지들을 포함하는
    장치.
  4. 제1항에 있어서,
    상기 광 도파관 코어 메사는 구조 내에서 균일하고, 상기 피복층보다 큰 굴절률을 가지는
    장치.
  5. 제1항에 있어서,
    상기 장치는 분포 궤환형(distributed feedback: DFB) 레이저이고, 상기 광 도파관 코어 메사는 양자 우물 구조를 포함하는
    장치.
  6. 제5항에 있어서,
    상기 양자 우물 구조는 알루미늄, 갈륨, 인듐 및 비소를 포함하는 양자 우물 층들을 포함하는
    장치.
  7. 제5항에 있어서,
    상기 양자 우물 구조는 갈륨, 인듐, 비소 및 인을 포함하는 양자 우물 층들을 포함하는
    장치.
  8. 제5항에 있어서,
    상기 광 도파관 코어 메사는 분리된 제한 헤테로 구조(separate confinement heterostructure)를 더 포함하고, 상기 분리된 제한 헤테로 구조 내에 상기 양자 우물 구조가 위치하는
    장치.
  9. 제5항에 있어서,
    상기 광 도파관 코어 메사는 상기 피복층보다 큰 굴절률을 가지는 물질들을 포함하고, 상기 주기적인 격자 프로파일은 0.001 내지 0.020의 굴절률 차이를 만드는
    장치.
  10. 삭제
  11. 제1항에 있어서,
    상기 성장 마스크 및 상기 관 도파관 코어 메사는 ±150nm의 오차범위내에서 두께가 동일한
    장치.
  12. 성장 챔버를 제공하는 단계와,
    웨이퍼를 제공하는 단계와,
    상기 웨이퍼 상에 피복층을 성장시키는 단계－상기 피복층의 노출된 표면은 성장면을 정의함－와,
    상기 성장면 상에, 주기적인 격자 프로파일을 가지는 긴 성장 윈도우를 정의하는 성장 마스크를 형성하는 단계와,
    상기 성장 챔버 내에서, 마이크로셀렉티브 영역 성장에 의해 상기 성장면 상에 광 도파관 코어 메사를 성장시키는 단계, 및 상기 광 도파관 코어 메사를 성장시키는 단계 이후에 상기 성장 챔버로부터 상기 웨이퍼를 꺼내지 않고 상기 광 도파관 코어 메사를 피복 물질로 덮는 단계－상기 피복 물질은 상기 성장 마스크의 적어도 일부에 걸쳐 연장되어 다른 피복층을 형성함－를 포함하는 제조 공정을 수행하는 단계를 포함하는
    장치 제조 방법.
  13. 제12항에 있어서,
    상기 성장 마스크를 주기적인 격자 프로파일을 가지도록 형성하는 것은 상기 광 도파관 코어 메사 내에 굴절률 차이를 만드는
    장치 제조 방법.
  14. 제13항에 있어서,
    상기 성장면은 [100] 결정 방향을 가지고,
    상기 형성하는 단계는 상기 성장 표면의 [011] 결정 방향에 평행한 상기 성장 마스크의 대향하는 에지들을 정렬하는 단계를 포함하는
    장치 제조 방법.
  15. 제13항에 있어서,
    상기 제조 공정은 상기 형성하는 단계의 종료 후와 상기 덮는 단계 전에 수행되는 에칭 공정을 가지지 않는
    장치 제조 방법.
  16. 제12항에 있어서,
    상기 광 도파관 코어 메사는 경사진 측벽들, 및 상기 측벽들 사이에 연장하는 상면을 포함하고,
    상기 광 도파관 코어 메사를 성장시키는 단계는 흡착원자(adatoms)들이 상기 측벽들로부터 상기 광 도파관 코어 메사의 상면으로 이동하는 온도보다 높은 성장 온도에서 상기 광 도파관 코어 메사를 성장시키는 단계를 포함하고,
    상기 덮는 단계는 상기 흡착원자들이 상기 광 도파관 코어 메사의 측벽들로부터 이동하는 온도보다 낮은 성장 온도에서 상기 피복 물질을 성장시키는 단계를 포함하는
    장치 제조 방법.
  17. 제16항에 있어서,
    상기 덮는 단계는 상기 성장 마스크의 일부분에 걸쳐 횡방향으로 상기 피복 물질을 성장시키는 단계를 포함하는
    장치 제조 방법.
  18. 제12항에 있어서,
    상기 덮는 단계는 상기 피복 물질이 상기 광 도파관 코어 메사의 상면뿐만 아니라 상기 측벽들 상에도 성장하는 성장 조건들 하에서 상기 피복 물질을 성장시키는 단계를 포함하는
    장치 제조 방법.
  19. 성장면과,
    상기 성장면 상에 위치하고, 주기적인 격자 프로파일을 가지는 긴 성장 윈도우를 정의하는 성장 마스크와,
    상기 성장 윈도우 내에 위치하고, 사다리꼴 단면 모양을 가지는 광 도파관 코어 메사와,
    상기 광 도파관 코어 메사를 덮고, 상기 성장 마스크의 적어도 일부에 걸쳐 연장하는 피복층을 포함하되,
    상기 주기적인 격자 프로파일은 상기 광 도파관 코어 메사 내에서 상기 광 도파관 코어 메사에 대한 분포 브라그 반사(a distributed Bragg reflection)를 제공하기에 충분한 굴절률 차이를 만들고,
    상기 성장 마스크는 층들 중의 하나가 상기 주기적 격자 프로파일을 포함하는 다층 구조를 더 포함하는
    분포 궤환형(DFB) 레이저 장치.
  20. 제19항에 있어서,
    상기 광 도파관 코어 메사는 폭을 가지는 측벽들을 포함하고,
    제 1 성장 온도는 흡착원자들이 상기 측벽들의 폭보다 큰 표면 확산 거리를 가지는 온도이고,
    제 2 성장 온도는 상기 흡착원자들이 상기 측벽들의 폭보다 작은 표면 확산 거리를 가지는 온도인
    분포 궤환형 레이저 장치.
  21. 제20항에 있어서,
    마이크로셀렉티브 영역 성장에 의해 상기 광 도파관 코어 메사 상에 성장된 상기 피복 물질의 서브층을 더 포함하는
    분포 궤환형 레이저 장치.
  22. 제21항에 있어서,
    상기 피복 물질의 서브층을 성장시키는 것은 상기 제1 성장 온도와 상기 제2 성장 온도 사이에 있는 온도로 제 3 성장 온도를 설정하는 것을 포함하는
    분포 궤환형 레이저 장치.
  23. 삭제
KR1020060054080A 2005-06-16 2006-06-15 반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자 KR101252469B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/154,034 US7440666B2 (en) 2004-02-25 2005-06-16 Buried heterostucture device having integrated waveguide grating fabricated by single step MOCVD
US11/154,034 2005-06-16

Publications (2)

Publication Number Publication Date
KR20060131683A KR20060131683A (ko) 2006-12-20
KR101252469B1 true KR101252469B1 (ko) 2013-04-17

Family

ID=37459368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060054080A KR101252469B1 (ko) 2005-06-16 2006-06-15 반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자

Country Status (6)

Country Link
US (2) US7440666B2 (ko)
EP (1) EP1742314A3 (ko)
JP (1) JP5280614B2 (ko)
KR (1) KR101252469B1 (ko)
CN (1) CN1945365B (ko)
TW (1) TWI333306B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352942B2 (en) * 2006-04-24 2008-04-01 Massachusetts Institute Of Technology Optical field concentrator using multiple low-index nano-layer configuration for CMOS compatible laser devices
WO2010068476A2 (en) 2008-11-25 2010-06-17 The Regents Of The University Of California Ultra-low loss hollow core waveguide using high-contrast gratings
JP5373585B2 (ja) * 2009-12-21 2013-12-18 日本電信電話株式会社 半導体レーザ及び電界吸収型変調器集積分布帰還型レーザ
JP4917157B2 (ja) * 2010-02-26 2012-04-18 Ｎｔｔエレクトロニクス株式会社 リッジ型半導体レーザ及びリッジ型半導体レーザの製造方法
KR101758141B1 (ko) * 2010-09-17 2017-07-14 삼성전자주식회사 수직 슬랩들을 포함하는 광전자 장치
US8934512B2 (en) * 2011-12-08 2015-01-13 Binoptics Corporation Edge-emitting etched-facet lasers
RU2529450C2 (ru) * 2012-07-04 2014-09-27 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Нижегородский Государственный Университет Им. Н.И. Лобачевского" Полупроводниковый лазер (варианты)
US8927306B2 (en) * 2013-02-28 2015-01-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Etched-facet lasers having windows with single-layer optical coatings
US20170324219A1 (en) * 2016-05-05 2017-11-09 Macom Technology Solutions Holdings, Inc. Semiconductor laser incorporating an electron barrier with low aluminum content
TWI821302B (zh) * 2018-11-12 2023-11-11 晶元光電股份有限公司 半導體元件及其封裝結構
US11552217B2 (en) 2018-11-12 2023-01-10 Epistar Corporation Semiconductor device
US11133649B2 (en) * 2019-06-21 2021-09-28 Palo Alto Research Center Incorporated Index and gain coupled distributed feedback laser
CA3194961A1 (en) * 2020-10-05 2022-04-14 National Research Council Of Canada Corrugated buried heterostructure laser and method for fabricating the same
CN113668050A (zh) * 2021-08-18 2021-11-19 福建中科光芯光电科技有限公司 激光辅助加热mocvd装置及其工作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659565A (en) * 1993-07-29 1997-08-19 Kitamura; Shotaro Semiconductor optical device with mesa structure which is surrounded laterally by insulating mask for preventing current from leaking directly from cladding layer to substrate and process of fabrication thereof
JPH1022567A (ja) 1996-07-03 1998-01-23 Nec Corp 分布帰還型半導体レーザおよびその製造方法
JP2003133647A (ja) * 2001-10-22 2003-05-09 Nec Corp 半導体素子およびその作製方法
US6589806B2 (en) * 1998-06-16 2003-07-08 Nec Electronics Corporation Method of fabricating semiconductor laser for preventing turn-on of pnpn thyrister

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963288A (en) * 1987-08-20 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal device having sealant and spacers made from the same material
US5185289A (en) * 1988-06-28 1993-02-09 International Business Machines Corporation Process for the selective growth of GaAs
JP2831667B2 (ja) 1988-12-14 1998-12-02 株式会社東芝 半導体レーザ装置及びその製造方法
JPH0834336B2 (ja) * 1990-01-31 1996-03-29 シャープ株式会社 半導体レーザ素子及びその製造方法
JP3078004B2 (ja) 1990-08-31 2000-08-21 株式会社東芝 半導体レーザの製造方法
EP0516162B1 (en) * 1991-05-31 1995-12-27 Shin-Etsu Handotai Company Limited Semiconductor light emitting device
FR2678775B1 (fr) * 1991-07-05 1997-02-28 Thomson Csf Procede de realisation d'un dispositif optoelectronique
JPH05226781A (ja) * 1992-02-12 1993-09-03 Fujitsu Ltd 半導体発光素子の製造方法
JPH0817230B2 (ja) * 1992-12-18 1996-02-21 工業技術院長 半導体の微細加工方法
JP2842292B2 (ja) 1994-09-16 1998-12-24 日本電気株式会社 半導体光集積装置および製造方法
JP3728332B2 (ja) * 1995-04-24 2005-12-21 シャープ株式会社 化合物半導体発光素子
US5730798A (en) * 1995-08-07 1998-03-24 Motorola Masking methods during semiconductor device fabrication
US5952673A (en) 1996-12-11 1999-09-14 Fujitsu Limited Optical semiconductor device including a multiple quantum well structure of an AlGaInAs/InP system
JPH10242577A (ja) * 1997-02-26 1998-09-11 Matsushita Electric Ind Co Ltd 半導体レーザおよびその製造方法
JP3104789B2 (ja) * 1997-05-02 2000-10-30 日本電気株式会社 半導体光素子およびその製造方法
US6228670B1 (en) * 1998-04-23 2001-05-08 Nec Corporation Method of manufacturing a semiconductor optical waveguide array and an array-structured semiconductor optical device
JP3336994B2 (ja) 1998-04-23 2002-10-21 日本電気株式会社 半導体光導波路アレイの製造方法及びアレイ構造半導体光素子
US6445723B1 (en) * 1998-05-18 2002-09-03 Jds Uniphase Corporation Laser source with submicron aperture
US6396861B1 (en) * 1999-01-11 2002-05-28 The Furukawa Electric Co., Ltd. N-type modulation-doped multi quantum well semiconductor laser device
JP2000260714A (ja) * 1999-03-08 2000-09-22 Nec Corp 有機金属気相成長による成膜方法及びこれを用いた半導体レーザの製造方法
JP3267582B2 (ja) * 1999-06-17 2002-03-18 日本電気株式会社 半導体レーザの製造方法
JP3847038B2 (ja) * 1999-11-26 2006-11-15 Ｎｅｃエレクトロニクス株式会社 光半導体装置およびその製造方法
WO2003025263A1 (fr) 2001-09-13 2003-03-27 Japan Science And Technology Agency Substrat semi-conducteur de nitrure, son procede d'obtention et dispositif optique a semi-conducteur utilisant ledit substrat
WO2005011076A1 (en) * 2003-07-31 2005-02-03 Bookham Technology Plc Weakly guiding ridge waveguides with vertical gratings

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659565A (en) * 1993-07-29 1997-08-19 Kitamura; Shotaro Semiconductor optical device with mesa structure which is surrounded laterally by insulating mask for preventing current from leaking directly from cladding layer to substrate and process of fabrication thereof
JPH1022567A (ja) 1996-07-03 1998-01-23 Nec Corp 分布帰還型半導体レーザおよびその製造方法
US6589806B2 (en) * 1998-06-16 2003-07-08 Nec Electronics Corporation Method of fabricating semiconductor laser for preventing turn-on of pnpn thyrister
JP2003133647A (ja) * 2001-10-22 2003-05-09 Nec Corp 半導体素子およびその作製方法

Also Published As

Publication number Publication date
TW200735495A (en) 2007-09-16
KR20060131683A (ko) 2006-12-20
TWI333306B (en) 2010-11-11
EP1742314A3 (en) 2008-11-12
CN1945365B (zh) 2010-10-13
EP1742314A2 (en) 2007-01-10
US7440666B2 (en) 2008-10-21
US20050276557A1 (en) 2005-12-15
JP2007019492A (ja) 2007-01-25
JP5280614B2 (ja) 2013-09-04
CN1945365A (zh) 2007-04-11
US7941024B2 (en) 2011-05-10
US20090068778A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
KR101252469B1 (ko) 반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자
US5982804A (en) Non-regrowth distributed feedback ridge semiconductor laser and method of manufacturing the same
US5436195A (en) Method of fabricating an integrated semiconductor light modulator and laser
US5684823A (en) Method of fabricating a diffraction grating and a distributed feedback semiconductor laser incorporating the diffraction grating
JP3540042B2 (ja) 半導体デバイスの作製方法
US10756507B2 (en) Process of forming epitaxial substrate and semiconductor optical device
US5292685A (en) Method for producing a distributed feedback semiconductor laser device
JP5027647B2 (ja) 単一のステップｍｏｃｖｄによって製造される埋め込みヘテロ構造デバイス
US5065200A (en) Geometry dependent doping and electronic devices produced thereby
US7539228B2 (en) Integrated photonic semiconductor devices having ridge structures that are grown rather than etched, and methods for making same
US7474683B2 (en) Distributed feedback semiconductor laser
JP3191784B2 (ja) 回折格子の製造方法及び半導体レーザの製造方法
JP2701569B2 (ja) 光半導体素子の製造方法
US8409889B2 (en) Method for producing semiconductor optical device
JP4194844B2 (ja) 複数の光学活性領域を備える半導体レーザ
KR20030069879A (ko) 반도체레이저 및 이를 포함하는 광집적반도체소자의제조방법
JP4151043B2 (ja) 光半導体装置の製造方法
JP4457578B2 (ja) 半導体光素子を製造する方法、及び半導体光素子
KR20000053604A (ko) 반도체광학장치 제조방법
JPH04309280A (ja) 分布帰還型半導体レーザの製法
JPH1140885A (ja) 半導体レーザ装置
JPH09252165A (ja) 化合物半導体装置の製造方法
JPS61236186A (ja) 半導体レ−ザ装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee