JPH05226781A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法Info
- Publication number
- JPH05226781A JPH05226781A JP2554492A JP2554492A JPH05226781A JP H05226781 A JPH05226781 A JP H05226781A JP 2554492 A JP2554492 A JP 2554492A JP 2554492 A JP2554492 A JP 2554492A JP H05226781 A JPH05226781 A JP H05226781A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- plane
- growth
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】 （修正有）
【目的】 コストアップ要因のプロセスを減らし、かつ
高品質の端面コーティングを容易に行なう半導体発光素
子の製造方法を提供する。 【構成】 光を輻射する端面にウィンドウ層を有するダ
ブルヘテロ構造半導体発光素子の製造方法において、基
板半導体１の特定面上に所定方位の開口部を有する選択
成長用マスク２を設ける工程と、当該開口部に少なくと
も第一の導電型を有する第一のクラッド層５、活性層
４、第二の導電型を、有する第二のクラッド層３を連続
的に選択エピタキシャル成長させる工程と、引続き同一
装置内で当該選択エピタキシャル成長と異なる温度を選
択することによって当該選択エピタキシャル成長を自動
的に停止せしめ、代わって成長側面のみに活性槽と異な
る元素からなる半導体層を当該温度で選択的に成長させ
以って光の輻射端面にウィンドウ層を形成する工程とを
含む。
高品質の端面コーティングを容易に行なう半導体発光素
子の製造方法を提供する。 【構成】 光を輻射する端面にウィンドウ層を有するダ
ブルヘテロ構造半導体発光素子の製造方法において、基
板半導体１の特定面上に所定方位の開口部を有する選択
成長用マスク２を設ける工程と、当該開口部に少なくと
も第一の導電型を有する第一のクラッド層５、活性層
４、第二の導電型を、有する第二のクラッド層３を連続
的に選択エピタキシャル成長させる工程と、引続き同一
装置内で当該選択エピタキシャル成長と異なる温度を選
択することによって当該選択エピタキシャル成長を自動
的に停止せしめ、代わって成長側面のみに活性槽と異な
る元素からなる半導体層を当該温度で選択的に成長させ
以って光の輻射端面にウィンドウ層を形成する工程とを
含む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体発光素子の製造
方法に関し、特に光を輻射する端面にウィンドウ層を有
するダブルヘテロ構造の高出力化合物半導体発光素子の
製造方法に関する。
方法に関し、特に光を輻射する端面にウィンドウ層を有
するダブルヘテロ構造の高出力化合物半導体発光素子の
製造方法に関する。
【０００２】光通信、光信号処理の分野では、光源とし
て様々な半導体レーザやＬＥＤが用いられている。その
中で構内伝送や機器間伝送、民生用機器の光源等として
用いられる大出力素子は、大量に用いられるので、高性
能（高効率、高密度発光、長寿命）を保ちながら、安価
に提供されなければならない。
て様々な半導体レーザやＬＥＤが用いられている。その
中で構内伝送や機器間伝送、民生用機器の光源等として
用いられる大出力素子は、大量に用いられるので、高性
能（高効率、高密度発光、長寿命）を保ちながら、安価
に提供されなければならない。
【０００３】
【従来の技術】従来、光伝送や民生機器用光源に用いら
れている高出力、高性能光素子は、発光領域に注入され
た少数キャリアおよびその再結合によって発光した光を
狭い活性領域に閉じ込めて低損失状態で発光を維持した
り、レーザ発振させたりするため、通常、いわゆるダブ
ルヘテロ構造を有している。
れている高出力、高性能光素子は、発光領域に注入され
た少数キャリアおよびその再結合によって発光した光を
狭い活性領域に閉じ込めて低損失状態で発光を維持した
り、レーザ発振させたりするため、通常、いわゆるダブ
ルヘテロ構造を有している。
【０００４】この中でも、短距離伝送に利用される半導
体レーザやＬＥＤ、コンパクトディスク（ＣＤ）用半導
体レーザ等は、開発の長い歴史の中で蓄積された製造技
術およびヘテロ接合を構成する材料の組み合わせの良さ
を理由として、主にＧａＡｓ／ＡｌＧａＡｓ系半導体で
構成されている。
体レーザやＬＥＤ、コンパクトディスク（ＣＤ）用半導
体レーザ等は、開発の長い歴史の中で蓄積された製造技
術およびヘテロ接合を構成する材料の組み合わせの良さ
を理由として、主にＧａＡｓ／ＡｌＧａＡｓ系半導体で
構成されている。
【０００５】しかし、ＧａＡｓ／ＡｌＧａＡｓ系ヘテロ
接合素子においては、高出力動作を行なう活性層内の光
密度が、ある閾値を越えた段階で、光を輻射する活性層
端面が光化学反応を起こして急速に劣化するという問題
がある。
接合素子においては、高出力動作を行なう活性層内の光
密度が、ある閾値を越えた段階で、光を輻射する活性層
端面が光化学反応を起こして急速に劣化するという問題
がある。
【０００６】この端面破壊を防ぎ、安定して高出力動作
を続けさせるために、端面保護膜のコーティングが行な
われる。光は端面保護膜を透過して外部に輻射されなけ
ればならないので、端面保護膜は光に対して透明な材
料、通常はＡｌ2 Ｏ3 酸化膜や窒化膜等が用いられ、こ
れをウィンドウ層という。
を続けさせるために、端面保護膜のコーティングが行な
われる。光は端面保護膜を透過して外部に輻射されなけ
ればならないので、端面保護膜は光に対して透明な材
料、通常はＡｌ2 Ｏ3 酸化膜や窒化膜等が用いられ、こ
れをウィンドウ層という。
【０００７】ウィンドウ層を活性層の光輻射端面に形成
するには、ダブルヘテロ構造を含む半導体層を基板上に
エピタキシャル成長させ、所定の素子形状に整えた後の
電極形成の前段階で別の膜堆積装置に移し替えてウィン
ドウ層堆積、加工を行なわなければならなかった。
するには、ダブルヘテロ構造を含む半導体層を基板上に
エピタキシャル成長させ、所定の素子形状に整えた後の
電極形成の前段階で別の膜堆積装置に移し替えてウィン
ドウ層堆積、加工を行なわなければならなかった。
【０００８】
【発明が解決しようとする課題】エピタキシャル成長後
に半導体ウエハを一旦装置外に取り出して、ウィンドウ
層堆積後、加工のプロセスを行なうことは、特に上記Ａ
ｌＧａＡｓが非常に酸化されやすい性質を持っているた
めに相当手間がかかり、最終的に半導体発光装置のコス
トアップにつながる。
に半導体ウエハを一旦装置外に取り出して、ウィンドウ
層堆積後、加工のプロセスを行なうことは、特に上記Ａ
ｌＧａＡｓが非常に酸化されやすい性質を持っているた
めに相当手間がかかり、最終的に半導体発光装置のコス
トアップにつながる。
【０００９】本発明の目的は、ウィンドウ層形成工程を
基板上へのエピタキシャル成長に引続き、同一装置内で
一回で行なうことによってコストアップ要因のプロセス
を減らし、かつ高品質の端面コーティングを容易に行な
うことのできる半導体発光素子の製造方法を提供するこ
とである。
基板上へのエピタキシャル成長に引続き、同一装置内で
一回で行なうことによってコストアップ要因のプロセス
を減らし、かつ高品質の端面コーティングを容易に行な
うことのできる半導体発光素子の製造方法を提供するこ
とである。
【００１０】
【課題を解決するための手段】図１は、本発明の原理説
明図である。図１（Ａ）、（Ｂ）、（Ｃ）は、それぞれ
工程順に発光素子製造プロセスの主要工程を示す斜視図
である。
明図である。図１（Ａ）、（Ｂ）、（Ｃ）は、それぞれ
工程順に発光素子製造プロセスの主要工程を示す斜視図
である。
【００１１】図１（Ａ）において、基板半導体１の特定
面上に所定方位の開口部８を有する選択成長用マスク２
が設けられる工程が示されており、図１（Ｂ）において
当該開口部８に第一の導電型を有する第一のクラッド層
５、活性層４、第二の導電型を有する第二のクラッド層
３を連続的に選択エピタキシャル成長させる工程が示さ
れている。
面上に所定方位の開口部８を有する選択成長用マスク２
が設けられる工程が示されており、図１（Ｂ）において
当該開口部８に第一の導電型を有する第一のクラッド層
５、活性層４、第二の導電型を有する第二のクラッド層
３を連続的に選択エピタキシャル成長させる工程が示さ
れている。
【００１２】また、図１（Ｃ）においては、前記選択エ
ピタキシャル成長させる工程に引続き、同一装置内で当
該選択エピタキシャル成長と異なる温度を選択すること
によって当該選択エピタキシャル成長を自動的に停止せ
しめ、代わって成長側面のみに上記クラッド層と同じ元
素からなる半導体層を当該温度で選択的に成長させ、以
って光の輻射端面６にウィンドウ層７を形成する工程が
示されている。
ピタキシャル成長させる工程に引続き、同一装置内で当
該選択エピタキシャル成長と異なる温度を選択すること
によって当該選択エピタキシャル成長を自動的に停止せ
しめ、代わって成長側面のみに上記クラッド層と同じ元
素からなる半導体層を当該温度で選択的に成長させ、以
って光の輻射端面６にウィンドウ層７を形成する工程が
示されている。
【００１３】図示されていないが引き続く工程で、活性
層４にキャリアを注入するための電極形成等を行い、ス
テムにマウントすれば半導体発光素子ができる。本発明
の好ましい形態においては、基板半導体１の特定面が
（１１１Ｂ面）であり、活性層４がＧａＡｓであり、ク
ラッド層３、５およびウィンドウ層７を含む成長側面の
被覆半導体層がＡｌＧａＡｓである。
層４にキャリアを注入するための電極形成等を行い、ス
テムにマウントすれば半導体発光素子ができる。本発明
の好ましい形態においては、基板半導体１の特定面が
（１１１Ｂ面）であり、活性層４がＧａＡｓであり、ク
ラッド層３、５およびウィンドウ層７を含む成長側面の
被覆半導体層がＡｌＧａＡｓである。
【００１４】
【作用】選択エピタキシャル成長に引続き、温度を変え
ることによって同一装置内でクラッド層３、５と同じ元
素からなる半導体によるウィンドウ層７を成長側面にだ
け堆積することができる。このため、工程が簡略化され
る。また、一旦空気に曝すことなくクラッド層３、５と
同種半導体による被覆を行なうので、高品質のウィンド
ウ層７の形成が達成される。
ることによって同一装置内でクラッド層３、５と同じ元
素からなる半導体によるウィンドウ層７を成長側面にだ
け堆積することができる。このため、工程が簡略化され
る。また、一旦空気に曝すことなくクラッド層３、５と
同種半導体による被覆を行なうので、高品質のウィンド
ウ層７の形成が達成される。
【００１５】特に、表面が酸化されやすいＡｌＧａＡｓ
系半導体に適用すると好ましい作用がもたらされる。以
下、実施例に沿って本発明をより詳しく述べる。
系半導体に適用すると好ましい作用がもたらされる。以
下、実施例に沿って本発明をより詳しく述べる。
【００１６】
【実施例】図２は本発明の実施例による半導体発光素子
の製造方法を示す工程図（主要部分）である。
の製造方法を示す工程図（主要部分）である。
【００１７】ｎ型ＧａＡｓ基板１１の（１１１）Ｂ面上
に厚さ０．１μｍ程度のＳｉＯ2 膜１２を堆積させ、長
手方向を＜−１１０＞、横方向を＜−１−１２＞とする
３００μｍ×５μｍの矩形パターンの開口部を形成して
選択成長用マスクに仕上げる。
に厚さ０．１μｍ程度のＳｉＯ2 膜１２を堆積させ、長
手方向を＜−１１０＞、横方向を＜−１−１２＞とする
３００μｍ×５μｍの矩形パターンの開口部を形成して
選択成長用マスクに仕上げる。
【００１８】トリメチルガリウム、トリメチルアルミニ
ウム、アルシンをそれぞれＧａ、ＡｌおよびＡｓのソー
スとし、ドーパントとしてｎ型不純物にＳｉ（モノシラ
ン使用）、ｐ型不純物にＺｎ（ジメチルジンク使用）を
用いて水素雰囲気中７３０℃から７５０℃の間の適当な
温度で、前記ｎ型ＧａＡｓ（１１１）Ｂ面の開口部に選
択的エピタキシャル成長を行なう。
ウム、アルシンをそれぞれＧａ、ＡｌおよびＡｓのソー
スとし、ドーパントとしてｎ型不純物にＳｉ（モノシラ
ン使用）、ｐ型不純物にＺｎ（ジメチルジンク使用）を
用いて水素雰囲気中７３０℃から７５０℃の間の適当な
温度で、前記ｎ型ＧａＡｓ（１１１）Ｂ面の開口部に選
択的エピタキシャル成長を行なう。
【００１９】まず、厚さ約０．１μｍのｎ型ＧａＡｓバ
ッファ層１８、厚さ約１μｍのｎ型（Ａｌ0.3 Ｇ
ａ0.7 ）Ａｓクラッド層１５、厚さ約０．１μｍのＧａ
Ａｓ活性層１４、厚さ約１μｍのｐ型（Ａｌ0.3 Ｇａ
0.7 ）Ａｓクラッド層１３および厚さ約０．５μｍのｐ
型ＧａＡｓコンタクト層１９をこの順番でＭＯＣＶＤ法
により選択エピタキシャル成長する。
ッファ層１８、厚さ約１μｍのｎ型（Ａｌ0.3 Ｇ
ａ0.7 ）Ａｓクラッド層１５、厚さ約０．１μｍのＧａ
Ａｓ活性層１４、厚さ約１μｍのｐ型（Ａｌ0.3 Ｇａ
0.7 ）Ａｓクラッド層１３および厚さ約０．５μｍのｐ
型ＧａＡｓコンタクト層１９をこの順番でＭＯＣＶＤ法
により選択エピタキシャル成長する。
【００２０】この結果、マスク１２開口部に選択成長し
た活性層１４の光輻射端面１６は（−１１０）面とな
る。次に、成長温度を６５０℃に低下させ、同一の装置
内でアンドープ（Ａｌ0.3 Ｇａ0.7 ）Ａｓを光の輻射端
面１６上で厚さ約０．１μｍになるように堆積させる。
光の輻射端面１６上に形成されたアンドープＡｌＧａＡ
ｓがウィンドウ層１７となる。
た活性層１４の光輻射端面１６は（−１１０）面とな
る。次に、成長温度を６５０℃に低下させ、同一の装置
内でアンドープ（Ａｌ0.3 Ｇａ0.7 ）Ａｓを光の輻射端
面１６上で厚さ約０．１μｍになるように堆積させる。
光の輻射端面１６上に形成されたアンドープＡｌＧａＡ
ｓがウィンドウ層１７となる。
【００２１】アンドープＡｌＧａＡｓの混晶比は、活性
層１４のバンドギャップより広いバンドギャップを持つ
ものであればよく、クラッド層１３、１５と同じでも異
なってもよい。ＡｌＧａＡｓは、ほぼ全組成においてＧ
ａＡｓと格子整合しているからである。
層１４のバンドギャップより広いバンドギャップを持つ
ものであればよく、クラッド層１３、１５と同じでも異
なってもよい。ＡｌＧａＡｓは、ほぼ全組成においてＧ
ａＡｓと格子整合しているからである。
【００２２】このとき、基板上にエピタキシャル成長し
ている層の側面には、光の輻射端面１６すなわち（−１
１０）面および対向する（１−１０）面だけでなく、長
手方向の（−１−１２）面、（１１−２）面上にもアン
ドープＡｌＧａＡｓが成長するが、この温度下で（−１
−１−１）面の成長速度は非常に小さく、実質上成長し
ない。
ている層の側面には、光の輻射端面１６すなわち（−１
１０）面および対向する（１−１０）面だけでなく、長
手方向の（−１−１２）面、（１１−２）面上にもアン
ドープＡｌＧａＡｓが成長するが、この温度下で（−１
−１−１）面の成長速度は非常に小さく、実質上成長し
ない。
【００２３】以上の同一装置内での連続成長によって光
の輻射端面１６を含む成長層側面全体が、結晶性良好で
界面状態が清浄な広禁制帯幅半導体層で被覆されたこと
になる。
の輻射端面１６を含む成長層側面全体が、結晶性良好で
界面状態が清浄な広禁制帯幅半導体層で被覆されたこと
になる。
【００２４】なお、（１００）面のＧａＡｓ基板上に
（１１１）面が共存した場合、（１１１）面上には成長
しにくいことが知られている。これは、（１１１）面上
で析出原子の拡散が速く、（１００）面までマイグレー
ションしてしまうためと言われている。成長温度を制御
して拡散を遅くすると、（１１１）面上にも成長するこ
とが観察され得る。
（１１１）面が共存した場合、（１１１）面上には成長
しにくいことが知られている。これは、（１１１）面上
で析出原子の拡散が速く、（１００）面までマイグレー
ションしてしまうためと言われている。成長温度を制御
して拡散を遅くすると、（１１１）面上にも成長するこ
とが観察され得る。
【００２５】このようなことを参考にすると、上記実施
例の成長方向の制御は以下のように考えることができよ
う。高温成長によって（１１１）面上に強制的に成長を
行なった後、低温成長に切り換えると（１１０）面への
拡散が優勢になり、側面での成長が支配的になる。
例の成長方向の制御は以下のように考えることができよ
う。高温成長によって（１１１）面上に強制的に成長を
行なった後、低温成長に切り換えると（１１０）面への
拡散が優勢になり、側面での成長が支配的になる。
【００２６】図示していないが、次の工程として活性層
１４へキャリアを注入するための電極をｐ型コンタクト
層１９および基板半導体１１裏面に設けてステムにマウ
ントすれば、半導体レーザ素子または高出力ＬＥＤが得
られる。
１４へキャリアを注入するための電極をｐ型コンタクト
層１９および基板半導体１１裏面に設けてステムにマウ
ントすれば、半導体レーザ素子または高出力ＬＥＤが得
られる。
【００２７】また、別の好ましい実施態様においては、
選択成長用マスク１２の開口部長手方向を＜−１０１＞
または＜０−１１＞として、開口部上にエピタキシャル
成長させることができる。このとき開口部横手方向は、
それぞれ＜−１２−１＞、＜２−１−１＞となる。選択
成長用のマスク材料にＳｉ3 Ｎ4 等窒化物を用いること
もできる。
選択成長用マスク１２の開口部長手方向を＜−１０１＞
または＜０−１１＞として、開口部上にエピタキシャル
成長させることができる。このとき開口部横手方向は、
それぞれ＜−１２−１＞、＜２−１−１＞となる。選択
成長用のマスク材料にＳｉ3 Ｎ4 等窒化物を用いること
もできる。
【００２８】さらに、本発明はＧａＡｓ／ＡｌＧａＡｓ
系半導体に止まらず、他のヘテロ整合の組み合わせ、た
とえばＩｎＰ／ＩｎＧａＡｓＰ系やＧａＡｓ／ＡｌＧａ
ＡｓＰ系等にも用い得ることは言うまでもない。
系半導体に止まらず、他のヘテロ整合の組み合わせ、た
とえばＩｎＰ／ＩｎＧａＡｓＰ系やＧａＡｓ／ＡｌＧａ
ＡｓＰ系等にも用い得ることは言うまでもない。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
光を輻射する端面にウィンドウ層を有するダブルヘテロ
構造半導体発光素子を従来より簡単な工程で製造でき
る。
光を輻射する端面にウィンドウ層を有するダブルヘテロ
構造半導体発光素子を従来より簡単な工程で製造でき
る。
【００３０】このため製造コストを低減することができ
る。また、一回の成長でクラッド層と同種の化合物半導
体層をエピタキシャル層側面全体に堆積できるため、一
旦空気中に取り出すために生ずる端面の劣化がなくな
り、清浄な界面特性をもつ良質なコーティング膜が製造
できる。
る。また、一回の成長でクラッド層と同種の化合物半導
体層をエピタキシャル層側面全体に堆積できるため、一
旦空気中に取り出すために生ずる端面の劣化がなくな
り、清浄な界面特性をもつ良質なコーティング膜が製造
できる。
【００３１】これは、格子整合した薄い広禁制帯幅半導
体で活性層を被覆することになるので、低閾値で安定に
動作する長寿命の高出力発光素子が得られる。レーザ素
子とすればこの結果縦モード、横モード共に制御された
単一モード発振素子が得ることができる。
体で活性層を被覆することになるので、低閾値で安定に
動作する長寿命の高出力発光素子が得られる。レーザ素
子とすればこの結果縦モード、横モード共に制御された
単一モード発振素子が得ることができる。
【図１】本発明の原理説明図である。図１（Ａ）、
（Ｂ）、（Ｃ）は、製造方法の主要工程における半導体
の斜視図である。
（Ｂ）、（Ｃ）は、製造方法の主要工程における半導体
の斜視図である。
【図２】本発明の一実施例を示す。図２（Ａ）、
（Ｂ）、（Ｃ）は、製造方法の主要工程における半導体
を示す縦断面図である。
（Ｂ）、（Ｃ）は、製造方法の主要工程における半導体
を示す縦断面図である。
１ 基板半導体 ２ 選択成長用マスク ３ 第二のクラッド層 ４ 活性層 ５ 第一のクラッド層 ６ 光の輻射端面 ７、７′ ウィンドウ層 ８ 選択成長用マスク開口部 １１ ｎ型ＧａＡｓ基板 １２ 選択成長用マスク（ＳｉＯ2 膜） １３ ｐ型ＡｌＧａＡｓクラッド層 １４ ＧａＡｓ活性層 １５ ｎ型ＡｌＧａＡｓクラッド層 １６ 光の輻射端面、（−１１０）面 １７、１７′ アンドープＡｌＧａＡｓウィンドウ層 １８ ｎ型ＧａＡｓバッファ層 １９ ｐ型ＧａＡｓコンタクト層
Claims (2)
- 【請求項１】 光を輻射する端面にウィンドウ層を有す
るダブルヘテロ構造半導体発光素子の製造方法におい
て、 基板半導体（１）の特定面上に所定方位の開口部（８）
を有する選択成長用マスク（２）を設ける工程と、 当該開口部（８）に少なくとも第一の導電型を有する第
一のクラッド層（５）、活性層（４）、第二の導電型を
有する第二のクラッド層（３）を連続的に選択エピタキ
シャル成長させる工程と、 引続き同一装置内で当該選択エピタキシャル成長と異な
る温度を選択することによって当該選択エピタキシャル
成長を自動的に停止せしめ、代わって成長側面のみに活
性層と異なる元素からなる半導体層を当該温度で選択的
に成長させ以って光の輻射端面（６）にウィンドウ層
（７）を形成する工程とを含む半導体発光素子の製造方
法。 - 【請求項２】 請求項１記載の製造方法において、基板
半導体（１）の特定面が（１１１）Ｂ面であり、活性層
（４）がＧａＡｓであり、クラッド層（３）、（５）お
よびウィンドウ層（７）を含む成長側面の被覆半導体層
がＡｌＧａＡｓである半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2554492A JPH05226781A (ja) | 1992-02-12 | 1992-02-12 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2554492A JPH05226781A (ja) | 1992-02-12 | 1992-02-12 | 半導体発光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226781A true JPH05226781A (ja) | 1993-09-03 |
Family
ID=12168929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2554492A Withdrawn JPH05226781A (ja) | 1992-02-12 | 1992-02-12 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226781A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283487A (ja) * | 1994-04-08 | 1995-10-27 | Hitachi Ltd | 半導体装置及びその製造方法 |
| WO2002015287A1 (de) * | 2000-08-11 | 2002-02-21 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender halbleiterchip und lumineszenzdiode |
| WO2005013316A3 (de) * | 2003-07-31 | 2005-03-31 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip |
| WO2005013379A3 (de) * | 2003-07-31 | 2005-03-31 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip |
| US7941024B2 (en) * | 2004-02-25 | 2011-05-10 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd | Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD |
-
1992
- 1992-02-12 JP JP2554492A patent/JPH05226781A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283487A (ja) * | 1994-04-08 | 1995-10-27 | Hitachi Ltd | 半導体装置及びその製造方法 |
| WO2002015287A1 (de) * | 2000-08-11 | 2002-02-21 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender halbleiterchip und lumineszenzdiode |
| US6891199B2 (en) | 2000-08-11 | 2005-05-10 | Osram Gmbh | Radiation-emitting semiconductor chip and light-emitting diode |
| WO2005013316A3 (de) * | 2003-07-31 | 2005-03-31 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip |
| WO2005013379A3 (de) * | 2003-07-31 | 2005-03-31 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip |
| US7896965B2 (en) | 2003-07-31 | 2011-03-01 | Osram Opto Semiconductors Gmbh | Method for the production of a plurality of optoelectronic semiconductor chips and optoelectronic semiconductor chip |
| US8017416B2 (en) | 2003-07-31 | 2011-09-13 | Osram Opto Semiconductors Gmbh | Method for the production of a plurality of opto-electronic semiconductor chips and opto-electronic semiconductor chip |
| US7941024B2 (en) * | 2004-02-25 | 2011-05-10 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd | Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3830051B2 (ja) | 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置 | |
| KR20030070094A (ko) | 결정막, 결정기판 및 반도체장치 | |
| US4843031A (en) | Method of fabricating compound semiconductor laser using selective irradiation | |
| JPH10242584A (ja) | 半導体発光素子 | |
| JP2752423B2 (ja) | 化合物半導体へのＺｎ拡散方法 | |
| JPH0864906A (ja) | 半導体装置の製法 | |
| JPWO2002078144A1 (ja) | 半導体装置及び結晶成長方法 | |
| WO2005083480A1 (en) | Buried heterostructure device fabricated by single step mocvd | |
| JP2003023179A (ja) | ｐ型ＩＩＩ族窒化物半導体およびその作製方法および半導体装置およびその作製方法 | |
| EP0293000B1 (en) | Light emitting device | |
| JPH05226781A (ja) | 半導体発光素子の製造方法 | |
| JPH11284280A (ja) | 半導体レーザ装置及びその製造方法ならびにｉｉｉ−ｖ族化合物半導体素子の製造方法 | |
| JP2000031596A (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
| JPH0758808B2 (ja) | 発光素子 | |
| JPH0637396A (ja) | 高出力半導体レーザ装置およびその製造方法 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JPH0548215A (ja) | 半導体レーザダイオードおよびその製造方法 | |
| US7046708B2 (en) | Semiconductor laser device including cladding layer having stripe portion different in conductivity type from adjacent portions | |
| JPH08316571A (ja) | 半導体レーザ及びその製造方法 | |
| JP3446344B2 (ja) | Ｖ溝構造を有する半導体発光装置 | |
| JP3783244B2 (ja) | Ｉｉｉ−ｖ族化合物半導体発光素子の製造方法 | |
| JPH08125285A (ja) | 半導体発光装置 | |
| JPH07176830A (ja) | 半導体発光素子の製造方法 | |
| JPH11340585A (ja) | 半導体発光装置 | |
| JP4560885B2 (ja) | 化合物半導体装置およびその製造方法ならびに半導体発光装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |