JPWO2002078144A1 - 半導体装置及び結晶成長方法 - Google Patents

半導体装置及び結晶成長方法 Download PDF

Info

Publication number
JPWO2002078144A1
JPWO2002078144A1 JP2002576070A JP2002576070A JPWO2002078144A1 JP WO2002078144 A1 JPWO2002078144 A1 JP WO2002078144A1 JP 2002576070 A JP2002576070 A JP 2002576070A JP 2002576070 A JP2002576070 A JP 2002576070A JP WO2002078144 A1 JPWO2002078144 A1 JP WO2002078144A1
Authority
JP
Japan
Prior art keywords
antimony
layer
indium
nitrogen
mixed crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002576070A
Other languages
English (en)
Inventor
高橋　幸司
幸司 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2002078144A1 publication Critical patent/JPWO2002078144A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/182—Intermixing or interdiffusion or disordering of III-V heterostructures, e.g. IILD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32358—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers containing very small amounts, usually less than 1%, of an additional III or V compound to decrease the bandgap strongly in a non-linear way by the bowing effect
    • H01S5/32366—(In)GaAs with small amount of N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers

Abstract

発光特性を改善するために、半導体レーザ装置（１００）は、窒素と、アンチモンと、窒素及びアンチモン以外の一種類以上のＶ族元素をＶ族組成として含むＩＩＩ−Ｖ族化合物半導体層（１０６）を井戸層として備えている。このようなＩＩＩ−Ｖ族化合物半導体層は、インジウムを含む複数の原料を同時に供給する工程と、インジウムを含まずアンチモンを含む複数の原料を同時に供給する工程とを少なくとも含むサイクルを繰り返すことにより形成される。

Description

技術分野
本発明は、窒素と、窒素以外の一種類以上のＶ族元素とを共にＶ族組成として含むＩＩＩ−Ｖ族化合物半導体結晶を用いた半導体装置、及びその結晶成長方法に関する。
背景技術
近年、ＩＩＩ−Ｖ族化合物半導体の利用分野を大きく広げる新しい材料系として、Ｖ族組成比数％以下の窒素と、砒素，燐とをＶ族組成として含むＩＩＩ−Ｖ化合物混晶半導体材料が提案された。砒素、燐といったＶ族元素と窒素とは、原子半径（窒素：０．０７０ｎｍに対し、砒素：０．１１８ｎｍ、燐：０．１１０ｎｍ）や、電気陰性度（窒素：３．５に対し、砒素：２．４、燐：２．５）が大きく異なることから、窒素と砒素、あるいは窒素と燐、あるいは窒素と砒素と燐とを混晶化することにより特異な物性が生じる。例えばＧａＩｎＮＡｓの場合、ＧａＩｎＡｓに、それよりも禁制帯幅の大きなＧａＩｎＮを数％程度混晶化したものと考えられるが、混晶化に伴う禁制帯幅の変化のボーイングが非常に大きく、禁制帯幅の大きな系を数％混晶化しているにもかかわらず混晶化に伴って禁制帯幅が急激に狭くなる現象が見られる。
このようにして得られるＧａＩｎＮＡｓは、安価で良質なＧａＡｓ基板に概ね格子整合させつつ（あるいは数％以下の歪量で）光ファイバー通信に重要な波長１．３μｍ、１．５５μｍ、あるいはそれよりも長波長で発光する発光デバイスの発光層に利用することができ、工業的に重要である。
また、このＧａＩｎＮＡｓをはじめとする窒素と砒素、あるいは窒素と燐、あるいは窒素と砒素と燐とを混晶化したＩＩＩ−Ｖ族化合物混晶半導体材料を半導体レーザの活性層材料として用いた場合、半導体レーザの温度特性が格段に向上することがＪａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．３５，ｐａｒｔ １，Ｎｏ．２Ｂ，Ｆｅｂ．１９９６，ｐｐ．１２７３−１２７５（第一従来例）に示されている。すなわち、ＧａＩｎＡｓの砒素の一部を窒素に置換した場合、当該混晶半導体材料の禁制帯における伝導帯のエネルギーレベルが低下し、ＧａＡｓ等の他の材料とのヘテロ接合における伝導帯のエネルギー差ΔＥｃが大きくなることから、活性層として用いた当該混晶半導体材料への電子の閉じ込めが著しく強くなり、半導体レーザの特性温度Ｔ０が著しく大きくなるものである。
Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｌｅｔｔｅｒｓ，Ｖｏｌ．１０，Ｎｏ．４，Ａｐｒｉｌ １９９８，ｐ．４８７（第二従来例）には、上記の構成の半導体レーザがより具体的に示されている。すなわち、活性層をＧａ０．７Ｉｎ０．３Ｎ０．０１Ａｓ０．９９から成る量子井戸層とＧａＡｓから成るガイド層とで構成し、これをＡｌ０．３Ｇａ０．７Ａｓから成る上下クラッド層で挟んだ半導体レーザ構造をＧａＡｓ基板上に作製し、ＧａＡｓ基板との格子整合系で構築された半導体レーザとしては初めて波長１．３１μｍにおける室温連続発振が報告されている。
前述の窒素と窒素以外のＶ族元素（砒素，隣等）とをＶ族組成に有する混晶系には非常に大きな非混和領域（ミシビリティギャップ）があり、熱平衡状態では安定な混晶系を作らず、窒素を結晶中に混晶化することが困難となっている。この為、混晶中の窒素混晶比を大きくするに連れて発光特性が急激に悪化する問題が生じる。本願発明者の検討によると、窒素の混晶比を増すに連れてフォトルミネッセンスの発光強度が指数関数的に低下することがわかった。
発明の開示
本発明は上記の問題を解決することを目的としたものである。つまり、窒素と窒素以外のＶ族元素（砒素，燐等）とを混晶化したＩＩＩ−Ｖ族化合物混晶半導体材料の発光特性を著しく改善することが出来る混晶の構成を提供すると共に、優れた特性を有する半導体装置を提供するものである。また、そのような結晶の作製方法を提供する。
本発明の半導体装置は、窒素と、アンチモンと、窒素及びアンチモン以外の一種類以上のＶ族元素をＶ族組成として含むＩＩＩ−Ｖ族化合物半導体層を備えたことを特徴とするものである。
このように、アンチモンを、意図的にＩＩＩ−Ｖ族化合物半導体層の組成として取り込んで混晶化させることにより、所定の波長、歪量における各組成の混晶比の組合わせを変化させる点、特に窒素混晶比を低減させた混晶比設計が可能となり、より特性（特に発光特性）に優れたものが得られる。
好適な実施態様においては、上記ＩＩＩ−Ｖ族化合物半導体層のアンチモンのＶ族組成比ｙ（０＜ｙ＜１）が０．０２以上である。
混晶比ｙが０．０２以上で１未満のアンチモンの混晶化によるバンドギャップボーイングの効果により、従来よりも少ない窒素組成で所望の禁制帯幅，歪量の該混晶を得ることが出来る。
また、好適な実施態様においては、上記ＩＩＩ−Ｖ族化合物半導体層に隣接して、他のＩＩＩ−Ｖ族化合物半導体層を備え、上記ＩＩＩ−Ｖ族化合物半導体層と、該ＩＩＩ−Ｖ族化合物半導体層との伝導帯のバンド不連続値が２５０ｍｅＶ以上である。
また、上記他のＩＩＩ−Ｖ族化合物半導体層は、ＧａＡｓ、またはＧａＡｓと略格子整合するＡｌＧａＡｓ、ＧａＩｎＰ、ＩｎＧａＡｓＰのいずれかのうちから選択したＩＩＩ−Ｖ族化合物半導体であることが好ましい。さらには、上記ＩＩＩ−Ｖ族化合物半導体層は、波長約１．３μｍで発光し、かつアンチモンのＶ族組成比ｙ（０＜ｙ＜１）が、
ｙ≦−０．０４１×ε＋０．１７３ … （１）
ただし、εは歪量（％）
を満たすことが好ましい。
伝導帯のバンド不連続値が２５０ｍｅＶ以上、あるいはアンチモンの混晶組成が式（１）を満たすことにより、ヘテロ接合を利用した半導体装置（特に発光素子）においては、アンチモンを混晶化しながらも、より特性（特に発光素子における温度特性）の優れたものが得られるようになる。
また、好適な実施態様においては、上記ＩＩＩ−Ｖ族化合物半導体層は、アルミニウムをそのＩＩＩ族組成として含む。
さらに、好適な実施態様においては、上記アルミニウムによる禁制帯幅の拡大分を打ち消すために必要なアンチモン組成比以上の量のアンチモンが混晶化されて含まれている。
また、好適な実施態様においては、上記ＩＩＩ−Ｖ族化合物半導体層における、窒素及びアンチモン以外のＶ族元素が、砒素である。
また、好適な実施態様においては、上記ＩＩＩ−Ｖ族化合物半導体層が半導体レーザ素子の活性層、より詳しくは、井戸層をなし、その共振器長が無限大の場合に閾値電流密度が０．３ｋＡ／ｃｍ２以下である。
本発明の結晶成長方法は、窒素と、アンチモンと、窒素及びアンチモン以外の一種類以上のＶ族元素をＶ族組成として含み、かつインジウムをＩＩＩ族組成として含むＩＩＩ−Ｖ族化合物半導体層の結晶成長方法であり、少なくともインジウムを含む複数の原料を同時に供給する工程Ａと、インジウムを含まず、アンチモンを含む複数の原料を同時に供給する工程Ｂとを有し、該工程Ａと該工程Ｂとを含むサイクルを、一回以上繰り返すことにより結晶成長を行う。
この結晶成長方法は、インジウム原料とアンチモン原料とを時間的に分離（つまり、工程Ａと工程Ｂとに分離）することによって、インジウムを含む混晶に対するアンチモンの混晶化効率の低下と結晶性の悪化を回避できる。
上記サイクルは、上記工程Ａと上記工程Ｂとの間に、インジウムおよびアンチモンを含まない原料を供給して、インジウムおよびアンチモンを含まない層を形成する工程Ｃを更に含んでいてもよい。
工程Ｃで形成されるインジウムおよびアンチモンを含まない層の存在により、工程Ａで形成されるインジウムを含む層と工程Ｂで形成されるアンチモンを含む層とが直接接触しないので、工程ＡとＢとを連続して行なう場合には生じ易いこれら両層の界面での非混和性の問題が回避される。
また、上記サイクルは、上記工程Ａ、Ｂのうちの後の方の工程の後に、インジウムおよびアンチモンを含まない原料を供給して、インジウムおよびアンチモンを含まない層を形成する工程Ｄを更に含んでいてもよい。
この場合、工程Ｄで形成されるインジウムおよびアンチモンを含まない層によって、インジウムの表面偏析やアンチモンの熱蒸発を抑制可能である。
なお、上記工程Ｃおよび工程Ｄにおいて形成されるインジウムおよびアンチモンを含まない層は、好ましくは、ＧａＡｓである。
また、上記工程Ｃおよび工程Ｄにおいて形成されるインジウムおよびアンチモンを含まない層の層厚は、好ましくは、１分子層以上、２分子層以下である。このような層厚であれば、下側の層を完全に覆い隠すことができ、しかも、全体の結晶組成に及ぼす影響を最小限に抑えることができる。
窒素原料は、上記工程Ａまたは上記工程Ｂで供給してもよいし、これに代えて、あるいは、これに加えて、上記サイクルが、ＩＩＩ族元素源となる原料を含まず、窒素源となる原料を含む構成元素の原料を供給する工程Ｅをさらに含んでもよい。また、サイクルに含まれる全工程において窒素原料を供給してもよい。
上記サイクルが工程Ｅを含む場合、上記工程Ｅの前に、アルミニウム源を含む構成元素の原料を供給する工程Ｆをさらに含んでいてもよい。これは、特に、窒素原料として、熱分解効率が余り高くないアンモニア等を用いた場合に有効であり、工程Ｅの前に工程Ｆを実施することにより、窒素原料の利用効率を高めることができる。
発明を実施するための最良の形態
（実施の形態１）
図１に、本願発明の半導体装置の一形態である半導体レーザ素子１００を示す。この半導体レーザ素子１００はＧａＡｓ基板の上に構成され、波長１．３μｍでレーザ発振するように設計されている。図１の構成において、活性層である井戸層１０６を構成する化合物半導体層に最適化された量のＳｂが混晶化されている点に特徴がある。各部の詳細は次の通りである。
Figure 2002078144
ＧａＡｓ（１００）基板１０９の上に、下クラッド層１０８からコンタクト層１０３に至る各層を分子線エピタキシャル成長（ＭＢＥ）法を用いて結晶成長した。この時に用いられたＭＢＥ法では、窒素を除く各元素（Ａｌ，Ｇａ，Ｉｎ，Ａｓ，Ｓｂ）の原料には、全て固体ソース（金属Ａｌ，金属Ｇａ，金属Ｉｎ，金属Ａｓ，金属Ｓｂ）を用いた。また、窒素の原料にはＲＦプラズマで励起された窒素ガスを用いた。ＭＢＥ法による結晶成長の後、上クラッド層１０４の一部を幅２μｍのストライプ状にエッチング加工してリッジ型導波路構造とし、リッジ側面にはポリイミドによる電流狭窄層１０２を施し、上下に電極１０１，１１０を形成した。続いてリッジに直交する方向に、劈開により端面ミラーを形成した。
半導体レーザ素子１００は、波長１．３μｍでレーザ発振した。共振器長（Ｌ）を３００μｍとした時のレーザ発振開始時の閾値電流密度Ｊｔｈは０．４ｋＡ／ｃｍ２であり、低電流でのレーザ発振が見られた。素子温度２０℃から９０℃における特性温度Ｔ０は１８７Ｋであり、温度特性に優れていた。
図２に、この半導体レーザ素子の閾値電流密度Ｊｔｈと共振器長Ｌの関係について示す。比較のため、後述する比較例１の半導体レーザ素子の場合についても示している。図２中、Ｅ１は実施形態１を、Ｃ１は比較例１を表す。図２から明らかなように、実施形態１の半導体レーザ素子のＬ→∞での閾値電流密度Ｊｔｈ（つまり１／Ｌ→０に外挿した時の値）は０．１９ｋＡ／ｃｍ２であった。
（実施の形態２，３）
実施形態１で詳細を説明した半導体レーザ構造の井戸層１０６を、
実施形態２では、ｉ−Ｇａ０．６７Ｉｎ０．３３Ｎ０．００５２Ａｓ０．９７４８Ｓｂ０．０２，７ｎｍ，歪量２．４％に、
実施形態３では、ｉ−Ｇａ０．７３５Ｉｎ０．２６５Ｎ０．００３２Ａｓ０．９２１８Ｓｂ０．０７５，７ｎｍ，歪量２．４％に、
置換した構造の半導体レーザを作製した。作製方法等の詳細は実施形態１と同じであるが、井戸層の各元素の組成が異なる。
上記の半導体レーザ素子についても、作製方法、リッジの幅は、実施形態１と同じである。
何れの半導体レーザ素子についても、波長１．３μｍでレーザ発振した。共振器長Ｌ→∞での閾値電流密度Ｊｔｈは、実施形態２において０．３ｋＡ／ｃｍ２、実施形態３において０．２２ｋＡ／ｃｍ２であり、低電流でのレーザ発振が見られた。素子温度２０℃から９０℃における特性温度Ｔ０は、実施形態２，３において、それぞれ１８２Ｋ，１８０Ｋであり、温度特性に優れていた。
（比較例１）
実施形態１で詳細を説明した半導体レーザ構造の井戸層１０６を、
ｉ−Ｇａ０．６５Ｉｎ０．３５Ｎ０．００６Ａｓ０．９９４，７ｎｍ，歪量２．４％
に置換した構造の半導体レーザを作製した。作製方法等の詳細は実施形態１と同じであるが、井戸層に、従来例と同様にアンチモンが混晶化されていない点が異なる。
上記の半導体レーザ素子についても、作製方法、リッジの幅は、実施形態１と同じである。
この半導体レーザ素子についても、波長１．３μｍでレーザ発振した。素子温度２０℃から９０℃における特性温度Ｔ０は１８３Ｋであった。
図２に、この半導体レーザ素子の閾値電流密度Ｊｔｈと共振器長Ｌの関係について示す。共振器長Ｌを１／Ｌ→０に外挿した時の閾値電流密度Ｊｔｈは、２．０ｋＡ／ｃｍ２であった。
（比較例２）
実施形態１で詳細を説明した半導体レーザ構造の井戸層１０６を、
ｉ−Ｇａ０．７６Ｉｎ０．２４Ｎ０．００２２Ａｓ０．８９７８Ｓｂ０．１，７ｎｍ，歪量２．４％
に置換した構造の半導体レーザを作製した。作製方法等の詳細は実施形態１と同じであるが、井戸層の各元素の組成が異なる。
上記の半導体レーザ素子についても、作製方法、リッジの幅は、実施形態１と同じである。
この半導体レーザ素子についても、波長１．３μｍでレーザ発振した。共振器長Ｌ→∞での閾値電流密度Ｊｔｈは、０．１９ｋＡ／ｃｍ２であった。素子温度２０℃から９０℃における特性温度Ｔ０は１２０Ｋであった。
以下に、実施形態１〜３、比較例１，２を参照しながら、本発明の作用と効果について述べる。
比較例１では、ＧａＡｓに３５％のインジウムと０．６％の窒素とを混晶化することによって当該層の禁制帯幅を狭くし、波長１．３μｍで発光する禁制帯幅である０．９６ｅＶに調節している。ＧａＡｓにインジウムを混晶化した場合、禁制帯幅はＧａＡｓよりも狭くなり、また、格子定数が大きくなる。一方、窒素を混晶化した場合には、禁制帯幅は同じくＧａＡｓよりも狭くなり、また、格子定数は逆に小さくなる。ＧａＡｓにインジウムと窒素とを共に混晶化することによって禁制帯幅を狭くし、所定の波長で発光し、所定の歪量を有するように混晶比の組み合わせを決定する。この時、インジウムの混晶比を大きくし過ぎると、格子定数がＧａＡｓから大きく離れるために格子が歪み、結晶欠陥が入りやすくなる。インジウム混晶比の上限はこの歪量の設定値から制限される。
一方、窒素の混晶比は大きくするに連れ、前述の様に、発光特性が急激に悪化する問題がある。窒素混晶比の上限は、この点から制限される。上記の混晶比の制限を念頭におき、混晶材料ＧａＩｎＮＡｓの禁制帯幅を発光波長１．３μｍに調節した結果、比較例１の井戸層が成り立っている。比較例１の場合、井戸層の歪量は２．４％となっている。井戸層の歪量の設定は、通常、他の諸特性との兼ね合いから０〜＋３％付近の値に任意に設定される。
一方、実施形態１〜３及び比較例２では、比較例１がＧａ，Ｉｎ，Ｎ，Ａｓの４種類の元素から成っていたのに対し、更に２％以上のＳｂを混晶化している点に特徴がある。アンチモンは、原子半径がインジウムと同程度で、かつインジウムと同様にＧａＡｓに混晶化すると、禁制帯幅を狭くし、格子定数を大きくする方向に作用する。本願発明者は、従来のＧａＩｎＮＡｓ混晶において、インジウム混晶比を減らし、その減らした代わりにアンチモンを混晶化することを試みたところ、窒素混晶比を従来よりも少なくしても所望の禁制帯幅の混晶が得られることを見出した。
これは、ＧａＩｎＮＡｓ混晶においてインジウム混晶比を減らす代わりにアンチモンを数〜数十％程度混晶化した場合に、新たに混晶化されたアンチモンに伴うバンドギャップボーイングによる禁制帯幅縮小効果が新たに付加され、窒素混晶比が小さくても所定の狭い禁制帯幅の結晶を得ることが出来るようになるという本願発明者による知見に基づいている。つまり、ＧａＩｎＮＡｓＳｂ混晶において、アンチモンはインジウムよりもより禁制帯の縮小効率が高くなる現象に基づいている。このことをより具体的に示すために、図３Ａ，３Ｂには、波長１．３μｍ，歪量２．４％のＧａＩｎＮＡｓ混晶にアンチモンを混晶化したＧａ１− ｘＩｎｘＮｚＡｓ１−ｙ−ｚＳｂｙにおけるアンチモン混晶比ｙとインジウム混晶比ｘ，窒素混晶比ｚの関係について図示して説明する。この図上の各プロットがそれぞれ実施形態１〜３（図中それぞれＥ１，Ｅ２，Ｅ３で表す。）及び比較例１，２（図中、Ｃ１，Ｃ２で表す。）の構成に対応する。各プロットの構成においては、発光波長、歪量はいずれも１．３μｍ、２．４％に保たれている。図３Ａ，３Ｂにおける横軸はアンチモン混晶比ｙであり、ｙ＝０の場合が比較例１に相当する。
ここで、比較例１のＧａＩｎＮＡｓ混晶にアンチモンを混晶化した場合、図３Ａ，３Ｂからわかるように、発光波長１．３μｍ，歪量２．４％の混晶が得られる為のインジウムと窒素の混晶比ｘ，ｚは、アンチモンの混晶化ｙと共に減少する方向にシフトする。特にアンチモンを４．５％混晶化した実施形態１の構成においては、アンチモンを混晶化しない場合（比較例１）に対して窒素混晶比を２／３の値に低減することが出来ることがわかった。
図４には、実施形態１〜３（図中それぞれＥ１，Ｅ２，Ｅ３で表す。）及び比較例１，２（図中それぞれＣ１，Ｃ２で表す。）の各構成における半導体レーザの、共振器長Ｌを１／Ｌ→０に外挿した時の閾値電流密度Ｊｔｈをアンチモン混晶比の関数としてプロットしたものである。先に述べたように、窒素混晶比が増加した場合に発光特性が指数関数的に悪化することを考慮すると、アンチモンを混晶化することによって窒素混晶比を２／３にまで減らすことが出来た実施形態１の構成は、著しく発光特性を向上させることにつながり、レーザ素子における発振閾値電流密度の低減、更には発振効率の上昇につながる。特に、アンチモンの混晶比を２％以上とすると、比較例１に対して発振閾値電流密度を大幅に低減することが可能であることが図４からわかり、アンチモンを混晶化することにより初めて発振閾値電流密度０．３ｋＡ／ｃｍ２以下の優れた半導体レーザを得ることが可能となることがわかった。
更にアンチモン混晶比を増やせば、更に少ない窒素混晶比で波長１．３μｍを実現出来、より優れた特性が得られるかのようにも思えるが、アンチモン混晶比の増加・インジウム及び窒素混晶比の減少は、バリア層（図１においては上ガイド層１０５，下ガイド層１０７がバリア層として機能している）とのヘテロ接合における伝導帯のエネルギー差ΔＥｃを小さくすることになり、井戸層への電子の閉じ込めが弱くなるデメリットが生じることがわかった。図５Ａ，５Ｂに、発光波長１．３μｍ，歪量２．４％のＧａ１−ｘＩｎｘＮｚＡｓ１−ｙ−ｚＳｂｙとバリア層として用いたＧａＡｓとのヘテロ接合のΔＥｃ，特性温度Ｔ０と、アンチモン混晶比ｙとの相関を示す。
なお、図５Ａおよび５Ｂにおける横軸であるアンチモン混晶比ｙを変化させた時、インジウム組成ｘと窒素組成ｚとは、混晶材料の禁制帯幅及び歪量が一定に保たれるように、図３Ａおよび３Ｂに示した相関に従って変化している。図５Ａおよび５Ｂより、ＧａＩｎＮＡｓ混晶において、アンチモンを混晶化することはΔＥｃを低下させ、井戸層への電子の閉じ込めを弱くすることになるわけであるが、アンチモン混晶比が７．５％以下であればΔＥｃは２５０ｍｅＶ以上が得られ、この場合に１８０Ｋ以上のＴ０が保たれることがわかる。比較例２のように、アンチモン混晶比を７．５％より大きくすると、Ｔ０は急激に小さくなり、好ましくない（比較例２）。このように、バリア層とのバンド不連続の大きさに応じてアンチモンの混晶比を適切な範囲に設定する必要がある。
（実施の形態４，５）
実施形態１で詳細を説明した半導体レーザ構造の井戸層１０６を、
実施形態４では、ｉ−Ｇａ０．８１７Ｉｎ０．１８３Ｎ０．００６５Ａｓ０．８９８５Ｓｂ０．０９５，７ｎｍ，歪量１．９％に、
実施形態５では、ｉ−Ｇａ０．９５Ｉｎ０．０５Ｎ０．０１２２Ａｓ０．８５９８Ｓｂ０．１２８，７ｎｍ，歪量１．１％に、
置換した構造の半導体レーザを作製した。作製方法等の詳細は実施形態１と同じであるが、井戸層の各元素の組成が異なる。
上記の半導体レーザ素子についても、作製方法、リッジの幅、共振器長は、実施形態１と同じである。
何れの半導体レーザ素子についても、波長１．３μｍでレーザ発振した。共振器長Ｌが３００μｍの場合におけるレーザ発振開始時の閾値電流密度は、実施形態４，５において、それぞれ０．３９ｋＡ／ｃｍ２，０．４２ｋＡ／ｃｍ２であり、低電流密度でのレーザ発振が見られた。素子温度２０℃から９０℃における特性温度Ｔ０は、実施形態４，５において、それぞれ１８８Ｋ，１８１Ｋであり、温度特性に優れていた。
実施形態４，５及び実施形態３における各半導体レーザ素子の井戸層においては、何れも波長１．３μｍであり、また、各レーザ素子の井戸層とＧａＡｓバリア層との伝導帯のエネルギー差ΔＥｃは何れも２５０ｍｅＶとなるように井戸層の混晶比が設定、歪量が異なっている。実施形態１〜３において、図５Ａを参照しながら説明したように、ＧａＩｎＮＡｓへアンチモンを混晶化した場合、アンチモン混晶比の増大とともに井戸層とバリア層との伝導帯のエネルギー差ΔＥｃが低減し、ΔＥｃを適度な大きさとする為にはアンチモン混晶比に最適な範囲があることを述べた。このアンチモン混晶比の最適な範囲については、バリア層の禁制帯幅・ＧａＩｎＮＡｓＳｂ混晶の禁制帯幅・インジウム組成・窒素組成等の組み合わせに依存する。
しかしながら、本願発明者は、このアンチモン混晶比の適切な範囲は、バリア層の材料・混晶の禁制帯幅を固定した場合、混晶の歪量の関数として表現することが出来ることを見出した。図６に、バリア層としてＧａＡｓを用いた実施形態３〜５の各構造の歪量ε（％）とアンチモン混晶比ｙとの関係を図示する。実施形態３〜５（図中、Ｅ３〜Ｅ５で表す。）では何れも波長１．３μｍでありかつΔＥｃ＝２５０ｍｅＶであることから、図６の各点を結ぶラインがアンチモン混晶比ｙの上限値の歪量ε依存性ということになる。図６における各点を結ぶラインは、概ね、
ｙ＝−０．０４１×ε＋０．１７３
で近似することが出来る。
このラインで与えられる値以下のアンチモン混晶比ｙ、すなわち
ｙ≦−０．０４１×ε＋０．１７３ … （１）
で表現される（但し、０＜ｙ＜１）。図６における斜線領域で混晶を作製すればΔＥｃが２５０ｍｅＶ以上となる混晶を作製することが出来、温度特性に優れた半導体レーザが得られることになる。
なお、式（１）は、バリア層がＧａＡｓの場合について導出した式であるが、バリア層がＡｌＧａＡｓ，ＧａＩｎＰ，ＩｎＧａＡｓＰであっても式（１）を満たしていることが望ましい。なぜならば、バリア層がＡｌＧａＡｓの場合、ＡｌＧａＡｓはＧａＡｓよりも伝導帯のエネルギーレベルが高い為、式（１）を満たしていれば必然的にΔＥｃ≧２５０ｍｅＶが確保されるからである。また、ＧａＩｎＰ，ＩｎＧａＡｓＰについては、ＧａＡｓと概ね格子整合する組成においては、伝導帯のエネルギーレベルがＧａＡｓと同程度であることから、同様に式（１）を満たしていればΔＥｃ≧２５０ｍｅＶが確保されることになる。
（実施の形態６）
図７に、本願発明の半導体装置の一形態である半導体レーザ素子７００を示す。この半導体レーザ素子７００は、波長１．５５μｍでレーザ発振するように設計されている点に特徴がある。各部の詳細は次の通りである。
Figure 2002078144
ＧａＡｓ（１００）基板７１１の上に、下クラッド層７１０からコンタクト層７０５に至る各層を有機金属気相成長（ＭＯ−ＣＶＤ）法を用いて結晶成長により作製した。この時に用いられたＭＯ−ＣＶＤ法では、砒素と燐を除く各元素（Ｇａ，Ｉｎ，Ｓｂ，Ｎ）の原料には、全て有機金属（トリメチルガリウム，トリメチルインジウム，トリメチルアンチモン，ジメチルヒドラジン）を用いた。また、砒素と燐の原料にはアルシンとフォスフィンを用いた。ＭＯ−ＣＶＤ法は、水素キャリア雰囲気において、７６ｔｏｒｒの減圧下で、基板温度５５０℃にて行った。ＭＯ−ＣＶＤ法による結晶成長の後、成長層を幅１．５μｍのストライプ状のメサ形状にエッチング加工して導波路構造とし、そのメサの側面には再びＭＯ−ＣＶＤ法により第三電流狭窄層７０４から第一電流狭窄層７０２を成長し、その後に上下に電極７１２，７０１を形成した。続いてメサと直交する方向に、劈開により端面ミラーを形成した。共振器長（端面ミラー間の間隔）は２５０μｍとした。
半導体レーザ素子７００は、波長１．５５μｍでレーザ発振した。レーザ発振開始時の閾値電流密度は０．５５Ａ／ｃｍ２であり、素子温度２０℃から９０℃における特性温度Ｔ０は２０５Ｋであった。このように、波長が異なっても２％以上のアンチモンが混晶化されていることにより、アンチモンを混晶化しない場合よりも優れた特性を有する半導体レーザ素子を得ることが出来た。また、アンチモンを混晶化しながらも隣接する層７０７，７０９とのヘテロ接合においてはΔＥｃ＝３００ｍｅＶの大きな伝導帯バンドギャップ不連続値が確保されており、高い温度特性が得られている。
（実施の形態７）
図８に、本願発明の半導体装置の一形態である半導体レーザ素子８００を示す。この半導体レーザ素子８００は活性層が多重量子井戸構造であり、各井戸層に、更にアルミニウムが混晶化されている点に特徴がある。各部の詳細は次の通りである。
Figure 2002078144
ＧａＡｓ（１００）基板８１１の上に、下クラッド層８１０からコンタクト層８０３に至る各層を化学ビームエピタキシャル成長（ＣＢＥ）法を用いて結晶成長により作製した。この時に用いられたＣＢＥ法では、砒素と燐を除く各元素（Ａｌ，Ｇａ，Ｉｎ，Ｓｂ，Ｎ）の原料には、全て有機金属（トリメチルアルミニウム，トリメチルガリウム，トリメチルインジウム，トリメチルアンチモン，アンモニア）を用いた。また、砒素と燐の原料にはアルシンとフォスフィンを用いた。ＣＢＥ法は、基板温度４８０℃にて行った。ＣＢＥ法による結晶成長の後、上クラッド層８０４を幅２．５μｍのストライプ状のメサ形状にエッチング加工してリッジ型導波路構造とし、そのリッジの側面には再びＣＢＥ法により電流狭窄層８０２を選択的に成長し、その後に上下に電極８０１，８１２を形成した。続いてメサと直交する方向に、劈開により端面ミラーを形成した。共振器長（端面ミラー間の間隔）は５００μｍとした。
半導体レーザ素子８０３は、波長１．３μｍでレーザ発振した。レーザ発振開始時の閾値電流密度は０．３５Ａ／ｃｍ２であり、素子温度２０℃から９０℃における特性温度Ｔ０は１９５Ｋであった。このように、ＧａＩｎＮＡｓＳｂに更にアルミニウムが混晶化されていても、２％以上のアンチモンが混晶化されていることにより、優れた特性を有する半導体レーザ素子を得ることが出来る。また、アンチモンを混晶化しながらも隣接する層８０５，８０７，８０９とのヘテロ接合においては約３００ｍｅＶの大きな伝導帯バンドギャップ不連続値が確保されており、高い温度特性が得られている。なお、ＡｌＧａＩｎＮＡｓＳｂによって井戸層を構成した半導体レーザ素子は、必ずしも波長１．３μｍでレーザ発振するものに限られるわけではなく、１．５５μｍなどの他の波長であってもよい。
（実施の形態８）
本実施形態においては、原料の間欠供給によってＧａＩｎＮＡｓＳｂ混晶を作製する方法について説明する。
ここでは、ＩＩＩ族原料，砒素原料，アンチモン原料にはそれぞれの固体金属ソースを用い、窒素原料にはＥＣＲプラズマにより活性化されたＮ２ガスを用い、ＭＢＥ法により、ＧａＡｓ（１００）基板の上に、基板温度４８０℃にて結晶成長を行った。図９Ａに、結晶成長時の原料の間欠供給の１サイクル分のシーケンスを示す。このシーケンスにおいては、アンチモン供給時（工程１２ｂ）にインジウムが供給されていない点にポイントがある。このシーケンスを１サイクル実行するのに４秒を要し、工程１２ａと工程１２ｂとからなる１サイクルで１分子層相当のＧａ０．８Ｉｎ０．２Ｎ０．０１Ａｓ０．９３Ｓｂ０．０６混晶が結晶成長するように原料ビームの強度を調節した。より具体的には、ガリウム分子線を１．５×１０−７ｔｏｒｒ、インジウム分子線を３．０×１０−７ｔｏｒｒ、砒素分子線を前半は１．０×１０−５ｔｏｒｒ，後半は０．８×１０−５ｔｏｒｒ、窒素ガス供給量を０．５ｃｃ／ｍｉｎ、アンチモン分子線を５．０×１０−７ｔｏｒｒとした。このサイクルを２２回繰り返すことにより、６２ｎｍの混晶結晶を成長した。
この混晶結晶の、室温におけるＰＬ（フォトルミネッセンス）発光波長は１．３μｍ、発光の半値全幅は２０ｍｅＶであり、発光強度は非常に強いものであった。
（比較例３）
比較のため、各原料の分子線強度を実施形態８に示した値と同じにしたまま、全ての原料ビームを同時に供給することにより混晶の結晶成長を行った。なお、砒素分子線は０．８×１０−５ｔｏｒｒとした。この場合、成長された混晶のアンチモン混晶比は０．０１であり、実施形態８の場合の約１／６程度であって、膜中へのアンチモンの取り込みが少なくなることがわかった。また、ＰＬ発光強度は実施形態８に対して１／１０程度、発光の半値幅は３７ｍｅＶであった。
以下、実施形態８と比較例３とを参照しながら、本発明の作用・効果について説明する。
本願発明者は、ＧａＩｎＮＡｓＳｂ混晶を成長する際に、インジウム混晶比が高くなるに連れて、膜中へのアンチモンの取り込み効率が著しく低下し、原料効率の点で問題があるとともに、発光特性が悪化することを見出した。これは、インジウムとアンチモンとを両方含む混晶系においては非混和領域が大きく、膜中にインジウムとアンチモンとを同時に取り込むことが難しくなっているためであると思われる。
実施形態８はこの問題を解決するためになされたものである。すなわち、インジウムとアンチモンとの原料供給のタイミングが時間的に分離されているため、アンチモンを供給するタイミングにおいてはインジウムが同時に供給されていないことによって膜中へのアンチモンの取り込み効率が著しく向上しているものである。また、このように非混和性の問題を避けながら結晶成長を行っているため、発光特性においても優れたものが出来るようになるわけである。
なお、図９Ａにおいては、インジウム供給時にはアンチモンは一切供給していないが、図９Ｂに示すようにインジウム供給時（工程１３ａ）にもアンチモンを供給していても問題はない。この時、インジウムと同時に供給されたアンチモンは膜中へ取り込まれにくいが、それに引き続いてインジウムを供給しない状態でアンチモンを供給するシーケンス（工程１３ｂ）を設けておけば、それでよい。また、実施形態８においては、インジウムと同時にガリウム，砒素，窒素を、アンチモンと同時にガリウム，砒素を供給しているが、インジウムあるいはアンチモンと同時に供給する他の原料分子線の種類は上記の組み合わせに限定されるものではない。例えば、インジウムと同時にガリウム，砒素を供給し、アンチモンと同時にガリウム，砒素，窒素を供給するシーケンスを設定し、それを繰り返してもよい。また、１サイクルあたりの成長層厚は必ずしも１分子層である必要はなく、２分子層、５分子層、あるいはそれ以上、もしくは自然数でなくとも１．５分子層などの任意の分子層数であってもよい。
なお、実施形態８では基板温度を４８０℃としたが、基板温度は４００℃から５００℃の範囲において任意に設定することが出来る。基板温度が４００℃よりも低い場合には発光特性の悪化が見られ、基板温度が５００℃よりも高い場合には平坦な結晶の成長が困難であった。
（実施の形態９）
図１０に、本願発明の半導体装置の一形態である、光通信システムに用いられる光送受信モジュールについて説明する。
図１０に、光送受信モジュール１０００の略図（斜視図）を示す。基地局から光ファイバー１００７を通して送られてきた波長１．３μｍの光信号は、ａ点から光導波路１００３に結合され、光導波路１００３を導波する。Ｙ分岐部１００６では導波されてきた光信号が５０：５０に分岐され、一方がｂ点を通して受光用ディテクター部１００５に達し、送られてきた光信号が電気信号に変換される。一方送信機能としては、半導体レーザ部１００２によって電気信号が光信号に変換され、ｃ点を通して導波路１００３に結合され、ａ点から光ファイバー１００７へ送信される。出力モニター部１００４は、半導体レーザ１００２の光出力を後方からモニターするものである。
この光送受信モジュール１０００を構成する送信用半導体レーザ部１００２、受光用ディテクター部１００５、送信用半導体レーザの出力モニター部１００４、光導波路部１００３は、ＧａＡｓ基板１００１の上に一回の結晶成長により作製されており、それぞれの微小素子がモノリシック集積されている。送信用半導体レーザ部１００２、受光用ディテクター部１００５、送信用半導体レーザの出力モニター部１００４の層構造は、実施形態１で示したものと同一であり、量子井戸活性層あるいはコア層の井戸層部にＧａＩｎＮＡｓＳｂからなる半導体材料が用いられて高性能化されている。光導波路部１００３には、上面から亜鉛が熱拡散され、コア層の量子井戸構造が無秩序化されており、波長１．３μｍの光に対して透明となっている。それぞれの微小素子は、ドライエッチングにより加工・分離されている。
この光送受信モジュールでは、送信用半導体レーザ部１００２、受光用ディテクター部１００５、送信用半導体レーザの出力モニター部１００４の井戸層において、砒素と窒素を組成として含むＩＩＩ−Ｖ族化合物半導体材料が用いられているが、更にアンチモンを含むことにより、半導体レーザ部においては低消費電力化、ディテクター・モニター部においては光−電気変換効率が大幅に向上しており、システム全体の性能の向上をはかることができている。
なお、本実施形態においては、層構造として実施形態１で説明したものと同一のものを用いた場合について説明した。一方、これまでに他の実施形態で示してきた種々の組成の組み合わせ、混晶比等を用いて同様のシステムを構築しても同様に高性能なシステムが構築されることは言うまでもない。
上記においては光ファイバー通信システムへの応用について示したが、光ファイバーを用いない空間光伝送システム、あるいは光ディスク用のピックアップ、あるいは光によるセンサー機能を有する光計測システム、レーザを利用した医療用機器などの他の応用システムにおいて同様の構成が可能であり、同様の効果が得られることは言うまでもない。また、必ずしもモノリシック型でなくとも、半導体レーザ部や受光用ディテクター部を外部から貼り付けたハイブリッド型であってもよいことは言うまでもない。
（実施の形態１０）
図１１に、本願発明の半導体装置の一形態である半導体レーザ素子１１００を示す。この半導体レーザ素子１１００は活性層が多重量子井戸構造を有するもので、各井戸層にアルミニウムとアンチモンとが混晶化されている点に特徴がある。各部の詳細は次の通りである。
Figure 2002078144
ＧａＡｓ（１００）基板１１１０の上に、下クラッド層１１０９からコンタクト層１１０３に至る各層を分子線エピタキシャル成長（ＭＢＥ）法を用いて結晶成長を行った。この時に用いられたＭＢＥ法では、窒素を除く各元素（Ａｌ，Ｇａ，Ｉｎ，Ａｓ，Ｐ，Ｓｂ）の原料には、全て固体金属を用いた。窒素の原料には、アンモニアガス（ＮＨ３）を用いた。ＭＢＥ法は、基板温度４６０℃にて行った。ＭＢＥ法による結晶成長の後、上クラッド層１１０４を幅２μｍのストライプ状のメサ形状にエッチング加工してリッジ型導波路構造とし、そのリッジの側面には再びＭＢＥ法により電流狭窄層１１０２を選択的に成長し、その後に上下に電極１１０１，１１１１を形成した。続いてメサと直交する方向に、劈開により端面ミラーを形成した。共振器長（端面ミラー間の間隔）は３００μｍとした。
井戸層ｉ−Ａｌ０．０５Ｇａ０．９５−ｘＩｎｘＮｚＡｓ１−ｙ−ｚＳｂｙの組成比は、井戸層からの発光波長が１．３μｍとなり、かつ井戸層の歪量が２．０％あるいは２．５％となるｘ，ｙ，ｚの組み合わせを合計８点選んだ。図１２は歪量２．０％、図１３は歪量２．５％の場合のｘ，ｙ，ｚの組み合わせを、Ｓｂ組成比ｙの関数として図示している。また同時に、得られた井戸層とＧａＡｓから成るバリア層あるいはガイド層との伝導帯のバンド不連続値ΔＥｃについても図示している。
特定の発光波長（１．３μｍ）で発光し、一定の歪量（２．０％または２．５％）を有する井戸層ｉ−Ａｌ０．０５Ｇａ０．９５−ｘＩｎｘＮｚＡｓ１−ｙ−ｚＳｂｙの組成比に関して、アンチモン混晶比ｙを増加させるに連れて、インジウム混晶比ｘ及び窒素混晶比ｚを小さくすることが出来ることが図１２，１３からわかる。
本願発明者等は、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．７８，Ｎｏ．１０，２００１，ｐ．１３６４において、窒素と窒素以外のＶ族元素とを混晶化したＩＩＩ−Ｖ族化合物半導体結晶を結晶成長する際に、アルミニウムを添加しながらＭＢＥ法にて結晶成長を行うことによって、アンモニア等の窒素原料の利用効率が著しく増加させることが出来るようになる技術に関して報告している。アルミニウムの混晶化にはこのような利点がある一方で、アルミニウム組成が増すに連れて禁制帯幅が広がってしまう点に問題がある。例えばＧａＩｎＮＡｓにアルミニウムを混晶化した場合、アルミニウムによる禁制帯幅の広がりを打ち消す為にはインジウム混晶比や窒素混晶比を増加させる必要があった。特に、窒素混晶比の増加に連れて指数関数的に結晶性（特に発光特性）が悪化するこの混晶系では、窒素の混晶比を増加しなければならないことは重大な問題となり、この混晶系を発光デバイスの発光層に用いた場合には、発光効率の低下、消費電力の増大、素子寿命の短命化につながる。
一方、本願発明においては、アンチモンが混晶化されていることにより、アンチモンの混晶化による効果によって禁制帯幅の縮小が生じており、図１２，１３に見られるように、一定の禁制帯幅を得るのに必要な窒素混晶比ｚ・インジウム混晶比ｘを減らすことが出来ている。図１２，１３において、例えばアンチモン混晶比ｙ＝０．０８の場合を例に取ると、歪量２．０％とした図１２においては窒素混晶比はｚ＝０．０１、歪量２．５％とした図１３においては窒素混晶比はｚ＝０．００６となっている。これは、アルミニウムを混晶化しないＧａＩｎＮＡｓで同歪量、同禁制帯幅を実現しようとした場合の窒素混晶比と同等の値となっている。つまり、ＧａＩｎＮＡｓにアルミニウムとアンチモンとを同時に混晶化した場合、アンチモンは、アルミニウムによる禁制帯幅の拡大分をキャンセルするように作用していることに相当し、アルミニウムを混晶化したことに伴う問題点を解決する方向に作用していることがわかる。ＧａＩｎＮＡｓ等にアルミニウムを含む場合、出来るだけ少ない窒素混晶比で所望の禁制帯幅（＝発光波長），歪量を有する優れた結晶を得ようとする場合、アルミニウムとアンチモンとを同時に混晶化することが効果的であると言える。
なお、図１２，１３の各プロットで示した混晶組成にて作製された半導体レーザ素子１１００は、いずれも波長１．３μｍでレーザ発振した。レーザ発振開始時の閾値電流は２５ｍＡであり、素子温度２０℃から９０℃における特性温度Ｔ０は１９０Ｋであった。このように、２％以上のアンチモンが混晶化されていることにより、優れた特性を有する半導体レーザ素子を得ることが出来ている。また、アンチモンを混晶化しながらも隣接する層とのヘテロ接合においては２５０ｍｅＶ以上の大きな伝導帯バンドギャップ不連続値が確保されており、高い温度特性が得られている。なお、ＡｌＧａＩｎＮＡｓＳｂによって井戸層を構成した半導体レーザ素子は、必ずしも波長１．３μｍでレーザ発振するものに限られるわけではなく、１．５５μｍなどの他の波長であってもよいことは言うまでも無い。
（実施の形態１１）
本実施形態においては、原料の間欠供給によってＧａＩｎＮＡｓＳｂ混晶を作製する方法について説明する。ここでは、波長１．３μｍで発光するＧａＡｓ／ＧａＩｎＮＡｓＳｂ／ＧａＡｓ単一量子井戸を作製した。
結晶成長は、ガスソース分子線エピタキシャル成長（ＧＳ−ＭＢＥ）法により行った。ＩＩＩ族原料，砒素原料，アンチモン原料にはそれぞれの固体金属ソース（金属ガリウム，金属インジウム，金属砒素（Ａｓ４），金属アンチモン）を用い、窒素原料にはジメチルヒドラジン（ＤＭｅＨｙ）を用いた。ＤＭｅＨｙは、ガス状の原料を、クラッキングやプラズマ励起を行わずにガスセルを通して真空チャンバー内に導入し、基板に照射した。基板にはＧａＡｓ（１００）を用い、結晶成長は基板温度４００℃にて行った。
Ｇａ，Ａｓ４原料を同時に供給することによって層厚１μｍのＧａＡｓ下バリア層を結晶成長した後、ウエル層であるＧａＩｎＮＡｓＳｂを、図１４に示す原料供給シーケンスにて成長を行った。すなわち、まず工程１４ａにてＧａ，Ｓｂ，Ａｓの原料分子線を９秒間供給した。ここでは、３秒間で、層厚１原子層相当のＧａが供給されるように、Ｇａのビーム強度を２．５×１０−７ｔｏｒｒとした。Ａｓ４，Ｓｂのビーム強度は８．０×１０−６ｔｏｒｒ，８×１０−７ｔｏｒｒである。次に工程１４ｂにてＩｎ，Ａｓの原料分子線を９秒間供給した。ここでは、Ｉｎのビーム強度を１．６×１０−７ｔｏｒｒとした。続いて工程１４ｃにてＡｓ４分子線だけを５秒間照射した。ここではＡｓ４のビーム強度を５．０×１０−６ｔｏｒｒにまで低減した。続いて工程１４ｄにて３×１０−６ｔｏｒｒのＤＭｅＨｙ分子線とＡｓ４分子線を６０秒間照射した。次に、工程１４ｅにて３秒間Ａｓ４分子線の供給量を行った。ここではＡｓ４のビーム強度を８．０×１０−６ｔｏｒｒにまで上昇させた。この工程１４ａから工程１４ｅよりなる１サイクルを４回繰り返し、層厚約５０ｎｍのＧａＩｎＮＡｓＳｂ量子井戸を結晶成長した。
作製された井戸層の混晶の各組成の混晶比はＧａ０．８７Ｉｎ０．１３Ｎ０．０１Ａｓ０．８９Ｓｂ０．１であった。この混晶結晶の、室温におけるＰＬ（フォトルミネッセンス）発光波長は１．３μｍ、発光の半値全幅は２８ｍｅＶであり、発光強度は非常に強いものであった。なお、図１４における工程１４ａと工程１４ｂの順序を入れ替えて実施しても同様の結果となった。
以下、実施形態１１を参照しながら、本発明の作用・効果について説明する。本願発明者の検討によると、実施形態８で説明したように、アンチモンの混晶化に関して、インジウムを含まない材料系（例えばＧａＡｓやＡｌＧａＡｓ）にアンチモンを混晶化することは容易であるのに対し、インジウムを含む材料系（例えばＧａＩｎＡｓ）にアンチモンを混晶化するすることは非常に困難であることがわかった。これは、インジウムを含む混晶系とアンチモンを含む混晶系とを混合した場合の非混和領域が非常に大きくなる為であり、インジウムを含む系とアンチモンを含む系とは安定した混晶相を作らないことによると思われる。
また、アンチモンを効率よく混晶化するには、非平衡度が高い成長条件が望ましく、特に基板温度は４００℃から５００℃程度の範囲に設定することが望ましいことがわかった。このように基板温度を低くした場合、実施形態８のように窒素原料がプラズマにより活性化されている場合には問題はないが、本実施形態のようにプラズマ活性化されていない分子原料を用いた場合には、原料の熱分解不足により、窒素の添加効率の著しい低下が生じることになる。
本実施形態は、アンチモンの混晶化に有利な低温においても、窒素の添加効率の低下を生じさせない成長シーケンスを示したものである。図１４において、工程１４ａではインジウムを供給しないでアンチモンを供給することによってアンチモンの混晶化を行い、工程１４ｂではインジウムの混晶化を行っている点については実施形態８と同様である。ここでは、その後に工程１４ｄを設けている点に特徴がある。すなわち、ＩＩＩ族原料の供給を行わず、窒素原料であるＤＭｅＨｙを供給しているので、成長層表面に十分な窒素原子を吸着させることが出来るようになっているものである。基板温度４００℃という低温ではＤＭｅＨｙの熱分解は十分ではないが、ＤＭｅＨｙの供給量を適切に設定し、かつ工程１４ｄの時間を適切に設定している為、熱分解の不十分さをＤＭｅＨｙの供給量と供給時間によって決まる積算供給量によって補償することが出来ている。つまり、ＩＩＩ族原料の供給及びアンチモンの混晶化プロセスである工程１４ａ，１４ｂと、窒素の混晶化プロセスである工程１４ｄとを分離することにより、窒素原料の供給条件・供給時間を、ＩＩＩ族原料やアンチモンの供給条件・供給時間に左右されることなく設定出来、所望の混晶を得ることが出来るようになったものである。
なお、図１４における工程１４ａ，１４ｂは、図１５における工程１５ａ，１５ｂのように、入れ替わっていても問題はない。また図９Ｂを参照しながら説明したように、インジウムを供給する際にもアンチモンを供給していても問題はない。また、ＩＩＩ族原料を供給していない工程でもアンチモンを供給していても問題はない。また、ここでは窒素原料は工程１４ｄまたは工程１５ｄだけに供給したが、必ずしもこの工程だけに供給する必要はなく、他の工程で窒素原料を供給してもよく、全ての工程で供給することも可能である。
また、上記の例ではプロセス１サイクル当りの成長層厚を３分子層であるとしたが、必ずしも３分子層である必要はなく、１分子層、５分子層、あるいはそれ以上、もしくは自然数でなくとも１．５分子層などの任意の分子層数であってもよいことは言うまでもない。
窒素原料として、例えばアンモニア（ＮＨ３）など、実施形態１１で用いたＤＭｅＨｙよりも熱分解効率が悪いガスを用いた場合、実施形態１０で説明したように窒素原料の利用効率を高める為にアルミニウムを添加するのが望ましい。また、アルミニウムによる禁制帯幅の拡大をキャンセルするようにアンチモン混晶比を設定するのが望ましい。このようにアルミニウムを添加しながら窒素の利用を高める時には、図１６に示す結晶成長シーケンスを用いることが出来る。すなわち、工程１６ａ，１６ｂでＧａ，Ｉｎ，Ａｓ，Ｓｂの混晶化を行った後に工程１６ｃにてＡｌ原料とＮＨ３とを供給し始め、その後に工程１６ｄにてＮＨ３の供給を続けることにより、工程１６ｃにて供給されて結晶表面に付着したアルミニウムの高い反応性を利用しながらＮＨ３からの窒素原子の表面吸着を促進することが出来るようになる。このようなプロセスを用いることにより、アンチモンの混晶化に必要な低温成長と、アルミニウムによる低温での窒素原料の利用効率の向上効果と、アルミニウムとアンチモンの同時混晶化による実施形態１０にて示した効果とを全て達成するのに望ましい結晶成長方法となる。
なお、ここでは工程１６ｃにてアルミニウムとＮＨ３とを同時に供給を開始したが、必ずしも同時である必要はなく、ＮＨ３は、例えば工程１６ｄだけに供給してもよいし、全工程で供給していてもよい。アルミニウムの供給は、上記の例ではインジウムやガリウムといった他のＩＩＩ族原料を供給し終わってから再表面に供給したが、インジウムやガリウムと同時であっても問題はない。ただし、その場合には窒素原料の供給を行っている間のアルミニウムの表面露出が少なくなるため、窒素原料の利用効率の向上作用はやや低下する場合がある。
このようにＩｎとＳｂの原料を時間的に分離して供給し、空間的に分離することによって、非混和性に起因する結晶性の悪化と膜中へのＳｂの取り込みの低下という問題を回避することが出来るようになったわけであるが、Ｓｂ供給前に、ＩｎもＳｂも含まない中間層を挟む図１７に示す成長シーケンスを用いた場合、Ｓｂの混晶化を行う為のＳｂ供給工程において下地のＩｎの悪影響を受けなくなり、結晶性の向上とＳｂの取り込み効率の向上に対して効果的であった。すなわち、Ｉｎ源を含みＳｂ源を含まない原料を供給する工程１７ａを実施した後、Ｉｎ源もＳｂ源も含まない原料を供給する工程１７ｂを実施し、引き続いてＩｎ源を含まずＳｂ源を含む原料を供給する工程１７ｃを実施する。これにより、工程１７ａによって形成されるＩｎを含む層と、工程１７ｃによって形成されるＳｂを含む層の間に、ＩｎもＳｂも含まない中間層（ここではＧａＡｓ）が工程１７ｂによって形成されることになり、Ｉｎを含む層とＳｂを含む層とは、その界面も含めて接することがなくなる。よって、Ｉｎを含む層とＳｂを含む層との界面での非混和性の問題が回避されるようになり、結果としてより結晶性に優れた結晶が得られるようになる。なお、工程１７ａと工程１７ｃとは入れ替わっていてもよい。また、この時の中間層としてはＧａＡｓであることが望ましい。この中間層は、下地を完全に覆い隠す必要があることから１分子層以上である必要があり、また全体の結晶組成に及ぼす影響が少なくなるよう２分子層以下程度であることが望ましい。また、図１８に示すように工程１８ｅからのＩＩＩ族の供給をストップする工程の直前に工程１８ｄに示すようなＩｎもＳｂも含まないキャップ層を成長することも可能である。このキャップ層により、Ｉｎの表面偏析やＳｂの熱蒸発を抑制することが出来る。このキャップ層もＧａＡｓであることが望ましく、層厚は１分子層以上２分子層以下程度とするのが望ましい。なお、ＩＩＩ族元素やＳｂを供給する各工程は必ずしも連続している必要はなく、例えばＡｓだけを供給する成長中断時間を設けてもよい。このことは他の全ての実施形態に当てはまる。また各工程でＡｓ供給量は一定とする必要もなく、変化してもよい。例えば図１９におけるＩｎ供給工程である工程１９ａにおけるＡｓ供給量を高めた場合、Ｉｎのマイグレーションを抑えて表面の平坦化が促進される効果や、Ｉｎの表面偏析を抑制してＳｂとの空間的分離がより強くなる効果が期待される。
（実施の形態１２）
図２０に、本願発明の半導体装置の一形態である半導体レーザ素子２０００を示す。この半導体レーザ素子２０００はＧａＡｓ基板を用いて作製され、波長１．３μｍでレーザ発振するように設計されている。各部の詳細は次の通りである。
Figure 2002078144
ＧａＡｓ（１００）基板２０１１の上に、下クラッド層２０１０からコンタクト層２００３に至る各層を分子線エピタキシャル成長（ＭＢＥ）法を用いて結晶成長した。この時に用いられたＭＢＥ法では、窒素を除く各元素（Ａｌ，Ｇａ，Ｉｎ，Ａｓ，Ｓｂ）の原料には、全て固体ソース（金属Ａｌ，金属Ｇａ，金属Ｉｎ，金属Ａｓ，金属Ｓｂ）を用いた。また、窒素の原料にはＥＣＲプラズマで励起された窒素ガスを用いた。ＭＢＥ法による結晶成長の後、上クラッド層２００４とコンタクト層２００３の一部を幅３μｍのストライプ状にエッチング加工してリッジ型導波路構造とし、リッジ側面にはポリイミドによる電流狭窄層２００２を施し、上下に電極２００１，２０１２を形成した。続いてリッジに直交する方向に、劈開により端面ミラーを形成した。
半導体レーザ素子２０００は、波長１．３μｍでレーザ発振した。共振器長（Ｌ）を３００μｍとした時のレーザ発振開始時の閾値電流密度Ｊｔｈは０．２ｋＡ／ｃｍ２であり、低電流でのレーザ発振が見られた。素子温度２０℃から９０℃における特性温度Ｔ０は１９５Ｋであり、温度特性に優れていた。
実施形態１〜６においては井戸層であるＧａＩｎＮＡｓＳｂに隣接する層（バリア層またはガイド層）としてＧａＡｓを用いた例を示していたのに対し、本実施形態においてはＧａＡｓよりも禁制帯幅が広いＡｌＧａＡｓを用いている。その為、ＧａＡｓをバリア層として用いた場合よりも、井戸層とバリア層とのヘテロ接合における伝導帯のエネルギー差ΔＥｃを大きくすることが出来るため、井戸層のアンチモン混晶比をより大きくすることが出来た。それによって井戸層の窒素混晶比をより小さくしても所定の波長の混晶を得ることが出来るようになり、十分な温度特性を保ったまま、より低しきい値電流でのレーザ発振が生じるようになった。上記の構成においては、井戸層であるＧａＩｎＮＡｓＳｂとそれに隣接するＡｌＧａＡｓとのヘテロ接合における伝導帯のエネルギー差ΔＥｃとして約３００ｍｅＶの大きな値が確保されている。
なお、図２０の構成において下ガイド層から上ガイド層に至る各層の構成は上記に示したものに限られるわけではなく、
Figure 2002078144
のように井戸層に隣接する層（上下バリア層２００６，２００８）のＡｌ混晶比を更に高くすることによって、井戸層へのキャリアの閉じ込めを強くすることが出来る。この場合、井戸層とバリア層とのヘテロ接合における伝導帯のエネルギー差ΔＥｃを更に大きくすることが出来るため、井戸層のアンチモン混晶比を更に大きくすることが可能となった。それによって窒素混晶比を更に小さくしても所定の波長の混晶を得ることが出来るようになり、より低しきい値電流でのレーザ発振が生じるようになる。上記の構成の場合、井戸層への光の閉じ込めを強くするために上下ガイド層２００５，２００９は上下バリア層２００６，２００８よりも低いＡｌ混晶比とした構成としている。
また、図２０の構成において下ガイド層から上ガイド層に至る各層の構成を、
Figure 2002078144
のように井戸層に隣接する層（上下バリア層２００６，２００８）を多層膜とすることによって井戸層へのキャリアの閉じ込めを強くすることも出来る。この場合、井戸層とバリア層とのヘテロ接合における伝導帯のエネルギー差ΔＥｃを更に大きくすることが出来るため、井戸層のアンチモン混晶比を更に大きくすることが可能となった。それによって井戸層の窒素混晶比を更に小さくしても所定の波長の混晶を得ることが出来るようになり、より低しきい値電流でのレーザ発振が生じるようになる。この時に井戸層に隣接する多層膜は、井戸層から溢れる電子に対するＭＱＢ（＝Ｍｕｌｔｉ ｑｕａｎｔｕｍ ｂａｒｒｉｅｒ多重量子障壁）として機能するように設計することが望ましい。
なお、上記の如く井戸層に隣接するバリア層の禁制帯幅を広げることによって井戸層のアンチモン組成を高くすることが出来るわけであるが、インジウムを含む混晶系とアンチモンを含む混晶系とを混合した場合に生じる非混和領域（ミシビリティギャップ）の影響により、良好な結晶性を保ちつつ混晶化することが出来るアンチモン混晶比にはインジウム混晶比に応じた上限があることがわかった。本願発明者による検討によると、インジウム混晶比が１０％，２０％，３０％の各々の場合に、良好な結晶性を保ちつつ混晶化することが出来るアンチモンの混晶比はそれぞれ３０％，２０％，１０％が上限であった。つまり、インジウム混晶比とアンチモン混晶比の合計が４０％以下であることが必要となっている。
なお、本発明は上記の各実施形態に示した特定の結晶系、混晶組成、バンドギャップ波長、ヘテロ接合の組み合わせ、デバイス構造に限定されるものではないことは言うまでもない。特にデバイスについては半導体レーザに限定されるものではなく、発光ダイオード、受光素子、光導波路素子、太陽電池などの任意の光デバイス、あるいはトランジスタ、ＦＥＴ、ＨＥＭＴなどの電子デバイスの任意の層の作製へ適用することが可能である。
また、本願の実施形態ではＩＩＩ−Ｖ族化合物半導体に数％の窒素を混晶化する場合を取り上げたが、実施形態として詳細を説明した以外のＩＩＩ族元素（Ｂ，Ｔｌ等）やＶ族元素（Ｐ，Ｂｉ）が適宜混晶化されていてもよいし、不純物元素（Ｃ，Ｚｎ，Ｂｅ，Ｍｇ，Ｔｅ，Ｓ，Ｓｅ，Ｓｉ等）が適宜含まれていてもよい。また、基板についても実施形態に示したものに限定されるものではなく、別の基板を用いても同様の効果が得られる。例えばＩｎＧａＡｓ基板などのその他のＩＩＩ−Ｖ族化合物半導体基板、ＺｎＳｅ基板などのＩＩ−ＶＩ族化合物半導体基板、Ｇｅ，ＳｉＣ基板などのＩＶ族半導体基板、ガラス・プラスチック・セラミックス等を用いることができる。
これまで示してきた全ての実施形態において、結晶成長方法としては、それぞれの実施形態において示された結晶方法に限定されるものではなく、他の方法を適宜選択し得る。例えば、真空蒸着法、真空スパッタ法、常圧ＣＶＤ法、ＭＯ−ＭＢＥ法、光ＣＶＤ法、プラズマＣＶＤ法などにも適用することが可能な技術である。
また、結晶成長に用いる各構成元素の原料については、実施形態に記述した特定の原料、あるいはそれぞれの原料の特定の組み合わせに限定されるものではなく、任意の原料を任意の組み合わせで用いることができることは言うまでもない。また、結晶成長により形成された混晶について、各組成の混晶比の組み合わせについても実施形態に記述した特定の値の組み合わせに限定されるものではなく、任意の混晶比の組み合わせとすることが可能である。また、何れも量子井戸構造における井戸層に本願の混晶を適用した場合について示してきたが、その際における井戸数、歪量、井戸層厚に関して制限はない。また、バリア層にも圧縮または引っ張りの歪を導入してもよい。また、量子井戸構造のみならず、バルク結晶であってもよい。
なお、これまでの記述の中で「上」と示された方向は基板から離れる方向を示しており、「下」は基板へ近づく方向を示している。結晶成長は「下」から「上」の方向へ向かって進行する。
以上の説明から明らかなように、本願発明によれば、窒素と、窒素を除くＶ族元素を含むＩＩＩ−Ｖ族化合物半導体層において、更にアンチモンを混晶化することにより、より特性（特に発光特性）に優れた結晶が得られるようになり、その層を用いた半導体装置において、より特性の優れたものが得られるようになる。特に、発光装置における低い閾値電流密度、高い特性温度を得るのに有効である。
また、本願発明の結晶成長方法では、インジウムとアンチモンとを含む混晶を成長する際のアンチモンの混晶化効率の向上と、結晶性（特に発光特性）の向上を達成することが出来る。
【図面の簡単な説明】
図１は、半導体レーザ装置の斜視図である。
図２は、閾値電流密度と共振器長との相関を示す図である。
図３Ａおよび３Ｂはそれぞれ、ＧａＩｎＮＡｓＳｂにおけるアンチモン混晶比ｙとインジウム混晶比ｘおよびアンチモン混晶比ｙと窒素混晶比ｚとの相関を示す図である。
図４は、閾値電流密度とアンチモン混晶比との相関を示す図である。
図５Ａおよび５Ｂはそれぞれ、ヘテロ接合のΔＥｃおよび特性温度Ｔ０と、アンチモン混晶比ｘとの相関を示す図である。
図６は、混晶の歪量とアンチモン混晶比の上限との相関を示す図である。
図７は、半導体レーザ装置の斜視図である。
図８は、半導体レーザ装置の斜視図である。
図９Ａおよび９Ｂは、ＧａＩｎＮＡｓＳｂ成長時の原料供給シーケンスを示す図である。
図１０は、光送受信モジュールの斜視図である。
図１１は、本発明の半導体装置の一実施形態である半導体レーザ素子の斜視図である。
図１２は、発光波長１．３μｍ、歪量２．０％となるＡｌ０．０５Ｇａ０．９５−ｘＩｎｘＮｚＡｓ１−ｙ−ｚＳｂｙの組成比の組み合わせを、Ｓｂ組成比ｙの関数として図示したものである。また、隣接するＧａＡｓ障壁層との伝導帯のバンド不連続値ΔＥｃについても図示している。
図１３は、発光波長１．３μｍ、歪量２．５％となるＡｌ０．０５Ｇａ０．９５−ｘＩｎｘＮｚＡｓ１−ｙ−ｚＳｂｙの組成比の組み合わせを、Ｓｂ組成比ｙの関数として図示したものである。また、隣接するＧａＡｓ障壁層との伝導帯のバンド不連続値ΔＥｃについても図示している。
図１４は、本発明の結晶成長方法の一実施形態である原料の間欠供給によってＧａＩｎＮＡｓＳｂ混晶を作製する方法を説明する図であり、各原料を供給するタイミングを示している。
図１５は、本発明の結晶成長方法の一実施形態である原料の間欠供給によってＧａＩｎＮＡｓＳｂ混晶を作製する方法の変形例を説明する図であり、各原料を供給するタイミングを示している。
図１６は、本発明の結晶成長方法の一実施形態である原料の間欠供給によってＡｌＧａＩｎＮＡｓＳｂ混晶を作製する方法の変形例を説明する図であり、各原料を供給するタイミングを示している。
図１７は、実施形態１１における原料供給シーケンスの変形例を示す図である。
図１８は、実施形態１１における原料供給シーケンスの変形例を示す図である。
図１９は、実施形態１１における原料供給シーケンスの変形例を示す図である。
図２０は、実施形態１２における半導体レーザ装置の斜視図である。

Claims (21)

  1. 窒素と、アンチモンと、窒素及びアンチモン以外の一種類以上のＶ族元素をＶ族組成として含むＩＩＩ−Ｖ族化合物半導体層（１０６；７０８；８０６，８０８；１１０６；２００７）を備えたことを特徴とする半導体装置（１００；７００；８００；１０００；１１００；２０００）。
  2. 上記ＩＩＩ−Ｖ族化合物半導体層（１０６；７０８；８０６，８０８；１１０６；２００７）は、ガリウムとインジウムをそのＩＩＩ族組成として含むことを特徴とする請求項１に記載の半導体装置。
  3. 上記ＩＩＩ−Ｖ族化合物半導体層のアンチモンのＶ族組成比ｙ（０＜ｙ＜１）が０．０２以上であることを特徴とする請求項１に記載の半導体装置。
  4. 上記ＩＩＩ−Ｖ族化合物半導体層（１０６；７０８；８０６，８０８；１１０６；２００７）に隣接して、他のＩＩＩ−Ｖ族化合物半導体層（１０５，１０７；７０７，７０９；８０５，８０７，８０９；１１０５，１１０７，１１０８；２００６，２００８）を備え、上記ＩＩＩ−Ｖ族化合物半導体層と、該ＩＩＩ−Ｖ族化合物半導体層との伝導帯のバンド不連続値が２５０ｍｅＶ以上であることを特徴とする請求項１に記載の半導体装置。
  5. 上記他のＩＩＩ−Ｖ族化合物半導体層は、ＧａＡｓ、またはＧａＡｓと略格子整合するＡｌＧａＡｓ、ＧａＩｎＰ、ＩｎＧａＡｓＰのいずれかのうちから選択したＩＩＩ−Ｖ族化合物半導体であることを特徴とする請求項４に記載の半導体装置。
  6. 上記ＩＩＩ−Ｖ族化合物半導体層は、
    波長約１．３μｍで発光し、かつアンチモンのＶ族組成比ｙ（０＜ｙ＜１）が、
    ｙ≦−０．０４１×ε＋０．１７３ … （１）
    ただし、εは歪量（％）
    を満たすことを特徴とする請求項１に記載の半導体装置。
  7. 上記ＩＩＩ−Ｖ族化合物半導体層（８０６；１１０６）は、アルミニウムをそのＩＩＩ族組成として含むことを特徴とする請求項１に記載の半導体装置。
  8. 上記アルミニウムによる禁制帯幅の拡大分を打ち消すために必要なアンチモン組成比以上の量のアンチモンが混晶化されて含まれていることを特徴とする請求項７に記載の半導体装置。
  9. 上記ＩＩＩ−Ｖ族化合物半導体層における、窒素及びアンチモン以外のＶ族元素が、砒素であることを特徴とする請求項１に記載の半導体装置。
  10. 上記ＩＩＩ−Ｖ族化合物半導体層（１０６；７０８；８０６，８０８；１１０６；２００７）は、半導体レーザ素子の井戸層をなし、その共振器長が無限大の場合に閾値電流密度が０．３ｋＡ／ｃｍ２以下であることを特徴とする請求項１に記載の半導体装置。
  11. 窒素と、アンチモンと、窒素及びアンチモン以外の一種類以上のＶ族元素をＶ族組成として含み、かつインジウムをＩＩＩ族組成として含むＩＩＩ−Ｖ族化合物半導体層（１０６；７０８；８０６，８０８；１１０６；２００７）の結晶成長方法であり、
    少なくともインジウムを含む複数の原料を同時に供給する工程Ａ（１２ａ，１３ａ，１４ｂ，１５ａ，１６ｂ，１７ａ，１８ａ，１９ａ）と、
    インジウムを含まず、アンチモンを含む複数の原料を同時に供給する工程Ｂ（１２ｂ，１３ｂ，１４ａ，１５ｂ，１６ａ，１７ｃ，１８ｃ，１９ｃ）とを有し、
    該工程Ａと該工程Ｂとを含むサイクルを、一回以上繰り返すことにより結晶成長を行うことを特徴とする結晶成長方法。
  12. 上記サイクルは、上記工程Ａと上記工程Ｂとの間に、インジウムおよびアンチモンを含まない原料を供給して、インジウムおよびアンチモンを含まない層を形成する工程Ｃ（１７ｂ，１８ｂ，１９ｂ）を更に含むことを特徴とする請求項１１に記載の結晶成長方法。
  13. 上記工程Ｃにおいて形成されるインジウムおよびアンチモンを含まない層は、ＧａＡｓであることを特徴とする請求項１２に記載の結晶成長方法。
  14. 工程Ｃにおいて形成されるインジウムおよびアンチモンを含まない層の層厚は、１分子層以上、２分子層以下であることを特徴とする請求項１２に記載の結晶成長方法。
  15. 上記サイクルは、上記工程Ａ、Ｂのうちの後の方の工程（１８ｃ）の後に、インジウムおよびアンチモンを含まない原料を供給して、インジウムおよびアンチモンを含まない層を形成する工程Ｄ（１８ｄ）を更に含むことを特徴とする請求項１１に記載の結晶成長方法。
  16. 上記工程Ｄ（１８ｄ）において形成されるインジウムおよびアンチモンを含まない層は、ＧａＡｓであることを特徴とする請求項１５に記載の結晶成長方法。
  17. 工程Ｄ（１８ｄ）において形成されるインジウムおよびアンチモンを含まない層の層厚は、１分子層以上、２分子層以下であることを特徴とする請求項１５に記載の結晶成長方法。
  18. 窒素原料を上記工程Ａまたは上記工程Ｂで供給することを特徴とする請求項１１に記載の結晶成長方法。
  19. 上記サイクルは、ＩＩＩ族元素源となる原料を含まず、窒素源となる原料を含む構成元素の原料を供給する工程Ｅ（１４ｄ，１５ｄ，１６ｄ，１７ｅ，１８ｆ，１９ｄ）をさらに含むことを特徴とする請求項１１に記載の結晶成長方法。
  20. 上記サイクルは、上記工程Ｅの前に、アルミニウム源を含む構成元素の原料を供給する工程Ｆをさらに含むことを特徴とする請求項１９に記載の結晶成長方法。
  21. 請求項１に記載の半導体装置を用いたシステム。
JP2002576070A 2001-03-27 2002-03-22 半導体装置及び結晶成長方法 Pending JPWO2002078144A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001088935 2001-03-27
JP2001088935 2001-03-27
JP2001237560 2001-08-06
JP2001237560 2001-08-06
PCT/JP2002/002739 WO2002078144A1 (fr) 2001-03-27 2002-03-22 Dispositif semi-conducteur et procede de tirage de cristal

Publications (1)

Publication Number Publication Date
JPWO2002078144A1 true JPWO2002078144A1 (ja) 2004-07-15

Family

ID=26612122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002576070A Pending JPWO2002078144A1 (ja) 2001-03-27 2002-03-22 半導体装置及び結晶成長方法

Country Status (3)

Country Link
US (1) US7141829B2 (ja)
JP (1) JPWO2002078144A1 (ja)
WO (1) WO2002078144A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750120B1 (en) * 2002-12-12 2004-06-15 Xerox Corporation Method and apparatus for MOCVD growth of compounds including GaAsN alloys using an ammonia precursor with a catalyst
JP2004273587A (ja) * 2003-03-06 2004-09-30 Sony Corp 半導体発光素子
JP4639649B2 (ja) * 2004-03-26 2011-02-23 住友電気工業株式会社 Ｉｉｉ−ｖ化合物半導体層を成長する方法、エピタキシャルウエハ、および半導体装置
JP2005286192A (ja) * 2004-03-30 2005-10-13 Sumitomo Electric Ind Ltd 光集積素子
JP4643184B2 (ja) * 2004-06-29 2011-03-02 シャープ株式会社 半導体素子、システムおよび半導体素子の製造方法
DE102005004582A1 (de) * 2005-01-26 2006-07-27 Philipps-Universität Marburg III/V-Halbleiter
SE528653C2 (sv) * 2005-05-30 2007-01-09 Phoxtal Comm Ab Integrerat chip
US9250044B1 (en) * 2009-05-29 2016-02-02 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser diode dazzling devices and methods of use
US9800017B1 (en) 2009-05-29 2017-10-24 Soraa Laser Diode, Inc. Laser device and method for a vehicle
GB0911134D0 (en) * 2009-06-26 2009-08-12 Univ Surrey Optoelectronic devices
JP2012151505A (ja) * 2009-08-01 2012-08-09 Sumitomo Electric Ind Ltd エピタキシャルウエハおよびその製造方法
JP6649693B2 (ja) * 2015-04-17 2020-02-19 学校法人 名城大学 窒化物半導体発光素子及びその製造方法
US11437774B2 (en) 2015-08-19 2022-09-06 Kyocera Sld Laser, Inc. High-luminous flux laser-based white light source
US10692683B2 (en) * 2017-09-12 2020-06-23 Intevac, Inc. Thermally assisted negative electron affinity photocathode
US10879420B2 (en) 2018-07-09 2020-12-29 University Of Iowa Research Foundation Cascaded superlattice LED system
US11421843B2 (en) 2018-12-21 2022-08-23 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
US11239637B2 (en) 2018-12-21 2022-02-01 Kyocera Sld Laser, Inc. Fiber delivered laser induced white light system
US11884202B2 (en) 2019-01-18 2024-01-30 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312054A (ja) 1998-04-28 2000-11-07 Sharp Corp 半導体素子の製造方法、及び半導体素子
JP2001024282A (ja) 1999-07-09 2001-01-26 Hitachi Ltd Ｉｉｉ−ｖ族混晶半導体を用いた半導体装置の製造方法及び光通信システム
AU2002231019A1 (en) * 2000-12-15 2002-06-24 Stanford University Laser diode with nitrogen incorporating barrier

Also Published As

Publication number Publication date
US7141829B2 (en) 2006-11-28
US20040084667A1 (en) 2004-05-06
WO2002078144A1 (fr) 2002-10-03

Similar Documents

Publication Publication Date Title
JP3830051B2 (ja) 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置
US6984840B2 (en) Optical semiconductor device having an epitaxial layer of III-V compound semiconductor material containing N as a group V element
JP3854693B2 (ja) 半導体レーザの製造方法
US5625202A (en) Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
JPWO2002078144A1 (ja) 半導体装置及び結晶成長方法
JP4259709B2 (ja) 量子井戸型活性層
JPWO2004055900A1 (ja) 不均一な量子ドットを有する半導体積層構造、それを用いた発光ダイオード、半導体レーザダイオード及び半導体光増幅器並びにそれらの製造方法
JPH09139543A (ja) 半導体レーザ素子
JPH09116225A (ja) 半導体発光素子
JPH1084163A (ja) 半導体発光素子
JP2006294818A (ja) 化合物半導体装置の製造方法
JP4084506B2 (ja) 半導体発光素子の製造方法
JP4078891B2 (ja) 化合物半導体エピタキシャルウェハの製造方法および化合物半導体エピタキシャルウェハ
JP2000277867A (ja) 半導体レーザ装置
JP3192560B2 (ja) 半導体発光素子
JP2000150398A (ja) 化合物半導体層の形成方法、化合物半導体装置、および化合物半導体装置を用いたシステム
JP3857159B2 (ja) Ｉｉｉ−ｖ族化合物半導体の成長方法、半導体素子および半導体装置
JPH10200207A (ja) 半導体レーザの製造方法
JP4002323B2 (ja) 化合物半導体の製造方法
JP2002359442A (ja) 化合物半導体積層構造、化合物半導体積層構造体、半導体発光素子、光通信装置、および化合物半導体積層構造体の製造方法
JP4006055B2 (ja) 化合物半導体の製造方法及び化合物半導体装置
JP2004221428A (ja) 光半導体素子およびその製造方法
JP2865160B2 (ja) 半導体レーザの製造方法
JPH05226781A (ja) 半導体発光素子の製造方法
JPH08316571A (ja) 半導体レーザ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081216