JP2000031596A - 半導体レーザ及び半導体レーザの製造方法 - Google Patents
半導体レーザ及び半導体レーザの製造方法Info
- Publication number
- JP2000031596A JP2000031596A JP19523998A JP19523998A JP2000031596A JP 2000031596 A JP2000031596 A JP 2000031596A JP 19523998 A JP19523998 A JP 19523998A JP 19523998 A JP19523998 A JP 19523998A JP 2000031596 A JP2000031596 A JP 2000031596A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- conductivity type
- regrown
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 レーザ特性を悪化させることなく、拡散型ウ
ィンドウ構造を容易に作製できる製造方法を提供する。 【解決手段】 端面近傍の第２導電型クラッド層４を量
子井戸活性層３近傍までエッチングし、その部分に再度
クラッド層と半導体構成元素が等しく、且つ第２導電型
ドーパントを添加した再成長層６を形成する。そして、
添加した第２導電型ドーパントを再成長層６から量子井
戸活性層３へ拡散し、量子井戸活性層を混晶化すること
によりウィンドウ構造を作製する。
ィンドウ構造を容易に作製できる製造方法を提供する。 【解決手段】 端面近傍の第２導電型クラッド層４を量
子井戸活性層３近傍までエッチングし、その部分に再度
クラッド層と半導体構成元素が等しく、且つ第２導電型
ドーパントを添加した再成長層６を形成する。そして、
添加した第２導電型ドーパントを再成長層６から量子井
戸活性層３へ拡散し、量子井戸活性層を混晶化すること
によりウィンドウ構造を作製する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザの構
造に関するものであり、特に詳しくは、拡散型ウィンド
ウ構造を有する半導体レーザ及び半導体レーザの製造方
法に関するものである。
造に関するものであり、特に詳しくは、拡散型ウィンド
ウ構造を有する半導体レーザ及び半導体レーザの製造方
法に関するものである。
【０００２】
【従来の技術】従来から、半導体レーザ素子としては、
多くの構成が知られているが、特にＡｌＧａＩｎＰ系及
びＡｌＧａＡｓ系の半導体レーザに於いては、レーザ発
振に基づいて発生する劣化モードである、光学損傷（Ｃ
ＯＤ：Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄ
ａｍａｇｅ）がある。
多くの構成が知られているが、特にＡｌＧａＩｎＰ系及
びＡｌＧａＡｓ系の半導体レーザに於いては、レーザ発
振に基づいて発生する劣化モードである、光学損傷（Ｃ
ＯＤ：Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄ
ａｍａｇｅ）がある。
【０００３】これは、注入電流を増加させて光出力を増
加させていくと、ある点で光出力が瞬時に低下し発振が
停止する現象である。この原因としては、端面での光吸
収で引き起こされた発熱により端面温度が上昇し、端面
の融解・破壊が考えられる。これを防ぐために、端面近
傍を構成する半導体層のバンドギャップを大きくして光
吸収を低減する、ウィンドウ構造がある。
加させていくと、ある点で光出力が瞬時に低下し発振が
停止する現象である。この原因としては、端面での光吸
収で引き起こされた発熱により端面温度が上昇し、端面
の融解・破壊が考えられる。これを防ぐために、端面近
傍を構成する半導体層のバンドギャップを大きくして光
吸収を低減する、ウィンドウ構造がある。
【０００４】例えば、特開昭６４−１４９８６号公報に
は、レーザ端面近傍にｐ型ドーパントであるＺｎを拡散
して形成したウィンドウ構造を有するＡｌＧａＩｎＰ系
赤色レーザが記載されている。この半導体レーザは、あ
る条件で結晶成長したＧａＩｎＰやＡｌＧａＩｎＰ結晶
のバンドギャップが不純物をドーピングして成長した場
合に比べて混晶組成が同じでも５０〜８０ｍｅＶ小さく
なることを利用している。
は、レーザ端面近傍にｐ型ドーパントであるＺｎを拡散
して形成したウィンドウ構造を有するＡｌＧａＩｎＰ系
赤色レーザが記載されている。この半導体レーザは、あ
る条件で結晶成長したＧａＩｎＰやＡｌＧａＩｎＰ結晶
のバンドギャップが不純物をドーピングして成長した場
合に比べて混晶組成が同じでも５０〜８０ｍｅＶ小さく
なることを利用している。
【０００５】つまり、バンドギャップが最小になる条件
でレーザ構造を作製し、その後、端面近傍にのみドーパ
ントを拡散させてバンドギャップを大きくし、ウィンド
ウ構造を作製するというものである。また、１９９７年
４月、アイ・イー・イー・イー・フォトニクス・テクノ
ロジー・レターズ、第９巻、第４号、４１３〜４１５頁
（ＩＥＥＥ ＰＨＯＴＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧ
Ｙ ＬＥＴＴＥＲＳ，ＶＯＬ．９，Ｎｏ．４，ＡＰＲＩ
Ｌ，１９９７，ｐ．４１３〜４１５）には、Ｚｎ拡散に
より活性層における自然超格子及び量子井戸構造を混晶
化してウィンドウ構造を作製した６５０ｎｍ帯ＡｌＧａ
ＩｎＰ系赤色レーザが記載されている。
でレーザ構造を作製し、その後、端面近傍にのみドーパ
ントを拡散させてバンドギャップを大きくし、ウィンド
ウ構造を作製するというものである。また、１９９７年
４月、アイ・イー・イー・イー・フォトニクス・テクノ
ロジー・レターズ、第９巻、第４号、４１３〜４１５頁
（ＩＥＥＥ ＰＨＯＴＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧ
Ｙ ＬＥＴＴＥＲＳ，ＶＯＬ．９，Ｎｏ．４，ＡＰＲＩ
Ｌ，１９９７，ｐ．４１３〜４１５）には、Ｚｎ拡散に
より活性層における自然超格子及び量子井戸構造を混晶
化してウィンドウ構造を作製した６５０ｎｍ帯ＡｌＧａ
ＩｎＰ系赤色レーザが記載されている。
【０００６】この半導体レーザでは、ウィンドウ部のフ
ォトルミネセンス（ＰＬ）波長が活性層に比べて７０ｎ
ｍ（２３０ｍｅＶ）短波長化し、レーザ光に対して透明
となっている。その結果、光出力を増加させても端面劣
化が抑制され、最大光出力は熱飽和で制限されている。
このレーザの作製方法については、１９９３年６月、ア
イ・イー・イー・イー・ジャーナル・オブ・カンタム・
エレクトロニクス、第２９巻、第６号、１８７４〜１８
７９頁（ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＱＵＡＮＴ
ＵＭ ＥＬＥＣＴＲＯＮＩＣＳ，ＶＯＬ．２９，Ｎｏ．
６，ＪＵＮＥ １９９３、ｐ．１８７４〜１８７９）に
記載されている（第１の従来技術）。
ォトルミネセンス（ＰＬ）波長が活性層に比べて７０ｎ
ｍ（２３０ｍｅＶ）短波長化し、レーザ光に対して透明
となっている。その結果、光出力を増加させても端面劣
化が抑制され、最大光出力は熱飽和で制限されている。
このレーザの作製方法については、１９９３年６月、ア
イ・イー・イー・イー・ジャーナル・オブ・カンタム・
エレクトロニクス、第２９巻、第６号、１８７４〜１８
７９頁（ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＱＵＡＮＴ
ＵＭ ＥＬＥＣＴＲＯＮＩＣＳ，ＶＯＬ．２９，Ｎｏ．
６，ＪＵＮＥ １９９３、ｐ．１８７４〜１８７９）に
記載されている（第１の従来技術）。
【０００７】係る第１の従来技術に開示された方法に基
づいて作製したレーザ構造と途中の一工程をそれぞれ図
１９と図２０に示す。まず、原料にはトリメチルガリウ
ム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡ
ｌ）、トリメチルインジウム（ＴＭＩｎ）、フォスフィ
ン（ＰＨ3 ）、アルシン（ＡｓＨ3 ）を、ｎ型及びｐ型
ドーパントとしてはそれぞれシラン（ＳｉＨ4 ）とジエ
チル亜鉛（ＤＥＺｎ）を用いる。
づいて作製したレーザ構造と途中の一工程をそれぞれ図
１９と図２０に示す。まず、原料にはトリメチルガリウ
ム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡ
ｌ）、トリメチルインジウム（ＴＭＩｎ）、フォスフィ
ン（ＰＨ3 ）、アルシン（ＡｓＨ3 ）を、ｎ型及びｐ型
ドーパントとしてはそれぞれシラン（ＳｉＨ4 ）とジエ
チル亜鉛（ＤＥＺｎ）を用いる。
【０００８】そして、有機金属気相成長法（ＭＯＶＰＥ
法）を用いてｎ型ＧａＡｓ基板３２上にｎ型（Ａｌ0.7
Ｇａ0.3 ）0.51Ｉｎ0.5 Ｐクラッド層３３（厚さｄ＝
１．５μｍ）、（Ａｌ0.5 Ｇａ0.5 ）0.5 Ｉｎ0.5 Ｐ光
ガイド層３４（ｄ＝３０ｎｍ）、Ｇａ0.38Ｉｎ0.62Ｐウ
ェル（ｄ＝５ｎｍ）と（Ａｌ0.5 Ｇａ0.5 ）0.5 Ｉｎ0.
5 Ｐバリア（ｄ＝８ｎｍ）からなる歪量子井戸活性層３
５、Ｇａ0.5 Ｉｎ0.5 Ｐウェルと（Ａｌ0.7 Ｇａ0.7 ）
0.5 Ｉｎ0.5 Ｐバリアで構成される多重量子障壁（ＭＱ
Ｂ）層３６、ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ
クラッド層３７（厚さｄ＝１．５μｍ）からなるダブル
ヘテロ（ＤＨ：ＤｏｕｂｌｅＨｅｔｅｒｏ）ウェハを作
製する。
法）を用いてｎ型ＧａＡｓ基板３２上にｎ型（Ａｌ0.7
Ｇａ0.3 ）0.51Ｉｎ0.5 Ｐクラッド層３３（厚さｄ＝
１．５μｍ）、（Ａｌ0.5 Ｇａ0.5 ）0.5 Ｉｎ0.5 Ｐ光
ガイド層３４（ｄ＝３０ｎｍ）、Ｇａ0.38Ｉｎ0.62Ｐウ
ェル（ｄ＝５ｎｍ）と（Ａｌ0.5 Ｇａ0.5 ）0.5 Ｉｎ0.
5 Ｐバリア（ｄ＝８ｎｍ）からなる歪量子井戸活性層３
５、Ｇａ0.5 Ｉｎ0.5 Ｐウェルと（Ａｌ0.7 Ｇａ0.7 ）
0.5 Ｉｎ0.5 Ｐバリアで構成される多重量子障壁（ＭＱ
Ｂ）層３６、ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ
クラッド層３７（厚さｄ＝１．５μｍ）からなるダブル
ヘテロ（ＤＨ：ＤｏｕｂｌｅＨｅｔｅｒｏ）ウェハを作
製する。
【０００９】次に、Ｚｎを拡散する領域が開口している
ＳｉＮｘマスクパターン３８をＤＨウェハ上に形成す
る。そして、高周波（ＲＦ）スパッタ装置で酸化亜鉛
（ＺｎＯ）拡散源３９と酸化シリコン（ＳｉＯｘ）キャ
ップ層４０をウェハ全面に堆積する。その後、ウェハを
窒素雰囲気、６００℃で熱処理し、Ｚｎをｎ型クラッド
層途中まで拡散する（図２０）。
ＳｉＮｘマスクパターン３８をＤＨウェハ上に形成す
る。そして、高周波（ＲＦ）スパッタ装置で酸化亜鉛
（ＺｎＯ）拡散源３９と酸化シリコン（ＳｉＯｘ）キャ
ップ層４０をウェハ全面に堆積する。その後、ウェハを
窒素雰囲気、６００℃で熱処理し、Ｚｎをｎ型クラッド
層途中まで拡散する（図２０）。
【００１０】このＺｎ拡散で活性層を混晶化し、ウィン
ドウ構造を形成する。この後の製造工程は示されていな
いが、リッジ形成、端面電流非注入領域の形成、ｎ型Ｇ
ａＡｓ選択埋め込み成長（電流ブロック層の形成）、ｐ
型ＧａＡｓコンタクト層成長の作製工程が考えられる。
その結果、図１９に示したウィンドウ構造を有するＡｌ
ＧａＩｎＰ系赤色レーザが作製できる。
ドウ構造を形成する。この後の製造工程は示されていな
いが、リッジ形成、端面電流非注入領域の形成、ｎ型Ｇ
ａＡｓ選択埋め込み成長（電流ブロック層の形成）、ｐ
型ＧａＡｓコンタクト層成長の作製工程が考えられる。
その結果、図１９に示したウィンドウ構造を有するＡｌ
ＧａＩｎＰ系赤色レーザが作製できる。
【００１１】また、特開平９−２７５２４１号公報に
は、Ｚｎを含むII−VI族化合物半導体を４００〜５５０
℃でＤＨウェハの端面近傍に選択的に結晶成長し、その
結晶成長過程でＺｎを活性層に拡散してウィンドウ構造
を作製する技術が記載されている（第２の従来技術）。
は、Ｚｎを含むII−VI族化合物半導体を４００〜５５０
℃でＤＨウェハの端面近傍に選択的に結晶成長し、その
結晶成長過程でＺｎを活性層に拡散してウィンドウ構造
を作製する技術が記載されている（第２の従来技術）。
【００１２】
【発明が解決しようとする課題】第１の従来技術による
Ｚｎ拡散の方法では、Ｚｎをｐ型（Ａｌ0.7 Ｇａ0.3 ）
0.5 Ｉｎ0.5 Ｐクラッド層を通して活性層に拡散するた
めに表面から２μｍほど深く拡散させる必要がある。そ
の結果、長時間の熱処理が必要であり、ｐ型（Ａｌ0.7
Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層のドーパントが活
性層に拡散し、レーザの信頼性を低下させる恐れがあ
る。また、端面電流非注入領域を形成するために新たな
プロセスを必要とする。
Ｚｎ拡散の方法では、Ｚｎをｐ型（Ａｌ0.7 Ｇａ0.3 ）
0.5 Ｉｎ0.5 Ｐクラッド層を通して活性層に拡散するた
めに表面から２μｍほど深く拡散させる必要がある。そ
の結果、長時間の熱処理が必要であり、ｐ型（Ａｌ0.7
Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層のドーパントが活
性層に拡散し、レーザの信頼性を低下させる恐れがあ
る。また、端面電流非注入領域を形成するために新たな
プロセスを必要とする。
【００１３】更に、Ｚｎをウェハ全面で均一に拡散させ
るために拡散源であるＺｎＯを均一に堆積する必要が有
る。しかし、ＲＦスパッタ装置で多数枚のウェハにＺｎ
Ｏを均一に堆積するのは難しい。また、第２の従来技術
によるＺｎ拡散の方法の一つに、ｐ型クラッド層の一部
をエッチングで除去し、その後Ｚｎを含むII−VI族化合
物半導体を結晶成長させてレーザ構造内にそのまま残し
てしまう方法が記載されている。
るために拡散源であるＺｎＯを均一に堆積する必要が有
る。しかし、ＲＦスパッタ装置で多数枚のウェハにＺｎ
Ｏを均一に堆積するのは難しい。また、第２の従来技術
によるＺｎ拡散の方法の一つに、ｐ型クラッド層の一部
をエッチングで除去し、その後Ｚｎを含むII−VI族化合
物半導体を結晶成長させてレーザ構造内にそのまま残し
てしまう方法が記載されている。
【００１４】しかし、Ｚｎを含むII−VI族化合物半導体
は熱伝導率が低く、発熱によるレーザ特性（温度特性）
の悪化をもたらす恐れがある。例えば、ＡｌＰ、Ｇａ
Ｐ、ＩｎＰの熱伝導率が０．７〜０．９Ｗ／ｃｍ／Ｋ
（＠３００Ｋ）に対して、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ
は０．１８〜０．２７Ｗ／ｃｍ／Ｋ（＠３００Ｋ）であ
る。
は熱伝導率が低く、発熱によるレーザ特性（温度特性）
の悪化をもたらす恐れがある。例えば、ＡｌＰ、Ｇａ
Ｐ、ＩｎＰの熱伝導率が０．７〜０．９Ｗ／ｃｍ／Ｋ
（＠３００Ｋ）に対して、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ
は０．１８〜０．２７Ｗ／ｃｍ／Ｋ（＠３００Ｋ）であ
る。
【００１５】更に、Ｚｎ拡散量はＺｎを含むII−VI族化
合物半導体の成長温度、成長層厚、Ｚｎ原料の供給量で
決定されるが、それらのパラメータは相関関係に有り、
Ｚｎ拡散量を容易に制御できない。例えば、Ｚｎ拡散量
を増加させるためにＺｎ原料の供給量を増加させると、
Ｚｎを含むII−VI族化合物半導体の成長速度が増加す
る。成長速度を一定に保つために成長温度を低下させる
と、Ｚｎの拡散量が減少してしまう。
合物半導体の成長温度、成長層厚、Ｚｎ原料の供給量で
決定されるが、それらのパラメータは相関関係に有り、
Ｚｎ拡散量を容易に制御できない。例えば、Ｚｎ拡散量
を増加させるためにＺｎ原料の供給量を増加させると、
Ｚｎを含むII−VI族化合物半導体の成長速度が増加す
る。成長速度を一定に保つために成長温度を低下させる
と、Ｚｎの拡散量が減少してしまう。
【００１６】従って、本発明の目的は、上記した従来技
術の欠点を改良し、ウィンドウ部を形成するためのドー
パントの拡散を容易に行い、熱処理プロセスを低減する
ことができる製造方法を提供することである。また、多
数枚のウェハに対して容易に拡散プロセスを適用できる
製造方法を提供することである。また、ウィンドウ部の
形成プロセスと端面電流非注入プロセスを同時に行い、
プロセス数を低減することができる製造方法を提供する
ことである。また、レーザ特性を悪化させることなくウ
ィンドウ構造を容易に作製できる製造方法を提供するこ
とである。
術の欠点を改良し、ウィンドウ部を形成するためのドー
パントの拡散を容易に行い、熱処理プロセスを低減する
ことができる製造方法を提供することである。また、多
数枚のウェハに対して容易に拡散プロセスを適用できる
製造方法を提供することである。また、ウィンドウ部の
形成プロセスと端面電流非注入プロセスを同時に行い、
プロセス数を低減することができる製造方法を提供する
ことである。また、レーザ特性を悪化させることなくウ
ィンドウ構造を容易に作製できる製造方法を提供するこ
とである。
【００１７】
【課題を解決するための手段】本発明は上記した目的を
達成する為、以下に示す様な基本的な技術構成を採用す
るものである。即ち、本発明に於ける第１の態様として
は、第１導電型基板上に少なくとも第１導電型クラッド
層、活性層、第２導電型クラッド層からなるダブルヘテ
ロ構造を持った半導体レーザ素子であって、当該半導体
レーザに於ける当該第２導電型クラッド層のレーザ端面
近傍には、当該第２導電型クラッド層と半導体構成元素
が等しく半導体層で有って、且つ少なくとも第２導電型
ドーパントが添加されてなる再成長層が形成されてお
り、更に当該半導体レーザのレーザ端面近傍に於ける当
該活性層には、当該再成長層に含まれている当該第２導
電型ドーパントと同一の第２導電型ドーパントが含まれ
ている半導体レーザであり、又、本発明に於ける第２の
態様としては、第１導電型基板上に少なくとも第１導電
型クラッド層、活性層、第２導電型クラッド層からなる
ダブルヘテロ構造を形成する工程と、当該第２導電型ク
ラッド層上にレーザ端面近傍が開口したマスクを形成す
る工程と、当該マスクを用いて当該半導体レーザに於け
るレーザ端面近傍の当該第２導電型クラッド層を活性層
近傍まで選択的にエッチングする工程と、当該エッチン
グされた部分に当該第２導電型クラッド層と半導体構成
元素が等しく、且つ少なくとも第２導電型ドーパントを
添加した再成長層を形成する工程とから構成されている
半導体レーザの製造方法である。
達成する為、以下に示す様な基本的な技術構成を採用す
るものである。即ち、本発明に於ける第１の態様として
は、第１導電型基板上に少なくとも第１導電型クラッド
層、活性層、第２導電型クラッド層からなるダブルヘテ
ロ構造を持った半導体レーザ素子であって、当該半導体
レーザに於ける当該第２導電型クラッド層のレーザ端面
近傍には、当該第２導電型クラッド層と半導体構成元素
が等しく半導体層で有って、且つ少なくとも第２導電型
ドーパントが添加されてなる再成長層が形成されてお
り、更に当該半導体レーザのレーザ端面近傍に於ける当
該活性層には、当該再成長層に含まれている当該第２導
電型ドーパントと同一の第２導電型ドーパントが含まれ
ている半導体レーザであり、又、本発明に於ける第２の
態様としては、第１導電型基板上に少なくとも第１導電
型クラッド層、活性層、第２導電型クラッド層からなる
ダブルヘテロ構造を形成する工程と、当該第２導電型ク
ラッド層上にレーザ端面近傍が開口したマスクを形成す
る工程と、当該マスクを用いて当該半導体レーザに於け
るレーザ端面近傍の当該第２導電型クラッド層を活性層
近傍まで選択的にエッチングする工程と、当該エッチン
グされた部分に当該第２導電型クラッド層と半導体構成
元素が等しく、且つ少なくとも第２導電型ドーパントを
添加した再成長層を形成する工程とから構成されている
半導体レーザの製造方法である。
【００１８】
【発明の実施の形態】本発明に係る半導体レーザ及び半
導体レーザの製造方法は、上記した様な技術構成を採用
しているものであって、より具体的には、第１導電型基
板上に少なくとも第１導電型クラッド層、活性層、第２
導電型クラッド層からなるダブルヘテロ構造を作製する
工程と、当該第２導電型クラッド層上にレーザ端面近傍
が開口したマスクを形成する工程と、当該マスクを用い
てレーザ端面近傍の当該第２導電型クラッド層を活性層
近傍まで選択的にエッチングする工程と、当該エッチン
グされた部分に当該クラッド層と半導体構成元素が等し
く、且つ少なくとも第２導電型ドーパントを添加した再
成長層を形成し、端面近傍の活性層に、添加した第２導
電型ドーパントを拡散させて活性層を混晶化する工程を
特徴とする。
導体レーザの製造方法は、上記した様な技術構成を採用
しているものであって、より具体的には、第１導電型基
板上に少なくとも第１導電型クラッド層、活性層、第２
導電型クラッド層からなるダブルヘテロ構造を作製する
工程と、当該第２導電型クラッド層上にレーザ端面近傍
が開口したマスクを形成する工程と、当該マスクを用い
てレーザ端面近傍の当該第２導電型クラッド層を活性層
近傍まで選択的にエッチングする工程と、当該エッチン
グされた部分に当該クラッド層と半導体構成元素が等し
く、且つ少なくとも第２導電型ドーパントを添加した再
成長層を形成し、端面近傍の活性層に、添加した第２導
電型ドーパントを拡散させて活性層を混晶化する工程を
特徴とする。
【００１９】本発明では、更に第２導電型半導体層の再
成長工程で第２導電型ドーパントを活性層に拡散し、混
晶化してウィンドウ構造を作製する。従って、活性層近
傍から拡散を行うためにドーパントの拡散距離を小さく
することが可能で、熱処理プロセスを低減することがで
きる。また本発明では、結晶成長工程で第２導電型ドー
パントの供給、拡散を行い活性層を混晶化する。このた
めに、市販されている多数枚ウェハ結晶成長装置を用い
ることにより、多数枚のウェハを一度に処理することが
できる。
成長工程で第２導電型ドーパントを活性層に拡散し、混
晶化してウィンドウ構造を作製する。従って、活性層近
傍から拡散を行うためにドーパントの拡散距離を小さく
することが可能で、熱処理プロセスを低減することがで
きる。また本発明では、結晶成長工程で第２導電型ドー
パントの供給、拡散を行い活性層を混晶化する。このた
めに、市販されている多数枚ウェハ結晶成長装置を用い
ることにより、多数枚のウェハを一度に処理することが
できる。
【００２０】更に本発明では、再成長層を拡散のための
第２導電型半導体層と端面電流非注入のための第１導電
型層で構成する多層構造とする。このために、ウィンド
ウ部形成のための拡散プロセスと端面電流非注入層の形
成プロセスを一括して行うことができ、プロセス数を低
減することができる。更に本発明では、再成長層がクラ
ッド層と同じ半導体構成元素であるためにレーザ特性を
悪化させる恐れがない。
第２導電型半導体層と端面電流非注入のための第１導電
型層で構成する多層構造とする。このために、ウィンド
ウ部形成のための拡散プロセスと端面電流非注入層の形
成プロセスを一括して行うことができ、プロセス数を低
減することができる。更に本発明では、再成長層がクラ
ッド層と同じ半導体構成元素であるためにレーザ特性を
悪化させる恐れがない。
【００２１】更に、活性層への拡散量を第２導電型ドー
パントの供給量や成長時間、成長温度で容易に制御する
ことができる。
パントの供給量や成長時間、成長温度で容易に制御する
ことができる。
【００２２】
【実施例】以下に、本発明に係る半導体レーザ及び半導
体レーザの製造方法の一具体例の構成を図面を参照しな
がら詳細に説明する。即ち、図２（Ａ）は、本発明に係
る当該半導体レーザ素子１００の一具体例の構成を示す
断面図で有って、図中、第１導電型基板１上に少なくと
も第１導電型クラッド層２、活性層３、第２導電型クラ
ッド層４からなるダブルヘテロ構造を持った半導体レー
ザ素子１００であって、当該半導体レーザ素子１００に
於ける当該第２導電型クラッド層４のレーザ端面近傍５
０、６０には、当該第２導電型クラッド層４と半導体構
成元素が等しく半導体層で有って、且つ少なくとも第２
導電型ドーパントが添加されてなる再成長層６が形成さ
れており、更に当該半導体レーザ素子１００のレーザ端
面５０、６０近傍に於ける当該活性層３には、当該再成
長層６に含まれている当該第２導電型ドーパントと同一
の第２導電型ドーパントが含まれている半導体レーザ素
子１００が示されている。
体レーザの製造方法の一具体例の構成を図面を参照しな
がら詳細に説明する。即ち、図２（Ａ）は、本発明に係
る当該半導体レーザ素子１００の一具体例の構成を示す
断面図で有って、図中、第１導電型基板１上に少なくと
も第１導電型クラッド層２、活性層３、第２導電型クラ
ッド層４からなるダブルヘテロ構造を持った半導体レー
ザ素子１００であって、当該半導体レーザ素子１００に
於ける当該第２導電型クラッド層４のレーザ端面近傍５
０、６０には、当該第２導電型クラッド層４と半導体構
成元素が等しく半導体層で有って、且つ少なくとも第２
導電型ドーパントが添加されてなる再成長層６が形成さ
れており、更に当該半導体レーザ素子１００のレーザ端
面５０、６０近傍に於ける当該活性層３には、当該再成
長層６に含まれている当該第２導電型ドーパントと同一
の第２導電型ドーパントが含まれている半導体レーザ素
子１００が示されている。
【００２３】本発明に於ける当該半導体レーザ素子１０
０に於いては、当該クラッド層２又は４は、少なくとも
ＡｌＧａＩｎＰ層を含むことが望ましい。又、本発明に
於ける当該クラッド層２又は４は、少なくともＡｌＧａ
Ａｓ層を含むもので有っても良い。一方、本発明に係る
当該半導体レーザ素子１００に於ける当該活性層３がＧ
ａＩｎＰとＡｌＧａＩｎＰ、及びＧａＩｎＰＡｓとＡｌ
ＧａＩｎＰの各組で構成される量子井戸群から選択され
た一つ量子井戸で構成されていることが望ましく又は、
当該活性層３がＧａＡｓとＡｌＧａＡｓ、ＧａＡｓとＩ
ｎＧａＡｓ、及びＡｌＧａＡｓとＩｎＧａＡｓの各組で
それぞれ構成される量子井戸群から選択された一つ量子
井戸で構成されているもので有っても良い。
０に於いては、当該クラッド層２又は４は、少なくとも
ＡｌＧａＩｎＰ層を含むことが望ましい。又、本発明に
於ける当該クラッド層２又は４は、少なくともＡｌＧａ
Ａｓ層を含むもので有っても良い。一方、本発明に係る
当該半導体レーザ素子１００に於ける当該活性層３がＧ
ａＩｎＰとＡｌＧａＩｎＰ、及びＧａＩｎＰＡｓとＡｌ
ＧａＩｎＰの各組で構成される量子井戸群から選択され
た一つ量子井戸で構成されていることが望ましく又は、
当該活性層３がＧａＡｓとＡｌＧａＡｓ、ＧａＡｓとＩ
ｎＧａＡｓ、及びＡｌＧａＡｓとＩｎＧａＡｓの各組で
それぞれ構成される量子井戸群から選択された一つ量子
井戸で構成されているもので有っても良い。
【００２４】一方、本発明に於ける当該半導体レーザ素
子１００に於いては、当該第２導電型がｐ型であり、当
該再成長層６に添加するｐ型ドーパントがＺｎまたはＭ
ｇまたはＢｅであることが望ましい。更に、本発明に於
いては、当該再成長層６には第１導電型ドーパントと第
２導電型ドーパントが同時に含まれているもので有って
も良い。
子１００に於いては、当該第２導電型がｐ型であり、当
該再成長層６に添加するｐ型ドーパントがＺｎまたはＭ
ｇまたはＢｅであることが望ましい。更に、本発明に於
いては、当該再成長層６には第１導電型ドーパントと第
２導電型ドーパントが同時に含まれているもので有って
も良い。
【００２５】更に、本発明に於いては、当該再成長層６
の電気的特性が、第１導電型または第２導電型または高
抵抗であることが好ましく又、図２（Ｂ）に示す様に、
当該再成長層が第１導電型を有する再成長層９と第２導
電型を有する再成長層８で構成された多層構造であって
も良い。次に、本発明に係る半導体レーザの製造方法に
付いて具体例を図面を参照しながら説明する。
の電気的特性が、第１導電型または第２導電型または高
抵抗であることが好ましく又、図２（Ｂ）に示す様に、
当該再成長層が第１導電型を有する再成長層９と第２導
電型を有する再成長層８で構成された多層構造であって
も良い。次に、本発明に係る半導体レーザの製造方法に
付いて具体例を図面を参照しながら説明する。
【００２６】本発明に係る半導体レーザの製造方法の基
本的な構成は、上記した様に、第１導電型基板１上に少
なくとも第１導電型クラッド層２、活性層３、第２導電
型クラッド層４からなるダブルヘテロ構造を形成する第
１の工程と、当該第２導電型クラッド層４上に当該半導
体レーザ素子１００のレーザ端面近傍５０、６０が開口
したマスク５を形成する第２の工程と、当該マスク５を
用いて当該半導体レーザ素子１００に於けるレーザ端面
近傍５０、６０の当該第２導電型クラッド層４を活性層
３近傍まで選択的にエッチングする第３の工程と、当該
エッチングされた当該第２導電型クラッド層４の部分に
当該第２導電型クラッド層４と半導体構成元素が等し
く、且つ少なくとも第２導電型ドーパントを添加した再
成長層６を形成する第４の工程とから構成されているも
のである。
本的な構成は、上記した様に、第１導電型基板１上に少
なくとも第１導電型クラッド層２、活性層３、第２導電
型クラッド層４からなるダブルヘテロ構造を形成する第
１の工程と、当該第２導電型クラッド層４上に当該半導
体レーザ素子１００のレーザ端面近傍５０、６０が開口
したマスク５を形成する第２の工程と、当該マスク５を
用いて当該半導体レーザ素子１００に於けるレーザ端面
近傍５０、６０の当該第２導電型クラッド層４を活性層
３近傍まで選択的にエッチングする第３の工程と、当該
エッチングされた当該第２導電型クラッド層４の部分に
当該第２導電型クラッド層４と半導体構成元素が等し
く、且つ少なくとも第２導電型ドーパントを添加した再
成長層６を形成する第４の工程とから構成されているも
のである。
【００２７】更に本発明に於いては、当該再成長層８を
形成する第４の工程と同時若しくは当該第４の工程の後
に、当該半導体レーザ素子１００のレーザ端面５０、６
０近傍に存在する当該活性層３に、当該再成長層６に添
加された第２導電型ドーパントを拡散させて当該活性層
３を混晶化する第５の工程が更に含まれている事も望ま
しい。
形成する第４の工程と同時若しくは当該第４の工程の後
に、当該半導体レーザ素子１００のレーザ端面５０、６
０近傍に存在する当該活性層３に、当該再成長層６に添
加された第２導電型ドーパントを拡散させて当該活性層
３を混晶化する第５の工程が更に含まれている事も望ま
しい。
【００２８】又、当該半導体レーザの製造方法に於いて
は、上記した様に、当該クラッド層３が少なくともＡｌ
ＧａＩｎＰ層を含むことが望ましく、又当該クラッド層
３が少なくともＡｌＧａＡｓ層を含むもので有っても良
い。一方、当該半導体レーザの製造方法に於いては、当
該活性層３は、ＧａＩｎＰとＡｌＧａＩｎＰ、またはＧ
ａＩｎＰＡｓとＡｌＧａＩｎＰからなる量子井戸で構成
されることが望ましく、更には、当該活性層３は、Ｇａ
ＡｓとＡｌＧａＡｓ、またはＧａＡｓとＩｎＧａＡｓ、
またはＡｌＧａＡｓとＩｎＧａＡｓの何れかの量子井戸
で構成されることも望ましい。
は、上記した様に、当該クラッド層３が少なくともＡｌ
ＧａＩｎＰ層を含むことが望ましく、又当該クラッド層
３が少なくともＡｌＧａＡｓ層を含むもので有っても良
い。一方、当該半導体レーザの製造方法に於いては、当
該活性層３は、ＧａＩｎＰとＡｌＧａＩｎＰ、またはＧ
ａＩｎＰＡｓとＡｌＧａＩｎＰからなる量子井戸で構成
されることが望ましく、更には、当該活性層３は、Ｇａ
ＡｓとＡｌＧａＡｓ、またはＧａＡｓとＩｎＧａＡｓ、
またはＡｌＧａＡｓとＩｎＧａＡｓの何れかの量子井戸
で構成されることも望ましい。
【００２９】又、本発明に係る当該半導体レーザの製造
方法に於いては、当該第２導電型がｐ型であり、当該再
成長層６に添加するｐ型ドーパントがＺｎまたはＭｇま
たはＢｅであることが好ましい。更に、本発明に於ける
他の具体例としては、当該再成長層６に第１導電型ドー
パントと第２導電型ドーパントを同時に添加することも
好ましい。
方法に於いては、当該第２導電型がｐ型であり、当該再
成長層６に添加するｐ型ドーパントがＺｎまたはＭｇま
たはＢｅであることが好ましい。更に、本発明に於ける
他の具体例としては、当該再成長層６に第１導電型ドー
パントと第２導電型ドーパントを同時に添加することも
好ましい。
【００３０】一方、上記したように、本発明に係る半導
体レーザの製造方法に於いては、当該再成長層８を多層
構造に形成することも可能である。次に本発明に係る半
導体レーザの製造方法のより詳細な具体例を図面を参照
して以下に説明する。図１（Ａ）〜図１（Ｃ）及び図２
（Ａ）〜図２（Ｂ）に本発明に係る半導体レーザの製造
方法の工程手順の概略を示す。
体レーザの製造方法に於いては、当該再成長層８を多層
構造に形成することも可能である。次に本発明に係る半
導体レーザの製造方法のより詳細な具体例を図面を参照
して以下に説明する。図１（Ａ）〜図１（Ｃ）及び図２
（Ａ）〜図２（Ｂ）に本発明に係る半導体レーザの製造
方法の工程手順の概略を示す。
【００３１】まず、第１導電型基板１上に第１導電型ク
ラッド層２、活性層３、第２導電型クラッド層４で構成
されるダブルヘテロ（ＤＨ）構造７０を作製する（図１
（Ａ））。次に、ＤＨ構造７０上にレーザ端面５０、６
０近傍が開口したマスク５を形成する（図１（Ｂ））。
ラッド層２、活性層３、第２導電型クラッド層４で構成
されるダブルヘテロ（ＤＨ）構造７０を作製する（図１
（Ａ））。次に、ＤＨ構造７０上にレーザ端面５０、６
０近傍が開口したマスク５を形成する（図１（Ｂ））。
【００３２】そして、レーザ端面５０、６０近傍の第２
導電型クラッド層４を活性層３近傍まで選択的にエッチ
ングする（図１（Ｃ））。次に、エッチングした部分に
第２導電型クラッド層４と半導体構成元素が等しく、且
つ第２導電型ドーパントを添加した再成長層６を成長す
る。（図２（Ａ））。
導電型クラッド層４を活性層３近傍まで選択的にエッチ
ングする（図１（Ｃ））。次に、エッチングした部分に
第２導電型クラッド層４と半導体構成元素が等しく、且
つ第２導電型ドーパントを添加した再成長層６を成長す
る。（図２（Ａ））。
【００３３】この再成長工程において、再成長層６に添
加した第２導電型ドーパントを活性層３に拡散させる
（斜線部）。これにより活性層３を混晶化し、レーザ端
面にウィンドウ部７を形成する（図２（Ｂ））。本発明
の製造方法では、再成長層８に添加する第２導電型ドー
パントの添加量と再成長層６の成長温度、成長時間を任
意に設定することにより、活性層３への第２導電型ドー
パントの拡散量を容易にコントロールすることができ
る。
加した第２導電型ドーパントを活性層３に拡散させる
（斜線部）。これにより活性層３を混晶化し、レーザ端
面にウィンドウ部７を形成する（図２（Ｂ））。本発明
の製造方法では、再成長層８に添加する第２導電型ドー
パントの添加量と再成長層６の成長温度、成長時間を任
意に設定することにより、活性層３への第２導電型ドー
パントの拡散量を容易にコントロールすることができ
る。
【００３４】また、再成長層６を第２導電型ドーパント
が添加された第２導電型再成長層８と第１導電型再成長
層９で構成することにより、第１導電型再成長層９が電
流ブロック層となって、容易に端面電流非注入構造を形
成することができる（図２（Ｂ））。尚、第２導電型を
ｐ型としてｐ型ドーパントにＺｎ、Ｍｇ、Ｂｅ等、拡散
の容易な元素を用いるのが一般的である。しかし、第２
導電型をｎ型として、ドーパントとしてＳｉやＳｅを用
いることも可能である。
が添加された第２導電型再成長層８と第１導電型再成長
層９で構成することにより、第１導電型再成長層９が電
流ブロック層となって、容易に端面電流非注入構造を形
成することができる（図２（Ｂ））。尚、第２導電型を
ｐ型としてｐ型ドーパントにＺｎ、Ｍｇ、Ｂｅ等、拡散
の容易な元素を用いるのが一般的である。しかし、第２
導電型をｎ型として、ドーパントとしてＳｉやＳｅを用
いることも可能である。
【００３５】また、レーザ構造を構成する半導体材料に
ついては、ＡｌＧａＡｓ系やＡｌＧａＩｎＰ系、ＩｎＧ
ａＡｓＰ系などが考えられるが、これらの材料系に限ら
ずドーパントの拡散が可能な材料系についても本発明に
よる製造方法を適用することができる。また、活性層３
の構造については、量子井戸活性層や自然超格子が形成
されているバルクまたは量子井戸活性層について本発明
を適用することができる。
ついては、ＡｌＧａＡｓ系やＡｌＧａＩｎＰ系、ＩｎＧ
ａＡｓＰ系などが考えられるが、これらの材料系に限ら
ずドーパントの拡散が可能な材料系についても本発明に
よる製造方法を適用することができる。また、活性層３
の構造については、量子井戸活性層や自然超格子が形成
されているバルクまたは量子井戸活性層について本発明
を適用することができる。
【００３６】量子井戸は、一層でも多層でも構わない。
更に、量子井戸に限らず量子細線や量子ドットを用いた
場合でも、ドーパントの拡散により混晶化が可能な活性
層構造については、本発明を適用することができる。次
に、図３乃至図１８を参照して、本発明に係る半導体レ
ーザの製造方法のより詳細な具体例を説明する。
更に、量子井戸に限らず量子細線や量子ドットを用いた
場合でも、ドーパントの拡散により混晶化が可能な活性
層構造については、本発明を適用することができる。次
に、図３乃至図１８を参照して、本発明に係る半導体レ
ーザの製造方法のより詳細な具体例を説明する。
【００３７】即ち、本具体例に於ける半導体レーザの製
造方法に於いては、リッジ埋め込み型ＡｌＧａＩｎＰ系
赤色半導体レーザを作製した例である。半導体レーザ素
子のレーザ構造は４回のＭＯＶＰＥ成長操作を繰り返し
て作製する。原料としてはＴＭＡｌ、ＴＭＧａ、ＴＭＩ
ｎ、ＰＨ3 、ＡｓＨ3 を、ｎ型、ｐ型ドーパントはＳ
ｉ、Ｚｎでジシラン（Ｓｉ2 Ｈ6 ）とジメチル亜鉛（Ｄ
ＭＺｎ）を用いる。成長温度は６６０℃、成長圧力は７
０ｔｏｒｒである。
造方法に於いては、リッジ埋め込み型ＡｌＧａＩｎＰ系
赤色半導体レーザを作製した例である。半導体レーザ素
子のレーザ構造は４回のＭＯＶＰＥ成長操作を繰り返し
て作製する。原料としてはＴＭＡｌ、ＴＭＧａ、ＴＭＩ
ｎ、ＰＨ3 、ＡｓＨ3 を、ｎ型、ｐ型ドーパントはＳ
ｉ、Ｚｎでジシラン（Ｓｉ2 Ｈ6 ）とジメチル亜鉛（Ｄ
ＭＺｎ）を用いる。成長温度は６６０℃、成長圧力は７
０ｔｏｒｒである。
【００３８】以下、図３〜図１０を参照しながら各工程
を説明する。まず、ｎ型ＧａＡｓ基板１０上にｎ型（Ａ
ｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層１１（厚
さ：ｄ＝１．５μｍ）、ＧａＩｎＰウェル（ｄ＝５ｎ
ｍ、４層）と（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐバリ
ア（４ｎｍ、３層）で構成される多重量子井戸（ＭＱ
Ｗ）活性層１２、ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ
0.5 Ｐクラッド層１３（ｄ＝１．５μｍ）、ｐ型Ｇａ
0.5 Ｉｎ0.5 Ｐバッファ層１４（ｄ＝５０ｎｍ）からな
るダブルヘテロ（ＤＨ）構造を成長させる（図３）。
を説明する。まず、ｎ型ＧａＡｓ基板１０上にｎ型（Ａ
ｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層１１（厚
さ：ｄ＝１．５μｍ）、ＧａＩｎＰウェル（ｄ＝５ｎ
ｍ、４層）と（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐバリ
ア（４ｎｍ、３層）で構成される多重量子井戸（ＭＱ
Ｗ）活性層１２、ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ
0.5 Ｐクラッド層１３（ｄ＝１．５μｍ）、ｐ型Ｇａ
0.5 Ｉｎ0.5 Ｐバッファ層１４（ｄ＝５０ｎｍ）からな
るダブルヘテロ（ＤＨ）構造を成長させる（図３）。
【００３９】ＧａＩｎＰウェルは、レーザの発振波長が
６６０ｎｍになるようにＧａとＩｎの組成比をコントロ
ールする。次に、当該ダブルヘテロ（ＤＨ）構造物をＭ
ＯＶＰＥ装置から取り出し、ＤＨウェハ上に熱化学堆積
法でＳｉＯ2 膜（ｄ＝３００ｎｍ）を形成する。そし
て、フォトリソ技術とエッチングを使ってＳｉＯ2 膜を
レーザ端面近傍が開口したマスク１５に加工する（図
４）。
６６０ｎｍになるようにＧａとＩｎの組成比をコントロ
ールする。次に、当該ダブルヘテロ（ＤＨ）構造物をＭ
ＯＶＰＥ装置から取り出し、ＤＨウェハ上に熱化学堆積
法でＳｉＯ2 膜（ｄ＝３００ｎｍ）を形成する。そし
て、フォトリソ技術とエッチングを使ってＳｉＯ2 膜を
レーザ端面近傍が開口したマスク１５に加工する（図
４）。
【００４０】次にＲＩＢＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｂｅａｍ Ｅｔｃｈｉｎｇ）法を用いたドライエッチ
ングにより半導体レーザ素子１００の端面５０、６０近
傍のｐ型Ｇａ0.5 Ｉｎ0.5 Ｐバッファ層１４とｐ型（Ａ
ｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0. 5 Ｐクラッド層１３の一部
をエッチングする。このとき、ｐ型（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層１３の残り厚は０．
２〜０．３μｍとする（図５）。
Ｂｅａｍ Ｅｔｃｈｉｎｇ）法を用いたドライエッチ
ングにより半導体レーザ素子１００の端面５０、６０近
傍のｐ型Ｇａ0.5 Ｉｎ0.5 Ｐバッファ層１４とｐ型（Ａ
ｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0. 5 Ｐクラッド層１３の一部
をエッチングする。このとき、ｐ型（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層１３の残り厚は０．
２〜０．３μｍとする（図５）。
【００４１】つまり、ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉ
ｎ0.5 Ｐクラッド層１３の残り厚が薄すぎると（例えば
０．１μｍ以下）、エッチング時のダメージが活性層ま
で及び、レーザの信頼性を低下させる。しかしながら、
その後の熱プロセスによりダメージ除去が可能となる場
合は、更に薄くすることも可能である。
ｎ0.5 Ｐクラッド層１３の残り厚が薄すぎると（例えば
０．１μｍ以下）、エッチング時のダメージが活性層ま
で及び、レーザの信頼性を低下させる。しかしながら、
その後の熱プロセスによりダメージ除去が可能となる場
合は、更に薄くすることも可能である。
【００４２】再度、当該ＤＨウェハをＭＯＶＰＥ装置に
セットし、ｐ型（Ａｌ0.7 Ｇａ0.3）0.5 Ｉｎ0.5 Ｐ再
成長層１６（ｄ＝１μｍ）、ｎ型（Ａｌ0.7 Ｇａ0.3 ）
0.5Ｉｎ0.5 Ｐ再成長層１７（ｄ＝０．３μｍ）、ｎ型
Ｇａ0.5 Ｉｎ0.5 Ｐ再成長層１８（ｄ＝５０ｎｍ）を当
該半導体レーザ素子１００の端面５０、６０部分にのみ
選択的に成長する。
セットし、ｐ型（Ａｌ0.7 Ｇａ0.3）0.5 Ｉｎ0.5 Ｐ再
成長層１６（ｄ＝１μｍ）、ｎ型（Ａｌ0.7 Ｇａ0.3 ）
0.5Ｉｎ0.5 Ｐ再成長層１７（ｄ＝０．３μｍ）、ｎ型
Ｇａ0.5 Ｉｎ0.5 Ｐ再成長層１８（ｄ＝５０ｎｍ）を当
該半導体レーザ素子１００の端面５０、６０部分にのみ
選択的に成長する。
【００４３】この工程で、ｐ型（Ａｌ0.7 Ｇａ0.3 ）
0.5 Ｉｎ0.5 Ｐ再成長層１６に添加されているＺｎがｎ
型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層１１
の途中まで拡散する（図６）。かかる拡散領域８０を斜
線で示す。このＺｎ拡散により、ＧａＩｎＰウェルと
（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5Ｐバリアで構成され
るＭＱＷ活性層１２が混晶化し、バンドギャップが大き
いウィンドウ部７が形成できる。
0.5 Ｉｎ0.5 Ｐ再成長層１６に添加されているＺｎがｎ
型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層１１
の途中まで拡散する（図６）。かかる拡散領域８０を斜
線で示す。このＺｎ拡散により、ＧａＩｎＰウェルと
（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5Ｐバリアで構成され
るＭＱＷ活性層１２が混晶化し、バンドギャップが大き
いウィンドウ部７が形成できる。
【００４４】このときＭＱＷ活性層１２の混晶化は完全
なものでなくともウェルとバリアとの界面での元素ミキ
シングが生じ、量子化準位が高エネルギー側にシフトさ
れれば良い。また、ｎ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ
0.5 Ｐ再成長層１７とｎ型Ｇａ0.5Ｉｎ0.5 Ｐ再成長層
１８は端面電流非注入層として働く。
なものでなくともウェルとバリアとの界面での元素ミキ
シングが生じ、量子化準位が高エネルギー側にシフトさ
れれば良い。また、ｎ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ
0.5 Ｐ再成長層１７とｎ型Ｇａ0.5Ｉｎ0.5 Ｐ再成長層
１８は端面電流非注入層として働く。
【００４５】その後、ＭＯＶＰＥ装置から取り出し、Ｓ
ｉＯ2 マスク１５を除去する。そして、再度ＳｉＯ2 堆
積、フォトリソグラフ技術を使用してリッジ形成のため
のストライプマスク１９を形成する（図７）。再度、ド
ライエッチングにより横モード制御のためのリッジ２０
を形成する（図８）。
ｉＯ2 マスク１５を除去する。そして、再度ＳｉＯ2 堆
積、フォトリソグラフ技術を使用してリッジ形成のため
のストライプマスク１９を形成する（図７）。再度、ド
ライエッチングにより横モード制御のためのリッジ２０
を形成する（図８）。
【００４６】再び、当該半導体レーザ素子１００をＭＯ
ＶＰＥ装置にセットし、ｎ型ＧａＡｓ電流ブロック層２
１（ｄ＝１．２μｍ）を選択埋め込み成長する（図
９）。そして、リッジ形成用のＳｉＯ2 のストライプマ
スク１９を除去後、再度ＭＯＶＰＥ法でｐ型ＧａＡｓコ
ンタクト層２２（ｄ＝３μｍ）を成長し、レーザ構造が
作製できる（図１０）。
ＶＰＥ装置にセットし、ｎ型ＧａＡｓ電流ブロック層２
１（ｄ＝１．２μｍ）を選択埋め込み成長する（図
９）。そして、リッジ形成用のＳｉＯ2 のストライプマ
スク１９を除去後、再度ＭＯＶＰＥ法でｐ型ＧａＡｓコ
ンタクト層２２（ｄ＝３μｍ）を成長し、レーザ構造が
作製できる（図１０）。
【００４７】次に、本発明に係る当該半導体レーザの製
造方法に関する第２の具体例について説明する。即ち、
本具体例に於いては、埋め込みヘテロ構造（ＢＨ：Ｂｕ
ｒｉｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）型ＩｎＧ
ａＡｓ／ＡｌＧａＡｓ系半導体レーザを作製した例であ
る。
造方法に関する第２の具体例について説明する。即ち、
本具体例に於いては、埋め込みヘテロ構造（ＢＨ：Ｂｕ
ｒｉｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）型ＩｎＧ
ａＡｓ／ＡｌＧａＡｓ系半導体レーザを作製した例であ
る。
【００４８】当該レーザ構造を持つ半導体レーザ素子１
００は、３回のＭＯＶＰＥ成長操作を繰り返して作製す
る。原料としてはＴＭＡｌ、ＴＭＧａ、ＴＭＩｎ、Ａｓ
Ｈ3 を、ｎ型、ｐ型ドーパントはＳｉ、Ｚｎでシラン
（ＳｉＨ４）とジメチル亜鉛（ＤＭＺｎ）を用いる。成
長温度は活性層が６６０℃、クラッド層が７２０℃で、
成長圧力は７０ｔｏｒｒである。以下、図１１〜図１８
によって工程を説明する。
００は、３回のＭＯＶＰＥ成長操作を繰り返して作製す
る。原料としてはＴＭＡｌ、ＴＭＧａ、ＴＭＩｎ、Ａｓ
Ｈ3 を、ｎ型、ｐ型ドーパントはＳｉ、Ｚｎでシラン
（ＳｉＨ４）とジメチル亜鉛（ＤＭＺｎ）を用いる。成
長温度は活性層が６６０℃、クラッド層が７２０℃で、
成長圧力は７０ｔｏｒｒである。以下、図１１〜図１８
によって工程を説明する。
【００４９】まず、図１１に示す様に、ｎ型ＧａＡｓ基
板１０上にｎ型Ａｌ0.5 Ｇａ0.5 Ａｓクラッド層２３
（厚さ：ｄ＝２μｍ）、ＧａＡｓガイド層２４（ｄ＝６
０ｎｍ）、ＩｎＧａＡｓウェル（ｄ＝７ｎｍ、２層）と
ＧａＡｓバリア（５ｎｍ）で構成されるＭＱＷ活性層２
５、ＧａＡｓガイド層２４（ｄ＝６０ｎｍ）、ｐ型Ａｌ
0.5 Ｇａ0.5 Ａｓクラッド層２６（ｄ＝２μｍ）、ｐ型
ＧａＡｓコンタクト層２７（ｄ＝０．５μｍ）からなる
ダブルヘテロ（ＤＨ）構造を成長させる。
板１０上にｎ型Ａｌ0.5 Ｇａ0.5 Ａｓクラッド層２３
（厚さ：ｄ＝２μｍ）、ＧａＡｓガイド層２４（ｄ＝６
０ｎｍ）、ＩｎＧａＡｓウェル（ｄ＝７ｎｍ、２層）と
ＧａＡｓバリア（５ｎｍ）で構成されるＭＱＷ活性層２
５、ＧａＡｓガイド層２４（ｄ＝６０ｎｍ）、ｐ型Ａｌ
0.5 Ｇａ0.5 Ａｓクラッド層２６（ｄ＝２μｍ）、ｐ型
ＧａＡｓコンタクト層２７（ｄ＝０．５μｍ）からなる
ダブルヘテロ（ＤＨ）構造を成長させる。
【００５０】ＩｎＧａＡｓウェルは、レーザの発振波長
が９８０ｎｍになるようにＩｎとＧａの組成比をコント
ロールする。次に、当該ダブルヘテロ（ＤＨ）構造物を
ＭＯＶＰＥ装置から取り出し、ＤＨウェハ上に熱化学堆
積法でＳｉＯ2 膜（ｄ＝３００ｎｍ）を形成する。そし
て、フォトリソ技術を使ってレーザ端面近傍が開口した
に相当する部分のＳｉＯ2 膜を除去し、マスク１５を形
成する（図１２）。
が９８０ｎｍになるようにＩｎとＧａの組成比をコント
ロールする。次に、当該ダブルヘテロ（ＤＨ）構造物を
ＭＯＶＰＥ装置から取り出し、ＤＨウェハ上に熱化学堆
積法でＳｉＯ2 膜（ｄ＝３００ｎｍ）を形成する。そし
て、フォトリソ技術を使ってレーザ端面近傍が開口した
に相当する部分のＳｉＯ2 膜を除去し、マスク１５を形
成する（図１２）。
【００５１】次にＲＩＢＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｂｅａｍ Ｅｔｃｈｉｎｇ）法を用いたドライエッチ
ングにより端面近傍のｐ型ＧａＡｓコンタクト層２７と
ｐ型Ａｌ0.5 Ｇａ0.5 Ａｓクラッド層２６の一部をエッ
チングする。このとき、ｐ型Ａｌ0.5 Ｇａ0.5 Ａｓクラ
ッド層２６の残り厚は０．２〜０．３μｍである（図１
３）。
Ｂｅａｍ Ｅｔｃｈｉｎｇ）法を用いたドライエッチ
ングにより端面近傍のｐ型ＧａＡｓコンタクト層２７と
ｐ型Ａｌ0.5 Ｇａ0.5 Ａｓクラッド層２６の一部をエッ
チングする。このとき、ｐ型Ａｌ0.5 Ｇａ0.5 Ａｓクラ
ッド層２６の残り厚は０．２〜０．３μｍである（図１
３）。
【００５２】再度、ＤＨウェハをＭＯＶＰＥ装置にセッ
トし、Ｏ2 とＤＥＺｎを添加しながらＡｌ0.5 Ｇａ0.5
Ａｓ再成長層２８（ｄ＝１．８μｍ）、そしてｎ型Ｇａ
Ａｓ再成長層２９（ｄ＝０．３μｍ）を端面部分５０、
６０にのみ選択的に成長する。尚、Ｏ2 の添加量は０．
１ｐｐｍである。この過程で、Ａｌ0.5 Ｇａ0.5 Ａｓ再
成長層２８に添加したＺｎがｎ型Ａｌ0.5 Ｇａ0.5 Ａｓ
クラッド層２３の途中まで拡散する（図１４）。
トし、Ｏ2 とＤＥＺｎを添加しながらＡｌ0.5 Ｇａ0.5
Ａｓ再成長層２８（ｄ＝１．８μｍ）、そしてｎ型Ｇａ
Ａｓ再成長層２９（ｄ＝０．３μｍ）を端面部分５０、
６０にのみ選択的に成長する。尚、Ｏ2 の添加量は０．
１ｐｐｍである。この過程で、Ａｌ0.5 Ｇａ0.5 Ａｓ再
成長層２８に添加したＺｎがｎ型Ａｌ0.5 Ｇａ0.5 Ａｓ
クラッド層２３の途中まで拡散する（図１４）。
【００５３】このＺｎ拡散により、ＩｎＧａＡｓウェル
とＧａＡｓバリアで構成されるＭＱＷ活性層２５が混晶
化し、バンドギャップが大きいウィンドウ部７が形成で
きる。また、Ａｌ0.5 Ｇａ0.5 Ａｓ再成長層２８は酸素
添加により高抵抗化し、端面電流非注入層としても働
く。
とＧａＡｓバリアで構成されるＭＱＷ活性層２５が混晶
化し、バンドギャップが大きいウィンドウ部７が形成で
きる。また、Ａｌ0.5 Ｇａ0.5 Ａｓ再成長層２８は酸素
添加により高抵抗化し、端面電流非注入層としても働
く。
【００５４】その後、ＭＯＶＰＥ装置から取り出し、Ｓ
ｉＯ2 マスク１５を除去する。そして、再度ＳｉＯ2 堆
積、フォトリソを行い、幅３μｍのストライプマスク１
９を形成する（図１５）。その後、ＢＨ構造作製のため
にドライエッチングによりｎ型Ａｌ0.5 Ｇａ0.5Ａｓク
ラッド層２３までエッチングする（図１６）。
ｉＯ2 マスク１５を除去する。そして、再度ＳｉＯ2 堆
積、フォトリソを行い、幅３μｍのストライプマスク１
９を形成する（図１５）。その後、ＢＨ構造作製のため
にドライエッチングによりｎ型Ａｌ0.5 Ｇａ0.5Ａｓク
ラッド層２３までエッチングする（図１６）。
【００５５】そしてＭＯＶＰＥ装置にセットし、ｐ型Ａ
ｌ0.65Ｇａ0.35Ａｓ層（ｄ＝０．３μｍ）／ｎ型Ａｌ
0.65Ｇａ0.35Ａｓ層（ｄ＝０．３μｍ）で構成される電
流ブロック層３０（４ペア、総膜厚２．４μｍ）とｎ型
ＧａＡｓキャップ層３１（０．２μｍ）を選択埋め込み
成長する（図１７）。そして、ＳｉＯ2 のストライプマ
スク１５を除去して、レーザ構造が作製できる（図１
８）。
ｌ0.65Ｇａ0.35Ａｓ層（ｄ＝０．３μｍ）／ｎ型Ａｌ
0.65Ｇａ0.35Ａｓ層（ｄ＝０．３μｍ）で構成される電
流ブロック層３０（４ペア、総膜厚２．４μｍ）とｎ型
ＧａＡｓキャップ層３１（０．２μｍ）を選択埋め込み
成長する（図１７）。そして、ＳｉＯ2 のストライプマ
スク１５を除去して、レーザ構造が作製できる（図１
８）。
【００５６】前記した具体例１ではクラッド層にＡｌＧ
ａＩｎＰを、本具体例２ではクラッド層にＡｌＧａＡｓ
を用いる場合について述べたが、クラッド層をＡｌＧａ
ＩｎＰ／ＡｌＧａＡｓで構成される多層構造にしても具
体例１、２と同じウィンドウ構造が作製できる。また、
具体例１では再成長層にｐ型ＡｌＧａＩｎＰを、具体例
２では高抵抗ＡｌＧａＡｓを用いているが、再成長層の
電気伝導特性に依存せずＺｎ、Ｍｇ、Ｂｅの何れかを第
１層目の再成長層に添加すれば、実施例と同じウィンド
ウ構造が作製できる。
ａＩｎＰを、本具体例２ではクラッド層にＡｌＧａＡｓ
を用いる場合について述べたが、クラッド層をＡｌＧａ
ＩｎＰ／ＡｌＧａＡｓで構成される多層構造にしても具
体例１、２と同じウィンドウ構造が作製できる。また、
具体例１では再成長層にｐ型ＡｌＧａＩｎＰを、具体例
２では高抵抗ＡｌＧａＡｓを用いているが、再成長層の
電気伝導特性に依存せずＺｎ、Ｍｇ、Ｂｅの何れかを第
１層目の再成長層に添加すれば、実施例と同じウィンド
ウ構造が作製できる。
【００５７】
【発明の効果】本発明に係る当該半導体レーザ及び半導
体レーザの製造方法形成方法は、上記した様な技術構成
を採用しているので、第１の効果は、ウィンドウ構造作
製のための熱処理プロセスを低減することができる。こ
の結果、レーザの信頼性を損なうことが無い。その理由
は、量子井戸活性層近傍からドーパントの拡散を行い、
拡散させる距離が小さいからである。
体レーザの製造方法形成方法は、上記した様な技術構成
を採用しているので、第１の効果は、ウィンドウ構造作
製のための熱処理プロセスを低減することができる。こ
の結果、レーザの信頼性を損なうことが無い。その理由
は、量子井戸活性層近傍からドーパントの拡散を行い、
拡散させる距離が小さいからである。
【００５８】又、本発明の第２の効果は、多数枚のウェ
ハを一括して処理することができる。この結果、ウィン
ドウ構造作製のために専用の装置を必要としない。その
理由は、市販されている多数枚ウェハ結晶成長装置を用
いることができるためである。更に本発明に於ける第３
の効果は、プロセス数を低減することができる。その結
果、製造工程を簡単にすることができる。その理由は、
拡散プロセスと端面電流非注入層の形成プロセスを一度
に行えるためである。
ハを一括して処理することができる。この結果、ウィン
ドウ構造作製のために専用の装置を必要としない。その
理由は、市販されている多数枚ウェハ結晶成長装置を用
いることができるためである。更に本発明に於ける第３
の効果は、プロセス数を低減することができる。その結
果、製造工程を簡単にすることができる。その理由は、
拡散プロセスと端面電流非注入層の形成プロセスを一度
に行えるためである。
【００５９】一方、本発明に於ける第４の効果は、レー
ザ特性を悪化させる恐れが無い。その理由は、再成長層
がクラッド層と同じ半導体元素で構成されるからであ
る。更に本発明に於ける第５の効果は、量子井戸活性層
を混晶化させるためのドーパントの拡散量を容易に制御
できる。その理由は、ドーパントの添加量を変化させる
だけで拡散量を容易に変化させることができるからであ
る。
ザ特性を悪化させる恐れが無い。その理由は、再成長層
がクラッド層と同じ半導体元素で構成されるからであ
る。更に本発明に於ける第５の効果は、量子井戸活性層
を混晶化させるためのドーパントの拡散量を容易に制御
できる。その理由は、ドーパントの添加量を変化させる
だけで拡散量を容易に変化させることができるからであ
る。
【図１】図１（Ａ）乃至図１（Ｃ）は、本発明の半導体
レーザの製造方法の一具体例についての工程手順を示す
断面図である。
レーザの製造方法の一具体例についての工程手順を示す
断面図である。
【図２】図２（Ａ）及び図２（Ｂ）は、本発明の半導体
レーザの製造方法の一具体例についての工程手順を示す
断面図である。
レーザの製造方法の一具体例についての工程手順を示す
断面図である。
【図３】図３は、本発明の他の具体例であるリッジ埋め
込み型ＡｌＧａＩｎＰ系赤色半導体レーザの製造工程順
の一工程を示す断面図である。
込み型ＡｌＧａＩｎＰ系赤色半導体レーザの製造工程順
の一工程を示す断面図である。
【図４】図４は、本発明の他の具体例であるリッジ埋め
込み型ＡｌＧａＩｎＰ系赤色半導体レーザの製造工程順
の一工程を示す断面図である。
込み型ＡｌＧａＩｎＰ系赤色半導体レーザの製造工程順
の一工程を示す断面図である。
【図５】図５は、本発明の他の具体例であるリッジ埋め
込み型ＡｌＧａＩｎＰ系赤色半導体レーザの製造工程順
の一工程を示す断面図である。
込み型ＡｌＧａＩｎＰ系赤色半導体レーザの製造工程順
の一工程を示す断面図である。
【図６】図６は、本発明の他の具体例であるリッジ埋め
込み型ＡｌＧａＩｎＰ系赤色半導体レーザの製造工程順
の一工程を示す断面図である。
込み型ＡｌＧａＩｎＰ系赤色半導体レーザの製造工程順
の一工程を示す断面図である。
【図７】図７は、本発明の他の具体例であるリッジ埋め
込み型ＡｌＧａＩｎＰ系赤色半導体レーザの製造工程順
の一工程を示す斜視図である。
込み型ＡｌＧａＩｎＰ系赤色半導体レーザの製造工程順
の一工程を示す斜視図である。
【図８】図８は、本発明の他の具体例であるリッジ埋め
込み型ＡｌＧａＩｎＰ系赤色半導体レーザの製造工程順
の一工程を示す斜視図である。
込み型ＡｌＧａＩｎＰ系赤色半導体レーザの製造工程順
の一工程を示す斜視図である。
【図９】図９は、本発明の他の具体例であるリッジ埋め
込み型ＡｌＧａＩｎＰ系赤色半導体レーザの製造工程順
の一工程を示す斜視図である。
込み型ＡｌＧａＩｎＰ系赤色半導体レーザの製造工程順
の一工程を示す斜視図である。
【図１０】図１０は、本発明の他の具体例である示すリ
ッジ埋め込み型ＡｌＧａＩｎＰ系赤色半導体レーザの製
造工程順の一工程を示す斜視図である。
ッジ埋め込み型ＡｌＧａＩｎＰ系赤色半導体レーザの製
造工程順の一工程を示す斜視図である。
【図１１】図１１は、本発明の別の具体例に示すＢＨ型
ＩｎＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの製造工程
順の一工程を示す断面図である。
ＩｎＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの製造工程
順の一工程を示す断面図である。
【図１２】図１２は、本発明の別の具体例に示すＢＨ型
ＩｎＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの製造工程
順の一工程を示す断面図である。
ＩｎＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの製造工程
順の一工程を示す断面図である。
【図１３】図１３は、本発明の別の具体例に示すＢＨ型
ＩｎＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの製造工程
順の一工程を示す断面図である。
ＩｎＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの製造工程
順の一工程を示す断面図である。
【図１４】図１４は、本発明の別の具体例に示すＢＨ型
ＩｎＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの製造工程
順の一工程を示す断面図である。
ＩｎＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの製造工程
順の一工程を示す断面図である。
【図１５】図１５は、本発明の別の具体例に示すＢＨ型
ＩｎＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの製造工程
順の一工程を示す斜視図である。
ＩｎＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの製造工程
順の一工程を示す斜視図である。
【図１６】図１６は、本発明の別の具体例に示すＢＨ型
ＩｎＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの製造工程
順の一工程を示す斜視図である。
ＩｎＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの製造工程
順の一工程を示す斜視図である。
【図１７】図１７は、本発明の別の具体例に示すＢＨ型
ＩｎＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの製造工程
順の一工程を示す斜視図である。
ＩｎＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの製造工程
順の一工程を示す斜視図である。
【図１８】図１８は、本発明の別の具体例に示すＢＨ型
ＩｎＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの製造工程
順の一工程を示す斜視図である。
ＩｎＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの製造工程
順の一工程を示す斜視図である。
【図１９】図１９は、第１の従来技術によるＺｎ拡散型
ウィンドウ構造を有するＡｌＧａＩｎＰ系赤色レーザの
斜視図である。
ウィンドウ構造を有するＡｌＧａＩｎＰ系赤色レーザの
斜視図である。
【図２０】図２０は、第１の従来技術によるＺｎ拡散型
ウィンドウ構造を有するＡｌＧａＩｎＰ系赤色レーザの
一工程を示す断面図である。
ウィンドウ構造を有するＡｌＧａＩｎＰ系赤色レーザの
一工程を示す断面図である。
１…第１導電型基板 ２…第１導電型クラッド層 ３…活性層 ４…第２導電型クラッド層 ５…マスク ６…再成長層 ７…ウィンドウ部 ８…第２導電型再成長層 ９…第１導電型再成長層 １０…ｎ型ＧａＡｓ基板 １１…ｎ型ＡｌＧａＩｎＰクラッド層 １２…ＧａＩｎＰ／ＡｌＧａＩｎＰのＭＱＷ活性層 １３…ｐ型ＡｌＧａＩｎＰクラッド層 １４…ｐ型ＧａＩｎＰバッファ層 １５…マスク １６…ｐ型ＡｌＧａＩｎＰ再成長層 １７…ｎ型ＡｌＧａＩｎＰ再成長層 １８…ｎ型ＧａＩｎＰ再成長層 １９…ストライプマスク ２０…リッジ ２１…ｎ型ＧａＡｓ電流ブロック層 ２２…ｐ型ＧａＡｓコンタクト層 ２３…ｎ型ＡｌＧａＡｓクラッド層 ２４…ＧａＡｓガイド層 ２５…ＩｎＧａＡｓ／ＧａＡｓのＭＱＷ活性層 ２６…ｐ型ＡｌＧａＡｓクラッド層 ２７…ｐ型ＧａＡｓコンタクト層 ２８…ＡｌＧａＡｓ再成長層 ２９…ｎ型ＧａＡｓ再成長層 ３０…電流ブロック層（ｐ型ＡｌＧａＡｓ／ｎ型ＡｌＧ
ａＡｓの４ペア） ３１…ｎ型ＧａＡｓキャップ層 ３２…ｎ型ＧａＡｓ基板 ３３…ｎ型ＡｌＧａＩｎＰクラッド層 ３４…ＡｌＧａＩｎＰ光ガイド層 ３５…ＧａＩｎＰ／ＡｌＧａＩｎＰ活性層 ３６…ＧａＩｎＰ／ＡｌＧａＩｎＰ障壁層 ３７…ｐ型ＡｌＧａＩｎＰクラッド層 ３８…ＳｉＮｘマスクパターン ３９…酸化亜鉛拡散源 ４０…酸化シリコンキャップ ５０、６０…半導体レーザ素子端面 ７０…ダブルヘテロ構造体 ８０…拡散領域 １００…半導体レーザ素子
ａＡｓの４ペア） ３１…ｎ型ＧａＡｓキャップ層 ３２…ｎ型ＧａＡｓ基板 ３３…ｎ型ＡｌＧａＩｎＰクラッド層 ３４…ＡｌＧａＩｎＰ光ガイド層 ３５…ＧａＩｎＰ／ＡｌＧａＩｎＰ活性層 ３６…ＧａＩｎＰ／ＡｌＧａＩｎＰ障壁層 ３７…ｐ型ＡｌＧａＩｎＰクラッド層 ３８…ＳｉＮｘマスクパターン ３９…酸化亜鉛拡散源 ４０…酸化シリコンキャップ ５０、６０…半導体レーザ素子端面 ７０…ダブルヘテロ構造体 ８０…拡散領域 １００…半導体レーザ素子
Claims (18)
- 【請求項１】 第１導電型基板上に少なくとも第１導電
型クラッド層、活性層、第２導電型クラッド層からなる
ダブルヘテロ構造を持った半導体レーザ素子であって、
当該半導体レーザに於ける当該第２導電型クラッド層の
レーザ端面近傍には、当該第２導電型クラッド層と半導
体構成元素が等しく半導体層で有って、且つ少なくとも
第２導電型ドーパントが添加されてなる再成長層が形成
されており、更に当該半導体レーザのレーザ端面近傍に
於ける当該活性層には、当該再成長層に含まれている当
該第２導電型ドーパントと同一の第２導電型ドーパント
が含まれている事を特徴とする半導体レーザ。 - 【請求項２】 当該クラッド層が少なくともＡｌＧａＩ
ｎＰ層を含むことを特徴とする請求項１記載の半導体レ
ーザ。 - 【請求項３】 当該クラッド層が少なくともＡｌＧａＡ
ｓ層を含むことを特徴とする請求項１記載の半導体レー
ザ。 - 【請求項４】 当該活性層がＧａＩｎＰとＡｌＧａＩｎ
Ｐ、及びＧａＩｎＰＡｓとＡｌＧａＩｎＰの各組で構成
される量子井戸群から選択された一つ量子井戸で構成さ
れていることを特徴とする請求項１記載の半導体レー
ザ。 - 【請求項５】 活性層がＧａＡｓとＡｌＧａＡｓ、Ｇａ
ＡｓとＩｎＧａＡｓ、及びＡｌＧａＡｓとＩｎＧａＡｓ
の各組でそれぞれ構成される量子井戸群から選択された
一つ量子井戸で構成されていることを特徴とする請求項
１記載の半導体レーザ。 - 【請求項６】 第２導電型がｐ型であり、再成長層に添
加するｐ型ドーパントがＺｎまたはＭｇまたはＢｅであ
ることを特徴とする請求項１記載の半導体レーザ。 - 【請求項７】 当該再成長層には第１導電型ドーパント
と第２導電型ドーパントが同時に含まれている事を特徴
とする請求項１記載の半導体レーザ。 - 【請求項８】 当該再成長層の電気的特性が、第１導電
型または第２導電型または高抵抗であることを特徴とす
る請求項１乃至７の何れかに記載の半導体レーザ。 - 【請求項９】 当該再成長層が多層構造であることを特
徴とする請求項１乃至８の何れかに記載の半導体レー
ザ。 - 【請求項１０】 第１導電型基板上に少なくとも第１導
電型クラッド層、活性層、第２導電型クラッド層からな
るダブルヘテロ構造を形成する工程と、当該第２導電型
クラッド層上にレーザ端面近傍が開口したマスクを形成
する工程と、 当該マスクを用いて当該半導体レーザに於けるレーザ端
面近傍の当該第２導電型クラッド層を活性層近傍まで選
択的にエッチングする工程と、 当該エッチングされた部分に当該第２導電型クラッド層
と半導体構成元素が等しく、且つ少なくとも第２導電型
ドーパントを添加した再成長層を形成する工程とから構
成されている事を特徴とする半導体レーザの製造方法。 - 【請求項１１】 当該再成長層を形成する工程と同時若
しくは当該工程後に、当該半導体レーザのレーザ端面近
傍に存在する当該活性層に、当該再成長層に添加された
第２導電型ドーパントを拡散させて活性層を混晶化する
工程が更に含まれている事を特徴とする請求項１０記載
の半導体レーザの製造方法。 - 【請求項１２】 当該クラッド層が少なくともＡｌＧａ
ＩｎＰ層を含むことを特徴とする請求項１０記載の半導
体レーザの製造方法。 - 【請求項１３】 当該クラッド層が少なくともＡｌＧａ
Ａｓ層を含むことを特徴とする請求項１０記載の半導体
レーザの製造方法。 - 【請求項１４】 当該活性層がＧａＩｎＰとＡｌＧａＩ
ｎＰ、またはＧａＩｎＰＡｓとＡｌＧａＩｎＰの量子井
戸で構成されることを特徴とする請求項１０記載の半導
体レーザの製造方法。 - 【請求項１５】 当該活性層がＧａＡｓとＡｌＧａＡ
ｓ、またはＧａＡｓとＩｎＧａＡｓ、またはＡｌＧａＡ
ｓとＩｎＧａＡｓの量子井戸で構成されることを特徴と
する請求項１０記載の半導体レーザの製造方法。 - 【請求項１６】 当該第２導電型がｐ型であり、当該再
成長層に添加するｐ型ドーパントがＺｎまたはＭｇまた
はＢｅであることを特徴とする請求項１０記載の半導体
レーザの製造方法。 - 【請求項１７】 当該再成長層に第１導電型ドーパント
と第２導電型ドーパントを同時に添加することを特徴と
する請求項１０記載の半導体レーザの製造方法。 - 【請求項１８】 当該再成長層を多層構造に形成するこ
とを特徴とする請求項１０記載の半導体レーザの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19523998A JP2000031596A (ja) | 1998-07-10 | 1998-07-10 | 半導体レーザ及び半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19523998A JP2000031596A (ja) | 1998-07-10 | 1998-07-10 | 半導体レーザ及び半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031596A true JP2000031596A (ja) | 2000-01-28 |
Family
ID=16337809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19523998A Pending JP2000031596A (ja) | 1998-07-10 | 1998-07-10 | 半導体レーザ及び半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000031596A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017813A (ja) * | 2000-10-04 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置 |
| US6744797B2 (en) | 2001-04-05 | 2004-06-01 | Fuji Photo Film Co., Ltd. | Semiconductor laser device |
| US6859478B2 (en) | 2000-08-24 | 2005-02-22 | Fuji Photo Film Co., Ltd. | Semiconductor light emitting device in which near-edge portion is filled with doped regrowth layer, and dopant to regrowth layer is diffused into near-edge region of active layer |
| JP2007048992A (ja) * | 2005-08-11 | 2007-02-22 | Mitsubishi Electric Corp | 半導体レーザの窓形成方法 |
| JP2009076640A (ja) * | 2007-09-20 | 2009-04-09 | Fujifilm Corp | 半導体発光素子 |
| JP2013247210A (ja) * | 2012-05-25 | 2013-12-09 | Sharp Corp | 半導体レーザ装置 |
| US9112084B2 (en) | 2009-09-15 | 2015-08-18 | Showa Denko K.K. | Light emitting diode, light emitting diode lamp, and illuminating apparatus |
-
1998
- 1998-07-10 JP JP19523998A patent/JP2000031596A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6859478B2 (en) | 2000-08-24 | 2005-02-22 | Fuji Photo Film Co., Ltd. | Semiconductor light emitting device in which near-edge portion is filled with doped regrowth layer, and dopant to regrowth layer is diffused into near-edge region of active layer |
| JP2003017813A (ja) * | 2000-10-04 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置 |
| US6744797B2 (en) | 2001-04-05 | 2004-06-01 | Fuji Photo Film Co., Ltd. | Semiconductor laser device |
| JP2007048992A (ja) * | 2005-08-11 | 2007-02-22 | Mitsubishi Electric Corp | 半導体レーザの窓形成方法 |
| JP2009076640A (ja) * | 2007-09-20 | 2009-04-09 | Fujifilm Corp | 半導体発光素子 |
| US7928453B2 (en) | 2007-09-20 | 2011-04-19 | Fujifilm Corporation | Semiconductor light emitting device |
| US9112084B2 (en) | 2009-09-15 | 2015-08-18 | Showa Denko K.K. | Light emitting diode, light emitting diode lamp, and illuminating apparatus |
| JP2013247210A (ja) * | 2012-05-25 | 2013-12-09 | Sharp Corp | 半導体レーザ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6841409B2 (en) | Group III-V compound semiconductor and group III-V compound semiconductor device using the same | |
| EP0833395A2 (en) | Method of fabricating a device including compound semiconductor crystal and method of fabricating a compound semiconductor layer structure | |
| WO1997011518A1 (en) | Semiconductor material, method of producing the semiconductor material, and semiconductor device | |
| US5151913A (en) | Semiconductor laser | |
| JP3553147B2 (ja) | 半導体層の製造方法 | |
| US5546418A (en) | Semiconductor laser having a flat groove for selected crystal planes | |
| JP3432909B2 (ja) | 半導体レーザ | |
| JP2000031596A (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
| US7682857B2 (en) | Method for manufacturing semiconductor optical device | |
| JP2000164986A (ja) | 半導体発光装置及びその製造方法 | |
| JPS62200785A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPH0983071A (ja) | 半導体レーザ | |
| US4783425A (en) | Fabrication process of semiconductor lasers | |
| JP2001077465A (ja) | 半導体レーザ及びその製造方法 | |
| JP2001203423A (ja) | 半導体発光装置 | |
| JPH0846283A (ja) | 半導体レーザの製造方法 | |
| JP2728672B2 (ja) | 半導体レーザ装置、ダブルヘテロウエハおよびその製造方法 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JP5673600B2 (ja) | 半導体光装置の製造方法 | |
| US7046708B2 (en) | Semiconductor laser device including cladding layer having stripe portion different in conductivity type from adjacent portions | |
| EP1233492B1 (en) | Compound semiconductor laser manufacturing method | |
| JP2780625B2 (ja) | 半導体レーザの製造方法 | |
| WO2005031829A1 (ja) | 清浄処理方法および半導体装置の製造方法 | |
| JPH11340585A (ja) | 半導体発光装置 | |
| JPH09186391A (ja) | 化合物半導体装置及びその製造方法 |