JP3191784B2 - 回折格子の製造方法及び半導体レーザの製造方法 - Google Patents

回折格子の製造方法及び半導体レーザの製造方法

Info

Publication number
JP3191784B2
JP3191784B2 JP30912498A JP30912498A JP3191784B2 JP 3191784 B2 JP3191784 B2 JP 3191784B2 JP 30912498 A JP30912498 A JP 30912498A JP 30912498 A JP30912498 A JP 30912498A JP 3191784 B2 JP3191784 B2 JP 3191784B2
Authority
JP
Japan
Prior art keywords
resist
diffraction grating
semiconductor substrate
electron beam
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30912498A
Other languages
English (en)
Other versions
JP2000138413A (ja
Inventor
卓夫 森本
義治 室谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30912498A priority Critical patent/JP3191784B2/ja
Priority to US09/428,791 priority patent/US6495384B1/en
Priority to EP99121582A priority patent/EP0997994A1/en
Publication of JP2000138413A publication Critical patent/JP2000138413A/ja
Application granted granted Critical
Publication of JP3191784B2 publication Critical patent/JP3191784B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1225—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers with a varying coupling constant along the optical axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1231—Grating growth or overgrowth details

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は回折格子の製造方法
及び分布帰還型半導体レーザの製造方法に関する。
【０００２】
【従来の技術】半導体基板上に回折格子を形成する従来
の製造方法としては、干渉露光、或いは、電子、イオン
等の荷電粒子線露光による直接描画によって、レジスト
に直接パターンを形成する方法、又は、マスクを介した
露光により、マスクに形成されたパターンを転写してレ
ジストにパターンを形成する方法等が採用されている。
このうち、電子ビーム露光による直接描画方法は、干渉
露光やマスクを介した露光による方法と比較して精密
で、自由度があり、微細な周期の回折格子が形成でき、
分布帰還型半導体レーザを製造する上で優れているが、
スループットの点で劣る。このため、電子ビーム露光で
半導体基板上に露光パターンを形成して回折格子を製造
する場合、基板全面に回折格子を形成せずに、図１６に
示すように、電子ビームを活性領域になる領域２０とそ
の近傍のみ走査・露光して、電子ビーム描画線１を局所
的に形成する方法を採用し、基板４の所望の位置に局所
的に回折格子を形成してスループットの向上を図ってい
る。この時の露光パターンは図１７に示す通りである。
【０００３】
【発明が解決しようとする課題】しかしながら、図１
６、図１７に示す方法で回折格子を形成した場合、図１
８に示すように、回折格子形成領域５とそうでない領域
５ａとでｎ−ＩｎＰ基板４の平均的な高さが異なってく
るため、局所的に回折格子を形成した、面方位（１０
０）のｎ−ＩｎＰ基板４上に半導体層、例えばｎ−Ｉｎ
ＧａＡｓＰガイド層８、ｎ−ＩｎＰスペーサ層９、ｎ−
ＩｎＧａＡｓＰ ＳＣＨ層１０、歪多重量子井戸（以
下、歪ＭＱＷと記す）活性層１１、ＩｎＧａＡｓＰ Ｓ
ＣＨ層１２、ｐ−ＩｎＰクラッド層１３を、順次エピタ
キシャル成長すると、回折格子形成領域５とそうでない
領域５ａの境界部５ｂでエピタキシャル成長層に段差が
生じる。この段差部では、結晶成長面方位が（１００）
面からずれた高次面となるため、結晶成長速度が速くな
り、回折格子形成領域５とそうでない領域５ａとの境界
部５ｂで原料ガス消費量が高まる。その結果、その周囲
で原料ガス濃度を薄くするという効果をもたらし、境界
部５ｂから少し離れたところでは、成長速度が鈍化す
る。これに伴って、組成変動も発生するため、格子不整
の歪応力により成長層の結晶性が悪化し、図１９に示す
ように、フォトルミネッセンス半値幅が増大する。この
結晶性の悪化は、境界部５ｂの著しい悪化と、回折格子
形成領域５中央部においての、平坦部と比較しての悪化
による。
【０００４】境界部５ｂでの大きな原料ガス濃度変動
は、回折格子形成領域５中央部にも影響を及ぼし、平坦
成長部と比べて、結晶品質が悪化している。これは、半
導体レーザの活性層部分が悪化することになるから、半
導体レーザの光出力特性の悪化につながり、閾値の上
昇、効率の低下を招く。さらに、境界部の結晶性悪化
も、ＤＣ−ＰＢＨ−ＬＤとしたときのブロック構造に影
響を与えるため、閾値の上昇、効率の低下を招く。
【０００５】また、原料ガスの濃度変動は、成長層の結
晶性が悪化してフォトルミネッセンス半値幅を増大させ
るだけでなく、成長層の組成をも変動し、フォトルミネ
ッセンス波長自体も変動させる。これは、歪ＭＱＷ層を
はじめとする成長層のバンドギャップエネルギー制御が
難しいという問題をもたらしている。
【０００６】このような問題を避けるため、回折格子形
成領域５を十分広くとると、電子ビーム露光工程のスル
ープットが悪化し、製造コストが著しく上昇するという
問題を発生する。
【０００７】本発明の主な目的の一つは、スループット
を悪化させることなく、電子ビーム露光で部分的に形成
した回折格子上で、良好な結晶成長層を形成することに
ある。さらに、本発明の主な他の目的は、バンドギャッ
プ波長が平坦部に対して変化しない歪ＭＱＷ活性層を形
成し、低閾値で特性の優れた分布帰還半導体レーザを製
造することにある。
【０００８】
【課題を解決するための手段】本発明の回折格子の製造
方法は、半導体基板の特定の位置に局所的に回折格子を
形成する回折格子の製造方法であって、半導体基板上全
面にレジストを塗布する工程と、レジストの特定の位置
に互いに平行な直線パターンから成る回折格子パターン
を電子ビーム描画して前記レジストを局所的に電子ビー
ム露光する工程と、レジストを現像する工程と、現像を
終えたレジストをエッチングマスクとして半導体基板を
エッチングする工程とを併せ持ち、半導体基板エッチン
グ工程のレジストは、回折格子形成領域以外は全て除去
されていることを特徴としている。
【０００９】この回折格子の製造方法において、現像工
程により回折格子形成領域のみに残したレジストは、回
折格子形成領域から離れていくに従い、徐々にレジスト
の占有面積が少なくなっていく様に形成するとよい。具
体的には、回折格子形成領域のみに残されたレジストの
側端部輪郭を凹凸、或いは、ジグザグ状、正弦関数状に
すればよい。このように、レジストで覆われる面積が、
平均的には緩やかに変化するようにしたエッチングマス
クパターンを用いると、ウェットエッチングで回折格子
を形成した後の、半導体基板の平均的な高さが、回折格
子形成領域とそうでないところで、不連続に変化せず、
緩やかに変化するようになる。これは、ウェットエッチ
ャントの消費量の変化が、境界部において急激で無くな
るためである。このように、半導体基板の平均的な高さ
が、緩やかに変化するようにすると、その上に成長した
歪ＭＱＷをはじめとする半導体層は、平坦な半導体基板
上に成長したものと同様の良質の結晶層となる。
【００１０】上記のような回折格子を形成するには、回
折格子を形成する工程において、活性領域となる領域の
近傍にのみ電子ビーム露光法により回折格子パターンの
露光を行い、電子ビームにより露光されない領域は、Ｄ
ｅｅｐ ＵＶにより露光して、現像後、レジストが活性
領域近傍にのみ残るようにし、しかも、レジストがある
領域から無い領域にかけて、レジストで覆われる面積が
漸減するようにするとよい。例えば、図２に、本発明に
よる回折格子形成工程の露光パターンを示すように、Ｗ
ＡＶＥ（Ｗｅｉｇｈｔｅｄ−ｄｏｓｅ Ａｌｌｏｃａｔ
ｉｏｎ ｆｏｒＶａｒｉａｂｌｅ−ｐｉｔｃｈ ＥＢ−
ｃｏｒｒｕｇａｔｉｏｎ）により、活性領域となる領域
とその近傍に回折格子パターンを形成後、回折格子パタ
ーン形成領域以外の領域は、電子ビーム露光パターンと
オーバラップさせて、ＤｅｅｐＵＶにより露光して、活
性層領域とその近傍以外は、レジストを除去するという
露光パターンにする。具体的には下記に示す回折格子製
造方法となる。
【００１１】半導体基板上全面に電子ビームとＤｅｅｐ
ＵＶ光の両方に感光するポジレジストを塗布する工程
と、前記レジストの特定の位置に互いに平行な直線パタ
ーンから成る回折格子パターンを電子ビーム描画して前
記レジストを局所的に電子ビーム露光する工程と、Ｄｅ
ｅｐ ＵＶ非露光領域とＤｅｅｐ ＵＶ露光領域の境界
が凹凸となるように電子ビーム露光領域外をＤｅｅｐ
ＵＶ光で露光する工程と、前記レジストを現像して回折
格子形成領域のみレジストを残し、その他の領域のレジ
ストを全て除去する現像工程と、前記現像を終えたレジ
ストをエッチングマスクとして前記半導体基板をエッチ
ングする工程とを有する構成である。この時、Ｄｅｅｐ
ＵＶ露光領域とＤｅｅｐ ＵＶ非露光領域との境界が
ジグザグ状、或いは、正弦関数形状としてもよい。
【００１２】別の方法は、半導体基板上全面に電子ビー
ムとＤｅｅｐ ＵＶ光の両方に感光するポジレジストを
塗布する工程と、前記レジストを局所的に電子ビーム露
光して、前記レジストの特定の位置に特定の長さの互い
に平行な多数の第１の直線状描画線と、前記第１の直線
状描画線よりも短く前記第１の直線状描画線数周期毎に
前記第１の直線状描画線の間で且つその両端部に描画し
た第２の直線状描画線とから成るパターンを前記レジス
トに形成する電子ビーム露光工程と、ＤｅｅｐＵＶ非露
光領域とＤｅｅｐ ＵＶ露光領域の境界が直線状となる
ように電子ビーム露光領域外をＤｅｅｐ ＵＶ光で露光
する工程と、前記レジストを現像して回折格子形成領域
のみレジストを残し、その他の領域のレジストを全て除
去する現像工程と、前記現像を終えたレジストをエッチ
ングマスクとして前記半導体基板をエッチングする工程
とを有し、前記半導体基板の特定の位置に局所的に回折
格子を形成することを特徴とする回折格子の製造方法で
ある。
【００１３】上記の回折格子製造方法と異なり、ネガレ
ジストを用いた方法としては、半導体基板上全面に電子
ビームに感光するネガレジストを塗布する工程と、前記
レジストを局所的に電子ビーム露光して、前記レジスト
の特定の位置に、特定の長さの第１の直線状描画線と、
前記第１の直線状描画線よりも短い第２の直線状描画線
とを互いの描画線中央を揃えて互いに平行に交互に配置
して成るパターンを前記レジストに形成する電子ビーム
露光工程と、前記レジストを現像して回折格子形成領域
のみレジストを残し、その他の領域のレジストを全て除
去する現像工程と、前記現像を終えたレジストをエッチ
ングマスクとして前記半導体基板をエッチングする工程
とを有し、前記半導体基板の特定の位置に局所的に回折
格子を形成することを特徴とする回折格子の製造方法で
ある。
【００１４】また、ネガレジストを用いた別の方法とし
て、半導体基板上全面に電子ビームに感光するネガレジ
ストを塗布する工程と、前記レジストを局所的に電子ビ
ーム露光して、前記レジストの特定の位置に、特定の長
さの第１の直線状描画線を互いに平行に多数配置し、前
記第１の直線状描画線よりも短い第２の直線状描画線
を、互いの描画線中央を揃えて前記第１の直線状描画線
数周期毎に前記第２の直線状描画線を１つまたは複数配
置して成るパターンを前記レジストに形成する電子ビー
ム露光工程と、前記レジストを現像して回折格子形成領
域のみレジストを残し、その他の領域のレジストを全て
除去する現像工程と、前記現像を終えたレジストをエッ
チングマスクとして前記半導体基板をエッチングする工
程とを有し、前記半導体基板の特定の位置に局所的に回
折格子を形成することを特徴とする回折格子の製造方法
がある。この場合、感光性、解像度がよい化学増幅型ネ
ガレジストが微細パターン形成に適している。
【００１５】ポジレジストを用いた別の回折格子製造方
法は、半導体基板上全面に電子ビームとＤｅｅｐ ＵＶ
光の両方に感光するポジレジストを塗布する工程と、前
記レジストを局所的に電子ビーム露光して、前記レジス
トの特定の位置に特定の長さの互いに平行で且つ両端近
傍が２重露光された多数の直線状描画線から成るパター
ンを前記レジストに形成する電子ビーム露光工程と、Ｄ
ｅｅｐ ＵＶ非露光領域とＤｅｅｐ ＵＶ露光領域の境
界が直線状となるように電子ビーム露光領域外をＤｅｅ
ｐ ＵＶ光で露光する工程と、前記レジストを現像して
回折格子形成領域のみレジストを残し、その他の領域の
レジストを全て除去する現像工程と、前記現像を終えた
レジストをエッチングマスクとして前記半導体基板をエ
ッチングする工程とを有し、前記半導体基板の特定の位
置に局所的に回折格子を形成することを特徴とする回折
格子の製造方法である。
【００１６】さらに、別の回折格子製造方法は、半導体
基板上全面に電子ビームとＤｅｅｐＵＶ光の両方に感光
するポジレジストを塗布する工程と、前記レジストを局
所的に電子ビーム露光して、前記レジストの特定の位置
に特定の長さの互いに平行な多数の直線状描画線から成
り、且つ、前記直線状描画線１つおきに１つ又は複数の
直線状描画線の両端近傍が２重露光されたパターンを前
記レジストに形成する電子ビーム露光工程と、Ｄｅｅｐ
ＵＶ非露光領域とＤｅｅｐ ＵＶ露光領域の境界が直
線状となるように電子ビーム露光領域外をＤｅｅｐ Ｕ
Ｖ光で露光する工程と、前記レジストを現像して回折格
子形成領域のみレジストを残し、その他の領域のレジス
トを全て除去する現像工程と、前記現像を終えたレジス
トをエッチングマスクとして前記半導体基板をエッチン
グする工程とを有し、前記半導体基板の特定の位置に局
所的に回折格子を形成することを特徴とする回折格子の
製造方法である。
【００１７】さらには、半導体基板上全面に電子ビーム
とＤｅｅｐ ＵＶ光の両方に感光するポジレジストを塗
布する工程と、前記レジストを局所的に電子ビーム露光
して、前記レジストの特定の位置に特定の長さの互いに
平行な多数の直線状描画線から成り、且つ、前記直線状
描画線数周期毎に１つ又は複数の直線状描画線の両端近
傍が２重露光されたパターンを前記レジストに形成する
電子ビーム露光工程と、Ｄｅｅｐ ＵＶ非露光領域とＤ
ｅｅｐ ＵＶ露光領域の境界が直線状となるように電子
ビーム露光領域外をＤｅｅｐ ＵＶ光で露光する工程
と、前記レジストを現像して回折格子形成領域のみレジ
ストを残し、その他の領域のレジストを全て除去する現
像工程と、前記現像を終えたレジストをエッチングマス
クとして前記半導体基板をエッチングする工程とを有
し、前記半導体基板の特定の位置に局所的に回折格子を
形成することを特徴とする回折格子の製造方法がある。
【００１８】本発明の半導体レーザの製造方法は、半導
体基板の特定の領域に局所的に回折格子を形成する工程
と、前記半導体基板上に、活性層を含む半導体多層構造
を積層成長する工程とを含む半導体レーザの製造方法で
あって、前記回折格子を形成する工程が、上記の各回折
格子製造方法を採用したことを特徴とする半導体レーザ
の製造方法である。回折格子製造方法を具体的に記載す
ると下記の製造方法になる。
【００１９】半導体基板の特定の領域に局所的に回折格
子を形成する工程と、前記半導体基板上に、活性層を含
む半導体多層構造を積層成長する工程とを含む半導体レ
ーザの製造方法において、半導体基板上全面にレジスト
を塗布する工程と、前記レジストの特定の位置に互いに
平行な直線パターンから成る回折格子パターンを電子ビ
ーム描画して前記レジストを局所的に電子ビーム露光す
る工程と、前記レジストを現像して回折格子形成領域の
みレジストを残し、その他の領域のレジストを全て除去
する現像工程と、前記現像を終えたレジストをエッチン
グマスクとして前記半導体基板をエッチングする工程と
を含むことを特徴とする半導体レーザの製造方法。
【００２０】半導体基板の特定の領域に局所的に回折格
子を形成する工程と、前記半導体基板上に、活性層を含
む半導体多層構造を積層成長する工程とを含む半導体レ
ーザの製造方法において、前記回折格子を形成する工程
が、半導体基板上全面に電子ビームとＤｅｅｐ ＵＶ光
の両方に感光するポジレジストを塗布する工程と、前記
レジストの特定の位置に互いに平行な直線パターンから
成る回折格子パターンを電子ビーム描画して前記レジス
トを局所的に電子ビーム露光する工程と、Ｄｅｅｐ Ｕ
Ｖ非露光領域とＤｅｅｐ ＵＶ露光領域の境界が凹凸と
なるように電子ビーム露光領域外をＤｅｅｐ ＵＶ光で
露光する工程と、前記レジストを現像して回折格子形成
領域のみレジストを残し、その他の領域のレジストを全
て除去する現像工程と、前記現像を終えたレジストをエ
ッチングマスクとして前記半導体基板をエッチングする
工程とを有することを特徴とする半導体レーザの製造方
法。
【００２１】半導体基板の特定の領域に局所的に回折格
子を形成する工程と、前記半導体基板上に、活性層を含
む半導体多層構造を積層成長する工程とを含む半導体レ
ーザの製造方法において、前記回折格子を形成する工程
が、半導体基板上全面に電子ビームとＤｅｅｐ ＵＶ光
の両方に感光するポジレジストを塗布する工程と、前記
レジストを局所的に電子ビーム露光して、前記レジスト
の特定の位置に特定の長さの互いに平行な多数の第１の
直線状描画線と、前記第１の直線状描画線よりも短く前
記第１の直線状描画線数周期毎に前記第１の直線状描画
線の間で且つその両端部に描画した第２の直線状描画線
とから成るパターンを前記レジストに形成する電子ビー
ム露光工程と、Ｄｅｅｐ ＵＶ非露光領域とＤｅｅｐ
ＵＶ露光領域の境界が直線状となるように電子ビーム露
光領域外をＤｅｅｐ ＵＶ光で露光する工程と、前記レ
ジストを現像して回折格子形成領域のみレジストを残
し、その他の領域のレジストを全て除去する現像工程
と、前記現像を終えたレジストをエッチングマスクとし
て前記半導体基板をエッチングする工程とを有すること
を特徴とする半導体レーザの製造方法。
【００２２】半導体基板の特定の領域に局所的に回折格
子を形成する工程と、前記半導体基板上に、活性層を含
む半導体多層構造を積層成長する工程とを含む半導体レ
ーザの製造方法において、前記回折格子を形成する工程
が、半導体基板上全面に電子ビームに感光するネガレジ
ストを塗布する工程と、前記レジストを局所的に電子ビ
ーム露光して、前記レジストの特定の位置に、特定の長
さの第１の直線状描画線と、前記第１の直線状描画線よ
りも短い第２の直線状描画線とを互いの描画線中央を揃
えて互いに平行に交互に配置して成るパターンを前記レ
ジストに形成する電子ビーム露光工程と、前記レジスト
を現像して回折格子形成領域のみレジストを残し、その
他の領域のレジストを全て除去する現像工程と、前記現
像を終えたレジストをエッチングマスクとして前記半導
体基板をエッチングする工程とを有することを特徴とす
る半導体レーザの製造方法。
【００２３】半導体基板の特定の領域に局所的に回折格
子を形成する工程と、前記半導体基板上に、活性層を含
む半導体多層構造を積層成長する工程とを含む半導体レ
ーザの製造方法において、前記回折格子を形成する工程
が、半導体基板上全面に電子ビームに感光するネガレジ
ストを塗布する工程と、前記レジストを局所的に電子ビ
ーム露光して、前記レジストの特定の位置に、特定の長
さの第１の直線状描画線を互いに平行に多数配置し、前
記第１の直線状描画線よりも短い第２の直線状描画線
を、互いの描画線中央を揃えて前記第１の直線状描画線
数周期毎に前記第２の直線状描画線を１つまたは複数配
置して成るパターンを前記レジストに形成する電子ビー
ム露光工程と、前記レジストを現像して回折格子形成領
域のみレジストを残し、その他の領域のレジストを全て
除去する現像工程と、前記現像を終えたレジストをエッ
チングマスクとして前記半導体基板をエッチングする工
程とを有することを特徴とする半導体レーザの製造方
法。
【００２４】半導体基板の特定の領域に局所的に回折格
子を形成する工程と、前記半導体基板上に、活性層を含
む半導体多層構造を積層成長する工程とを含む半導体レ
ーザの製造方法において、前記回折格子を形成する工程
が、半導体基板上全面に電子ビームとＤｅｅｐ ＵＶ光
の両方に感光するポジレジストを塗布する工程と、前記
レジストを局所的に電子ビーム露光して、前記レジスト
の特定の位置に特定の長さの互いに平行で且つ両端近傍
が２重露光された多数の直線状描画線から成るパターン
を前記レジストに形成する電子ビーム露光工程と、Ｄｅ
ｅｐ ＵＶ非露光領域とＤｅｅｐ ＵＶ露光領域の境界
が直線状となるように電子ビーム露光領域外をＤｅｅｐ
ＵＶ光で露光する工程と、前記レジストを現像して回
折格子形成領域のみレジストを残し、その他の領域のレ
ジストを全て除去する現像工程と、前記現像を終えたレ
ジストをエッチングマスクとして前記半導体基板をエッ
チングする工程とを有することを特徴とする半導体レー
ザの製造方法。
【００２５】半導体基板の特定の領域に局所的に回折格
子を形成する工程と、前記半導体基板上に、活性層を含
む半導体多層構造を積層成長する工程とを含む半導体レ
ーザの製造方法において、前記回折格子を形成する工程
が、半導体基板上全面に電子ビームとＤｅｅｐ ＵＶ光
の両方に感光するポジレジストを塗布する工程と、前記
レジストを局所的に電子ビーム露光して、前記レジスト
の特定の位置に特定の長さの互いに平行な多数の直線状
描画線から成り、且つ、前記直線状描画線１つおきに１
つ又は複数の直線状描画線の両端近傍が２重露光された
パターンを前記レジストに形成する電子ビーム露光工程
と、Ｄｅｅｐ ＵＶ非露光領域とＤｅｅｐ ＵＶ露光領
域の境界が直線状となるように電子ビーム露光領域外を
ＤｅｅｐＵＶ光で露光する工程と、前記レジストを現像
して回折格子形成領域のみレジストを残し、その他の領
域のレジストを全て除去する現像工程と、前記現像を終
えたレジストをエッチングマスクとして前記半導体基板
をエッチングする工程とを有することを特徴とする半導
体レーザの製造方法。
【００２６】半導体基板の特定の領域に局所的に回折格
子を形成する工程と、前記半導体基板上に、活性層を含
む半導体多層構造を積層成長する工程とを含む半導体レ
ーザの製造方法において、前記回折格子を形成する工程
が、半導体基板上全面に電子ビームとＤｅｅｐ ＵＶ光
の両方に感光するポジレジストを塗布する工程と、前記
レジストを局所的に電子ビーム露光して、前記レジスト
の特定の位置に特定の長さの互いに平行な多数の直線状
描画線から成り、且つ、前記直線状描画線数周期毎に１
つ又は複数の直線状描画線の両端近傍が２重露光された
パターンを前記レジストに形成する電子ビーム露光工程
と、Ｄｅｅｐ ＵＶ非露光領域とＤｅｅｐ ＵＶ露光領
域の境界が直線状となるように電子ビーム露光領域外を
ＤｅｅｐＵＶ光で露光する工程と、前記レジストを現像
して回折格子形成領域のみレジストを残し、その他の領
域のレジストを全て除去する現像工程と、前記現像を終
えたレジストをエッチングマスクとして前記半導体基板
をエッチングする工程とを有することを特徴とする半導
体レーザの製造方法。
【００２７】上記の半導体レーザの製造方法において、
活性層を含む半導体多層構造を積層成長する工程が、ガ
イド層、スペーサ層、第１のＳＣＨ層、活性層、第２の
ＳＣＨ層、クラッド層を有機金属気相成長法により順次
積層成長して半導体多層構造を形成する工程と、エッチ
ングにより前記半導体多層構造に平行な２本の溝を形成
し、溝に挾まれたストライプ状活性領域を形成するエッ
チング工程と、前記溝に電流を阻止するブロック層を成
長し、さらに、前記ブロック層及びストライプ状活性領
域上に埋込み層、コンタクト層を順次成長する結晶成長
工程とを有する構成とし、半導体基板を（１００）面方
位のｎ型ＩｎＰ、ガイド層をｎ型ＩｎＧａＡｓＰ、スペ
ーサ層をｎ型ＩｎＰ、第１のＳＣＨ層をｎ型ＩｎＧａＡ
ｓＰ、活性層を歪多重量子井戸層、第２のＳＣＨ層をＩ
ｎＧａＡｓＰ、クラッド層をｐ型ＩｎＰ、ブロック層を
ｐ型ＩｎＰとｎ型ＩｎＰの積層構造、埋込み層をｐ型Ｉ
ｎＰ、コンタクト層をＩｎＧａＡｓＰとするとよい。
【００２８】以上が、本発明の半導体レーザの製造方法
である。本発明の半導体レーザの製造方法によれば、干
渉露光により基板全面に回折格子を形成した半導体基板
上に半導体層を形成したＤＦＢ−ＬＤと同様の光出力特
性や信頼性が得られる。さらに、干渉露光により形成し
た回折格子はその１つ１つの形状がランダムに揺らいで
いるため、干渉露光により回折格子を形成したＤＦＢ−
ＬＤでは導波光損失が生じるが、電子ビーム露光を用い
た本発明によればそのような問題がなく、高歩留まりで
低価格でＤＦＢ−ＬＤが製造できる。
【００２９】
【発明の実施の形態】（第１の実施の形態）図１には、
本発明の一実施の形態としての分布帰還型半導体レーザ
の回折格子形成工程が示されている。また、図２を参照
すると、本発明の一実施の形態としての分布帰還型半導
体レーザの回折格子形成工程の露光パターンの平面図が
示されている。分布帰還型半導体レーザは、通常、ＤＦ
Ｂ−ＬＤ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ
Ｌａｓｅｒ Ｄｉｏｄｅの略）と呼ぶので、以下には
この呼称を用いる。図３は、図１の回折格子形成工程に
より回折格子を形成したＩｎＰ基板の斜視図、図４は、
図１の次工程の有機金属気相成長工程でＩｎＰ基板に積
層成長した多層半導体層の断面図、図５は、本実施の形
態で作製したＤＦＢ−ＬＤの光軸に垂直な断面図であ
る。
【００３０】光ファイバ通信で用いられるＤＦＢ−ＬＤ
は、１．３１μｍや、１．５５μｍ近傍の光を出すが、
このような光を出す材料系としては通常ＩｎＰ基板上の
ＩｎＧａＡｓＰ系が用いられる。このＤＦＢ−ＬＤの一
般的な製造の方法では、最初の工程は、図１に示す様
に、ｎ−ＩｎＰ基板４上に回折格子を形成する工程であ
る。回折格子形成工程では、まず、電子ビーム、Ｄｅｅ
ｐ ＵＶ光の両方に感光するポジレジスト３３（日本ゼ
オンのＺＥＰ５２０（商品名）を使用）を、面方位が
（１００）のｎ−ＩｎＰ基板４上にスピナーで塗布する
（図１（ａ））。このレジスト３３を電子ビーム３０で
露光（図１（ｂ））した後、マスク３２を介して電子ビ
ーム露光領域端部にオーバーラップさせて電子ビーム露
光領域外をＤｅｅｐ ＵＶ光３１で露光する（図１
（ｃ）、図２）。電子ビームは通常ＥＢ（Ｅｌｅｃｔｒ
ｏｎ Ｂｅａｍの略）と呼ぶので、以下ではそのように
略称する。ＥＢ露光では、特開平８−２２７８３８号公
報に記載されたＷＡＶＥ（Ｗｅｉｇｈｔｅｄ−ｄｏｓｅ
Ａｌｌｏｃａｔｉｏｎ ｆｏｒ Ｖａｒｉａｂｌｅ−
ｐｉｔｃｈ ＥＢ−ｃｏｒｒｕｇａｔｉｏｎ）の技術を
用いる。ＷＡＶＥ技術では、回折格子１本を、ドーズ量
の異なる３本のＥＢ描画線で描画する。３本のトータル
のドーズ量を一定にしたまま、分配比率を変化させてい
くことにより、平均的なグレーティングピッチを、電子
ビーム最小移動距離よりも、はるかに高精細に実現する
ことができる。図２では、この３本のＥＢ描画線をまと
めて、１本の線で表し、単に電子ビーム描画線１とし
た。干渉露光法で回折格子を形成する場合は、ＩｎＰ基
板全面に形成するが、ＥＢ露光では、スループット向上
を考え、活性領域３５にのみＥＢ描画する。ただし、次
工程との目合わせずれなどを考慮し、電子ビーム描画線
１の長さ（描画幅又は走査幅）を１２μｍと活性領域幅
より広くとる。回折格子のピッチは、１．３１μｍ帯で
は２０２．５ｎｍ、１．５５μｍでは２４３ｎｍであ
る。電子ビーム描画線１の１つ１つの描画方向は、＜０
−１ １＞方向である。
【００３１】ＥＢ描画後、現像せずにそのまま、図２に
斜線で示したＤｅｅｐ ＵＶ露光領域３をＤｅｅｐ Ｕ
Ｖ光３１で露光する（図１（ｃ））。このＤｅｅｐ Ｕ
Ｖ露光で用いる石英マスク３２は、遮光部の幅が６μｍ
幅〜８μｍ幅で遮光部の輪郭がぎざぎざに変化している
マスクである。
【００３２】このＥＢ露光、Ｄｅｅｐ ＵＶ露光の後、
現像を行う（図１（ｄ））。現像後、レジスト３３の残
る領域は、活性層となる領域３５をまたぐ、６μｍ〜８
μｍ幅の領域である。このレジスト３３をエッチングマ
スクとしてＩｎＰ基板４を臭素系のエッチャント（臭化
水素酸：３％過酸化水素水：純水＝１０：１：１００）
で、ウェットエッチングする。このとき、１つ１つの回
折格子のエッチング形状は、順メサ形状となる。また、
ウェットエッチング深さは、回折格子領域５の中心部で
５０ｎｍ〜６０ｎｍになるように制御する。このような
エッチング深さを狙ったとき、回折格子の無い平坦領域
５ａでのエッチング深さは浅くなる。これは、回折格子
領域５では、それ以外のレジストの無い領域に比べて、
ウェットエッチャントの消費量が少ないので、相対的に
エッチャント濃度が高くなるためである。回折格子形成
領域５と回折格子のない平坦領域５ａとの境界部でのエ
ッチャント消費量は、レジストの残り形状がぎざぎざに
なっているため、徐々に変動している。このため、境界
部でエッチング深さが急激に変わることがない。また、
結晶方位的に考えると、境界部がストレートになってい
るとき、境界部は逆メサ断面となるため、エッチング形
状は切り立った形となるが、図２に示すように、ぎざぎ
ざにして境界３ａを斜めにすることにより、このエッチ
ング角度が緩やかになる。
【００３３】このようなエッチング後、レジスト３３を
剥離するとｎ−ＩｎＰ基板４に回折格子６が形成される
（図１（ｅ）、図３）。回折格子６が形成されたｎ−Ｉ
ｎＰ基板４の斜視図は図３のようになる。回折格子形成
領域５は、この後の工程で形成される活性領域３５をま
たぐ形で形成されており、境界部においてエッチング段
差のない形状となっている。かかる構造においては、こ
の次工程の有機金属気相成長（以下、ＭＯ−ＶＰＥとい
う。）による歪ＭＱＷの結晶成長において、結晶成長面
を平坦にできるため、欠陥のない高品質な結晶を成長す
ることができる。
【００３４】ｎ−ＩｎＰ基板４に回折格子６を形成した
後、ＭＯ−ＶＰＥ工程により、図４に示すように、ｎ−
ＩｎＰ基板上に活性層を含む半導体層を積層成長する。
なお、図４は、光導波方向となる方向（＜０１１＞方向
（図３参照））に垂直なＭＯ−ＶＰＥ結晶成長層の断面
図である。このＭＯ−ＶＰＥ工程では、回折格子６を形
成したｎ−ＩｎＰ基板４を、フォスフィン（ＰＨ3）と
アルシン（ＡｓＨ3）雰囲気中で昇温する。このとき、
マストランスポートにより、回折格子６の形状はなだら
かになり、回折格子形成領域５の回折格子の山６ａと回
折格子の谷６ｂの高さの差は３０ｎｍに低くなる。この
昇温後、６５０℃、７６Ｔｏｒｒで結晶成長を行う。結
晶成長では、最初に、バンドギャップ波長１．０５μｍ
（以下、１．０５μｍ組成と記す）のｎ−ＩｎＧａＡｓ
Ｐガイド層８を平均厚さ９０ｎｍ成長する。回折格子形
成領域５の境界で特に大きな段差が発生していないた
め、このｎ−ＩｎＧａＡｓＰガイド層８を成長している
間に、成長面は平坦化され、次のｎ−ＩｎＰスペーサ層
９では、平坦な成長層が得られる。ｎ−ＩｎＰスペーサ
層９を３０ｎｍ成長した上には、１．１３μｍ組成のｎ
−ＩｎＧａＡｓＰ ＳＣＨ層１０（ＳＣＨとは、Ｓｅｐ
ａｒａｔｅ Ｃｏｎｆｉｎｅｍｅｎｔ Ｈｅｔｅｒｏｓ
ｔｒｕｃｔｕｒｅの略である。）を４０ｎｍ、ウエル層
数５層の歪ＭＱＷ活性層１１、１．１３μｍ組成のＩｎ
ＧａＡｓＰ ＳＣＨ層１２を６０ｎｍ、ｐ−ＩｎＰクラ
ッド層１３を、順次積層する。ここで、歪ＭＱＷ活性層
１１は、１．２μｍ組成、厚さ１０ｎｍのＩｎＧａＡｓ
Ｐバリア層と、圧縮歪率１．２５％、１．４７μｍ組
成、厚さ５ｎｍのＩｎＧａＡｓＰウエル層を交互に積層
した歪ＭＱＷで発振波長は１．５５μｍである。ｎ−Ｉ
ｎＧａＡｓＰガイド層８とｎ−ＩｎＰスペーサ層９の界
面がフラットでないときは、ｎ−ＩｎＧａＡｓＰガイド
層８の歪応力が歪ＭＱＷ活性層１１にも伝わるため、歪
ＭＱＷ活性層１１より結晶欠陥が発生するが、この実施
の形態の場合は、ｎ−ＩｎＧａＡｓＰガイド層８を成長
中の早い段階で平坦性が確保されるため、回折格子形成
領域５の境界部でのｎ−ＩｎＧａＡｓＰガイド層８の組
成変動による歪応力は、ｎ−ＩｎＰスペーサ層９より上
に伝わることがない。従って、ＥＢ直描により部分的に
回折格子を形成した基板上全面に半導体層をエピタキシ
ャル成長しても、結晶性の良好な半導体層が得られる。
【００３５】ＭＯ−ＶＰＥにより半導体層を積層した後
は、ｐ−ＩｎＰクラッド層１３上にレジストを塗布した
後、通常のフォトリソグラフィとウエットエッチングに
より、回折格子形成領域両脇に該当する位置に＜０１１
＞方向に延びるストライプ状の開口をレジストに形成
し、この２本のストライプ状開口を有するレジストをエ
ッチングマスクとして、ストライプ状開口に露出した半
導体層をｐ−ＩｎＰクラッド層１３からｎ−ＩｎＰ基板
４に達する深さまでウエットエッチングして２本の溝に
挾まれたストライプ状活性領域３５を形成する。この
後、レジストを除去し、ＬＰＥ（Ｌｉｑｕｉｄ Ｐｈａ
ｓｅ Ｅｐｉｔａｘｙ）により、図５に示すように、ス
トライプ状活性領域３５の両側にキャリア濃度４×１０
17ｃｍ-3のｐ−ＩｎＰブロック層１４、キャリア濃度８
×１０17ｃｍ-3のｎ−ＩｎＰブロック層１５、ストライ
プ状活性領域とｎ−ＩｎＰブロック層１５の上部にキャ
リア濃度８×１０17ｃｍ-3のｐ−ＩｎＰ埋込み層１６、
キャリア濃度１×１０18ｃｍ-3、バンドギャップ波長
１．２２μｍのｐ−ＩｎＧａＡｓＰコンタクト層１７を
成長し、ｐｎｐｎブロック構造を形成後、Ｚｎ拡散によ
りｐ−ＩｎＧａＡｓＰコンタクト層１７のキャリア濃度
を１×１０19ｃｍ-3とした。この後、ストライプ状活性
領域直上部に相当する位置に開口幅１０μｍのストライ
プ状開口１８ａを有するＳｉＯ2膜１８をｐ−ＩｎＧａ
ＡｓＰコンタクト層１７上に形成し、ＳｉＯ2膜上及び
基板裏面に電極１９ａ、１９ｂを形成して、個々のチッ
プに劈開し、ＤＣ−ＰＢＨ（Ｄｏｕｂｌｅ Ｃｈａｎｎ
ｅｌ Ｐｌａｎａｒ Ｂｕｒｉｅｄ Ｈｅｔｅｒｏｓｔ
ｒｕｃｔｕｒｅ）型のＤＦＢ−ＬＤが完成する。なお、
図５においては、先のＭＯ−ＶＰＥ工程で形成したｎ−
ＩｎＰスペーサ層９、ｎ−ＩｎＧａＡｓＰ ＳＣＨ層１
０、歪ＭＱＷ活性層１１、ＩｎＧａＡｓＰ ＳＣＨ層１
２をひとまとめにして活性導波路７として表示してい
る。
【００３６】ＬＰＥ工程の前工程であるＭＯ−ＶＰＥ工
程において、半導体層全面で、転位の発生のない結晶が
得られているため、このＬＰＥ工程でも、転位を引き継
ぐことがなく、ｐｎｐｎブロック構造に転位が貫通する
ことがない。このため、本実施の形態で作製したＤＣ−
ＰＢＨ−ＤＦＢ−ＬＤは、光ファイバ通信用途で要求さ
れる１０万時間以上の寿命が安定して得られる。
【００３７】このことを図１５および図１９を用いてさ
らに説明する。図１５は，本実施の形態の方法で回折格
子を形成した基板にＭＯ−ＶＰＥ成長した半導体層のフ
ォトルミネッセンス評価結果であり、図１９は、従来の
方法で回折格子を形成した基板にＭＯ−ＶＰＥ成長した
半導体層のフォトルミネッセンス評価結果を示してい
る。本発明によれば、回折格子形成領域の境界でｎ−Ｉ
ｎＧａＡｓＰガイド層８とｎ−ＩｎＰスペーサ９との界
面がフラットであり、余分な歪応力が歪ＭＱＷ層１１に
かからないため、結晶欠陥のない歪ＭＱＷ層ができるの
で、フォトルミネッセンス半値全幅が従来に比べて格段
に狭いことが分かる。従来の方法では、図１８に示すよ
うに、結晶成長面がフラットでなく、結晶成長面の面方
位が（１００）面からずれているため、ｎ−ＩｎＧａＡ
ｓＰガイド層８は組成ずれを起こして、ＩｎＰに対して
格子不整になり、歪応力が発生する。このため、図１９
に示すように、フォトルミネッセンス半値全幅が広く、
結晶性が悪いことが分かる。
【００３８】本実施の形態によれば、図１５に示すよう
に、全領域でフォトルミネッセンス半値幅が４０ｍｅＶ
以下であり、回折格子の無い平坦成長と全く同レベルの
結晶品質が得られている。さらに、干渉露光により形成
した回折格子に比べ、ＥＢ露光で形成した回折格子は、
はるかに形状がきれいであることから、本実施の形態に
より回折格子を形成した基板を用いてＤＦＢ−ＬＤを作
製すると、回折格子形状の揺らぎによる導波路損失が全
く無いことにより、光出力特性が向上する。
【００３９】また、本実施の形態では、良好な結晶性に
加えて、フォトルミネッセンス波長の変動も無視できる
ほど成長層の組成変動を小さく抑えることができるた
め、歪ＭＱＷ層のバンドギャップ制御が容易になる。
【００４０】上記実施の形態において、図２に示すよう
に、Ｄｅｅｐ ＵＶ露光領域３の境界３ａは、ジグザグ
形状としたが、正弦関数形状でも良い。さらに、Ｄｅｅ
ｐＵＶ露光において、透過部と遮光部との境界近傍の透
過率が、透過部から遠ざかるに従い徐々に低下している
マスクを用いてもよい。また、回折格子形成工程でＥＢ
露光後Ｄｅｅｐ ＵＶ露光を行ったが、Ｄｅｅｐ ＵＶ
露光を先に行い、この後、ＥＢ露光を行ってもよい。
【００４１】（第２の実施の形態）第１の実施の形態で
は、透過部と遮光部との境界線がジグザグ状のマスクパ
ターンを用いたＤｅｅｐ ＵＶ露光により、回折格子形
成領域に残したストライプ状レジスト（回折格子のパタ
ーンが刻まれている）の側端部輪郭をジグザグ状にし
て、レジストの側端部からストライプ中心に向かってレ
ジスト面積が徐々に増加するようにしたが、本実施の形
態は、ＥＢ描画パターンを変化させて、回折格子形成領
域に残したストライプ状レジストの側端部輪郭をジグザ
グ状にしている。
【００４２】以下、そのＥＢ描画パターンとＤｅｅｐ
ＵＶ露光パターンを図６に示す。なお、本実施の形態
は、ＥＢ描画パターンとＤｅｅｐ ＵＶ露光パターンが
第１の実施の形態と異なるだけで、その他の工程（図
１、図４、図５に示した、レジスト塗布、ＥＢ露光、Ｄ
ｅｅｐ ＵＶ露光、現像、エッチング、ＭＯ−ＶＰＥ、
ＬＰＥ等のＤＦＢ−ＬＤ製造工程）は第１の実施の形態
と同じであるので、第１の実施の形態と異なるＥＢ描画
パターンとＤｅｅｐ ＵＶ露光パターンについて説明
し、その他の工程の説明は省略する。
【００４３】図６に示すように、電子ビーム描画線は、
所定のピッチで１２μｍ幅の電子ビーム描画線１と、１
２μｍ幅電子ビーム描画線１の両端部それぞれ３μｍ幅
で、１つおきにピッチを埋める電子ビーム描画線１ａと
で成っている。また、 Ｄｅｅｐ ＵＶ露光領域３は、
斜線で示すように、境界３ａがストレートな９μｍ幅の
領域の外で、これらパターンは、第１の実施の形態と同
じレジストを用い、図１と同じ工程、則ち、レジスト塗
布、ＥＢ露光、Ｄｅｅｐ ＵＶ露光（透過部と遮光部と
の境界線が直線状のマスクを用いる）を経て形成する。
【００４４】本実施の形態の露光（ＥＢ露光及びＤｅｅ
ｐ ＵＶ露光）によると、現像後のレジスト幅が、１つ
おきに、６μｍ幅、９μｍ幅の繰り返しとなり、レジス
トで覆う面積が、回折格子形成領域側端部近傍の３μｍ
部で段階的に変化する。しかも、この変化は、ＥＢ露光
で形成しているため、きめ細かいレジスト面積の変化が
実現できる。従って、ウェットエッチング時のウェット
エッチャントの濃度変化は滑らかなため、第１の実施の
形態よりもエッチング段差が小さくなりやすい。
【００４５】レジスト現像工程後、第１の実施の形態と
同様の製造工程で回折格子６、 ｎ−ＩｎＧａＡｓＰガ
イド層８、 ｎ−ＩｎＰスペーサ層９、ｎ−ＩｎＧａＡ
ｓＰＳＣＨ層１０、歪ＭＱＷ活性層１１、ＩｎＧａＡｓ
Ｐ ＳＣＨ層１２、ｐ−ＩｎＰクラッド層１３、ストラ
イプ状活性領域を挾む２本の溝、 ｐ−ＩｎＰブロック
層１４、ｎ−ＩｎＰブロック層１５、ｐ−ＩｎＰ埋込み
層１６、ｐ−ＩｎＧａＡｓＰコンタクト層１７、ストラ
イプ状開口１８ａを有するＳｉＯ2膜１８、電極１９
ａ、１９ｂを順次形成し、個々のチップに劈開して、第
１の実施の形態と同様の半導体積層構造を有するＤＣ−
ＰＢＨ型のＤＦＢ−ＬＤを作製した。
【００４６】（第３の実施の形態）上記、第１、２の実
施の形態は、ポジレジストを用いてＥＢ露光後にＤｅｅ
ｐＵＶ露光したが、本実施の形態は、ポジレジストに替
えてネガレジストを用い、Ｄｅｅｐ ＵＶ露光をせず
に、ＥＢ描画だけで上記レジスト形状を実現している。
則ち、レジスト塗布（図１（ａ））、ＥＢ露光（図１
（ｂ））、現像（図１（ｄ））、エッチング（図１
（ｅ））の各工程を経て回折格子を形成する。この場合
のＥＢ露光パターンは、図７に示すように、所定のピッ
チで、走査幅６μｍと９μｍの電子ビーム描画線１を交
互に繰り返し描画したパターンとし、現像後のレジスト
の残り幅が、６μｍ、９μｍとなるようにした。さらに
は、１つおきに走査幅を変えるのではなく、図８、図９
に示すように、数周期毎に、走査幅が変化するように電
子ビーム描画線１を形成してもかまわない。
【００４７】基板に回折格子を形成した後のＤＦＢ−Ｌ
Ｄ製造工程は第１の実施の形態と同じであるので説明は
省略する。また、基板材料、半導体層の組成、ＤＦＢ−
ＬＤ構造も第１の実施の形態と同じである。
【００４８】ネガレジストとしては、化学増幅型ネガレ
ジストを用いるとよい。化学増幅型ネガレジストの例と
しては、住友化学のＮＥＢ２２（商品名）がある。化学
増幅型ネガレジストは、感光性がよく、解像度も十分
で、ＩｎＰとの密着性も良好である。感光性がよいのは
化学増幅するためで、このため、ＥＢ描画時間が短縮で
きる。また、ＥＢ露光とＤｅｅｐ ＵＶ露光の２重露光
をする場合に比べ、Ｄｅｅｐ ＵＶ露光を省略できる利
点がある。
【００４９】ＤＦＢ−ＬＤと光変調器をモノリシリック
に集積化する場合、ＤＦＢ−ＬＤ部は、レジストを回折
格子となるように残し、光変調器部は、レジストを残さ
ないようにパターニングする必要があり、ポジレジスト
の場合は、光変調器部をＥＢ描画で塗りつぶすか、Ｄｅ
ｅｐ ＵＶ露光する必要があり露光に時間がかかるが、
ネガレジストを用いれば、ＤＦＢ−ＬＤ部のみＥＢ露光
すればよく、露光時間が短縮できる。
【００５０】（第４の実施の形態）本実施の形態は、１
ピッチそれぞれのレジストの側部先端形状を尖り形状で
構成する例である。なお、本実施の形態も第２の実施の
形態と同様、ＥＢ描画パターンとＤｅｅｐ ＵＶ露光パ
ターンが第１の実施の形態と異なるだけで、その他の工
程（図１、図４、図５に示した、レジスト塗布、ＥＢ露
光、Ｄｅｅｐ ＵＶ露光、現像、エッチング、ＭＯ−Ｖ
ＰＥ、ＬＰＥ等のＤＦＢ−ＬＤ製造工程）は第１の実施
の形態と同じであるので、第１、第２、第３の実施の形
態と異なるＥＢ描画パターンとＤｅｅｐ ＵＶ露光パタ
ーンについて説明し、その他の工程の説明は省略する。
【００５１】本実施の形態は、第１の実施の形態で用い
たレジストと同様のレジスト３３を（１００）ｎ型Ｉｎ
Ｐ基板に塗布後（図１（ａ））、図１０に露光パターン
を示すように、先ず、ＥＢ露光により長さ１２μｍの電
子ビーム描画線１をレジストに描画し、続いて、電子ビ
ーム描画線両端部３μｍだけ更にＥＢ露光して２重に露
光した２重電子ビーム描画線２を形成する（図１
（ｂ））。次いで、第２の実施の形態で用いたのと同様
のマスク、則ち、透過部と遮光部との境界線がストレー
トで、幅９μｍの遮光部を有するマスクを用いてＤｅｅ
ｐ ＵＶ光３１で露光する（図１（ｃ））。この後、第
１の実施の形態と同様の、現像（図１（ｄ））、エッチ
ング（図１（ｅ））の各工程を経てＩｎＰ基板に回折格
子を形成する。本実施の形態の露光によれば、現像後、
電子ビーム描画線両端部３μｍづつはレジストがなくな
り、図１１に示すように、現像後に残ったレジスト３３
の端３３ａの形状は先尖りとなる。従って、ウェットエ
ッチング時には、レジスト３３の端３３ａでアンダーエ
ッチングされやすくなり、エッチング形状がなだらかに
なって、本発明の目的が達成されることは勿論、第１の
実施の形態と異なり、レジスト端が揃っている（ジグザ
グしていない）から、この基板上に成長した半導体層に
僅かに発生する組成変化の位置も本実施の形態では揃
う。このため、組成変化位置をＤＣ−ＰＢＨ構造のチャ
ネル（溝）の位置に設定すると、チャネル形成時に組成
変化位置がエッチングで除去されてなくなり、レーザ特
性変動要因を減らすという相乗的な効果を奏する。
【００５２】レジスト現像工程後、第２の実施の形態と
同じく、第１の実施の形態と同じ製造工程で回折格子
６、 ｎ−ＩｎＧａＡｓＰガイド層８、 ｎ−ＩｎＰスペ
ーサ層９、ｎ−ＩｎＧａＡｓＰ ＳＣＨ層１０、歪ＭＱ
Ｗ活性層１１、ＩｎＧａＡｓＰＳＣＨ層１２、ｐ−Ｉｎ
Ｐクラッド層１３、ストライプ状活性領域を挾む２本の
溝、 ｐ−ＩｎＰブロック層１４、ｎ−ＩｎＰブロック
層１５、ｐ−ＩｎＰ埋込み層１６、ｐ−ＩｎＧａＡｓＰ
コンタクト層１７、ストライプ状開口１８ａを有するＳ
ｉＯ2膜１８、電極１９ａ、１９ｂを順次形成し、個々
のチップに劈開して、第１の実施の形態と同じ半導体積
層構造を有するＤＣ−ＰＢＨ型のＤＦＢ−ＬＤを作製し
た。
【００５３】本実施の形態の２重電子ビーム描画線２は
各電子ビーム描画線毎に形成したが、図１２、図１３の
ように、１つおき、２つおき、更には数周期おきに形成
してもよい。例えば、２つおき（図１３）、数周期おき
に２重電子ビーム描画線２を形成した時は、図１４（２
つおきに２重電子ビーム描画線を形成した図１３の場
合）に示すように、現像後に残ったレジスト３３の先端
形状が尖り形状となることと、レジストの平均的な占有
面積が境界部で緩やかに変化することを同時に実現でき
る。また、図１２、図１３には、２重電子ビーム描画線
２を数周期おきに１つずつ形成した例を示したが、数周
期おきに２つ或いは３つというように２重電子ビーム描
画線２を数本形成してもよい。
【００５４】上記第１〜第４の実施の形態に於いて、Ｅ
Ｂ露光の後にＤｅｅｐ ＵＶ露光を行っているが、この
逆に、Ｄｅｅｐ ＵＶ露光の後にＥＢ露光を行ってもよ
い。また、本発明の好適な実施の形態について説明した
が、本発明は上記実施の形態に限定されることなく、本
発明の精神を逸脱しない範囲内に於いて種々の設計変更
をなし得ることは勿論である。例えば、（活性層材料／
基板材料）の組み合わせの例として、（ＩｎＧａＡｓＰ
／ＩｎＰ）の材料を用いたが、他の材料、例えば、（Ｉ
ｎＧａＡｓＰ／ＧａＡｓ）、（ＩｎＧａＡｓ／ＧａＡ
ｓ）、（ＩｎＧａＰ／ＧａＡｓ）、（ＡｌＧａＩｎＰ／
ＧａＡｓ）、（ＡｌＧａＩｎＡｓ／ＧａＡｓ）、（Ａｌ
ＧａＩｎＮ／ＧａＡｓ）、（ＧａＩｎＮＡｓ／ＧａＡ
ｓ）、（ＩｎＧａＡｓ／ＩｎＰ）、（ＩｎＧａＰ／Ｉｎ
Ｐ）、（ＡｌＧａＩｎＰ／ＩｎＰ）、（ＡｌＧａＩｎＡ
ｓ／ＩｎＰ）、（ＧａＩｎＡｓＢｉ／ＩｎＰ）、（Ａｌ
ＧａＩｎＡｓＢｉ／ＩｎＰ）、（ＡｌＩｎＡｓＢｉ／Ｉ
ｎＰ）、（ＴｌＩｎＧａＰ／ＩｎＰ）、（ＴｌＩｎＡｌ
Ｐ／ＩｎＰ）等の材料でもよい。さらに、ＤＣ−ＰＢＨ
型のストライプ構造を用いたが、例えば、ＢＨ構造、Ｂ
Ｈ−ＢＯＧ構造、ＳＢＨ構造、リッジ導波構造、リブ導
波構造等、他のストライプ構造でもよい。活性層は歪Ｍ
ＱＷ構造を用いたが、歪みのないＭＱＷ或いは通常のバ
ルクの半導体層でもよい。さらに、単体のＤＦＢ−ＬＤ
だけでなく、ＤＦＢ−ＬＤと光変調器やスポットサイズ
変換器、受光素子等とをモノリシックに集積化した光集
積回路やＤＦＢ−ＬＤを複数配列したＤＦＢ−ＬＤアレ
イでもよい。また、電流阻止用のブロック層をｐ−Ｉｎ
Ｐとｎ−ＩｎＰとで構成したが、ＦｅドープＩｎＰ等の
高抵抗半導体層や半絶縁性半導体層で構成してもよい。
【００５５】
【発明の効果】本発明は、ＤＦＢ−ＬＤの回折格子を形
成する工程において、基板の回折格子形成領域に局所的
にストライプ状レジストを形成し、レジストがある領域
から無い領域にかけて、レジストで覆われる面積を漸減
して、レジストで覆われる面積が、平均的には緩やかに
変化するようにしたので、ウェットエッチングで回折格
子を形成した後の、基板の平均的な高さが、回折格子形
成領域とそうでないところで、不連続に変化せず、緩や
かに変化するようになる。その結果、その上に成長した
半導体層が、平坦上に成長したものと同様の良好な品質
の半導体層となる。従って、本発明の製造方法によれ
ば、優れた光出力特性や信頼性のＤＦＢ−ＬＤが得られ
る。さらに、干渉露光により回折格子パターンを形成す
る方法では、回折格子形状がランダムに揺らいでいるた
め、導波光損失が生じるが、本発明の電子ビーム露光を
用いた方法ではそのような問題がなく、高歩留まり、低
価格でＤＦＢ−ＬＤが製造できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態の回折格子形成工
程図である。
【図２】 本発明の第１の実施の形態の回折格子形成工
程における露光パターン図である。
【図３】 本発明の第１の実施の形態の回折格子形成工
程で形成した回折格子の斜視図である。
【図４】 本発明の第１の実施の形態のＭＯ−ＶＰＥ工
程により基板上に成長した半導体層の断面図である。
【図５】 本発明の第１の実施の形態の製造方法で作製
したＤＦＢ−ＬＤの断面図である。
【図６】 本発明の第２の実施の形態の回折格子形成工
程における露光パターン図である。
【図７】 本発明の第３の実施の形態の回折格子形成工
程におけるＥＢ露光パターン図である。
【図８】 本発明の第３の実施の形態の回折格子形成工
程におけるＥＢ露光パターン図である。
【図９】 本発明の第３の実施の形態の回折格子形成工
程におけるＥＢ露光パターン図である。
【図１０】 本発明の第４の実施の形態の回折格子形成
工程における露光パターン図である。
【図１１】 図１０に示す露光パターンにより得られた
現像後のレジストパターン図である。
【図１２】 本発明の第４の実施の形態の回折格子形成
工程における露光パターンの変形例を示す露光パターン
図である。
【図１３】 本発明の第４の実施の形態の回折格子形成
工程における露光パターンの変形例を示す露光パターン
図である。
【図１４】 図１３に示す露光パターンにより得られた
現像後のレジストパターン図である。
【図１５】 本発明の分布帰還型半導体レーザの製造方
法により得られた半導体層のマイクロフォトルミネッセ
ンス評価結果を示すグラフである。
【図１６】 従来の分布帰還型半導体レーザの製造方法
における回折格子形成工程の露光パターン図である。
【図１７】 従来の分布帰還型半導体レーザの製造方法
における回折格子形成工程の露光パターンの拡大図であ
る。
【図１８】 従来の分布帰還型半導体レーザの製造方法
で多層積層した半導体層の断面図である。
【図１９】 従来の分布帰還型半導体レーザの製造方法
により得られた半導体層のマイクロフォトルミネッセン
ス評価結果を示すグラフである。
【符号の説明】
１ 電子ビーム描画線 １ａ 電子ビーム描画線 ２ ２重電子ビーム描画線 ３ Ｄｅｅｐ ＵＶ露光領域 ３ａ 境界 ４ ｎ−ＩｎＰ基板 ５ 回折格子形成領域 ５ａ 回折格子を形成しない領域 ５ｂ 境界部 ６ 回折格子 ６ａ 回折格子の山 ６ｂ 回折格子の谷 ７ 活性導波路 ８ ｎ−ＩｎＧａＡｓＰガイド層 ９ ｎ−ＩｎＰスペーサ層 １０ ｎ−ＩｎＧａＡｓＰ ＳＣＨ層 １１ 歪ＭＱＷ活性層 １２ ＩｎＧａＡｓＰ ＳＣＨ層 １３ ｐ−ＩｎＰクラッド層 １４ ｐ−ＩｎＰブロック層 １５ ｎ−ＩｎＰブロック層 １６ ｐ−ＩｎＰ埋込み層 １７ ｐ−ＩｎＧａＡｓＰコンタクト層 １８ ＳｉＯ2膜 １８ａ ストライプ状開口 １９ａ 電極 １９ｂ 電極 ２０ 活性領域となる領域 ３０ 電子ビーム ３１ Ｄｅｅｐ ＵＶ光 ３２ マスク ３３ レジスト ３３ａ レジストの端 ３５ 活性領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−196799（ＪＰ，Ａ) 特開 平６−283802（ＪＰ，Ａ) 特開 昭59−14690（ＪＰ，Ａ) 特開 昭63−24691（ＪＰ，Ａ) 特開 昭62−296588（ＪＰ，Ａ) 特開 平６−338658（ＪＰ，Ａ) 特開 平８−255954（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50 G02B 5/18 G03F 7/40 H01L 21/306

Claims (23)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上全面にレジストを塗布する
    工程と、前記レジストの特定の位置に互いに平行な直線
    パターンから成る回折格子パターンを電子ビーム描画し
    て前記レジストを局所的に電子ビーム露光する工程と、
    前記レジストを現像する工程と、前記現像を終えたレジ
    ストをエッチングマスクとして前記半導体基板をエッチ
    ングする工程とを併せ持ち、前記半導体基板の特定の位
    置に局所的に回折格子を形成する回折格子の製造方法に
    おいて、前記エッチング工程を経た半導体基板に半導体
    層を形成する工程を有し、前記半導体基板エッチング工
    程のレジストは、回折格子形成領域以外は全て除去さ
    れ、回折格子幅が０にならない、大きさが一定の凹凸が
    回折格子の周期よりも長い周期で周期的に複数形成され
    た周期的凹凸状の側部輪郭を有し、且つ回折格子形成領
    域から離れていくに従い、徐々にレジストの占有面積が
    狭くなっていることを特徴とする回折格子の製造方法。
  2. 【請求項２】 請求項１記載の回折格子の製造方法にお
    いて、回折格子形成領域のみに残されたレジストの側端
    部周期的凹凸状輪郭がジグザグ状である回折格子の製造
    方法。
  3. 【請求項３】 請求項１記載の回折格子の製造方法にお
    いて、回折格子形成領域のみに残されたレジストの側端
    部周期的凹凸状輪郭が正弦関数状である回折格子の製造
    方法。
  4. 【請求項４】 半導体基板上全面に電子ビームとＤｅｅ
    ｐ ＵＶ光の両方に感光するポジレジストを塗布する工
    程と、前記レジストの特定の位置に互いに平行な直線パ
    ターンから成る回折格子パターンを電子ビーム描画して
    前記レジストを局所的に電子ビーム露光する工程と、Ｄ
    ｅｅｐ ＵＶ非露光領域とＤｅｅｐＵＶ露光領域の境界
    が回折格子の周期よりも長い周期の周期的凹凸となるよ
    うに電子ビーム露光領域外をＤｅｅｐ ＵＶ光で露光す
    る工程と、前記レジストを現像して回折格子形成領域の
    みレジストを残し、その他の領域のレジストを全て除去
    する現像工程と、前記現像を終えたレジストをエッチン
    グマスクとして前記半導体基板をエッチングする工程
    と、前記エッチング工程を経た半導体基板に半導体層を
    形成する工程とを有し、前記半導体基板の特定の位置に
    局所的に回折格子を形成することを特徴とする回折格子
    の製造方法。
  5. 【請求項５】 Ｄｅｅｐ ＵＶ露光領域とＤｅｅｐ Ｕ
    Ｖ非露光領域との周期的凹凸状境界がジグザグ状である
    請求項４記載の回折格子の製造方法。
  6. 【請求項６】 Ｄｅｅｐ ＵＶ露光領域とＤｅｅｐ Ｕ
    Ｖ非露光領域との周期的凹凸状境界が正弦関数形状であ
    る請求項４記載の回折格子の製造方法。
  7. 【請求項７】 半導体基板上全面に電子ビームとＤｅｅ
    ｐ ＵＶ光の両方に感光するポジレジストを塗布する工
    程と、前記レジストを局所的に電子ビーム露光して、前
    記レジストの特定の位置に特定の長さの互いに平行な多
    数の第１の直線状描画線と、前記第１の直線状描画線よ
    りも短く前記第１の直線状描画線数周期毎に前記第１の
    直線状描画線の間で且つその両端部に描画した第２の直
    線状描画線とから成るパターンを前記レジストに形成す
    る電子ビーム露光工程と、Ｄｅｅｐ ＵＶ非露光領域と
    Ｄｅｅｐ ＵＶ露光領域の境界が直線状となるように電
    子ビーム露光領域外をＤｅｅｐ ＵＶ光で露光する工程
    と、前記レジストを現像して回折格子形成領域のみレジ
    ストを残し、その他の領域のレジストを全て除去する現
    像工程と、前記現像を終えたレジストをエッチングマス
    クとして前記半導体基板をエッチングする工程と、前記
    エッチング工程を経た半導体基板に半導体層を形成する
    工程とを有し、前記半導体基板の特定の位置に局所的に
    回折格子を形成することを特徴とする回折格子の製造方
    法。
  8. 【請求項８】 半導体基板上全面に電子ビームに感光す
    るネガレジストを塗布する工程と、前記レジストを局所
    的に電子ビーム露光して、前記レジストの特定の位置
    に、特定の長さの第１の直線状描画線と、前記第１の直
    線状描画線よりも短い第２の直線状描画線とを互いの描
    画線中央を揃えて互いに平行に交互に配置して成るパタ
    ーンを前記レジストに形成する電子ビーム露光工程と、
    前記レジストを現像して回折格子形成領域のみレジスト
    を残し、その他の領域のレジストを全て除去する現像工
    程と、前記現像を終えたレジストをエッチングマスクと
    して前記半導体基板をエッチングする工程と、前記エッ
    チング工程を経た半導体基板に半導体層を形成する工程
    とを有し、前記半導体基板の特定の位置に局所的に回折
    格子を形成することを特徴とする回折格子の製造方法。
  9. 【請求項９】 半導体基板上全面に電子ビームに感光す
    るネガレジストを塗布する工程と、前記レジストを局所
    的に電子ビーム露光して、前記レジストの特定の位置
    に、特定の長さの第１の直線状描画線を互いに平行に多
    数配置し、前記第１の直線状描画線よりも短い第２の直
    線状描画線を、互いの描画線中央を揃えて前記第１の直
    線状描画線数周期毎に前記第２の直線状描画線を１つま
    たは複数配置して成るパターンを前記レジストに形成す
    る電子ビーム露光工程と、前記レジストを現像して回折
    格子形成領域のみレジストを残し、その他の領域のレジ
    ストを全て除去する現像工程と、前記現像を終えたレジ
    ストをエッチングマスクとして前記半導体基板をエッチ
    ングする工程と、前記エッチング工程を経た半導体基板
    に半導体層を形成する工程とを有し、前記半導体基板の
    特定の位置に局所的に回折格子を形成することを特徴と
    する回折格子の製造方法。
  10. 【請求項１０】 電子ビームに感光するネガレジストが
    化学増幅型ネガレジストである請求項８または９記載の
    回折格子の製造方法。
  11. 【請求項１１】 半導体基板上全面に電子ビームとＤｅ
    ｅｐ ＵＶ光の両方に感光するポジレジストを塗布する
    工程と、前記レジストを局所的に電子ビーム露光して、
    前記レジストの特定の位置に特定の長さの互いに平行で
    且つ両端近傍が２重露光された多数の直線状描画線から
    成るパターンを前記レジストに形成する電子ビーム露光
    工程と、Ｄｅｅｐ ＵＶ非露光領域とＤｅｅｐ ＵＶ露
    光領域の境界が直線状となるように電子ビーム露光領域
    外をＤｅｅｐ ＵＶ光で露光する工程と、前記レジスト
    を現像して回折格子形成領域のみレジストを残し、その
    他の領域のレジストを全て除去する現像工程と、前記現
    像を終えたレジストをエッチングマスクとして前記半導
    体基板をエッチングする工程と、前記エッチング工程を
    経た半導体基板に半導体層を形成する工程とを有し、前
    記半導体基板の特定の位置に局所的に回折格子を形成す
    ることを特徴とする回折格子の製造方法。
  12. 【請求項１２】 半導体基板上全面に電子ビームとＤｅ
    ｅｐ ＵＶ光の両方に感光するポジレジストを塗布する
    工程と、前記レジストを局所的に電子ビーム露光して、
    前記レジストの特定の位置に特定の長さの互いに平行な
    多数の直線状描画線から成り、且つ、前記直線状描画線
    １つおきに１つ又は複数の直線状描画線の両端近傍が２
    重露光されたパターンを前記レジストに形成する電子ビ
    ーム露光工程と、Ｄｅｅｐ ＵＶ非露光領域とＤｅｅｐ
    ＵＶ露光領域の境界が直線状となるように電子ビーム
    露光領域外をＤｅｅｐ ＵＶ光で露光する工程と、前記
    レジストを現像して回折格子形成領域のみレジストを残
    し、その他の領域のレジストを全て除去する現像工程
    と、前記現像を終えたレジストをエッチングマスクとし
    て前記半導体基板をエッチングする工程と、前記エッチ
    ング工程を経た半導体基板に半導体層を形成する工程と
    を有し、前記半導体基板の特定の位置に局所的に回折格
    子を形成することを特徴とする回折格子の製造方法。
  13. 【請求項１３】 半導体基板上全面に電子ビームとＤｅ
    ｅｐ ＵＶ光の両方に感光するポジレジストを塗布する
    工程と、前記レジストを局所的に電子ビーム露光して、
    前記レジストの特定の位置に特定の長さの互いに平行な
    多数の直線状描画線から成り、且つ、前記直線状描画線
    数周期毎に１つ又は複数の直線状描画線の両端近傍が２
    重露光されたパターンを前記レジストに形成する電子ビ
    ーム露光工程と、Ｄｅｅｐ ＵＶ非露光領域とＤｅｅｐ
    ＵＶ露光領域の境界が直線状となるように電子ビーム
    露光領域外をＤｅｅｐ ＵＶ光で露光する工程と、前記
    レジストを現像して回折格子形成領域のみレジストを残
    し、その他の領域のレジストを全て除去する現像工程
    と、前記現像を終えたレジストをエッチングマスクとし
    て前記半導体基板をエッチングする工程と、前記エッチ
    ング工程を経た半導体基板に半導体層を形成する工程と
    を有し、前記半導体基板の特定の位置に局所的に回折格
    子を形成することを特徴とする回折格子の製造方法。
  14. 【請求項１４】 半導体基板の特定の領域に局所的に回
    折格子を形成する工程と、前記半導体基板上に、活性層
    を含む半導体多層構造を積層成長する工程とを含む半導
    体レーザの製造方法において、前記回折格子を形成する
    工程が、半導体基板上全面にレジストを塗布する工程
    と、前記レジストの特定の位置に互いに平行な直線パタ
    ーンから成る回折格子パターンを電子ビーム描画して前
    記レジストを局所的に電子ビーム露光する工程と、前記
    レジストを現像して回折格子形成領域のみレジストを残
    し、その他の領域のレジストを全て除去する現像工程
    と、前記現像を終えたレジストをエッチングマスクとし
    て前記半導体基板をエッチングする工程とを含み、前記
    現像を終えたレジストは、回折格子幅が０にならない、
    大きさが一定の凹凸が回折格子の周期よりも長い周期で
    周期的に複数形成された周期的凹凸状の側部輪郭を有
    し、且つ回折格子形成領域から離れていくに従っ て徐々
    にレジストの占有面積が狭くなっていることを特徴とす
    る半導体レーザの製造方法。
  15. 【請求項１５】 半導体基板の特定の領域に局所的に回
    折格子を形成する工程と、前記半導体基板上に、活性層
    を含む半導体多層構造を積層成長する工程とを含む半導
    体レーザの製造方法において、前記回折格子を形成する
    工程が、半導体基板上全面に電子ビームとＤｅｅｐ Ｕ
    Ｖ光の両方に感光するポジレジストを塗布する工程と、
    前記レジストの特定の位置に互いに平行な直線パターン
    から成る回折格子パターンを電子ビーム描画して前記レ
    ジストを局所的に電子ビーム露光する工程と、Ｄｅｅｐ
    ＵＶ非露光領域とＤｅｅｐ ＵＶ露光領域の境界が回
    折格子の周期よりも長い周期の周期的凹凸となるように
    電子ビーム露光領域外をＤｅｅｐ ＵＶ光で露光する工
    程と、前記レジストを現像して回折格子形成領域のみレ
    ジストを残し、その他の領域のレジストを全て除去する
    現像工程と、前記現像を終えたレジストをエッチングマ
    スクとして前記半導体基板をエッチングする工程とを有
    することを特徴とする半導体レーザの製造方法。
  16. 【請求項１６】 半導体基板の特定の領域に局所的に回
    折格子を形成する工程と、前記半導体基板上に、活性層
    を含む半導体多層構造を積層成長する工程とを含む半導
    体レーザの製造方法において、前記回折格子を形成する
    工程が、半導体基板上全面に電子ビームとＤｅｅｐ Ｕ
    Ｖ光の両方に感光するポジレジストを塗布する工程と、
    前記レジストを局所的に電子ビーム露光して、前記レジ
    ストの特定の位置に特定の長さの互いに平行な多数の第
    １の直線状描画線と、前記第１の直線状描画線よりも短
    く前記第１の直線状描画線数周期毎に前記第１の直線状
    描画線の間で且つその両端部に描画した第２の直線状描
    画線とから成るパターンを前記レジストに形成する電子
    ビーム露光工程と、Ｄｅｅｐ ＵＶ非露光領域とＤｅｅ
    ｐ ＵＶ露光領域の境界が直線状となるように電子ビー
    ム露光領域外をＤｅｅｐ ＵＶ光で露光する工程と、前
    記レジストを現像して回折格子形成領域のみレジストを
    残し、その他の領域のレジストを全て除去する現像工程
    と、前記現像を終えたレジストをエッチングマスクとし
    て前記半導体基板をエッチングする工程とを有すること
    を特徴とする半導体レーザの製造方法。
  17. 【請求項１７】 半導体基板の特定の領域に局所的に回
    折格子を形成する工程と、前記半導体基板上に、活性層
    を含む半導体多層構造を積層成長する工程とを含む半導
    体レーザの製造方法において、前記回折格子を形成する
    工程が、半導体基板上全面に電子ビームに感光するネガ
    レジストを塗布する工程と、前記レジストを局所的に電
    子ビーム露光して、前記レジストの特定の位置に、特定
    の長さの第１の直線状描画線と、前記第１の直線状描画
    線よりも短い第２の直線状描画線とを互いの描画線中央
    を揃えて互いに平行に交互に配置して成るパターンを前
    記レジストに形成する電子ビーム露光工程と、前記レジ
    ストを現像して回折格子形成領域のみレジストを残し、
    その他の領域のレジストを全て除去する現像工程と、前
    記現像を終えたレジストをエッチングマスクとして前記
    半導体基板をエッチングする工程とを有することを特徴
    とする半導体レーザの製造方法。
  18. 【請求項１８】 半導体基板の特定の領域に局所的に回
    折格子を形成する工程と、前記半導体基板上に、活性層
    を含む半導体多層構造を積層成長する工程とを含む半導
    体レーザの製造方法において、前記回折格子を形成する
    工程が、半導体基板上全面に電子ビームに感光するネガ
    レジストを塗布する工程と、前記レジストを局所的に電
    子ビーム露光して、前記レジストの特定の位置に、特定
    の長さの第１の直線状描画線を互いに平行に多数配置
    し、前記第１の直線状描画線よりも短い第２の直線状描
    画線を、互いの描画線中央を揃えて前記第１の直線状描
    画線数周期毎に前記第２の直線状描画線を１つまたは複
    数配置して成るパターンを前記レジストに形成する電子
    ビーム露光工程と、前記レジストを現像して回折格子形
    成領域のみレジストを残し、その他の領域のレジストを
    全て除去する現像工程と、前記現像を終えたレジストを
    エッチングマスクとして前記半導体基板をエッチングす
    る工程とを有することを特徴とする半導体レーザの製造
    方法。
  19. 【請求項１９】 半導体基板の特定の領域に局所的に回
    折格子を形成する工程と、前記半導体基板上に、活性層
    を含む半導体多層構造を積層成長する工程とを含む半導
    体レーザの製造方法において、前記回折格子を形成する
    工程が、半導体基板上全面に電子ビームとＤｅｅｐ Ｕ
    Ｖ光の両方に感光するポジレジストを塗布する工程と、
    前記レジストを局所的に電子ビーム露光して、前記レジ
    ストの特定の位置に特定の長さの互いに平行で且つ両端
    近傍が２重露光された多数の直線状描画線から成るパタ
    ーンを前記レジストに形成する電子ビーム露光工程と、
    Ｄｅｅｐ ＵＶ非露光領域とＤｅｅｐ ＵＶ露光領域の
    境界が直線状となるように電子ビーム露光領域外をＤｅ
    ｅｐ ＵＶ光で露光する工程と、前記レジストを現像し
    て回折格子形成領域のみレジストを残し、その他の領域
    のレジストを全て除去する現像工程と、前記現像を終え
    たレジストをエッチングマスクとして前記半導体基板を
    エッチングする工程とを有することを特徴とする半導体
    レーザの製造方法。
  20. 【請求項２０】 半導体基板の特定の領域に局所的に回
    折格子を形成する工程と、前記半導体基板上に、活性層
    を含む半導体多層構造を積層成長する工程とを含む半導
    体レーザの製造方法において、前記回折格子を形成する
    工程が、半導体基板上全面に電子ビームとＤｅｅｐ Ｕ
    Ｖ光の両方に感光するポジレジストを塗布する工程と、
    前記レジストを局所的に電子ビーム露光して、前記レジ
    ストの特定の位置に特定の長さの互いに平行な多数の直
    線状描画線から成り、且つ、前記直線状描画線１つおき
    に１つ又は複数の直線状描画線の両端近傍が２重露光さ
    れたパターンを前記レジストに形成する電子ビーム露光
    工程と、Ｄｅｅｐ ＵＶ非露光領域とＤｅｅｐ ＵＶ露
    光領域の境界が直線状となるように電子ビーム露光領域
    外をＤｅｅｐ ＵＶ光で露光する工程と、前記レジスト
    を現像して回折格子形成領域のみレジストを残し、その
    他の領域のレジストを全て除去する現像工程と、前記現
    像を終えたレジストをエッチングマスクとして前記半導
    体基板をエッチングする工程とを有することを特徴とす
    る半導体レーザの製造方法。
  21. 【請求項２１】 半導体基板の特定の領域に局所的に回
    折格子を形成する工程と、前記半導体基板上に、活性層
    を含む半導体多層構造を積層成長する工程とを含む半導
    体レーザの製造方法において、前記回折格子を形成する
    工程が、半導体基板上全面に電子ビームとＤｅｅｐ Ｕ
    Ｖ光の両方に感光するポジレジストを塗布する工程と、
    前記レジストを局所的に電子ビーム露光して、前記レジ
    ストの特定の位置に特定の長さの互いに平行な多数の直
    線状描画線から成り、且つ、前記直線状描画線数周期毎
    に１つ又は複数の直線状描画線の両端近傍が２重露光さ
    れたパターンを前記レジストに形成する電子ビーム露光
    工程と、Ｄｅｅｐ ＵＶ非露光領域とＤｅｅｐ ＵＶ露
    光領域の境界が直線状となるように電子ビーム露光領域
    外をＤｅｅｐ ＵＶ光で露光する工程と、前記レジスト
    を現像して回折格子形成領域のみレジストを残し、その
    他の領域のレジストを全て除去する現像工程と、前記現
    像を終えたレジストをエッチングマスクとして前記半導
    体基板をエッチングする工程とを有することを特徴とす
    る半導体レーザの製造方法。
  22. 【請求項２２】 半導体基板の特定の領域に局所的に回
    折格子を形成する工程と、前記半導体基板上に、活性層
    を含む半導体多層構造を積層成長する工程とを含む半導
    体レーザの製造方法において、前記活性層を含む半導体
    多層構造を積層成長する工程が、ガイド層、スペーサ
    層、第１のＳＣＨ層、活性層、第２のＳＣＨ層、クラッ
    ド層を有機金属気相成長法により順次積層成長して半導
    体多層構造を形成する工程と、エッチングにより前記半
    導体多層構造に平行な２本の溝を形成し、溝に挾まれた
    ストライプ状活性領域を形成するエッチング工程と、前
    記溝に電流を阻止するブロック層を成長し、さらに、前
    記ブロック層及びストライプ状活性領域上に埋込み層、
    コンタクト層を順次成長する結晶成長工程とを有するこ
    とを特徴とする請求項１４〜２１の何れかに記載の半導
    体レーザの製造方法。
  23. 【請求項２３】 半導体基板が（１００）面方位のｎ型
    ＩｎＰ、ガイド層がｎ型ＩｎＧａＡｓＰ、スペーサ層が
    ｎ型ＩｎＰ、第１のＳＣＨ層がｎ型ＩｎＧａＡｓＰ、活
    性層が歪多重量子井戸層、第２のＳＣＨ層がＩｎＧａＡ
    ｓＰ、クラッド層がｐ型ＩｎＰ、ブロック層がｐ型Ｉｎ
    Ｐとｎ型ＩｎＰの積層構造、埋込み層がｐ型ＩｎＰ、コ
    ンタクト層がＩｎＧａＡｓＰである請求項２２記載の半
    導体レーザの製造方法。
JP30912498A 1998-10-29 1998-10-29 回折格子の製造方法及び半導体レーザの製造方法 Expired - Fee Related JP3191784B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP30912498A JP3191784B2 (ja) 1998-10-29 1998-10-29 回折格子の製造方法及び半導体レーザの製造方法
US09/428,791 US6495384B1 (en) 1998-10-29 1999-10-28 Method for manufacturing diffraction grating and method for manufacturing semiconductor laser
EP99121582A EP0997994A1 (en) 1998-10-29 1999-10-29 Method for manufacturing diffraction gratings and semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30912498A JP3191784B2 (ja) 1998-10-29 1998-10-29 回折格子の製造方法及び半導体レーザの製造方法

Publications (2)

Publication Number Publication Date
JP2000138413A JP2000138413A (ja) 2000-05-16
JP3191784B2 true JP3191784B2 (ja) 2001-07-23

Family

ID=17989189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30912498A Expired - Fee Related JP3191784B2 (ja) 1998-10-29 1998-10-29 回折格子の製造方法及び半導体レーザの製造方法

Country Status (3)

Country Link
US (1) US6495384B1 (ja)
EP (1) EP0997994A1 (ja)
JP (1) JP3191784B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE0000697L (sv) 2000-03-02 2001-06-25 Altitun Ab Metod för att framställa distribuerade reflektorer, jämte dylika reflektorer
US20030042223A1 (en) * 2001-01-31 2003-03-06 Koichi Toyosaki Etch mask
JP4676068B2 (ja) * 2001-02-02 2011-04-27 古河電気工業株式会社 半導体光素子の作製方法
US20040119080A1 (en) * 2002-08-12 2004-06-24 Hashimoto Jun-Ichi Semiconductor optical device
WO2004019080A2 (en) * 2002-08-26 2004-03-04 University Of Delaware Method for fabricating optical devices in photonic crystal structures
WO2005043701A1 (en) * 2003-10-31 2005-05-12 Bookham Technology Plc Method for manufacturing gratings in semiconductor materials
JP2005322849A (ja) 2004-05-11 2005-11-17 Nec Compound Semiconductor Devices Ltd 半導体レーザおよびその製造方法
JP2007088285A (ja) * 2005-09-22 2007-04-05 Nec Electronics Corp 半導体レーザ素子の製造方法および半導体レーザ素子
JP2015138905A (ja) * 2014-01-23 2015-07-30 三菱電機株式会社 分布帰還型半導体レーザ素子、分布帰還型半導体レーザ素子の製造方法
US11398713B2 (en) * 2017-12-04 2022-07-26 Mitsubishi Electric Corporation Electro-absorption modulator, optical semiconductor device and optical module
WO2020065744A1 (ja) * 2018-09-26 2020-04-02 三菱電機株式会社 半導体レーザ、半導体レーザアレイおよび半導体レーザの製造方法
CN109830891B (zh) * 2019-03-12 2020-10-09 南京大学 一种窄线宽半导体激光器
JP7214593B2 (ja) * 2019-08-13 2023-01-30 キオクシア株式会社 フォトマスクの製造方法
CN113495430B (zh) * 2020-04-07 2023-09-26 芯恩（青岛）集成电路有限公司 一种光刻胶图案化方法及光刻胶剥离方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4824747A (en) * 1985-10-21 1989-04-25 General Electric Company Method of forming a variable width channel
JPH0770791B2 (ja) * 1992-12-22 1995-07-31 日本電気株式会社 半導体レーザ及びその製造方法
JP2546135B2 (ja) * 1993-05-31 1996-10-23 日本電気株式会社 半導体微細形状の形成方法、ＩｎＰ回折格子の製造方法および分布帰還型レーザの製造方法
JPH07221392A (ja) * 1994-02-08 1995-08-18 Mitsubishi Electric Corp 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ
DE4407832A1 (de) * 1994-03-09 1995-09-14 Ant Nachrichtentech Verfahren zur Herstellung eines optoelektronischen Bauelements mit einer definierten axialen Variation des Kopplungskoeffizienten und definierter axialer Verteilung der Phasenverschiebung
JPH08255954A (ja) * 1995-03-17 1996-10-01 Mitsubishi Electric Corp 半導体レーザの構造及びその製造方法
JP3298619B2 (ja) * 1998-06-10 2002-07-02 日本電気株式会社 半導体レーザの製造方法

Also Published As

Publication number Publication date
EP0997994A1 (en) 2000-05-03
US6495384B1 (en) 2002-12-17
JP2000138413A (ja) 2000-05-16

Similar Documents

Publication Publication Date Title
KR101252469B1 (ko) 반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자
JP3191784B2 (ja) 回折格子の製造方法及び半導体レーザの製造方法
EP0526128B1 (en) A method for producing a distributed feedback semiconductor laser device
JPH07221392A (ja) 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ
JPH08242034A (ja) 分布帰還型半導体レーザ装置
US20040047379A1 (en) Semiconductor laser device
KR100632308B1 (ko) 이득결합 분포귀환형 반도체레이저장치 및 그의 제조방법
JP5904571B2 (ja) 端面発光型半導体レーザ素子
JP2701569B2 (ja) 光半導体素子の製造方法
JP2950028B2 (ja) 光半導体素子の製造方法
JP3971484B2 (ja) 半導体レーザ装置
JP5204690B2 (ja) 分布帰還型半導体レーザ及びその製造方法
JP3189881B2 (ja) 半導体レーザ及びその製造方法
KR19980069797A (ko) 분포귀환형 반도체 레이저 및 그 제조방법
JP2783163B2 (ja) 分布帰還型半導体レーザおよびその製造方法
JP2727944B2 (ja) 半導体レーザアレイの製造方法
CN110224296B (zh) 一种半导体激光器及其制备方法
JP2004128372A (ja) 分布帰還型半導体レーザ素子
JP2658821B2 (ja) 半導体ウエハおよび光半導体素子用ウエハの作製方法
JP3274710B2 (ja) 分布帰還型半導体レーザ素子および分布帰還型半導体レーザ素子の製造方法
JP5810482B2 (ja) 光半導体装置の製造方法
JPH1140885A (ja) 半導体レーザ装置
JPH11163465A (ja) 光半導体素子及びその製造方法
JP2001257421A (ja) 半導体レーザ素子および製造方法
JPH1187851A (ja) 半導体レーザの製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010424

LAPS Cancellation because of no payment of annual fees