JPWO2005031829A1 - 半導体素子および半導体集積素子 - Google Patents
半導体素子および半導体集積素子 Download PDFInfo
- Publication number
- JPWO2005031829A1 JPWO2005031829A1 JP2005509175A JP2005509175A JPWO2005031829A1 JP WO2005031829 A1 JPWO2005031829 A1 JP WO2005031829A1 JP 2005509175 A JP2005509175 A JP 2005509175A JP 2005509175 A JP2005509175 A JP 2005509175A JP WO2005031829 A1 JPWO2005031829 A1 JP WO2005031829A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- cleaning
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02392—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02461—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
- H01L21/02661—In-situ cleaning
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Semiconductor Lasers (AREA)
- Drying Of Semiconductors (AREA)
Abstract
結晶成長装置内で、半導体ウエハ表面に、エッチング作用のある原料と結晶成長原料を同時に供給し、エッチング速度と結晶成長速度をバランスさせることで、効率良く残留不純物を除去する。
Description
本発明は、半導体層表面を清浄化する技術に関するものである。
半導体素子の製造工程においては、半導体基板上への同種または異種の半導体層の結晶成長工程、誘電体等をマスクとしたフォトリソグラフィーと化学エッチングまたはドライエッチングによるパターンニング工程、電流ブロック構造や光閉じ込め構造のための同種または異種の半導体層の再成長工程を繰り返すことが多い。この場合、結晶成長前の基板表面や再成長前の半導体成長層表面は、大気暴露やエッチング、洗浄等のプロセスにより不純物汚染や物理的ダメージを受け易く、それらの表面にそのまま結晶成長を行うと素子特性や寿命が大幅に劣化してしまう。このため、不純物汚染や物理的ダメージ層を除去するために、結晶成長室内でエッチングを行い、その後、続けて結晶成長を行う手法が用いられてきた。
このような技術として、特許第３１５８６５１号では、成長原料としてトリメチルガリウム（ＴＭＧ）及びアルシン（ＡｓＨ３）、エッチングガスとして塩化水素（ＨＣｌ）を用いてＧａＡｓの再成長直前に、成長室内でエッチングを施すことにより、炭素（Ｃ）、酸素（Ｏ）、シリコン（Ｓｉ）などの不純物を除去でき、またエッチング中にＨＣｌと共にＴＭＧを同時に供給すると、エッチングにより結晶表面に生じるストイキオメトリーからのずれが補償され、再成長界面でのキャリアの蓄積が抑制されるとされている。
また、特開昭５９−６５４３４号公報には、ＧａＡｓ半導体の気相成長において、塩化水素とともにＩＩＩ族元素のアルキル化合物およびＶ族元素の水酸化物もしくはアルキル化合物の蒸気を同時に導入して半導体層をエッチングする技術が開示されている。エッチングの速さは、毎分０．１μｍのエッチング速度の例が示されている。こうすることにより、成長開始前の下地表面を鏡面にすることができるとされている。
また、特開昭５１−７４５８０号公報には、ＩＩＩ−Ｖ族元素から成る半導体物質の気相エッチングをＶ族元素のハロゲン化物および同水酸化物を含む不活性ガス雰囲気下で実施し、Ｖ族元素の水酸化物を同時に導入する技術が記載されている。同公報によれば、平坦で、かつ鏡面性に優れた基板表面を得ることができると記載されている。
また一方で、特許第３３３９４８６号に開示されている様に、埋め込み型半導体レーザにおいて、再成長界面での残留Ｓｉの影響を補償するために、Ｚｎをドーピングして、残留Ｓｉによるｎ転層を再びｐ反転させて、レーザの発振特性を向上させる技術も開発されている（図１６）。
特許第３１５８６５１号 特開昭５９−６５４３４号公報 特開昭５１−７４５８０号公報 特許第３３３９４８６号 アイトリプルイー ジャーナル オブ セレクティド トピックス イン カンタム エレクトロニクス 第３巻 第３号 ８４５ページ目から８５３ページ目（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｅｌｅｃｔｅｄ Ｔｏｐｉｃｓ ｉｎ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．３，ＮＯ．３，ｐ８４５〜ｐ８５３）
このような技術として、特許第３１５８６５１号では、成長原料としてトリメチルガリウム（ＴＭＧ）及びアルシン（ＡｓＨ３）、エッチングガスとして塩化水素（ＨＣｌ）を用いてＧａＡｓの再成長直前に、成長室内でエッチングを施すことにより、炭素（Ｃ）、酸素（Ｏ）、シリコン（Ｓｉ）などの不純物を除去でき、またエッチング中にＨＣｌと共にＴＭＧを同時に供給すると、エッチングにより結晶表面に生じるストイキオメトリーからのずれが補償され、再成長界面でのキャリアの蓄積が抑制されるとされている。
また、特開昭５９−６５４３４号公報には、ＧａＡｓ半導体の気相成長において、塩化水素とともにＩＩＩ族元素のアルキル化合物およびＶ族元素の水酸化物もしくはアルキル化合物の蒸気を同時に導入して半導体層をエッチングする技術が開示されている。エッチングの速さは、毎分０．１μｍのエッチング速度の例が示されている。こうすることにより、成長開始前の下地表面を鏡面にすることができるとされている。
また、特開昭５１−７４５８０号公報には、ＩＩＩ−Ｖ族元素から成る半導体物質の気相エッチングをＶ族元素のハロゲン化物および同水酸化物を含む不活性ガス雰囲気下で実施し、Ｖ族元素の水酸化物を同時に導入する技術が記載されている。同公報によれば、平坦で、かつ鏡面性に優れた基板表面を得ることができると記載されている。
また一方で、特許第３３３９４８６号に開示されている様に、埋め込み型半導体レーザにおいて、再成長界面での残留Ｓｉの影響を補償するために、Ｚｎをドーピングして、残留Ｓｉによるｎ転層を再びｐ反転させて、レーザの発振特性を向上させる技術も開発されている（図１６）。
しかしながら上記従来技術では、半導体結晶の構成元素に比べてエッチング速度が遅い汚染物質が表面に残留しやすく、例えばアイトリプルイー ジャーナル オブ セレクティド トピックス イン カンタム エレクトロニクス 第３巻 第３号 ８４５ページ目から８５３ページ目（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｅｌｅｃｔｅｄ Ｔｏｐｉｃｓ ｉｎ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．３，ＮＯ．３，ｐ８４５〜ｐ８５３）に報告されているように、エッチングガスとしてＰＣｌ３を用い、ＩｎＰ表面を成長室内でエッチングしてもＳｉはほとんどエッチングされず、表面に残留してしまう。また本発明者らの実験結果では、通常の結晶成長温度付近では、特許第３１５８６５１号で示されているような結晶成長室内でのエッチングを施しても再成長界面の残留Ｓｉを除去することは容易でなかった。また、残留Ｓｉを除去しようとして基板温度を上げ過ぎたり、エッチングを深くし過ぎると、もとの半導体層の内部で不純物拡散や結晶欠陥を生じたり、エッチングにより形状変化が起き、設計通りのデバイス構造が作製できないという問題があった。
また、特許第３３３９４８６号に開示されている技術を用いた場合は、残留Ｓｉによるｎ型層形成の影響は補償できるものの、過剰のＺｎをドーピングすることによって、クラッド層での価電子帯間吸収損失（Ｉｎｔｅｒ Ｖａｌｅｎｃｅ Ｂａｎｄ Ａｂｓｏｒｐｔｉｏｎ：ＩＶＢＡ）を増大させ、また活性層に拡散した場合は、内部微分量子効率（ηｉ）を低下させるなどのデメリットがある。
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、もとの半導体層中の不純物拡散や結晶欠陥の発生を誘起することなく、また形状変化を最小限にして、結晶成長前の半導体基板表面や再成長前の半導体表面の不純物汚染や物理的ダメージを再現性良く安定的に除去する半導体表面清浄化手法を提供すること、及び過剰のＺｎドーピングなどによるＩＶＢＡの増加やηｉの低下や、結晶欠陥のない良好な発振特性を有する埋め込み半導体レーザ構造を提供することにある。
半導体表面に付着した特定の汚染物質の除去が困難な理由について、本発明者らは以下のように推察した。半導体層表面に付着した汚染物質に対してエッチング性物質を作用させた場合、エッチング性物質と上記特定の汚染物質が化学反応を起こす。しかし、この化学反応によって生じた結合の結合力は比較的弱く、汚染物質がエッチング性物質と結合し化合物を形成して半導体表面から脱離しても、またすぐに結合が切れて半導体表面に再付着してしまうものと予想される。このように、半導体表面に付着した特定の汚染物質は、半導体層へ再付着するため、除去が困難であると推察される。
こうした推察のもと、本発明者は、エッチング作用のある原料と結晶成長原料の両方を、清浄処理対象となる半導体層表面に接触せしめることにより、再付着を抑制しつつ汚染物質を効率的にエッチング除去できることを見いだし、本発明を完成した。
本発明の半導体表面清浄化手法は、半導体層の表面に付着した汚染物質を除去する清浄処理方法であって、前記半導体層に対してエッチング作用を有するエッチング性物質と、結晶成長原料とを、同時に、または交互に、前記半導体層に接触せしめる清浄処理工程を含むことを特徴とする。
また、本発明の半導体表面清浄化手法は、半導体層の表面に付着した汚染物質を除去する清浄処理方法であって、前記半導体層に対してエッチング作用を有するエッチング性物質と結晶成長原料とを含む雰囲気に前記半導体層の表面を暴露する清浄処理工程を含むことを特徴とする。
さらに、本発明の半導体表面清浄化手法は、半導体層の表面に付着した汚染物質を除去する清浄処理方法であって、前記半導体層に対してエッチング作用を有するエッチング性物質を含む第一のガスと結晶成長原料を含む第二のガスとを同時に前記半導体層の表面に供給する清浄処理工程を含むことを特徴とする。
半導体層表面にエッチング性物質が作用すると、半導体層表面に付着した汚染物質が表面から脱離する。しかしながら、その脱離した汚染物質の一部が再度半導体層表面に付着することがある。半導体層の清浄度を高めるためにはこうした汚染物質の再付着を充分に抑制することが必要となる。そこで本発明では、エッチング性物質と、結晶成長原料とを半導体層表面に接触させ、再付着を抑制しつつ汚染物質を効率的にエッチング除去する。このような手法により汚染物質の再付着を防止できる理由は必ずしも明らかではないが、汚染物質が半導体層表面から脱離した後、それまで汚染物質が占有していたサイトが結晶成長原料によって速やかに占有されることによるものと推察される。
本発明の清浄処理方法において、前記第一のガスおよび前記第二のガスが、間欠的に供給される構成とすることができる。こうすることによって、半導体層の表面の汚染を一層効率的に除去することができる。
本発明の清浄処理方法において、前記清浄処理工程を実施する前後における前記半導体層の層厚の差が、１００ｎｍ以下である構成とすることができる。こうすることにより、充分に高い清浄度を実現することができる。
本発明の清浄処理方法において、前記清浄処理工程を実施する際に、前記半導体層の層厚が実質的に減少しないようにした構成とすることができる。ここで、「実質的に減少しない」とは、前記半導体層の層厚がまったく減少しないか、若干の層厚の減少があってもその層厚変化速度が０．１ｎｍ／ｓｅｃ以下であることをいう。前記半導体層の層厚が実質的に減少しないように構成することで、半導体層表面に関し、充分に高い清浄度を実現することができる。
上記のように、清浄処理の対象となる半導体層の層厚変化を制御することによって充分に高い清浄度を実現できる。この理由は必ずしも明らかではないが、汚染物質が半導体層表面から脱離した後、それまで汚染物質が占有していたサイトが結晶成長原料によって確実に占有されることによるものと推察される。こうした前記半導体層の層厚変化の制御は、たとえば、エッチング性物質および前記結晶成長原料の量比を調整することができる。たとえばエッチング性ガスと原料ガスの量比を適切に調整して半導体層表面に供給することにより、清浄処理対象となる半導体層が実質的にエッチングされず、また、当該半導体層の上部に新たな半導体層が実質的に成長しないようにすることができる。
エッチング性物質と、結晶成長原料とのバランスが崩れ、エッチング側に傾くと、エッチングされた物質の再付着が生じ、充分な清浄度が得られない場合がある。一方、成膜の方に傾いた場合、汚染物質が充分に除去されないまま新たな半導体層が積層し、充分な清浄度が得られない。
本発明の清浄処理方法において、前記半導体層の層厚変化速度の符号を、層厚が増加する場合を正、層厚が減少する場合を負と定義し、前記清浄処理工程を実施した際の前記半導体層の層厚変化速度をＲ、前記半導体層表面に対して前記第一のガスのみを供給した場合の前記半導体層の層厚変化速度をｒ１、前記半導体層表面に対して前記第二のガスのみを供給した場合の前記半導体層の層厚変化速度をｒ２としたときに、これらの層厚変化速度の絶対値が、｜Ｒ｜＜｜ｒ２｜＜｜ｒ１｜となるように、前記第一のガスと前記第二のガスの供給量を調整する構成とすることができる。
こうすることにより、エッチング性物質および結晶成長原料の供給バランスが適切となり、半導体層表面に付着した汚染物質が効率よく除去されるとともに、脱離した汚染物質の半導体層への再付着を抑制することができる。
本発明の清浄処理方法において、Ｒ＜０である構成とすることができる。こうすることによって、半導体層表面に関し、充分に高い清浄度を実現することができる。
本発明の清浄処理方法において、｜Ｒ｜が０．１ｎｍ／ｓｅｃ以下である構成とすることができる。こうすることにより、エッチング性物質および結晶成長原料の供給バランスがさらに適切となり、半導体層表面に付着した汚染物質が効率よく除去されるとともに、脱離した汚染物質の半導体層への再付着を抑制することができる。また、素子構造の設計も容易となる。
本発明の清浄処理方法において、前記結晶成長原料が、有機金属を含む構成とすることができる。
本発明の清浄処理方法において、前記エッチング性物質がハロゲン元素またはその化合物である構成とすることができる。
本発明の清浄処理方法において、前記半導体層が化合物半導体からなる構成とすることができる。
本発明の清浄処理方法において、前記半導体層がＩＩＩ−Ｖ族化合物半導体からなるものとすることができる。
結晶成長原料を、前記半導体層を構成するＩＩＩ族元素を含む化合物とした場合、エッチング性物質によって形成された半導体層中の空格子位置を当該半導体層の構成元素で占有させることができ、表面に変成層等が形成することを防止できる。
前記半導体層を構成するＩＩＩ族元素が一種類からなるものとすることができる。こうすることにより、半導体層表面の清浄処理中に変成層の形成や組成変化が起こることを抑えることができる。
本発明の清浄処理方法において、前記半導体層を構成するＩＩＩ族元素がインジウム（Ｉｎ）である構成とすることができる。ＩｎＰの気相成長においては、通常、６００℃から６５０℃の成長温度が採用される。これは、Ｖ族元素であるリンが脱離することを防止するとともに結晶に伝導性を与えるために故意に添加された、たとえば亜鉛等の不純物の拡散を防ぎ、設計通りの不純物プロファイルを得るためのものである。しかしながら、このような比較的低温の成長温度を採用した場合、成長界面の清浄処理がよりいっそう困難となる。一般に、エッチング性ガスによる成長界面の清浄処理は、雰囲気温度を高温にするほど除去効率が高くなる。ところが、ＩｎＰ半導体系においては、清浄処理温度に上限が存在するため、成長界面の汚染が除去されにくく、特にシリコンの汚染が深刻な問題となる。本発明によれば、かかる成長界面の汚染の問題を有効に解決することができる。
さらに本発明によれば、以下に示す半導体装置の製造方法が提供される。ここで、半導体装置とは、発光素子、受光素子、光変調器等の光素子や、電界効果トランジスタ、バイポーラトランジスタ等の電子素子を含む。
本発明の半導体装置の製造方法は、半導体基板の上部に第一の半導体層を形成する工程と、前記第一の半導体層の表面を清浄処理する工程と、前記第一の半導体層上に第二の半導体層を形成する工程とを含み、前記第一の半導体層の表面を清浄処理する前記工程は、前記半導体層に対してエッチング作用を有するエッチング性物質と、結晶成長原料とを、前記半導体層の表面に接触せしめる工程を含むことを特徴とする。
また 本発明の半導体装置の製造方法は、半導体基板の上部に第一の半導体層を形成する工程と、前記第一の半導体層の表面を清浄処理する工程と、前記第一の半導体層上に第二の半導体層を形成する工程とを含み、前記第一の半導体層の表面を清浄処理する前記工程は、前記半導体層に対してエッチング作用を有するエッチング性物質と結晶成長原料とを含む雰囲気に前記半導体層の表面を暴露する工程を含むことを特徴とする。
また、本発明の半導体装置の製造方法は、半導体基板の上部に第一の半導体層を形成する工程と、前記第一の半導体層の表面を清浄処理する工程と、前記第一の半導体層上に第二の半導体層を形成する工程とを含み、前記第一の半導体層の表面を清浄処理する前記工程は、前記半導体層に対してエッチング作用を有するエッチング性物質を含む第一のガスと結晶成長原料を含む第二のガスとを同時に前記半導体層の表面に供給する工程を含むことを特徴とする。
半導体層表面にエッチング性物質が作用すると、半導体層表面に付着した汚染物質が表面から脱離する。しかしながら、その脱離した汚染物質の一部が再度半導体層表面に付着することがある。半導体層の清浄度を高めるためにはこうした汚染物質の再付着を充分に抑制することが必要となる。そこで本発明では、エッチング性物質と、結晶成長原料とを半導体層表面に接触させ、再付着を抑制しつつ汚染物質を効率的にエッチング除去する。このような手法により汚染物質の再付着を防止できる理由は必ずしも明らかではないが、汚染物質が半導体層表面から脱離した後、それまで汚染物質が占有していたサイトが結晶成長原料によって速やかに占有されることによるものと推察される。
本発明の半導体装置の製造方法において、前記第一のガスおよび前記第二のガスが、間欠的に供給される構成とすることができる。こうすることによって、半導体層の表面の汚染を一層効率的に除去することができる。
本発明の半導体装置の製造方法において、前記第一の半導体層の表面を清浄処理する前記工程を実施する前後における前記第一の半導体層の層厚の差が、１００ｎｍ以下である構成とすることができる。こうすることにより、充分に高い清浄度を実現することができる。
本発明の半導体装置の製造方法において、前記第一の半導体層の表面を清浄処理する前記工程を実施する際に、前記第一の半導体層の層厚が実質的に減少しないようにした構成とすることができる。ここで、「実質的に減少しない」とは、第一の半導体層の層厚がまったく減少しないか、若干の層厚の減少があってもその層厚変化速度が０．１ｎｍ／ｓｅｃ以下であることをいう。第一の半導体層の層厚が実質的に減少しないように構成することで、半導体層表面に関し、充分に高い清浄度を実現することができる。
上記のように、清浄処理の対象となる第一の半導体層の層厚変化を制御することによって充分に高い清浄度を実現できる。この理由は必ずしも明らかではないが、汚染物質が半導体層表面から脱離した後、それまで汚染物質が占有していたサイトが結晶成長原料によって確実に占有されることによるものと推察される。
こうした第一の半導体層の層厚変化の制御は、たとえば、エッチング性物質および前記結晶成長原料の量比を調整することができる。たとえばエッチング性ガスと原料ガスの量比を適切に調整して半導体層表面に供給することにより、清浄処理対象となる半導体層が実質的にエッチングされず、また、当該半導体層の上部に新たな半導体層が実質的に成長しないようにすることができる。
エッチング性物質と、結晶成長原料とのバランスが崩れ、エッチング側に傾くと、エッチングされた物質の再付着が生じ、充分な清浄度が得られない場合がある。一方、成膜の方に傾いた場合、汚染物質が充分に除去されないまま新たな半導体層が積層し、充分な清浄度が得られない。
本発明の半導体装置の製造方法において、前記第一の半導体層の層厚変化速度の符号を、層厚が増加する場合を正、層厚が減少する場合を負と定義し、前記第一の半導体層の表面を清浄処理する前記工程を実施した際の前記第一の半導体層の層厚変化速度をＲ、前記第一の半導体層表面に対して前記第一のガスのみを供給した場合の前記第一の半導体層の層厚変化速度をｒ１、前記第一の半導体層表面に対して前記第二のガスのみを供給した場合の前記第一の半導体層の層厚変化速度をｒ２としたときに、これらの層厚変化速度の絶対値が、｜Ｒ｜＜｜ｒ２｜＜｜ｒ１｜となるように、前記第一のガスと前記第二のガスの供給量を調整する構成とすることができる。こうすることにより、エッチング性物質および結晶成長原料の供給バランスがさらに適切となり、半導体層表面に付着した汚染物質が効率よく除去されるとともに、脱離した汚染物質の半導体層への再付着を抑制することができる。
本発明の半導体装置の製造方法において、Ｒ＜０である構成とすることができる。こうすることによって、半導体層表面に関し、充分に高い清浄度を実現することができる。
本発明の半導体装置の製造方法において、｜Ｒ｜が０．１ｎｍ／ｓｅｃ以下である構成とすることができる。こうすることにより、エッチング性物質および結晶成長原料の供給バランスがさらに適切となり、半導体層表面に付着した汚染物質が効率よく除去されるとともに、脱離した汚染物質の半導体層への再付着を抑制することができる。
本発明の半導体装置の製造方法において、前記結晶成長原料が、有機金属を含む構成とすることができる。
本発明の半導体装置の製造方法において、前記エッチング性物質がハロゲン元素またはその化合物である構成とすることができる。
本発明の半導体装置の製造方法において、前記第一の半導体層が化合物半導体からなる構成とすることができる。
本発明の半導体装置の製造方法において、第一の半導体層がＩＩＩ−Ｖ族化合物半導体からなるものとすることができる。このとき、記結晶成長原料が、第一の半導体層を構成するＩＩＩ族元素を含む化合物である構成とすることができる。また、第一の半導体層を構成するＩＩＩ族元素が一種類からなるものとすることができる。こうすることにより、半導体層表面の清浄処理中に変成層の形成や組成変化が起こることを抑えることができる。
本発明の半導体装置の製造方法において、第一の半導体層を構成するＩＩＩ族元素がインジウム（Ｉｎ）である構成とすることができる。ＩｎＰの気相成長においては、通常、６００℃から６５０℃の成長温度が採用される。これは、Ｖ族元素であるリンが脱離することを防止するとともに不純物の亜鉛の拡散を防ぎ、設計通りの不純物プロファイルを得るためのものである。しかしながら、このような比較的低温の成長温度を採用した場合、成長界面の清浄処理がよりいっそう困難となる。一般に、エッチング性ガスによる成長界面の清浄処理は、雰囲気温度を高温にするほど除去効率が高くなる。ところが、ＩｎＰ半導体系においては、清浄処理温度に上限が存在するため、成長界面の汚染が除去されにくく、特にシリコンの汚染が深刻な問題となる。本発明によれば、係る成長界面の汚染の問題を有効に解決することができる。
本発明の半導体装置の製造方法において、前記第一の半導体層および前記第二の半導体層を気相成長により形成する構成とすることができる。
本発明の半導体装置の製造方法において、前記第一の半導体層を形成する工程の後、前記第一の半導体層上にマスクを形成し、つづいて前記マスクを除去した後、前記第一の半導体層の表面を清浄処理する前記工程を実施する構成とすることができる。こうした工程を経た場合、第一の半導体層表面は再成長表面となり、大気による汚染、マスク材料の残存等により、表面に多くの不純物が付着しやすい。本発明によれば、こうした不純物を効率的に除去することができる。
本発明の半導体素子は、ｐ型半導体層中の再成長界面の残留Ｓｉ濃度が面密度で５×１０１１ａｔｏｍｓ／ｃｍ２以下であることを特徴とする。
また本発明の半導体集積素子は、ｐ型半導体層中の再成長界面の残留Ｓｉ濃度が面密度で５×１０１１ａｔｏｍｓ／ｃｍ２以下であることを特徴とする。
こうすることにより、結晶欠陥やドーパントの拡散が少ない構造となり、ＩＶＢＡを増加させたりηｉを低下させることなく、ブロック層の耐圧を低下させていた漏れ電流を抑制することができ、この結果、良好な発振特性が得られる。また、素子の構造によっては素子間の漏れ電流を抑制できるという効果が得られる。
上記再成長界面は、たとえば、
（ｉ）ｐ型電流ブロック層と、その下部に接する層との界面
（ｉｉ）ｐ型クラッド層と、その下部に接する層との界面
（ｉｉｉ）ｐ型クラッド層中の再成長界面
とすることができる。
（ｉ）の例としては、ｐ型電流ブロック層とｐ型基板との界面が挙げられる。（ｉｉ）の例としては、ｐ型クラッド層とその下部の活性層や光ガイド層等が挙げられる。
再成長界面の残留Ｓｉ濃度は、面密度で、５×１０１１ａｔｏｍｓ／ｃｍ２以下とするが、好ましくは、１×１０１１ａｔｏｍｓ／ｃｍ２以下とする。こうすることにより、耐圧特性の向上、漏れ電流の低減を図ることができる。
本発明に係る半導体素子、半導体集積素子は、アクティブＭＭＩ構造を有するものとすることができる。
以上のように本発明は、以下の効果を有する。
第１の効果は、本発明の清浄処理法によれば、もとの半導体層中の不純物拡散や結晶欠陥の発生を誘発することなく、また形状変化を最小限にして、結晶成長前の半導体基板表面や再成長前の半導体表面の不純物汚染や物理的ダメージを再現性良く安定的に除去することが可能であり、成長界面を有する半導体素子の性能改善に大きな効果があることである。
第２の効果は、埋め込み型光半導体素子の電流ブロック層となる第１の埋め込み層とクラッド層となる第２の埋め込み層の間の再成長界面の残留Ｓｉ濃度を５Ｅ１１ａｔｏｍｓ／ｃｍ２以下としたことで、ブロック層の耐圧を低下させていた漏れ電流を抑制でき、良好な発振特性を有する埋め込み型半導体レーザを提供することができることである。
第３の効果は、埋め込み型光半導体素子の電流ブロック層となる第１の埋め込み層とクラッド層となる第２の埋め込み層の間の再成長界面の残留Ｓｉ濃度を５Ｅ１１ｃｍ−２以下としたことで、残留Ｓｉによるｎ転層を再びｐ反転させるためにＺｎを高濃度にドーピングする必要がなくなり、ＩＶＢＡの増加やηｉの低下を回避でき、良好な発振特性を有する埋め込み型半導体レーザを提供することができることである。
第４の効果は、光半導体集積素子においては、クラッド層内の再成長界面の残留Ｓｉ濃度を５Ｅ１１ａｔｏｍｓ／ｃｍ２以下にしたことで、素子間の漏れ電流が抑制され、良好な動作特性を有する埋め込み半導体レーザを有する集積素子を提供できることである。
また、特許第３３３９４８６号に開示されている技術を用いた場合は、残留Ｓｉによるｎ型層形成の影響は補償できるものの、過剰のＺｎをドーピングすることによって、クラッド層での価電子帯間吸収損失（Ｉｎｔｅｒ Ｖａｌｅｎｃｅ Ｂａｎｄ Ａｂｓｏｒｐｔｉｏｎ：ＩＶＢＡ）を増大させ、また活性層に拡散した場合は、内部微分量子効率（ηｉ）を低下させるなどのデメリットがある。
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、もとの半導体層中の不純物拡散や結晶欠陥の発生を誘起することなく、また形状変化を最小限にして、結晶成長前の半導体基板表面や再成長前の半導体表面の不純物汚染や物理的ダメージを再現性良く安定的に除去する半導体表面清浄化手法を提供すること、及び過剰のＺｎドーピングなどによるＩＶＢＡの増加やηｉの低下や、結晶欠陥のない良好な発振特性を有する埋め込み半導体レーザ構造を提供することにある。
半導体表面に付着した特定の汚染物質の除去が困難な理由について、本発明者らは以下のように推察した。半導体層表面に付着した汚染物質に対してエッチング性物質を作用させた場合、エッチング性物質と上記特定の汚染物質が化学反応を起こす。しかし、この化学反応によって生じた結合の結合力は比較的弱く、汚染物質がエッチング性物質と結合し化合物を形成して半導体表面から脱離しても、またすぐに結合が切れて半導体表面に再付着してしまうものと予想される。このように、半導体表面に付着した特定の汚染物質は、半導体層へ再付着するため、除去が困難であると推察される。
こうした推察のもと、本発明者は、エッチング作用のある原料と結晶成長原料の両方を、清浄処理対象となる半導体層表面に接触せしめることにより、再付着を抑制しつつ汚染物質を効率的にエッチング除去できることを見いだし、本発明を完成した。
本発明の半導体表面清浄化手法は、半導体層の表面に付着した汚染物質を除去する清浄処理方法であって、前記半導体層に対してエッチング作用を有するエッチング性物質と、結晶成長原料とを、同時に、または交互に、前記半導体層に接触せしめる清浄処理工程を含むことを特徴とする。
また、本発明の半導体表面清浄化手法は、半導体層の表面に付着した汚染物質を除去する清浄処理方法であって、前記半導体層に対してエッチング作用を有するエッチング性物質と結晶成長原料とを含む雰囲気に前記半導体層の表面を暴露する清浄処理工程を含むことを特徴とする。
さらに、本発明の半導体表面清浄化手法は、半導体層の表面に付着した汚染物質を除去する清浄処理方法であって、前記半導体層に対してエッチング作用を有するエッチング性物質を含む第一のガスと結晶成長原料を含む第二のガスとを同時に前記半導体層の表面に供給する清浄処理工程を含むことを特徴とする。
半導体層表面にエッチング性物質が作用すると、半導体層表面に付着した汚染物質が表面から脱離する。しかしながら、その脱離した汚染物質の一部が再度半導体層表面に付着することがある。半導体層の清浄度を高めるためにはこうした汚染物質の再付着を充分に抑制することが必要となる。そこで本発明では、エッチング性物質と、結晶成長原料とを半導体層表面に接触させ、再付着を抑制しつつ汚染物質を効率的にエッチング除去する。このような手法により汚染物質の再付着を防止できる理由は必ずしも明らかではないが、汚染物質が半導体層表面から脱離した後、それまで汚染物質が占有していたサイトが結晶成長原料によって速やかに占有されることによるものと推察される。
本発明の清浄処理方法において、前記第一のガスおよび前記第二のガスが、間欠的に供給される構成とすることができる。こうすることによって、半導体層の表面の汚染を一層効率的に除去することができる。
本発明の清浄処理方法において、前記清浄処理工程を実施する前後における前記半導体層の層厚の差が、１００ｎｍ以下である構成とすることができる。こうすることにより、充分に高い清浄度を実現することができる。
本発明の清浄処理方法において、前記清浄処理工程を実施する際に、前記半導体層の層厚が実質的に減少しないようにした構成とすることができる。ここで、「実質的に減少しない」とは、前記半導体層の層厚がまったく減少しないか、若干の層厚の減少があってもその層厚変化速度が０．１ｎｍ／ｓｅｃ以下であることをいう。前記半導体層の層厚が実質的に減少しないように構成することで、半導体層表面に関し、充分に高い清浄度を実現することができる。
上記のように、清浄処理の対象となる半導体層の層厚変化を制御することによって充分に高い清浄度を実現できる。この理由は必ずしも明らかではないが、汚染物質が半導体層表面から脱離した後、それまで汚染物質が占有していたサイトが結晶成長原料によって確実に占有されることによるものと推察される。こうした前記半導体層の層厚変化の制御は、たとえば、エッチング性物質および前記結晶成長原料の量比を調整することができる。たとえばエッチング性ガスと原料ガスの量比を適切に調整して半導体層表面に供給することにより、清浄処理対象となる半導体層が実質的にエッチングされず、また、当該半導体層の上部に新たな半導体層が実質的に成長しないようにすることができる。
エッチング性物質と、結晶成長原料とのバランスが崩れ、エッチング側に傾くと、エッチングされた物質の再付着が生じ、充分な清浄度が得られない場合がある。一方、成膜の方に傾いた場合、汚染物質が充分に除去されないまま新たな半導体層が積層し、充分な清浄度が得られない。
本発明の清浄処理方法において、前記半導体層の層厚変化速度の符号を、層厚が増加する場合を正、層厚が減少する場合を負と定義し、前記清浄処理工程を実施した際の前記半導体層の層厚変化速度をＲ、前記半導体層表面に対して前記第一のガスのみを供給した場合の前記半導体層の層厚変化速度をｒ１、前記半導体層表面に対して前記第二のガスのみを供給した場合の前記半導体層の層厚変化速度をｒ２としたときに、これらの層厚変化速度の絶対値が、｜Ｒ｜＜｜ｒ２｜＜｜ｒ１｜となるように、前記第一のガスと前記第二のガスの供給量を調整する構成とすることができる。
こうすることにより、エッチング性物質および結晶成長原料の供給バランスが適切となり、半導体層表面に付着した汚染物質が効率よく除去されるとともに、脱離した汚染物質の半導体層への再付着を抑制することができる。
本発明の清浄処理方法において、Ｒ＜０である構成とすることができる。こうすることによって、半導体層表面に関し、充分に高い清浄度を実現することができる。
本発明の清浄処理方法において、｜Ｒ｜が０．１ｎｍ／ｓｅｃ以下である構成とすることができる。こうすることにより、エッチング性物質および結晶成長原料の供給バランスがさらに適切となり、半導体層表面に付着した汚染物質が効率よく除去されるとともに、脱離した汚染物質の半導体層への再付着を抑制することができる。また、素子構造の設計も容易となる。
本発明の清浄処理方法において、前記結晶成長原料が、有機金属を含む構成とすることができる。
本発明の清浄処理方法において、前記エッチング性物質がハロゲン元素またはその化合物である構成とすることができる。
本発明の清浄処理方法において、前記半導体層が化合物半導体からなる構成とすることができる。
本発明の清浄処理方法において、前記半導体層がＩＩＩ−Ｖ族化合物半導体からなるものとすることができる。
結晶成長原料を、前記半導体層を構成するＩＩＩ族元素を含む化合物とした場合、エッチング性物質によって形成された半導体層中の空格子位置を当該半導体層の構成元素で占有させることができ、表面に変成層等が形成することを防止できる。
前記半導体層を構成するＩＩＩ族元素が一種類からなるものとすることができる。こうすることにより、半導体層表面の清浄処理中に変成層の形成や組成変化が起こることを抑えることができる。
本発明の清浄処理方法において、前記半導体層を構成するＩＩＩ族元素がインジウム（Ｉｎ）である構成とすることができる。ＩｎＰの気相成長においては、通常、６００℃から６５０℃の成長温度が採用される。これは、Ｖ族元素であるリンが脱離することを防止するとともに結晶に伝導性を与えるために故意に添加された、たとえば亜鉛等の不純物の拡散を防ぎ、設計通りの不純物プロファイルを得るためのものである。しかしながら、このような比較的低温の成長温度を採用した場合、成長界面の清浄処理がよりいっそう困難となる。一般に、エッチング性ガスによる成長界面の清浄処理は、雰囲気温度を高温にするほど除去効率が高くなる。ところが、ＩｎＰ半導体系においては、清浄処理温度に上限が存在するため、成長界面の汚染が除去されにくく、特にシリコンの汚染が深刻な問題となる。本発明によれば、かかる成長界面の汚染の問題を有効に解決することができる。
さらに本発明によれば、以下に示す半導体装置の製造方法が提供される。ここで、半導体装置とは、発光素子、受光素子、光変調器等の光素子や、電界効果トランジスタ、バイポーラトランジスタ等の電子素子を含む。
本発明の半導体装置の製造方法は、半導体基板の上部に第一の半導体層を形成する工程と、前記第一の半導体層の表面を清浄処理する工程と、前記第一の半導体層上に第二の半導体層を形成する工程とを含み、前記第一の半導体層の表面を清浄処理する前記工程は、前記半導体層に対してエッチング作用を有するエッチング性物質と、結晶成長原料とを、前記半導体層の表面に接触せしめる工程を含むことを特徴とする。
また 本発明の半導体装置の製造方法は、半導体基板の上部に第一の半導体層を形成する工程と、前記第一の半導体層の表面を清浄処理する工程と、前記第一の半導体層上に第二の半導体層を形成する工程とを含み、前記第一の半導体層の表面を清浄処理する前記工程は、前記半導体層に対してエッチング作用を有するエッチング性物質と結晶成長原料とを含む雰囲気に前記半導体層の表面を暴露する工程を含むことを特徴とする。
また、本発明の半導体装置の製造方法は、半導体基板の上部に第一の半導体層を形成する工程と、前記第一の半導体層の表面を清浄処理する工程と、前記第一の半導体層上に第二の半導体層を形成する工程とを含み、前記第一の半導体層の表面を清浄処理する前記工程は、前記半導体層に対してエッチング作用を有するエッチング性物質を含む第一のガスと結晶成長原料を含む第二のガスとを同時に前記半導体層の表面に供給する工程を含むことを特徴とする。
半導体層表面にエッチング性物質が作用すると、半導体層表面に付着した汚染物質が表面から脱離する。しかしながら、その脱離した汚染物質の一部が再度半導体層表面に付着することがある。半導体層の清浄度を高めるためにはこうした汚染物質の再付着を充分に抑制することが必要となる。そこで本発明では、エッチング性物質と、結晶成長原料とを半導体層表面に接触させ、再付着を抑制しつつ汚染物質を効率的にエッチング除去する。このような手法により汚染物質の再付着を防止できる理由は必ずしも明らかではないが、汚染物質が半導体層表面から脱離した後、それまで汚染物質が占有していたサイトが結晶成長原料によって速やかに占有されることによるものと推察される。
本発明の半導体装置の製造方法において、前記第一のガスおよび前記第二のガスが、間欠的に供給される構成とすることができる。こうすることによって、半導体層の表面の汚染を一層効率的に除去することができる。
本発明の半導体装置の製造方法において、前記第一の半導体層の表面を清浄処理する前記工程を実施する前後における前記第一の半導体層の層厚の差が、１００ｎｍ以下である構成とすることができる。こうすることにより、充分に高い清浄度を実現することができる。
本発明の半導体装置の製造方法において、前記第一の半導体層の表面を清浄処理する前記工程を実施する際に、前記第一の半導体層の層厚が実質的に減少しないようにした構成とすることができる。ここで、「実質的に減少しない」とは、第一の半導体層の層厚がまったく減少しないか、若干の層厚の減少があってもその層厚変化速度が０．１ｎｍ／ｓｅｃ以下であることをいう。第一の半導体層の層厚が実質的に減少しないように構成することで、半導体層表面に関し、充分に高い清浄度を実現することができる。
上記のように、清浄処理の対象となる第一の半導体層の層厚変化を制御することによって充分に高い清浄度を実現できる。この理由は必ずしも明らかではないが、汚染物質が半導体層表面から脱離した後、それまで汚染物質が占有していたサイトが結晶成長原料によって確実に占有されることによるものと推察される。
こうした第一の半導体層の層厚変化の制御は、たとえば、エッチング性物質および前記結晶成長原料の量比を調整することができる。たとえばエッチング性ガスと原料ガスの量比を適切に調整して半導体層表面に供給することにより、清浄処理対象となる半導体層が実質的にエッチングされず、また、当該半導体層の上部に新たな半導体層が実質的に成長しないようにすることができる。
エッチング性物質と、結晶成長原料とのバランスが崩れ、エッチング側に傾くと、エッチングされた物質の再付着が生じ、充分な清浄度が得られない場合がある。一方、成膜の方に傾いた場合、汚染物質が充分に除去されないまま新たな半導体層が積層し、充分な清浄度が得られない。
本発明の半導体装置の製造方法において、前記第一の半導体層の層厚変化速度の符号を、層厚が増加する場合を正、層厚が減少する場合を負と定義し、前記第一の半導体層の表面を清浄処理する前記工程を実施した際の前記第一の半導体層の層厚変化速度をＲ、前記第一の半導体層表面に対して前記第一のガスのみを供給した場合の前記第一の半導体層の層厚変化速度をｒ１、前記第一の半導体層表面に対して前記第二のガスのみを供給した場合の前記第一の半導体層の層厚変化速度をｒ２としたときに、これらの層厚変化速度の絶対値が、｜Ｒ｜＜｜ｒ２｜＜｜ｒ１｜となるように、前記第一のガスと前記第二のガスの供給量を調整する構成とすることができる。こうすることにより、エッチング性物質および結晶成長原料の供給バランスがさらに適切となり、半導体層表面に付着した汚染物質が効率よく除去されるとともに、脱離した汚染物質の半導体層への再付着を抑制することができる。
本発明の半導体装置の製造方法において、Ｒ＜０である構成とすることができる。こうすることによって、半導体層表面に関し、充分に高い清浄度を実現することができる。
本発明の半導体装置の製造方法において、｜Ｒ｜が０．１ｎｍ／ｓｅｃ以下である構成とすることができる。こうすることにより、エッチング性物質および結晶成長原料の供給バランスがさらに適切となり、半導体層表面に付着した汚染物質が効率よく除去されるとともに、脱離した汚染物質の半導体層への再付着を抑制することができる。
本発明の半導体装置の製造方法において、前記結晶成長原料が、有機金属を含む構成とすることができる。
本発明の半導体装置の製造方法において、前記エッチング性物質がハロゲン元素またはその化合物である構成とすることができる。
本発明の半導体装置の製造方法において、前記第一の半導体層が化合物半導体からなる構成とすることができる。
本発明の半導体装置の製造方法において、第一の半導体層がＩＩＩ−Ｖ族化合物半導体からなるものとすることができる。このとき、記結晶成長原料が、第一の半導体層を構成するＩＩＩ族元素を含む化合物である構成とすることができる。また、第一の半導体層を構成するＩＩＩ族元素が一種類からなるものとすることができる。こうすることにより、半導体層表面の清浄処理中に変成層の形成や組成変化が起こることを抑えることができる。
本発明の半導体装置の製造方法において、第一の半導体層を構成するＩＩＩ族元素がインジウム（Ｉｎ）である構成とすることができる。ＩｎＰの気相成長においては、通常、６００℃から６５０℃の成長温度が採用される。これは、Ｖ族元素であるリンが脱離することを防止するとともに不純物の亜鉛の拡散を防ぎ、設計通りの不純物プロファイルを得るためのものである。しかしながら、このような比較的低温の成長温度を採用した場合、成長界面の清浄処理がよりいっそう困難となる。一般に、エッチング性ガスによる成長界面の清浄処理は、雰囲気温度を高温にするほど除去効率が高くなる。ところが、ＩｎＰ半導体系においては、清浄処理温度に上限が存在するため、成長界面の汚染が除去されにくく、特にシリコンの汚染が深刻な問題となる。本発明によれば、係る成長界面の汚染の問題を有効に解決することができる。
本発明の半導体装置の製造方法において、前記第一の半導体層および前記第二の半導体層を気相成長により形成する構成とすることができる。
本発明の半導体装置の製造方法において、前記第一の半導体層を形成する工程の後、前記第一の半導体層上にマスクを形成し、つづいて前記マスクを除去した後、前記第一の半導体層の表面を清浄処理する前記工程を実施する構成とすることができる。こうした工程を経た場合、第一の半導体層表面は再成長表面となり、大気による汚染、マスク材料の残存等により、表面に多くの不純物が付着しやすい。本発明によれば、こうした不純物を効率的に除去することができる。
本発明の半導体素子は、ｐ型半導体層中の再成長界面の残留Ｓｉ濃度が面密度で５×１０１１ａｔｏｍｓ／ｃｍ２以下であることを特徴とする。
また本発明の半導体集積素子は、ｐ型半導体層中の再成長界面の残留Ｓｉ濃度が面密度で５×１０１１ａｔｏｍｓ／ｃｍ２以下であることを特徴とする。
こうすることにより、結晶欠陥やドーパントの拡散が少ない構造となり、ＩＶＢＡを増加させたりηｉを低下させることなく、ブロック層の耐圧を低下させていた漏れ電流を抑制することができ、この結果、良好な発振特性が得られる。また、素子の構造によっては素子間の漏れ電流を抑制できるという効果が得られる。
上記再成長界面は、たとえば、
（ｉ）ｐ型電流ブロック層と、その下部に接する層との界面
（ｉｉ）ｐ型クラッド層と、その下部に接する層との界面
（ｉｉｉ）ｐ型クラッド層中の再成長界面
とすることができる。
（ｉ）の例としては、ｐ型電流ブロック層とｐ型基板との界面が挙げられる。（ｉｉ）の例としては、ｐ型クラッド層とその下部の活性層や光ガイド層等が挙げられる。
再成長界面の残留Ｓｉ濃度は、面密度で、５×１０１１ａｔｏｍｓ／ｃｍ２以下とするが、好ましくは、１×１０１１ａｔｏｍｓ／ｃｍ２以下とする。こうすることにより、耐圧特性の向上、漏れ電流の低減を図ることができる。
本発明に係る半導体素子、半導体集積素子は、アクティブＭＭＩ構造を有するものとすることができる。
以上のように本発明は、以下の効果を有する。
第１の効果は、本発明の清浄処理法によれば、もとの半導体層中の不純物拡散や結晶欠陥の発生を誘発することなく、また形状変化を最小限にして、結晶成長前の半導体基板表面や再成長前の半導体表面の不純物汚染や物理的ダメージを再現性良く安定的に除去することが可能であり、成長界面を有する半導体素子の性能改善に大きな効果があることである。
第２の効果は、埋め込み型光半導体素子の電流ブロック層となる第１の埋め込み層とクラッド層となる第２の埋め込み層の間の再成長界面の残留Ｓｉ濃度を５Ｅ１１ａｔｏｍｓ／ｃｍ２以下としたことで、ブロック層の耐圧を低下させていた漏れ電流を抑制でき、良好な発振特性を有する埋め込み型半導体レーザを提供することができることである。
第３の効果は、埋め込み型光半導体素子の電流ブロック層となる第１の埋め込み層とクラッド層となる第２の埋め込み層の間の再成長界面の残留Ｓｉ濃度を５Ｅ１１ｃｍ−２以下としたことで、残留Ｓｉによるｎ転層を再びｐ反転させるためにＺｎを高濃度にドーピングする必要がなくなり、ＩＶＢＡの増加やηｉの低下を回避でき、良好な発振特性を有する埋め込み型半導体レーザを提供することができることである。
第４の効果は、光半導体集積素子においては、クラッド層内の再成長界面の残留Ｓｉ濃度を５Ｅ１１ａｔｏｍｓ／ｃｍ２以下にしたことで、素子間の漏れ電流が抑制され、良好な動作特性を有する埋め込み半導体レーザを有する集積素子を提供できることである。
図１は、実施例で作製した半導体層の構造を示す図である。
図２は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
図３は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
図４は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
図５は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
図６は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
図７は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
図８は、実施例における残留Ｓｉ濃度のＴＭＩｎ供給量依存性を示す図である。
図９は、実施例における残留Ｓｉ濃度のＴＭＩｎ供給量依存性を示す図である。
図１０は、第二の実施例における埋め込み型半導体レーザ構造を示す図である。
図１１は、第５の実施例における本発明の光半導体素子の構造を示す図である。
図１２は、第６の実施例における本発明の光半導体素子の構造を示す図である。
図１３は、第５の実施例における閾値電流の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。
図１４は、第５の実施例におけるスロープ効率の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。
図１５は、第５の実施例における１５０ｍＡ通電時の光出力の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。
図１６は、従来の埋め込み型半導体レーザの断面図である。
図２は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
図３は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
図４は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
図５は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
図６は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
図７は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
図８は、実施例における残留Ｓｉ濃度のＴＭＩｎ供給量依存性を示す図である。
図９は、実施例における残留Ｓｉ濃度のＴＭＩｎ供給量依存性を示す図である。
図１０は、第二の実施例における埋め込み型半導体レーザ構造を示す図である。
図１１は、第５の実施例における本発明の光半導体素子の構造を示す図である。
図１２は、第６の実施例における本発明の光半導体素子の構造を示す図である。
図１３は、第５の実施例における閾値電流の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。
図１４は、第５の実施例におけるスロープ効率の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。
図１５は、第５の実施例における１５０ｍＡ通電時の光出力の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。
図１６は、従来の埋め込み型半導体レーザの断面図である。
本発明における清浄処理の対象となる半導体層は、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＩｎＡｓＰなどのＩｎＰ系、ＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＧａＡｓＳｂ、ＩｎＧａＡｓＮなどのＧａＡｓ系、ＧａＮ，ＡｌＧａＮ，ＧａＩｎＮ，ＡｌＧａＩｎＮ、ＢＡｌＧａＩｎＮなどのＧａＮ系等のＩＩＩ−Ｖ族化合物半導体；ＺｎＳｅ、ＺｎＴｅ、ＭｇＺｎＳＳｅ、ＭｇＺｎＣｄＳｅ、ＭｇＺｎＳｅＴｅ、ＺｎＳｅＴｅ、ＺｎＯ，ＭｇＺｎＯ，ＭｇＣｄＺｎＯ等のＩＩ−ＶＩ族化合物半導体；等の化合物半導体のほか、シリコンおよびその化合物、ゲルマニウムおよびその化合物等の半導体により構成される。
なお、本発明における清浄処理の対象となる半導体層は、３元系でも４元系以上の組成でもよい。
このうち、ＩＩＩ−Ｖ族化合物半導体層の表面に、素子の作製プロセスもしくは大気暴露によって付着した汚染物質の除去に本発明を適用した場合、顕著な効果が得られる。特に、従来技術によっては充分に除去することが困難であったシリコンの除去に適用すると、特に効果的である。
本発明におけるエッチング性物質としては、大多数の元素と結合して揮発性の化合物を形成する、ハロゲン元素またはその化合物を例示することができる。このうち、取り扱いが容易である点で、塩素（Ｃｌ）を含む原料であることが好ましく用いられる。
本発明におけるエッチング性物質としては、ｔ−塩化ブチル（（ＣＨ３）３ＣＣｌ：ＴＢＣｌ）、ビスジメチルアミノホスフィンクロライド（［（ＣＨ３）２］Ｎ２ＰＣｌ：ＢＤＭＡＰＣｌ）、塩化水素（ＨＣｌ）や、塩化メチル（ＣＨ３Ｃｌ）、四塩化炭素（ＣＣｌ４）、ビスジメチルアミノアルシンクロライド（［（ＣＨ３）２］Ｎ２ＡｓＣｌ）、三塩化燐（ＰＣｌ３）、三塩化砒素ＡｓＣｌ３、塩素（Ｃｌ２）や、同様のＢｒ系原料、Ｉ系原料、Ｆ系原料を例示することができる。このうち、ｔ−塩化ブチルを用いると、清浄処理の対象となる半導体層のストイキメトリを比較的良好に維持しつつ効果的にエッチングを行うことができる。たとえば、上記半導体層がＩＩＩ−Ｖ族半導体で、エッチングガスが特定のＶ族元素を含んでいる場合、清浄処理の対象となる半導体層がエッチングガス中に含まれるものと異なる種類のＶ族元素を含んでいると、清浄処理中に表面に変性層が形成されてしまう問題がしばしば起こるが、ｔ−塩化ブチルはＶ族元素を含まないため、清浄処理中に変性層が形成されることがなく、好ましい。また、ビスジメチルアミノホスフィンクロライドを用いた場合、エッチング能力の温度依存性が比較的抑制されるため、安定した清浄処理を行うことができる。
また、清浄処理の対象となる半導体層を構成するＩＩＩ族元素が一種類からなる場合、本発明の表面処理中に変成層の形成や組成変化を起こしにくいため望ましく、さらには第一の半導体を構成するＩＩＩ族元素がインジウム（Ｉｎ）で、たとえばＩｎＰ、ＩｎＡｓ、ＩｎＮ、ＩｎＳｂなど、であるか、またはガリウム（Ｇａ）、たとえばＧａＡｓ、ＧａＰ、ＧａＮ、ＧａＳｂなど、である場合、より顕著な効果が現れる。
本発明は、半導体層の成長を気相成長装置を用いて実施する場合、顕著な効果が得られ、成長原料に有機金属を用いた有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法の場合に、より顕著な効果が現れる。またこの場合、結晶成長原料である水素化合物及び有機金属ガスについては特に限定はされず、所望の化合物半導体を得るのに必要な水素化合物及び有機金属化合物ガスを用いればよい。
次に、本発明の実施の形態について図面を参照して詳細に説明する。
図１１を参照すると、本発明の第１の実施の形態として光半導体素子の構造図が示されている。本光半導体素子は、ダブルチャンネル型の埋め込み構造（Ｄｏｕｂｌｅ Ｃｈａｎｎｅｌ Ｐｌａｎａｒ Ｂｕｒｉｅｄ Ｈｅｔｅｒｏ Ｓｔｒｕｃｔｕｒｅ：ＤＣ−ＰＢＨ）を有する半導体レーザであり、３回の結晶成長プロセスを経て完成している。即ち、まずｎ型ＩｎＰ基板５００上に活性層５０２を含むダブルヘテロ構造からなる導波路層を成長し、誘電体マスク等を用いたフォトリソグラフィープロセスを経て所望のパターニングを施した導波路層に、ドライエッチングまたはウエットエッチング等により、溝を隔てて両側に再結合層５０４を有する導波路を形成する。次に導波路上にだけ誘電体膜を残して、２回目の結晶成長プロセスを実施し、ｐ−ＩｎＰブロック層５１０、ｎ−ＩｎＰブロック層５１２で導波路を埋め込む。このときの再成長界面を第１の再成長界面５０８と呼ぶ。次に活性層５０２を含むメサ上の誘電体膜を除去し、３回目の結晶成長プロセスを実施するが、ここでｐ−ＩｎＰクラッド層５１０の成長を開始する直前に、結晶成長装置内において、エッチング作用を有するガスと、成長原料ガスを、エッチング速度と成長速度が丁度同じになる程度供給して、この半導体表面を清浄化する。このとき、光学式の膜厚モニタ等によって、表面の清浄化処理の中の膜厚の変化速度を測定すると、膜厚は僅かに減少するがその大きさは、０．１ｎｍ／ｓｅｃ以下である。該清浄化処理の後、ｐ−ＩｎＰクラッド層５１４、ｐ型コンタクト層５１８を成長する。この２回目の再成長プロセスを行った界面を第２の再成長界面と呼ぶ。その後通常の電極形成プロセスを経て、本発明の光半導体素子が完成する。
本光半導体素子においては、第２の再成長界面の残留Ｓｉ濃度が面密度にして５Ｅ１０ａｔｏｍｓ／ｃｍ２以下と低いため、活性層直上から電流ブロック層への漏れ電流が極めて少ない。また、残留Ｓｉの影響を打ち消すために、Ｚｎなどの過剰のｐ型ドーパントを該第２の再成長界面近傍にドーピングする必要もないため、内部損失の増大や内部微分量子効率の低下もない。したがって、たとえば本光半導体素子が、半導体レーザの場合は、低閾値、高効率、高出力な半導体レーザが得られる。また本光半導体素子が、光半導体増幅器である場合は、高利得、高飽和出力な半導体増幅器が得られる。
図１２は、第２の実施形態に係る光半導体集積素子の構造図である。本光半導体集積素子は、変調集積型ＤＦＢ−ＬＤであり、４回の結晶成長プロセスを経て完成している。即ち、まず半導体レーザとなる部分にのみ回折格子が形成されたｎ型ＩｎＰ基板６００上にレーザの活性層を含むダブルヘテロ（Ｄｏｕｂｌｅ Ｈｅｔｅｒｏ：ＤＨ）構造を成長し、誘電体マスク等を用いたフォトリソグラフィープロセスにより半導体レーザ部分にマスクを形成し、ドライエッチングまたはウエットエッチングにより、変調器部分をエッチングする。
次に、２回目の結晶成長で、変調器用の活性層６０１を含むＤＨ構造を成長する。次に、再び誘電体マスク等を用いたフォトリソグラフィープロセスにより半導体レーザの導波路部と変調器の導波路部分にマスクを形成し、ドライエッチングまたはウエットエッチング等により、導波路以外の部分をエッチングする。次に半導体レーザ用および変調器用の導波路上にだけ誘電体膜を残して、３回目の結晶成長プロセスを実施し、ｐ−ＩｎＰブロック層６０２、半絶縁（Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ：ＳＩ）−ＩｎＰブロック層６０４、ｎ−ＩｎＰブロック層６０６を成長する。このときの再成長界面を第２の再成長界面６４４と呼ぶ。
次に半導体レーザ用および変調器用の導波路上の誘電体膜を除去し、４回目の結晶成長プロセスを実施するが、ここでｐ−ＩｎＰクラッド層６０８の成長を開始する直前に、結晶成長装置内において、エッチング作用を有するガスと、成長原料ガスを、エッチング速度と成長速度が丁度同じになる程度供給して、この半導体表面を清浄化する。このとき、光学式の膜厚モニタ等によって、表面の清浄化処理の中の膜厚の変化速度を測定すると、膜厚は僅かに減少するがその大きさは、０．１ｎｍ／ｓｅｃ以下である。該清浄化処理の後、ｐ−ＩｎＰクラッド層６０８、ｐ型コンタクト層６１２を成長する。この４回目の結晶成長プロセスを行った界面を第３の再成長界面６４６と呼ぶ。その後通常の電極形成プロセスを経て、本発明の光半導体素子が完成する。
本光半導体素子においては、第３の再成長界面の残留Ｓｉ濃度が面密度にして５Ｅ１０ａｔｏｍｓ／ｃｍ２以下と低いため、半導体レーザおよび変調器直上から電流ブロック層への漏れ電流が極めて少ないことに加えて、半導体レーザと変調器間の漏れ電流も極めて少ない。また、残留Ｓｉの影響を打ち消すために、Ｚｎなどの過剰のｐ型ドーパントを該第２の再成長界面近傍にドーピングする必要もないため、半導体レーザ部分においては、ｐ型ドーパントの拡散に伴う内部損失の増大や内部微分量子効率の低下がなく、また変調器部分においては、ｐ型ドーパントの拡散に伴う電界強度の不均分布化もない。したがって、低閾値、高効率、高出力、高速な、変調器集積型ＤＦＢ−ＬＤ半導体レーザが得られる。
本実施形態における光半導体素子において、第１の再成長界面に本発明の清浄化処理法を適用して、残留Ｓｉ濃度を低減した場合も、リーク電流が低減され、素子特性が改善される。
また、この光半導体集積素子において、第１の再成長界面および第２の再成長界面に本発明の清浄化処理法を適用して、残留Ｓｉ濃度を低減した場合も、素子間および単体素子のリーク電流が低減され、素子特性が改善される。
本発明の上記および他の目的、特徴および利点を明確にすべく、添付した図面を参照しながら、本発明の実施例を以下に詳述するが、本発明は、その要旨を超えない限り実施例に限定されるものではない。
第一の実施例
本実施例では、ＭＯＶＰＥ法を用いて、ＩｎＰ上にＩｎＰを再成長させる場合の成長界面の残留不純物除去について説明する。エッチング作用を有する原料として、ｔ−塩化ブチル（ＴＢＣｌ：（ＣＨ３）３ＣＣｌ）を用い、結晶成長原料としては、トリメチルインジウム（ＴＭＩｎ）及びホスフィン（ＰＨ３）を用いた。図１のようにＳｎドープ｛００１｝ＩｎＰ基板１０１上に減圧（６０Ｔｏｒｒ）ＭＯＶＰＥ法で１回目の成長層としてアンドープＩｎＰ層１０３を１．０μｍ成長させた後、一旦ウエハをＭＯＶＰＥ炉から取り出し、１２時間大気曝露する。ウエット処理等は実施しない。その後、このウエハを再びＭＯＶＰＥ炉内に投入し、２回目の成長層として０．５μｍのアンドープＩｎＰ層１０５を成長再成長させた。
２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内でＴＢＣｌとＴＭＩｎ及びＰＨ３をウエハの表面に１０分間供給して、表面清浄処理を行った（サンプルＡ）。この表面清浄処理の際のＴＢＣｌの供給量は１９．４μｍｏｌ／ｍｉｎで、これはＩｎＰのエッチング速度にして２０．５ｎｍ／ｍｉｎに相当し、ＴＭＩｎの供給量は１５．０８μｍｏｌ／ｍｉｎ、ＰＨ３の供給量は２．６８ｍｍｏｌ／ｍｉｎであり、これらはＩｎＰの成長速度にして２０．５ｎｍ／ｍｉｎに相当する。従って、ＴＢＣｌによるＩｎＰのエッチング速度と、ＴＭＩｎ及びＰＨ３によるＩｎＰの成長速度は等しく、この表面清浄処理中に１回目に成長したアンドープＩｎＰ層１０３の層厚変化はない。また表面清浄処理時の基板温度は、６２５℃とした。
比較の為に２回目のＩｎＰ層成長開始直前の第二の成長界面１０４でのＴＢＣｌ、ＴＭＩｎ、及びＰＨ３による表面清浄処理を行わずに２回目のアンドープＩｎＰ層１０５の成長を開始したサンプル（サンプルＢ）も作製した。
サンプルＡ及びサンプルＢの二つのサンプルの再成長界面での残留不純物濃度について２次イオン質量分析法（ＳＩＭＳ）を用い、アンドープＩｎＰ層１０５をスパッタリングしながら深さ方向の分析を行った。
第二の成長界面１０４でＴＢＣｌ、ＴＭＩｎ、及びＰＨ３による表面清浄処理を行わなかったサンプルＢでは、第二の成長界面１０４に残留不純物としてＣ，Ｏ、Ｓｉが検出され、その濃度はそれぞれ、面密度にしてＣ：６．４×１０１０ａｔｏｍｓ／ｃｍ２、Ｏ：６．９×１０１１ａｔｏｍｓ／ｃｍ２、Ｓｉ：１．２×１０１２ａｔｏｍｓ／ｃｍ２相当であった。一方、第二の成長界面１０４でＴＢＣｌ（１９．４μｍｏｌ／ｍｉｎ）、ＴＭＩｎ（１５．０８μｍｏｌ／ｍｉｎ）、及びＰＨ３（２．６８ｍｍｏｌ／ｍｉｎ）による表面清浄処理を行ったサンプルＡでは、第二の成長界面１０４でのＣ，Ｏ，Ｓｉ等の残留不純物はいずれも検出限界以下であった。ここで本測定での検出下限はそれぞれ、Ｃ：６×１０７ａｔｏｍｓ／ｃｍ２、Ｏ：６×１０８ａｔｏｍｓ／ｃｍ２、Ｓｉ：６×１０７ａｔｏｍｓ／ｃｍ２相当であった。またエッチングガスとして導入したＣｌも全く検出されなかった。ここでＣｌの検出下限は、３×１０７ａｔｏｍｓ／ｃｍ２程度であった。
なお、本実施例では第二の成長界面１０４の清浄処理を例にあげて説明したが、第一の成長界面１０２の清浄処理に本発明を適用することもできる。
第二の実施例
本実施例では、本発明をＩｎＰ系半導体レーザ素子に適用した。本実施例では、活性層を最上層とする半導体多層膜を形成した後、活性層表面の一部を覆うマスクを形成し、このマスクの両脇の部分をエッチングにより除去し、メサストライプを設ける。この段階で本発明に係る清浄処理を実施した後、メサの両脇に半導体層を埋込む。その後、メサ表面に対して本発明に係る清浄処理を実施し、つづいて上層の半導体層を成長させる。以下、図１０を参照して説明する。
まず通常の結晶成長プロセスにより、ｎ型ＩｎＰ基板３０１上にＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ量子井戸３０７を活性層とするダブルヘテロ構造を作製し、ＳｉＯ２をマスクとして、ドライエッチングにより深さ２μｍ程度の幅２μｍのメサストライプ３１０を形成した。その後、このウエハをＭＯＶＰＥ炉内に導入し、第一の再成長界面３０８に第一の実施例と同じ条件で上記本発明の表面清浄処理を施した後に、ｐ型ＩｎＰ層３０２、ｎ型ＩｎＰ層３０３、ｐ型ＩｎＰ層３０４を順次積層して電流ブロック構造を形成した。
次にこのウエハをＭＯＶＰＥ炉外に取り出し、ＳｉＯ２マスクを通常のウエットエッチングプロセスにより除去した後、再びＭＯＶＰＥ炉内に投入し、第二の再成長界面３０９に、再度、第一の実施例と同様の条件で表面清浄処理を実施した後、ｐ型ＩｎＰクラッド層３０５、ｐ−ＩｎＧａＡｓコンタクト層３０６を形成した。その後、通常の電極形成プロセス、素子分離プロセスを行い、埋め込み型レーザ素子を完成させた。
この素子の電圧−電流特性、電流−光出力特性を測定したところ、本発明の表面清浄処理を用いない従来の素子に比べて、スロープ効率が大幅に改善されると共に、高光出力時の電力−光出力変換特性が大幅に改善され、同じ光出力を得るのに必要な駆動電圧が大幅に低減されていることが確認された。これは、本発明の表面清浄処理により電流ブロック層形成前の第一の再成長界面３０８のＳｉ等のｎ型残留不純物が減少したことにより、リーク電流が減少し、またクラッド、コンタクト層形成前の第二の再成長界面３０９のＳｉ等のｎ型残留不純物が減少したことにより、電流障壁が取り除かれ、駆動電圧の低下した効果によるものであると考えられる。
なお、本実施例では、第一の再成長界面３０８および第二の再成長界面３０９の両方に表面清浄処理を施したが、いずれか一方、たとえば第二の再成長界面３０９に対してのみ清浄処理を施してもよい。
第三の実施例
本実施例では、清浄処理の条件を変更したこと以外は第一の実施例と同様にして半導体多層構造を作製し、第二の成長界面１０４でのＣ，Ｏ，Ｓｉ等の残留不純物密度を測定した。清浄処理の条件は表１に示した。表１の「処理条件」における各項目について、以下、説明する。
（ｉ）ガスの種類
ｔ−塩化ブチル（ＴＢＣｌ：（ＣＨ３）３ＣＣｌ）、ビスジメチルアミノホスフィンクロライド（ＢＤＭＡＰＣｌ：「（ＣＨ３）２］Ｎ２ＰＣｌ）を用いた。
（ｉｉ）ガスの流量
ＭＯＶＰＥ炉内へのガスの供給量を示す。
（ｉｉｉ）エッチング速度
表中に示された流量でエッチングガスのみを供給した場合のエッチング速度を示す。この値は予備実験により求められたものである。
（ｉｖ）成長速度
表中に示された流量で成長ガスのみを供給した場合の成長速度を示す。この値は予備実験により求められたものである。
（ｖ）膜厚変化指数
層厚が増加する場合を正、層厚が減少する場合を負と定義し、成長速度とエッチング速度の和を「膜厚変化指数」と定義した。清浄処理工程の前後における層厚変化の指標となる。
（ｖｉ）ガス供給方式
連続方式とは、エッチングガスおよび成長ガスを一定時間連続的に供給する方式である。間欠方式とは、エッチングガスおよび成長ガスを一定時間、間欠的に供給する方式であり、ガスを供給する時間とガスの供給を停止する時間を交互に繰り返す。
（ｖｉｉ）ウエットエッチング
アンドープＩｎＰ層１０３の清浄処理の前に、エッチング液を用いたエッチング処理を行った場合、ウエットエッチング「有り」と表記した。
（試料１〜４）
エッチング作用を有する原料として、ｔ−塩化ブチル（ＴＢＣｌ：（ＣＨ３）３ＣＣｌ）またはビスジメチルアミノホスフィンクロライド（ＢＤＭＡＰＣｌ：［（ＣＨ３）２］Ｎ２ＰＣｌ）を用い、結晶成長原料としては、トリメチルインジウム（ＴＭＩｎ）及びホスフィン（ＰＨ３）を用いた。図１のようにＳｎドープ｛００１｝ＩｎＰ基板１０１上に減圧（６０Ｔｏｒｒ）ＭＯＶＰＥ法で１回目の成長層としてアンドープＩｎＰ層１０３を１．０μｍ成長させた後、一旦ウエハをＭＯＶＰＥ炉から取り出し、１２時間大気曝露する。その後、アンドープＩｎＰ層１０３の表面を硫酸含有液によりウエットエッチングし、つづいて純水によりリンスを行った。
その後、このウエハを再びＭＯＶＰＥ炉内に投入し、表１に示す条件で清浄処理を行った後、２回目の成長層として０．５μｍのアンドープＩｎＰ層１０５を再成長させた。
各試料における清浄処理は以下のとおりである。
試料１では清浄処理を行わなかった。
試料２では、２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内でＴＢＣｌとＴＭＩｎ及びＰＨ３をウエハの表面に１０分間供給して、表面清浄処理を行った。各ガスの供給量等は表１に示したとおりである。ガスの供給は連続方式とした。清浄処理時の基板温度は、６２５℃とした。処理前後におけるアンドープＩｎＰ層１０３の層厚変化は認められなかった。
試料３では、２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内で以下のような処理を行った。すなわち、（ｉ）ＴＢＣｌとＴＭＩｎ及びＰＨ３をウエハの表面に１分間供給した後、（ｉｉ）１５秒間、ＰＨ３を大量に供給してパージを行う、というステップを、２０回繰り返して実施した。各ガスの供給量等は表１に示したとおりである。清浄処理時の基板温度は、６２５℃とした。処理前後におけるアンドープＩｎＰ層１０３の層厚変化は１００ｎｍ以下であった。
試料４では、２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内でビスジメチルアミノホスフィンクロライド（ＢＤＭＡＰＣｌ）とＴＭＩｎ及びＰＨ３をウエハの表面に１０分間供給して、表面清浄処理を行った。各ガスの供給量等は表１に示したとおりである。ガスの供給は連続方式とした。清浄処理時の基板温度は、６２５℃とした。処理前後におけるアンドープＩｎＰ層１０３の層厚変化の程度は表中に示したとおりであった。
（試料５〜６）
エッチング作用を有する原料として、ｔ−塩化ブチル（ＴＢＣｌ：（ＣＨ３）３ＣＣｌ）またはビスジメチルアミノホスフィンクロライド（ＢＤＭＡＰＣｌ：［（ＣＨ３）２］Ｎ２ＰＣｌ）を用い、結晶成長原料としては、トリメチルインジウム（ＴＭＩｎ）及びホスフィン（ＰＨ３）を用いた。図１のようにＳｎドープ｛００１｝ＩｎＰ基板１０１上に減圧（６０Ｔｏｒｒ）ＭＯＶＰＥ法で１回目の成長層としてアンドープＩｎＰ層１０３を１．０μｍ成長させた後、一旦ウエハをＭＯＶＰＥ炉から取り出し、１２時間大気曝露する。その後、ウエットエッチングを行うことなく、このウエハを再びＭＯＶＰＥ炉内に投入し、表１に示す条件で清浄処理を行った。その後、２回目の成長層として０．５μｍのアンドープＩｎＰ層１０５を再成長させた。
各試料における清浄処理は以下のとおりである。
試料５では清浄処理を行わなかった。
試料６では、２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内でＴＢＣｌとＴＭＩｎ及びＰＨ３をウエハの表面に１０分間供給して、表面清浄処理を行った。各ガスの供給量等は表１に示したとおりである。ガスの供給は連続方式とした。清浄処理時の基板温度は、６２５℃とした。処理前後におけるアンドープＩｎＰ層１０３の層厚変化は認められなかった。
上記各試料の清浄処理中の層厚変化は、いずれも１００ｎｍ以下であった。上記各試料について、第一の実施例と同様にしてＳＩＭＳにより残留不純物綿密度を測定した。結果を表１および図２〜７に示す。図２〜７は、それぞれ、試料１〜６の測定結果に対応する。表１中、「ｎ．ｄ．」とは、検出不可であったことを意味する。試料ＮＯ．５においては、該当するピークに対応する濃度は算出されたものの、ノイズとの判別が困難であったため、参考値として数値を示した。なお、図２〜７では、不純物濃度（単位：ａｔｏｍｓ／ｃｍ３）として算定された数値（縦軸）を、面密度として換算し、この値を該当ピークに対応させて図中に記載した（単位：ａｔｏｍｓ／ｃｍ２）。
得られた結果より、以下のことが明らかになった。すなわち、膜厚変化指数が６ｎｍ以下（０．１ｎｍ／ｓｅｃ以下）となるようにエッチングガスと成長ガスの供給比を調整することにより、残留不純物面密度が顕著に低減される。特にＳｉが効果的に除去される。また、ガス供給方式は、間欠式が効果的である。間欠供給とすることによって残留不純物密度が顕著に低減される。清浄処理前のウエットエッチングは、実施しない方が残留不純物密度が小さい。
第四の実施例
本実施例では、第三の実施例と同様の実験を、ガス流量比を変化させて行ったものである。
図１と同様のサンプル構造において第二の成長界面１０４での表面清浄処理条件としては、エッチングガスであるＴＢＣｌの供給量を１９．４μｍｏｌ／ｍｉｎ（ＩｎＰのエッチング速度にして２０．５ｎｍ／ｍｉｎ相当）、ＰＨ３供給量を２．６８ｍｍｏｌ／ｍｉｎと一定にし、ＴＭＩｎの供給量を０〜３０μｍｏｌ／ｍｉｎの間で変化させて、１０分間表面清浄処理を行い、続けてアンドープＩｎＰ層１０５を成長した。続けてＳＩＭＳ分析により第２界面の残留Ｓｉ濃度について調べた。
図８は、第三の実施例における試料２のＴＭＩｎ流量を変化させたもの（図中、「残留Ｓｉ（連続型）」と表示）と、第三の実施例における試料３のＴＭＩｎ流量を変化させたもの（図中、「残留Ｓｉ（間欠型）」と表示）とが示されている。
図９は、第三の実施例における試料４のＴＭＩｎ流量を変化させたものが示されている。
図８および図９には、残留Ｓｉの面密度と共に、ＴＢＣｌ及びＴＭＩｎによるＩｎＰの成長速度（即ちアンドープＩｎＰ層１０３（第一の半導体層）の膜厚変化速度）を正、エッチングを負として示した。
いずれの系においてもＴＭＩｎの供給量と共に残留Ｓｉ濃度が減少し、成長速度が０ｎｍ／ｓｅｃになる付近で、残留Ｓｉ濃度は最小値を示し、さらにＴＭＩｎ流量を増やすと、再び残留Ｓｉ濃度は上昇した。これは、エッチングガスのＴＢＣｌのみを第二の成長界面１０４に供給した場合、表面の残留Ｓｉは揮発性の塩化物ＳｉＣｌｘとして一旦は表面から脱離するものの、Ｓｉ−Ｃｌの結合が、Ｓｉ−Ｐの結合に比べて弱く、Ｓｉ−Ｃｌの結合がすぐに切れてまた表面に再付着してしまうが、ＴＭＩｎをＴＢＣｌと同時に供給すると、ＳｉがＳｉＣｌｘとして表面から脱離すると同時に、それまでＳｉが占有していた安定なＩＩＩ族サイトがＩｎで埋まり、一旦表面から脱離したＳｉが再びＩｎＰ表面に付着出来ずに表面から脱離していくためと考えられる。従ってＳｉの脱離効率はＴＢＣｌによるＩｎＰのエッチング速度とＴＭＩｎによるＩｎＰの成長速度が丁度釣り合うあたりで最大となる。ＴＭＩｎによるＩｎＰの成長速度がＴＢＣｌによるＩｎＰのエッチング速度を上回ると、今度はＳｉが脱離する前に、ＩｎＰ層が成長してしまい、表面の清浄処理が行われなくなるため第二の成長界面１０４での残留Ｓｉ濃度が上昇するものと考えられる。
図８および図９の結果から、０．１ｎｍ／ｓｅｃ以内の層厚変化速度とした場合、特に層厚変化が実質的にない場合に、残留Ｓｉ密度が顕著に低減されることが判明した。
第五の実施例
図１１に示すように、本実施例に係る光半導体素子は、ダブルチャンネル型の埋め込み構造（ｄｏｕｂｌｅ Ｃｈａｎｎｅｌ ｐｌａｎａｒ ｂｕｒｉｅｄ Ｈｅｔｅｒｏ ｓｔｒｕｃｔｕｒｅ：ＤＣ−ＰＢＨ）を有しており、３回の結晶成長プロセスを経て完成した。即ち、まずｎ型ＩｎＰ基板５００上にＩｎＧａＡｓＰ多重量子井戸（ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｅｌｌ：ＭＱＷ）活性層５０２を含むダブルヘテロ構造からなる導波路層を成長し、ＳｉＯ２マスクを用いたフォトリソグラフィープロセスを経て所望のパターニングを施した幅２ｕｍの導波路層に、ドライエッチングまたはウエットエッチング等により、幅５ｕｍの溝を隔てて両側に再結合層を有する導波路を形成した。次に導波路上にだけＳｉＯ２膜を残して、２回目の結晶成長プロセスを実施し、ｐ−ＩｎＰブロック層５１０、ｎ−ＩｎＰブロック層５１２で導波路を埋め込んだ。このときの再成長界面を第１の再成長界面５０８と呼ぶ。次にＭＱＷ活性層を含むメサ上の誘電体膜を除去し、３回目の結晶成長プロセスを実施した。ここで、この再成長界面を第２の再成長界面５０６と呼ぶ。３回目の結晶成長プロセスでは、ｐ−ＩｎＰクラッド層５１４の成長を開始する直前に、有機金属気相成長（ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ：ＭＯＶＰＥ）炉内において、エッチングガスであるＴＢＣｌと、成長原料であるＴＭＩｎとＰＨ３を、エッチング速度と成長速度が丁度同じになる程度供給して、この第２の再成長界面を清浄化した。この表面清浄処理の際のＴＢＣｌの供給量は１９．４μｍｏｌ／ｍｉｎで、これはＩｎＰのエッチング速度にして２０．５ｎｍ／ｍｉｎに相当し、ＴＭＩｎの供給量は１５．０８μｍｏｌ／ｍｉｎ、ＰＨ３の供給量は２．６８ｍｍｏｌ／ｍｉｎであり、これらはＩｎＰの成長速度にして２０．５ｎｍ／ｍｉｎに相当する。従って、ＴＢＣｌによるＩｎＰのエッチング速度と、ＴＭＩｎ及びＰＨ３によるＩｎＰの成長速度は等しく、この表面清浄処理中に２回目の結晶成長プロセスまでに成長したＩｎＰ層に層厚変化はない。また清浄化処理の時間は０秒から１０分の間で変化させた。該清浄化処理の後、ｐ−ＩｎＰクラッド層５１４、ｐ型ＩｎＧａＡｓコンタクト層５１８を成長した。その後通常の電極形成プロセスを経て、本発明の光半導体素子を完成した。
素子長を３００ｕｍにへき開し、端面コーティングはせずに、発振特性を評価した。評価結果を表２に示す。ここで残留Ｓｉ面密度は、ＳＩＭＳで分析した第２の再成長界面における残留Ｓｉ面密度であり、本測定におけるＳｉの検出下限は、６ｘ１０７ａｔｏｍｓ／ｃｍ２相当であった。残留Ｓｉ面密度は、処理時間と共に減少し、６００秒では、検出下限以下にまで低下した。残留Ｓｉ面密度の低下に伴い、閾値電流、スロープ効率、光出力とも顕著に改善された。図１３は閾値電流の残留Ｓｉ面密度依存性を示す図である。また、図１４は、スロープ効率の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。また、図１５は、１５０ｍＡ通電時の光出力の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。残留Ｓｉ面密度を、約１ｘ１０１１ｃｍ−２以下にすることで、清浄化処理をしない場合に比べて、閾値電流は約２０％低減し、５．５ｍＡとなった。また、スロープ効率は約２０％改善し、０．３４Ｗ／Ａ、１５０ｍＡ通電時の光出力は１．４倍の４５ｍＷとなった。また比較のために、本発明の清浄化処理を用いずに、特許文献４に開示されている技術を用いて、約２Ｘ１Ｏ１８ｃｍ−３の高濃度のＺｎを第２の成長界面近傍の０．２ｕｍにドーピングしたサンプルも作製した。この場合、閾値、スロープ効率、１５０ｍＡ通電時の光出力は６．３ｍＡ、スロープ効率は０．３１Ｗ／Ａ、１５０ｍＡ通電時の光出力は３８ｍＷとなり、改善効果はあるものの十分でなく、本発明の清浄化処理により残留Ｓｉ濃度を約５ｘ１０１１ｃｍ−２以下に下げたほうが、改善効果は大きいことが確認された。これは、特許文献４の技術では、残留Ｓｉによるｎ型層形成の影響は高濃度のＺｎのドーピングにより補償できるものの、過剰のＺｎをドーピングすることによって、クラッド層での価電子帯間吸収損失（Ｉｎｔｅｒ Ｖａｌｅｎｃｅ Ｂａｎｄ Ａｂｓｏｒｐｔｉｏｎ：ＩＶＢＡ）が増大し、また活性層にＺｎが拡散して、内部微分量子効率（ηｉ）が低下したせいと考えられる。これに対し、本発明の光半導体素子においては、高濃度のＺｎを第２の再成長界面の近傍にドーピングすることなく、残留Ｓｉ濃度が面密度を減少させて、ｎ転層の形成を回避しているため、ＩＶＢＡの増加や、ηｉの低下を招くことなく、活性層直上から電流ブロック層への漏れ電流を抑制できるため、閾値、スロープ効率、光出力ともに大幅に改善できたものと考えられる。
第六の実施例
図１２は本実施例に係る光半導体集積素子の構造図である。本光半導体集積素子は、変調集積型ＤＦＢ−ＬＤであり、４回の結晶成長プロセスを経て完成した。即ち、まず半導体レーザとなる部分にのみ回折格子が形成されたｎ型ＩｎＰ基板６００上にＩｎＧａＡｓＰ ＭＱＷ活性層６０１を含むダブルヘテロ（Ｄｏｕｂｌｅ Ｈｅｔｅｒｏ：ＤＨ）構造を成長した。次いで、誘電体マスク等を用いたフォトリソグラフィープロセスにより半導体レーザ部分にマスクを形成し、ドライエッチングまたはウエットエッチングにより、変調器部分をエッチングした。次に、２回目の結晶成長で、変調器用のＩｎＧａＡｓＰ ＭＱＷ層６０３を含むＤＨ構造を成長した。このときの再成長界面を第１の再成長界面６２０と呼ぶ。
次に、再び誘電体マスク等を用いたフォトリソグラフィープロセスにより半導体レーザの導波路部と変調器の導波路部分にマスクを形成し、ドライエッチングまたはウエットエッチング等により、導波路以外の部分をエッチングした。
次に半導体レーザ用および変調器用の導波路上にだけ誘電体膜を残して、３回目の結晶成長プロセスを実施し、厚さ０．１ｕｍでｐ型キャリア濃度５ｘ１０１７ｃｍ−２のｐ−ＩｎＰブロック層６０２、厚さ１．５ｕｍで抵抗率１ｘ１０９Ωｃｍの半絶縁（Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ：ＳＩ）−ＩｎＰブロック層６０４、厚さ０．１ｕｍでｎ型キャリア濃度３ｘ１０１８ｃｍ−３のｎ−ＩｎＰブロック層６０６を成長した。このときの再成長界面を第２の再成長界面６４４と呼ぶ。
次に半導体レーザ用および変調器用の導波路上の誘電体膜を除去し、４回目の結晶成長プロセスを実施した。この再成長界面を第３の再成長界面と呼ぶ。４回目の結晶成長プロセスでは、ｐ−ＩｎＰクラッド層６０８の成長を開始する直前に、ＭＯＶＰＥ炉内において、エッチングガスであるＴＢＣｌと、成長原料であるＴＭＩｎとＰＨ３を、エッチング速度と成長速度が丁度同じになる程度供給して、この第２の再成長界面を清浄化した。この表面清浄処理の際のＴＢＣｌの供給量は１９．４μｍｏｌ／ｍｉｎで、これはＩｎＰのエッチング速度にして２０．５ｎｍ／ｍｉｎに相当し、ＴＭＩｎの供給量は１５．０８μｍｏｌ／ｍｉｎ、ＰＨ３の供給量は２．６８ｍｍｏｌ／ｍｉｎであり、これらはＩｎＰの成長速度にして２０．５ｎｍ／ｍｉｎに相当する。従って、ＴＢＣｌによるＩｎＰのエッチング速度と、ＴＭＩｎ及びＰＨ３によるＩｎＰの成長速度は等しく、この表面清浄処理中に２回目の結晶成長プロセスまでに成長したＩｎＰ層に層厚変化はない。表面処理時間は、１０分間とした。
該清浄化処理の後、ｐ−ＩｎＰクラッド層６０８、ｐ型コンタクト層６２２を成長する。その後、通常の電極形成プロセスを経て、本発明の光半導体素子が完成する。
比較のために該第３の再成長界面に該表面処理を行わずに作製した変調器集積型ＤＦＢ−ＬＤと比べると、本発明の表面処理を施した上記変調器集積型ＤＦＢ−ＬＤにおいては、第３の再成長界面の残留Ｓｉ濃度がＳＩＭＳの検出下限の６ｘ１０７ａｔｏｍｓ／ｃｍ２以下と低いため、半導体レーザおよび変調器直上から電流ブロック層への漏れ電流が極めて少ないことに加えて、半導体レーザと変調器間の漏れ電流も極めて少ない。また、残留Ｓｉの影響を打ち消すために、Ｚｎなどの過剰のｐ型ドーパントをこの再成長界面近傍にドーピングする必要もないため、半導体レーザ部分においては、ｐ型ドーパントの拡散に伴う内部損失の増大や内部微分量子効率の低下がなく、また変調器部分においては、ｐ型ドーパントの拡散に伴う電界強度の不均分布化もない。この結果、閾値にして約１０％、スロープ効率が５％、出力１０％に加え、周波数応答特性が３ｄＢダウンの周波数で、約２０％の改善効果が得られた。
以上、実施例に基づいて本発明を説明したが、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、種々の態様をとることができる。
たとえば上記実施例では、エッチング作用を有する原料として、ＴＢＣｌ、ビスジメチルアミノホスフィンクロライド（［（ＣＨ３）２］Ｎ２ＰＣｌ）を用いたが、他のＣｌ系原料、例えば塩化水素（ＨＣｌ）や、塩化メチル（ＣＨ３Ｃｌ）、四塩化炭素（ＣＣｌ４）、ビスジメチルアミノアルシンクロライド（［（ＣＨ３）２］Ｎ２ＡｓＣｌ）、三塩化燐（ＰＣｌ３）、三塩化砒素ＡｓＣｌ３、塩素（Ｃｌ２）や、同様のＢｒ系原料、Ｉ系原料、Ｆ系原料を用いてもよい。他の原料を用いる場合、原料の分解効率やエッチング効率は原料によって異なるが、基本的には上記実施例に示したようにエッチング原料による半導体層のエッチング速度と結晶成長原料による半導体層の成長速度をバランスさせることで最大のエッチング効率が得られ、同様の効果が得られる。
また上記実施例では、結晶成長法としてＭＯＶＰＥ法を使った場合を例として説明したが、他の成長手法、たとえば分子線エピタキシー（ＭＢＥ）法やガスソースＭＢＥ（ＧＳＭＢＥ）法、有機金属ＭＢＥ（ＭＯＭＢＥ）法、化学ビーム成長（ＣＢＥ）法などを使っても良い。また上記実施例では、ＩｎＰ系材料について説明したが、本発明はこれに制限されるものではなく、ＧａＡｓ、ＩｎＡｓ、ＧａＰ、ＧａＮなどの他のＩＩＩ−Ｖ族化合物半導体やＩＩ−ＶＩ族化合物半導体などの半導体材料に適用可能である。
また基板温度については、上記実施例では、６２５℃としたが、通常の結晶成長が可能な温度範囲例えばＩｎＰであれば４００℃〜７００℃程度の間、ＧａＡｓであれば４００℃から８００℃の間であればよく、エッチング原料による半導体層のエッチング速度や結晶成長原料による半導体層の成長速度の基板温度による変化を補正して、両者がバランスさせることで最大のエッチング効率が得られ、同様の効果がある。
また、上記実施例では半導体層に対してエッチング作用を有するエッチング性物質を含む第一のガスと結晶成長原料を含む第二のガスとを同時に半導体層表面に供給したが、これらを交互に供給する方式とすることもできる。この場合、半導体層の成長が過度に進行してしまうと充分な清浄度を実現することが困難となるため、１〜３原子層程度の厚みの成長が進行した後、エッチングが行われるというように、成長ガスとエッチングガスの切り替えを迅速に行うことが望ましい。
また上記実施例では、ＤＦＢ−ＬＤと変調器を組み合わせた変調器集積型ＤＦＢ−ＬＤを例として本発明の光半導体集積素子について説明したが、ＤＦＢ−ＬＤの代わりに、ファブリペローレーザやＦＰ−ＬＤ、ＤＢＲ−ＬＤ、半導体増幅器などを集積した素子にも有効であるし、集積する素子の数も２つに限らず、さらに多数の素子を集積した場合にも有効である。
また上記実施例では、ＤＣ−ＰＢＨ構造のファブリペローレーザを本発明の光半導体素子の一例として説明したが、他の構造の半導体レーザや、ＳＯＡや変調器などの他の単体アクティブデバイスに用いても有効である。特に、活性層面積の大きなアクティブＭＭＩ−ＬＤに用いた場合は、高電流注入時の出力飽和が抑制され、最大光出力が大幅に改善されるなど、顕著な効果がある。特に本発明は、アクティブＭＭＩ構造を有する素子に好適に適用される。
なお、本発明における清浄処理の対象となる半導体層は、３元系でも４元系以上の組成でもよい。
このうち、ＩＩＩ−Ｖ族化合物半導体層の表面に、素子の作製プロセスもしくは大気暴露によって付着した汚染物質の除去に本発明を適用した場合、顕著な効果が得られる。特に、従来技術によっては充分に除去することが困難であったシリコンの除去に適用すると、特に効果的である。
本発明におけるエッチング性物質としては、大多数の元素と結合して揮発性の化合物を形成する、ハロゲン元素またはその化合物を例示することができる。このうち、取り扱いが容易である点で、塩素（Ｃｌ）を含む原料であることが好ましく用いられる。
本発明におけるエッチング性物質としては、ｔ−塩化ブチル（（ＣＨ３）３ＣＣｌ：ＴＢＣｌ）、ビスジメチルアミノホスフィンクロライド（［（ＣＨ３）２］Ｎ２ＰＣｌ：ＢＤＭＡＰＣｌ）、塩化水素（ＨＣｌ）や、塩化メチル（ＣＨ３Ｃｌ）、四塩化炭素（ＣＣｌ４）、ビスジメチルアミノアルシンクロライド（［（ＣＨ３）２］Ｎ２ＡｓＣｌ）、三塩化燐（ＰＣｌ３）、三塩化砒素ＡｓＣｌ３、塩素（Ｃｌ２）や、同様のＢｒ系原料、Ｉ系原料、Ｆ系原料を例示することができる。このうち、ｔ−塩化ブチルを用いると、清浄処理の対象となる半導体層のストイキメトリを比較的良好に維持しつつ効果的にエッチングを行うことができる。たとえば、上記半導体層がＩＩＩ−Ｖ族半導体で、エッチングガスが特定のＶ族元素を含んでいる場合、清浄処理の対象となる半導体層がエッチングガス中に含まれるものと異なる種類のＶ族元素を含んでいると、清浄処理中に表面に変性層が形成されてしまう問題がしばしば起こるが、ｔ−塩化ブチルはＶ族元素を含まないため、清浄処理中に変性層が形成されることがなく、好ましい。また、ビスジメチルアミノホスフィンクロライドを用いた場合、エッチング能力の温度依存性が比較的抑制されるため、安定した清浄処理を行うことができる。
また、清浄処理の対象となる半導体層を構成するＩＩＩ族元素が一種類からなる場合、本発明の表面処理中に変成層の形成や組成変化を起こしにくいため望ましく、さらには第一の半導体を構成するＩＩＩ族元素がインジウム（Ｉｎ）で、たとえばＩｎＰ、ＩｎＡｓ、ＩｎＮ、ＩｎＳｂなど、であるか、またはガリウム（Ｇａ）、たとえばＧａＡｓ、ＧａＰ、ＧａＮ、ＧａＳｂなど、である場合、より顕著な効果が現れる。
本発明は、半導体層の成長を気相成長装置を用いて実施する場合、顕著な効果が得られ、成長原料に有機金属を用いた有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法の場合に、より顕著な効果が現れる。またこの場合、結晶成長原料である水素化合物及び有機金属ガスについては特に限定はされず、所望の化合物半導体を得るのに必要な水素化合物及び有機金属化合物ガスを用いればよい。
次に、本発明の実施の形態について図面を参照して詳細に説明する。
図１１を参照すると、本発明の第１の実施の形態として光半導体素子の構造図が示されている。本光半導体素子は、ダブルチャンネル型の埋め込み構造（Ｄｏｕｂｌｅ Ｃｈａｎｎｅｌ Ｐｌａｎａｒ Ｂｕｒｉｅｄ Ｈｅｔｅｒｏ Ｓｔｒｕｃｔｕｒｅ：ＤＣ−ＰＢＨ）を有する半導体レーザであり、３回の結晶成長プロセスを経て完成している。即ち、まずｎ型ＩｎＰ基板５００上に活性層５０２を含むダブルヘテロ構造からなる導波路層を成長し、誘電体マスク等を用いたフォトリソグラフィープロセスを経て所望のパターニングを施した導波路層に、ドライエッチングまたはウエットエッチング等により、溝を隔てて両側に再結合層５０４を有する導波路を形成する。次に導波路上にだけ誘電体膜を残して、２回目の結晶成長プロセスを実施し、ｐ−ＩｎＰブロック層５１０、ｎ−ＩｎＰブロック層５１２で導波路を埋め込む。このときの再成長界面を第１の再成長界面５０８と呼ぶ。次に活性層５０２を含むメサ上の誘電体膜を除去し、３回目の結晶成長プロセスを実施するが、ここでｐ−ＩｎＰクラッド層５１０の成長を開始する直前に、結晶成長装置内において、エッチング作用を有するガスと、成長原料ガスを、エッチング速度と成長速度が丁度同じになる程度供給して、この半導体表面を清浄化する。このとき、光学式の膜厚モニタ等によって、表面の清浄化処理の中の膜厚の変化速度を測定すると、膜厚は僅かに減少するがその大きさは、０．１ｎｍ／ｓｅｃ以下である。該清浄化処理の後、ｐ−ＩｎＰクラッド層５１４、ｐ型コンタクト層５１８を成長する。この２回目の再成長プロセスを行った界面を第２の再成長界面と呼ぶ。その後通常の電極形成プロセスを経て、本発明の光半導体素子が完成する。
本光半導体素子においては、第２の再成長界面の残留Ｓｉ濃度が面密度にして５Ｅ１０ａｔｏｍｓ／ｃｍ２以下と低いため、活性層直上から電流ブロック層への漏れ電流が極めて少ない。また、残留Ｓｉの影響を打ち消すために、Ｚｎなどの過剰のｐ型ドーパントを該第２の再成長界面近傍にドーピングする必要もないため、内部損失の増大や内部微分量子効率の低下もない。したがって、たとえば本光半導体素子が、半導体レーザの場合は、低閾値、高効率、高出力な半導体レーザが得られる。また本光半導体素子が、光半導体増幅器である場合は、高利得、高飽和出力な半導体増幅器が得られる。
図１２は、第２の実施形態に係る光半導体集積素子の構造図である。本光半導体集積素子は、変調集積型ＤＦＢ−ＬＤであり、４回の結晶成長プロセスを経て完成している。即ち、まず半導体レーザとなる部分にのみ回折格子が形成されたｎ型ＩｎＰ基板６００上にレーザの活性層を含むダブルヘテロ（Ｄｏｕｂｌｅ Ｈｅｔｅｒｏ：ＤＨ）構造を成長し、誘電体マスク等を用いたフォトリソグラフィープロセスにより半導体レーザ部分にマスクを形成し、ドライエッチングまたはウエットエッチングにより、変調器部分をエッチングする。
次に、２回目の結晶成長で、変調器用の活性層６０１を含むＤＨ構造を成長する。次に、再び誘電体マスク等を用いたフォトリソグラフィープロセスにより半導体レーザの導波路部と変調器の導波路部分にマスクを形成し、ドライエッチングまたはウエットエッチング等により、導波路以外の部分をエッチングする。次に半導体レーザ用および変調器用の導波路上にだけ誘電体膜を残して、３回目の結晶成長プロセスを実施し、ｐ−ＩｎＰブロック層６０２、半絶縁（Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ：ＳＩ）−ＩｎＰブロック層６０４、ｎ−ＩｎＰブロック層６０６を成長する。このときの再成長界面を第２の再成長界面６４４と呼ぶ。
次に半導体レーザ用および変調器用の導波路上の誘電体膜を除去し、４回目の結晶成長プロセスを実施するが、ここでｐ−ＩｎＰクラッド層６０８の成長を開始する直前に、結晶成長装置内において、エッチング作用を有するガスと、成長原料ガスを、エッチング速度と成長速度が丁度同じになる程度供給して、この半導体表面を清浄化する。このとき、光学式の膜厚モニタ等によって、表面の清浄化処理の中の膜厚の変化速度を測定すると、膜厚は僅かに減少するがその大きさは、０．１ｎｍ／ｓｅｃ以下である。該清浄化処理の後、ｐ−ＩｎＰクラッド層６０８、ｐ型コンタクト層６１２を成長する。この４回目の結晶成長プロセスを行った界面を第３の再成長界面６４６と呼ぶ。その後通常の電極形成プロセスを経て、本発明の光半導体素子が完成する。
本光半導体素子においては、第３の再成長界面の残留Ｓｉ濃度が面密度にして５Ｅ１０ａｔｏｍｓ／ｃｍ２以下と低いため、半導体レーザおよび変調器直上から電流ブロック層への漏れ電流が極めて少ないことに加えて、半導体レーザと変調器間の漏れ電流も極めて少ない。また、残留Ｓｉの影響を打ち消すために、Ｚｎなどの過剰のｐ型ドーパントを該第２の再成長界面近傍にドーピングする必要もないため、半導体レーザ部分においては、ｐ型ドーパントの拡散に伴う内部損失の増大や内部微分量子効率の低下がなく、また変調器部分においては、ｐ型ドーパントの拡散に伴う電界強度の不均分布化もない。したがって、低閾値、高効率、高出力、高速な、変調器集積型ＤＦＢ−ＬＤ半導体レーザが得られる。
本実施形態における光半導体素子において、第１の再成長界面に本発明の清浄化処理法を適用して、残留Ｓｉ濃度を低減した場合も、リーク電流が低減され、素子特性が改善される。
また、この光半導体集積素子において、第１の再成長界面および第２の再成長界面に本発明の清浄化処理法を適用して、残留Ｓｉ濃度を低減した場合も、素子間および単体素子のリーク電流が低減され、素子特性が改善される。
本発明の上記および他の目的、特徴および利点を明確にすべく、添付した図面を参照しながら、本発明の実施例を以下に詳述するが、本発明は、その要旨を超えない限り実施例に限定されるものではない。
第一の実施例
本実施例では、ＭＯＶＰＥ法を用いて、ＩｎＰ上にＩｎＰを再成長させる場合の成長界面の残留不純物除去について説明する。エッチング作用を有する原料として、ｔ−塩化ブチル（ＴＢＣｌ：（ＣＨ３）３ＣＣｌ）を用い、結晶成長原料としては、トリメチルインジウム（ＴＭＩｎ）及びホスフィン（ＰＨ３）を用いた。図１のようにＳｎドープ｛００１｝ＩｎＰ基板１０１上に減圧（６０Ｔｏｒｒ）ＭＯＶＰＥ法で１回目の成長層としてアンドープＩｎＰ層１０３を１．０μｍ成長させた後、一旦ウエハをＭＯＶＰＥ炉から取り出し、１２時間大気曝露する。ウエット処理等は実施しない。その後、このウエハを再びＭＯＶＰＥ炉内に投入し、２回目の成長層として０．５μｍのアンドープＩｎＰ層１０５を成長再成長させた。
２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内でＴＢＣｌとＴＭＩｎ及びＰＨ３をウエハの表面に１０分間供給して、表面清浄処理を行った（サンプルＡ）。この表面清浄処理の際のＴＢＣｌの供給量は１９．４μｍｏｌ／ｍｉｎで、これはＩｎＰのエッチング速度にして２０．５ｎｍ／ｍｉｎに相当し、ＴＭＩｎの供給量は１５．０８μｍｏｌ／ｍｉｎ、ＰＨ３の供給量は２．６８ｍｍｏｌ／ｍｉｎであり、これらはＩｎＰの成長速度にして２０．５ｎｍ／ｍｉｎに相当する。従って、ＴＢＣｌによるＩｎＰのエッチング速度と、ＴＭＩｎ及びＰＨ３によるＩｎＰの成長速度は等しく、この表面清浄処理中に１回目に成長したアンドープＩｎＰ層１０３の層厚変化はない。また表面清浄処理時の基板温度は、６２５℃とした。
比較の為に２回目のＩｎＰ層成長開始直前の第二の成長界面１０４でのＴＢＣｌ、ＴＭＩｎ、及びＰＨ３による表面清浄処理を行わずに２回目のアンドープＩｎＰ層１０５の成長を開始したサンプル（サンプルＢ）も作製した。
サンプルＡ及びサンプルＢの二つのサンプルの再成長界面での残留不純物濃度について２次イオン質量分析法（ＳＩＭＳ）を用い、アンドープＩｎＰ層１０５をスパッタリングしながら深さ方向の分析を行った。
第二の成長界面１０４でＴＢＣｌ、ＴＭＩｎ、及びＰＨ３による表面清浄処理を行わなかったサンプルＢでは、第二の成長界面１０４に残留不純物としてＣ，Ｏ、Ｓｉが検出され、その濃度はそれぞれ、面密度にしてＣ：６．４×１０１０ａｔｏｍｓ／ｃｍ２、Ｏ：６．９×１０１１ａｔｏｍｓ／ｃｍ２、Ｓｉ：１．２×１０１２ａｔｏｍｓ／ｃｍ２相当であった。一方、第二の成長界面１０４でＴＢＣｌ（１９．４μｍｏｌ／ｍｉｎ）、ＴＭＩｎ（１５．０８μｍｏｌ／ｍｉｎ）、及びＰＨ３（２．６８ｍｍｏｌ／ｍｉｎ）による表面清浄処理を行ったサンプルＡでは、第二の成長界面１０４でのＣ，Ｏ，Ｓｉ等の残留不純物はいずれも検出限界以下であった。ここで本測定での検出下限はそれぞれ、Ｃ：６×１０７ａｔｏｍｓ／ｃｍ２、Ｏ：６×１０８ａｔｏｍｓ／ｃｍ２、Ｓｉ：６×１０７ａｔｏｍｓ／ｃｍ２相当であった。またエッチングガスとして導入したＣｌも全く検出されなかった。ここでＣｌの検出下限は、３×１０７ａｔｏｍｓ／ｃｍ２程度であった。
なお、本実施例では第二の成長界面１０４の清浄処理を例にあげて説明したが、第一の成長界面１０２の清浄処理に本発明を適用することもできる。
第二の実施例
本実施例では、本発明をＩｎＰ系半導体レーザ素子に適用した。本実施例では、活性層を最上層とする半導体多層膜を形成した後、活性層表面の一部を覆うマスクを形成し、このマスクの両脇の部分をエッチングにより除去し、メサストライプを設ける。この段階で本発明に係る清浄処理を実施した後、メサの両脇に半導体層を埋込む。その後、メサ表面に対して本発明に係る清浄処理を実施し、つづいて上層の半導体層を成長させる。以下、図１０を参照して説明する。
まず通常の結晶成長プロセスにより、ｎ型ＩｎＰ基板３０１上にＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ量子井戸３０７を活性層とするダブルヘテロ構造を作製し、ＳｉＯ２をマスクとして、ドライエッチングにより深さ２μｍ程度の幅２μｍのメサストライプ３１０を形成した。その後、このウエハをＭＯＶＰＥ炉内に導入し、第一の再成長界面３０８に第一の実施例と同じ条件で上記本発明の表面清浄処理を施した後に、ｐ型ＩｎＰ層３０２、ｎ型ＩｎＰ層３０３、ｐ型ＩｎＰ層３０４を順次積層して電流ブロック構造を形成した。
次にこのウエハをＭＯＶＰＥ炉外に取り出し、ＳｉＯ２マスクを通常のウエットエッチングプロセスにより除去した後、再びＭＯＶＰＥ炉内に投入し、第二の再成長界面３０９に、再度、第一の実施例と同様の条件で表面清浄処理を実施した後、ｐ型ＩｎＰクラッド層３０５、ｐ−ＩｎＧａＡｓコンタクト層３０６を形成した。その後、通常の電極形成プロセス、素子分離プロセスを行い、埋め込み型レーザ素子を完成させた。
この素子の電圧−電流特性、電流−光出力特性を測定したところ、本発明の表面清浄処理を用いない従来の素子に比べて、スロープ効率が大幅に改善されると共に、高光出力時の電力−光出力変換特性が大幅に改善され、同じ光出力を得るのに必要な駆動電圧が大幅に低減されていることが確認された。これは、本発明の表面清浄処理により電流ブロック層形成前の第一の再成長界面３０８のＳｉ等のｎ型残留不純物が減少したことにより、リーク電流が減少し、またクラッド、コンタクト層形成前の第二の再成長界面３０９のＳｉ等のｎ型残留不純物が減少したことにより、電流障壁が取り除かれ、駆動電圧の低下した効果によるものであると考えられる。
なお、本実施例では、第一の再成長界面３０８および第二の再成長界面３０９の両方に表面清浄処理を施したが、いずれか一方、たとえば第二の再成長界面３０９に対してのみ清浄処理を施してもよい。
第三の実施例
本実施例では、清浄処理の条件を変更したこと以外は第一の実施例と同様にして半導体多層構造を作製し、第二の成長界面１０４でのＣ，Ｏ，Ｓｉ等の残留不純物密度を測定した。清浄処理の条件は表１に示した。表１の「処理条件」における各項目について、以下、説明する。
（ｉ）ガスの種類
ｔ−塩化ブチル（ＴＢＣｌ：（ＣＨ３）３ＣＣｌ）、ビスジメチルアミノホスフィンクロライド（ＢＤＭＡＰＣｌ：「（ＣＨ３）２］Ｎ２ＰＣｌ）を用いた。
（ｉｉ）ガスの流量
ＭＯＶＰＥ炉内へのガスの供給量を示す。
（ｉｉｉ）エッチング速度
表中に示された流量でエッチングガスのみを供給した場合のエッチング速度を示す。この値は予備実験により求められたものである。
（ｉｖ）成長速度
表中に示された流量で成長ガスのみを供給した場合の成長速度を示す。この値は予備実験により求められたものである。
（ｖ）膜厚変化指数
層厚が増加する場合を正、層厚が減少する場合を負と定義し、成長速度とエッチング速度の和を「膜厚変化指数」と定義した。清浄処理工程の前後における層厚変化の指標となる。
（ｖｉ）ガス供給方式
連続方式とは、エッチングガスおよび成長ガスを一定時間連続的に供給する方式である。間欠方式とは、エッチングガスおよび成長ガスを一定時間、間欠的に供給する方式であり、ガスを供給する時間とガスの供給を停止する時間を交互に繰り返す。
（ｖｉｉ）ウエットエッチング
アンドープＩｎＰ層１０３の清浄処理の前に、エッチング液を用いたエッチング処理を行った場合、ウエットエッチング「有り」と表記した。
（試料１〜４）
エッチング作用を有する原料として、ｔ−塩化ブチル（ＴＢＣｌ：（ＣＨ３）３ＣＣｌ）またはビスジメチルアミノホスフィンクロライド（ＢＤＭＡＰＣｌ：［（ＣＨ３）２］Ｎ２ＰＣｌ）を用い、結晶成長原料としては、トリメチルインジウム（ＴＭＩｎ）及びホスフィン（ＰＨ３）を用いた。図１のようにＳｎドープ｛００１｝ＩｎＰ基板１０１上に減圧（６０Ｔｏｒｒ）ＭＯＶＰＥ法で１回目の成長層としてアンドープＩｎＰ層１０３を１．０μｍ成長させた後、一旦ウエハをＭＯＶＰＥ炉から取り出し、１２時間大気曝露する。その後、アンドープＩｎＰ層１０３の表面を硫酸含有液によりウエットエッチングし、つづいて純水によりリンスを行った。
その後、このウエハを再びＭＯＶＰＥ炉内に投入し、表１に示す条件で清浄処理を行った後、２回目の成長層として０．５μｍのアンドープＩｎＰ層１０５を再成長させた。
各試料における清浄処理は以下のとおりである。
試料１では清浄処理を行わなかった。
試料２では、２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内でＴＢＣｌとＴＭＩｎ及びＰＨ３をウエハの表面に１０分間供給して、表面清浄処理を行った。各ガスの供給量等は表１に示したとおりである。ガスの供給は連続方式とした。清浄処理時の基板温度は、６２５℃とした。処理前後におけるアンドープＩｎＰ層１０３の層厚変化は認められなかった。
試料３では、２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内で以下のような処理を行った。すなわち、（ｉ）ＴＢＣｌとＴＭＩｎ及びＰＨ３をウエハの表面に１分間供給した後、（ｉｉ）１５秒間、ＰＨ３を大量に供給してパージを行う、というステップを、２０回繰り返して実施した。各ガスの供給量等は表１に示したとおりである。清浄処理時の基板温度は、６２５℃とした。処理前後におけるアンドープＩｎＰ層１０３の層厚変化は１００ｎｍ以下であった。
試料４では、２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内でビスジメチルアミノホスフィンクロライド（ＢＤＭＡＰＣｌ）とＴＭＩｎ及びＰＨ３をウエハの表面に１０分間供給して、表面清浄処理を行った。各ガスの供給量等は表１に示したとおりである。ガスの供給は連続方式とした。清浄処理時の基板温度は、６２５℃とした。処理前後におけるアンドープＩｎＰ層１０３の層厚変化の程度は表中に示したとおりであった。
（試料５〜６）
エッチング作用を有する原料として、ｔ−塩化ブチル（ＴＢＣｌ：（ＣＨ３）３ＣＣｌ）またはビスジメチルアミノホスフィンクロライド（ＢＤＭＡＰＣｌ：［（ＣＨ３）２］Ｎ２ＰＣｌ）を用い、結晶成長原料としては、トリメチルインジウム（ＴＭＩｎ）及びホスフィン（ＰＨ３）を用いた。図１のようにＳｎドープ｛００１｝ＩｎＰ基板１０１上に減圧（６０Ｔｏｒｒ）ＭＯＶＰＥ法で１回目の成長層としてアンドープＩｎＰ層１０３を１．０μｍ成長させた後、一旦ウエハをＭＯＶＰＥ炉から取り出し、１２時間大気曝露する。その後、ウエットエッチングを行うことなく、このウエハを再びＭＯＶＰＥ炉内に投入し、表１に示す条件で清浄処理を行った。その後、２回目の成長層として０．５μｍのアンドープＩｎＰ層１０５を再成長させた。
各試料における清浄処理は以下のとおりである。
試料５では清浄処理を行わなかった。
試料６では、２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内でＴＢＣｌとＴＭＩｎ及びＰＨ３をウエハの表面に１０分間供給して、表面清浄処理を行った。各ガスの供給量等は表１に示したとおりである。ガスの供給は連続方式とした。清浄処理時の基板温度は、６２５℃とした。処理前後におけるアンドープＩｎＰ層１０３の層厚変化は認められなかった。
上記各試料の清浄処理中の層厚変化は、いずれも１００ｎｍ以下であった。上記各試料について、第一の実施例と同様にしてＳＩＭＳにより残留不純物綿密度を測定した。結果を表１および図２〜７に示す。図２〜７は、それぞれ、試料１〜６の測定結果に対応する。表１中、「ｎ．ｄ．」とは、検出不可であったことを意味する。試料ＮＯ．５においては、該当するピークに対応する濃度は算出されたものの、ノイズとの判別が困難であったため、参考値として数値を示した。なお、図２〜７では、不純物濃度（単位：ａｔｏｍｓ／ｃｍ３）として算定された数値（縦軸）を、面密度として換算し、この値を該当ピークに対応させて図中に記載した（単位：ａｔｏｍｓ／ｃｍ２）。
得られた結果より、以下のことが明らかになった。すなわち、膜厚変化指数が６ｎｍ以下（０．１ｎｍ／ｓｅｃ以下）となるようにエッチングガスと成長ガスの供給比を調整することにより、残留不純物面密度が顕著に低減される。特にＳｉが効果的に除去される。また、ガス供給方式は、間欠式が効果的である。間欠供給とすることによって残留不純物密度が顕著に低減される。清浄処理前のウエットエッチングは、実施しない方が残留不純物密度が小さい。
本実施例では、第三の実施例と同様の実験を、ガス流量比を変化させて行ったものである。
図１と同様のサンプル構造において第二の成長界面１０４での表面清浄処理条件としては、エッチングガスであるＴＢＣｌの供給量を１９．４μｍｏｌ／ｍｉｎ（ＩｎＰのエッチング速度にして２０．５ｎｍ／ｍｉｎ相当）、ＰＨ３供給量を２．６８ｍｍｏｌ／ｍｉｎと一定にし、ＴＭＩｎの供給量を０〜３０μｍｏｌ／ｍｉｎの間で変化させて、１０分間表面清浄処理を行い、続けてアンドープＩｎＰ層１０５を成長した。続けてＳＩＭＳ分析により第２界面の残留Ｓｉ濃度について調べた。
図８は、第三の実施例における試料２のＴＭＩｎ流量を変化させたもの（図中、「残留Ｓｉ（連続型）」と表示）と、第三の実施例における試料３のＴＭＩｎ流量を変化させたもの（図中、「残留Ｓｉ（間欠型）」と表示）とが示されている。
図９は、第三の実施例における試料４のＴＭＩｎ流量を変化させたものが示されている。
図８および図９には、残留Ｓｉの面密度と共に、ＴＢＣｌ及びＴＭＩｎによるＩｎＰの成長速度（即ちアンドープＩｎＰ層１０３（第一の半導体層）の膜厚変化速度）を正、エッチングを負として示した。
いずれの系においてもＴＭＩｎの供給量と共に残留Ｓｉ濃度が減少し、成長速度が０ｎｍ／ｓｅｃになる付近で、残留Ｓｉ濃度は最小値を示し、さらにＴＭＩｎ流量を増やすと、再び残留Ｓｉ濃度は上昇した。これは、エッチングガスのＴＢＣｌのみを第二の成長界面１０４に供給した場合、表面の残留Ｓｉは揮発性の塩化物ＳｉＣｌｘとして一旦は表面から脱離するものの、Ｓｉ−Ｃｌの結合が、Ｓｉ−Ｐの結合に比べて弱く、Ｓｉ−Ｃｌの結合がすぐに切れてまた表面に再付着してしまうが、ＴＭＩｎをＴＢＣｌと同時に供給すると、ＳｉがＳｉＣｌｘとして表面から脱離すると同時に、それまでＳｉが占有していた安定なＩＩＩ族サイトがＩｎで埋まり、一旦表面から脱離したＳｉが再びＩｎＰ表面に付着出来ずに表面から脱離していくためと考えられる。従ってＳｉの脱離効率はＴＢＣｌによるＩｎＰのエッチング速度とＴＭＩｎによるＩｎＰの成長速度が丁度釣り合うあたりで最大となる。ＴＭＩｎによるＩｎＰの成長速度がＴＢＣｌによるＩｎＰのエッチング速度を上回ると、今度はＳｉが脱離する前に、ＩｎＰ層が成長してしまい、表面の清浄処理が行われなくなるため第二の成長界面１０４での残留Ｓｉ濃度が上昇するものと考えられる。
図８および図９の結果から、０．１ｎｍ／ｓｅｃ以内の層厚変化速度とした場合、特に層厚変化が実質的にない場合に、残留Ｓｉ密度が顕著に低減されることが判明した。
第五の実施例
図１１に示すように、本実施例に係る光半導体素子は、ダブルチャンネル型の埋め込み構造（ｄｏｕｂｌｅ Ｃｈａｎｎｅｌ ｐｌａｎａｒ ｂｕｒｉｅｄ Ｈｅｔｅｒｏ ｓｔｒｕｃｔｕｒｅ：ＤＣ−ＰＢＨ）を有しており、３回の結晶成長プロセスを経て完成した。即ち、まずｎ型ＩｎＰ基板５００上にＩｎＧａＡｓＰ多重量子井戸（ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｅｌｌ：ＭＱＷ）活性層５０２を含むダブルヘテロ構造からなる導波路層を成長し、ＳｉＯ２マスクを用いたフォトリソグラフィープロセスを経て所望のパターニングを施した幅２ｕｍの導波路層に、ドライエッチングまたはウエットエッチング等により、幅５ｕｍの溝を隔てて両側に再結合層を有する導波路を形成した。次に導波路上にだけＳｉＯ２膜を残して、２回目の結晶成長プロセスを実施し、ｐ−ＩｎＰブロック層５１０、ｎ−ＩｎＰブロック層５１２で導波路を埋め込んだ。このときの再成長界面を第１の再成長界面５０８と呼ぶ。次にＭＱＷ活性層を含むメサ上の誘電体膜を除去し、３回目の結晶成長プロセスを実施した。ここで、この再成長界面を第２の再成長界面５０６と呼ぶ。３回目の結晶成長プロセスでは、ｐ−ＩｎＰクラッド層５１４の成長を開始する直前に、有機金属気相成長（ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ：ＭＯＶＰＥ）炉内において、エッチングガスであるＴＢＣｌと、成長原料であるＴＭＩｎとＰＨ３を、エッチング速度と成長速度が丁度同じになる程度供給して、この第２の再成長界面を清浄化した。この表面清浄処理の際のＴＢＣｌの供給量は１９．４μｍｏｌ／ｍｉｎで、これはＩｎＰのエッチング速度にして２０．５ｎｍ／ｍｉｎに相当し、ＴＭＩｎの供給量は１５．０８μｍｏｌ／ｍｉｎ、ＰＨ３の供給量は２．６８ｍｍｏｌ／ｍｉｎであり、これらはＩｎＰの成長速度にして２０．５ｎｍ／ｍｉｎに相当する。従って、ＴＢＣｌによるＩｎＰのエッチング速度と、ＴＭＩｎ及びＰＨ３によるＩｎＰの成長速度は等しく、この表面清浄処理中に２回目の結晶成長プロセスまでに成長したＩｎＰ層に層厚変化はない。また清浄化処理の時間は０秒から１０分の間で変化させた。該清浄化処理の後、ｐ−ＩｎＰクラッド層５１４、ｐ型ＩｎＧａＡｓコンタクト層５１８を成長した。その後通常の電極形成プロセスを経て、本発明の光半導体素子を完成した。
素子長を３００ｕｍにへき開し、端面コーティングはせずに、発振特性を評価した。評価結果を表２に示す。ここで残留Ｓｉ面密度は、ＳＩＭＳで分析した第２の再成長界面における残留Ｓｉ面密度であり、本測定におけるＳｉの検出下限は、６ｘ１０７ａｔｏｍｓ／ｃｍ２相当であった。残留Ｓｉ面密度は、処理時間と共に減少し、６００秒では、検出下限以下にまで低下した。残留Ｓｉ面密度の低下に伴い、閾値電流、スロープ効率、光出力とも顕著に改善された。図１３は閾値電流の残留Ｓｉ面密度依存性を示す図である。また、図１４は、スロープ効率の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。また、図１５は、１５０ｍＡ通電時の光出力の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。残留Ｓｉ面密度を、約１ｘ１０１１ｃｍ−２以下にすることで、清浄化処理をしない場合に比べて、閾値電流は約２０％低減し、５．５ｍＡとなった。また、スロープ効率は約２０％改善し、０．３４Ｗ／Ａ、１５０ｍＡ通電時の光出力は１．４倍の４５ｍＷとなった。また比較のために、本発明の清浄化処理を用いずに、特許文献４に開示されている技術を用いて、約２Ｘ１Ｏ１８ｃｍ−３の高濃度のＺｎを第２の成長界面近傍の０．２ｕｍにドーピングしたサンプルも作製した。この場合、閾値、スロープ効率、１５０ｍＡ通電時の光出力は６．３ｍＡ、スロープ効率は０．３１Ｗ／Ａ、１５０ｍＡ通電時の光出力は３８ｍＷとなり、改善効果はあるものの十分でなく、本発明の清浄化処理により残留Ｓｉ濃度を約５ｘ１０１１ｃｍ−２以下に下げたほうが、改善効果は大きいことが確認された。これは、特許文献４の技術では、残留Ｓｉによるｎ型層形成の影響は高濃度のＺｎのドーピングにより補償できるものの、過剰のＺｎをドーピングすることによって、クラッド層での価電子帯間吸収損失（Ｉｎｔｅｒ Ｖａｌｅｎｃｅ Ｂａｎｄ Ａｂｓｏｒｐｔｉｏｎ：ＩＶＢＡ）が増大し、また活性層にＺｎが拡散して、内部微分量子効率（ηｉ）が低下したせいと考えられる。これに対し、本発明の光半導体素子においては、高濃度のＺｎを第２の再成長界面の近傍にドーピングすることなく、残留Ｓｉ濃度が面密度を減少させて、ｎ転層の形成を回避しているため、ＩＶＢＡの増加や、ηｉの低下を招くことなく、活性層直上から電流ブロック層への漏れ電流を抑制できるため、閾値、スロープ効率、光出力ともに大幅に改善できたものと考えられる。
図１２は本実施例に係る光半導体集積素子の構造図である。本光半導体集積素子は、変調集積型ＤＦＢ−ＬＤであり、４回の結晶成長プロセスを経て完成した。即ち、まず半導体レーザとなる部分にのみ回折格子が形成されたｎ型ＩｎＰ基板６００上にＩｎＧａＡｓＰ ＭＱＷ活性層６０１を含むダブルヘテロ（Ｄｏｕｂｌｅ Ｈｅｔｅｒｏ：ＤＨ）構造を成長した。次いで、誘電体マスク等を用いたフォトリソグラフィープロセスにより半導体レーザ部分にマスクを形成し、ドライエッチングまたはウエットエッチングにより、変調器部分をエッチングした。次に、２回目の結晶成長で、変調器用のＩｎＧａＡｓＰ ＭＱＷ層６０３を含むＤＨ構造を成長した。このときの再成長界面を第１の再成長界面６２０と呼ぶ。
次に、再び誘電体マスク等を用いたフォトリソグラフィープロセスにより半導体レーザの導波路部と変調器の導波路部分にマスクを形成し、ドライエッチングまたはウエットエッチング等により、導波路以外の部分をエッチングした。
次に半導体レーザ用および変調器用の導波路上にだけ誘電体膜を残して、３回目の結晶成長プロセスを実施し、厚さ０．１ｕｍでｐ型キャリア濃度５ｘ１０１７ｃｍ−２のｐ−ＩｎＰブロック層６０２、厚さ１．５ｕｍで抵抗率１ｘ１０９Ωｃｍの半絶縁（Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ：ＳＩ）−ＩｎＰブロック層６０４、厚さ０．１ｕｍでｎ型キャリア濃度３ｘ１０１８ｃｍ−３のｎ−ＩｎＰブロック層６０６を成長した。このときの再成長界面を第２の再成長界面６４４と呼ぶ。
次に半導体レーザ用および変調器用の導波路上の誘電体膜を除去し、４回目の結晶成長プロセスを実施した。この再成長界面を第３の再成長界面と呼ぶ。４回目の結晶成長プロセスでは、ｐ−ＩｎＰクラッド層６０８の成長を開始する直前に、ＭＯＶＰＥ炉内において、エッチングガスであるＴＢＣｌと、成長原料であるＴＭＩｎとＰＨ３を、エッチング速度と成長速度が丁度同じになる程度供給して、この第２の再成長界面を清浄化した。この表面清浄処理の際のＴＢＣｌの供給量は１９．４μｍｏｌ／ｍｉｎで、これはＩｎＰのエッチング速度にして２０．５ｎｍ／ｍｉｎに相当し、ＴＭＩｎの供給量は１５．０８μｍｏｌ／ｍｉｎ、ＰＨ３の供給量は２．６８ｍｍｏｌ／ｍｉｎであり、これらはＩｎＰの成長速度にして２０．５ｎｍ／ｍｉｎに相当する。従って、ＴＢＣｌによるＩｎＰのエッチング速度と、ＴＭＩｎ及びＰＨ３によるＩｎＰの成長速度は等しく、この表面清浄処理中に２回目の結晶成長プロセスまでに成長したＩｎＰ層に層厚変化はない。表面処理時間は、１０分間とした。
該清浄化処理の後、ｐ−ＩｎＰクラッド層６０８、ｐ型コンタクト層６２２を成長する。その後、通常の電極形成プロセスを経て、本発明の光半導体素子が完成する。
比較のために該第３の再成長界面に該表面処理を行わずに作製した変調器集積型ＤＦＢ−ＬＤと比べると、本発明の表面処理を施した上記変調器集積型ＤＦＢ−ＬＤにおいては、第３の再成長界面の残留Ｓｉ濃度がＳＩＭＳの検出下限の６ｘ１０７ａｔｏｍｓ／ｃｍ２以下と低いため、半導体レーザおよび変調器直上から電流ブロック層への漏れ電流が極めて少ないことに加えて、半導体レーザと変調器間の漏れ電流も極めて少ない。また、残留Ｓｉの影響を打ち消すために、Ｚｎなどの過剰のｐ型ドーパントをこの再成長界面近傍にドーピングする必要もないため、半導体レーザ部分においては、ｐ型ドーパントの拡散に伴う内部損失の増大や内部微分量子効率の低下がなく、また変調器部分においては、ｐ型ドーパントの拡散に伴う電界強度の不均分布化もない。この結果、閾値にして約１０％、スロープ効率が５％、出力１０％に加え、周波数応答特性が３ｄＢダウンの周波数で、約２０％の改善効果が得られた。
以上、実施例に基づいて本発明を説明したが、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、種々の態様をとることができる。
たとえば上記実施例では、エッチング作用を有する原料として、ＴＢＣｌ、ビスジメチルアミノホスフィンクロライド（［（ＣＨ３）２］Ｎ２ＰＣｌ）を用いたが、他のＣｌ系原料、例えば塩化水素（ＨＣｌ）や、塩化メチル（ＣＨ３Ｃｌ）、四塩化炭素（ＣＣｌ４）、ビスジメチルアミノアルシンクロライド（［（ＣＨ３）２］Ｎ２ＡｓＣｌ）、三塩化燐（ＰＣｌ３）、三塩化砒素ＡｓＣｌ３、塩素（Ｃｌ２）や、同様のＢｒ系原料、Ｉ系原料、Ｆ系原料を用いてもよい。他の原料を用いる場合、原料の分解効率やエッチング効率は原料によって異なるが、基本的には上記実施例に示したようにエッチング原料による半導体層のエッチング速度と結晶成長原料による半導体層の成長速度をバランスさせることで最大のエッチング効率が得られ、同様の効果が得られる。
また上記実施例では、結晶成長法としてＭＯＶＰＥ法を使った場合を例として説明したが、他の成長手法、たとえば分子線エピタキシー（ＭＢＥ）法やガスソースＭＢＥ（ＧＳＭＢＥ）法、有機金属ＭＢＥ（ＭＯＭＢＥ）法、化学ビーム成長（ＣＢＥ）法などを使っても良い。また上記実施例では、ＩｎＰ系材料について説明したが、本発明はこれに制限されるものではなく、ＧａＡｓ、ＩｎＡｓ、ＧａＰ、ＧａＮなどの他のＩＩＩ−Ｖ族化合物半導体やＩＩ−ＶＩ族化合物半導体などの半導体材料に適用可能である。
また基板温度については、上記実施例では、６２５℃としたが、通常の結晶成長が可能な温度範囲例えばＩｎＰであれば４００℃〜７００℃程度の間、ＧａＡｓであれば４００℃から８００℃の間であればよく、エッチング原料による半導体層のエッチング速度や結晶成長原料による半導体層の成長速度の基板温度による変化を補正して、両者がバランスさせることで最大のエッチング効率が得られ、同様の効果がある。
また、上記実施例では半導体層に対してエッチング作用を有するエッチング性物質を含む第一のガスと結晶成長原料を含む第二のガスとを同時に半導体層表面に供給したが、これらを交互に供給する方式とすることもできる。この場合、半導体層の成長が過度に進行してしまうと充分な清浄度を実現することが困難となるため、１〜３原子層程度の厚みの成長が進行した後、エッチングが行われるというように、成長ガスとエッチングガスの切り替えを迅速に行うことが望ましい。
また上記実施例では、ＤＦＢ−ＬＤと変調器を組み合わせた変調器集積型ＤＦＢ−ＬＤを例として本発明の光半導体集積素子について説明したが、ＤＦＢ−ＬＤの代わりに、ファブリペローレーザやＦＰ−ＬＤ、ＤＢＲ−ＬＤ、半導体増幅器などを集積した素子にも有効であるし、集積する素子の数も２つに限らず、さらに多数の素子を集積した場合にも有効である。
また上記実施例では、ＤＣ−ＰＢＨ構造のファブリペローレーザを本発明の光半導体素子の一例として説明したが、他の構造の半導体レーザや、ＳＯＡや変調器などの他の単体アクティブデバイスに用いても有効である。特に、活性層面積の大きなアクティブＭＭＩ−ＬＤに用いた場合は、高電流注入時の出力飽和が抑制され、最大光出力が大幅に改善されるなど、顕著な効果がある。特に本発明は、アクティブＭＭＩ構造を有する素子に好適に適用される。
以上説明したように、本発明によれば、もとの半導体層中の不純物拡散や結晶欠陥の発生を誘発することなく、また形状変化を最小限にして、結晶成長前の半導体基板表面や再成長前の半導体表面の不純物汚染や物理的ダメージを再現性良く安定的に除去することが可能であり、成長界面を有する半導体素子の性能改善に大きな効果がある。
【書類名】 明細書
【技術分野】
【０００１】
本発明は、半導体層表面を清浄化する技術に関するものである。
【背景技術】
【０００２】
半導体素子の製造工程においては、半導体基板上への同種または異種の半導体層の結晶成長工程、誘電体等をマスクとしたフォトリソグラフィーと化学エッチングまたはドライエッチングによるパターンニング工程、電流ブロック構造や光閉じ込め構造のための同種または異種の半導体層の再成長工程を繰り返すことが多い。この場合、結晶成長前の基板表面や再成長前の半導体成長層表面は、大気暴露やエッチング、洗浄等のプロセスにより不純物汚染や物理的ダメージを受け易く、それらの表面にそのまま結晶成長を行うと素子特性や寿命が大幅に劣化してしまう。このため、不純物汚染や物理的ダメージ層を除去するために、結晶成長室内でエッチングを行い、その後、続けて結晶成長を行う手法が用いられてきた。
【０００３】
このような技術として、特許第３１５８６５１号では、成長原料としてトリメチルガリウム（ＴＭＧ）及びアルシン（ＡｓＨ３）、エッチングガスとして塩化水素（ＨＣｌ）を用いてＧａＡｓの再成長直前に、成長室内でエッチングを施すことにより、炭素（Ｃ）、酸素（Ｏ）、シリコン（Ｓｉ）などの不純物を除去でき、またエッチング中にＨＣｌと共にＴＭＧを同時に供給すると、エッチングにより結晶表面に生じるストイキオメトリーからのずれが補償され、再成長界面でのキャリアの蓄積が抑制されるとされている。
【０００４】
また、特開昭５９−６５４３４号公報には、ＧａＡｓ半導体の気相成長において、塩化水素とともにＩＩＩ族元素のアルキル化合物およびＶ族元素の水酸化物もしくはアルキル化合物の蒸気を同時に導入して半導体層をエッチングする技術が開示されている。エッチングの速さは、毎分０．１μｍのエッチング速度の例が示されている。こうすることにより、成長開始前の下地表面を鏡面にすることができるとされている。
【０００５】
また、特開昭５１−７４５８０号公報には、ＩＩＩ−Ｖ族元素から成る半導体物質の気相エッチングをＶ族元素のハロゲン化物および同水酸化物を含む不活性ガス雰囲気下で実施し、Ｖ族元素の水酸化物を同時に導入する技術が記載されている。同公報によれば、平坦で、かつ鏡面性に優れた基板表面を得ることができると記載されている。
【０００６】
また一方で、特許第３３３９４８６号に開示されている様に、埋め込み型半導体レーザにおいて、再成長界面での残留Ｓｉの影響を補償するために、Ｚｎをドーピングして、残留Ｓｉによるｎ転層を再びｐ反転させて、レーザの発振特性を向上させる技術も開発されている（図１６）。
【特許文献１】 特許第３１５８６５１号
【特許文献２】 特開昭５９−６５４３４号公報
【特許文献３】 特開昭５１−７４５８０号公報
【特許文献４】 特許第３３３９４８６号
【非特許文献１】 アイトリプルイー ジャーナル オブ セレクティド トピックス イン カンタム エレクトロニクス 第３巻 第３号 ８４５ページ目から８５３ページ目（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｅｌｅｃｔｅｄ Ｔｏｐｉｃｓ ｉｎ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．３，Ｎ０．３，ｐ８４５〜ｐ８５３）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら上記従来技術では、半導体結晶の構成元素に比べてエッチング速度が遅い汚染物質が表面に残留しやすく、例えばアイトリプルイー ジャーナル オブ セレクティド トピックス イン カンタム エレクトロニクス 第３巻 第３号 ８４５ページ目から８５３ページ目（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｅｌｅｃｔｅｄ Ｔｏｐｉｃｓ ｉｎ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．３，Ｎ０．３，ｐ８４５〜ｐ８５３）に報告されているように、エッチングガスとしてＰＣｌ３を用い、ＩｎＰ表面を成長室内でエッチングしてもＳｉはほとんどエッチングされず、表面に残留してしまう。また本発明者らの実験結果では、通常の結晶成長温度付近では、特許第３１５８６５１号で示されているような結晶成長室内でのエッチングを施しても再成長界面の残留Ｓｉを除去することは容易でなかった。また、残留Ｓｉを除去しようとして基板温度を上げ過ぎたり、エッチングを深くし過ぎると、もとの半導体層の内部で不純物拡散や結晶欠陥を生じたり、エッチングにより形状変化が起き、設計通りのデバイス構造が作製できないという問題があった。
【０００８】
また、特許第３３３９４８６号に開示されている技術を用いた場合は、残留Ｓｉによるｎ型層形成の影響は補償できるものの、過剰のＺｎをドーピングすることによって、クラッド層での価電子帯間吸収損失（Ｉｎｔｅｒ Ｖａｌｅｎｃｅ Ｂａｎｄ Ａｂｓｏｒｐｔｉｏｎ： ＩＶＢＡ）を増大させ、また活性層に拡散した場合は、内部微分量子効率（ηｉ）を低下させるなどのデメリットがある。
【０００９】
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、もとの半導体層中の不純物拡散や結晶欠陥の発生を誘起することなく、また形状変化を最小限にして、結晶成長前の半導体基板表面や再成長前の半導体表面の不純物汚染や物理的ダメージを再現性良く安定的に除去する半導体表面清浄化手法を提供すること、及び過剰のＺｎドーピングなどによるＩＶＢＡの増加やηｉの低下や、結晶欠陥のない良好な発振特性を有する埋め込み半導体レーザ構造を提供することにある。
【００１０】
半導体表面に付着した特定の汚染物質の除去が困難な理由について、本発明者らは以下のように推察した。半導体層表面に付着した汚染物質に対してエッチング性物質を作用させた場合、エッチング性物質と上記特定の汚染物質が化学反応を起こす。しかし、この化学反応によって生じた結合の結合力は比較的弱く、汚染物質がエッチング性物質と結合し化合物を形成して半導体表面から脱離しても、またすぐに結合が切れて半導体表面に再付着してしまうものと予想される。このように、半導体表面に付着した特定の汚染物質は、半導体層へ再付着するため、除去が困難であると推察される。
【００１１】
こうした推察のもと、本発明者は、エッチング作用のある原料と結晶成長原料の両方を、清浄処理対象となる半導体層表面に接触せしめることにより、再付着を抑制しつつ汚染物質を効率的にエッチング除去できることを見いだし、本発明を完成した。
【課題を解決するための手段】
【００１２】
本発明の半導体素子は、ｐ型半導体層中の再成長界面の残留Ｓｉ濃度が面密度で５×１０１１ａｔｏｍｓ／ｃｍ２以下であることを特徴とする。
【００１３】
また、本発明の半導体素子は、前記再成長界面が、ｐ型電流ブロック層と、その下部に接する層との界面であることを特徴とする。
【００１４】
また、本発明の半導体素子は、前記再成長界面が、ｐ型クラッド層と、その下部に接する層との界面であることを特徴とする。
【００１５】
また、本発明の半導体素子は、前記再成長界面が、ｐ型クラッド層中の再成長界面であることを特徴とする。
【００１６】
また本発明の半導体素子は、アクティブＭＭＩ構造を有することを特徴とする。
【００１７】
また本発明の半導体集積素子は、ｐ型半導体層中の再成長界面の残留Ｓｉ濃度が面密度で５×１０１１ａｔｏｍｓ／ｃｍ２以下であることを特徴とする。
【００１８】
また、本発明の半導体集積素子は、前記再成長界面が、ｐ型電流ブロック層と、その下部に接する層との界面であることを特徴とする。
【００１９】
また、本発明の半導体集積素子は、前記再成長界面が、ｐ型クラッド層と、その下部に接する層との界面であることを特徴とする。
【００２０】
また、本発明の半導体集積素子は、前記再成長界面が、ｐ型クラッド層中の再成長界面であることを特徴とする。
【００２１】
また、本発明の半導体集積素子は、アクティブＭＭＩ構造を有することを特徴とする。
【００２２】
こうすることにより、結晶欠陥やドーパントの拡散が少ない構造となり、ＩＶＢＡを増加させたりηｉを低下させることなく、ブロック層の耐圧を低下させていた漏れ電流を抑制することができ、この結果、良好な発振特性が得られる。また、素子の構造によっては素子間の漏れ電流を抑制できるという効果が得られる。
【００２３】
上記再成長界面は、たとえば、
（ｉ）ｐ型電流ブロック層と、その下部に接する層との界面
（ｉｉ）ｐ型クラッド層と、その下部に接する層との界面
（ｉｉｉ） ｐ型クラッド層中の再成長界面とすることができる。
（ｉ）の例としては、ｐ型電流ブロック層とｐ型基板との界面が挙げられる。（ｉｉ）の例としては、ｐ型クラッド層とその下部の活性層や光ガイド層等が挙げられる。
【００２４】
再成長界面の残留Ｓｉ濃度は、面密度で、５×１０１１ａｔｏｍｓ／ｃｍ２以下とするが、好ましくは、１×１０１１ａｔｏｍｓ／ｃｍ２以下とする。こうすることにより、耐圧特性の向上、漏れ電流の低減を図ることができる。
【００２５】
本発明に係る半導体素子、半導体集積素子は、アクティブＭＭＩ構造を有するものとすることができる。
【発明の効果】
【００２６】
以上のように本発明は、以下の効果を有する。
【００２７】
第１の効果は、埋め込み型光半導体素子の電流ブロック層となる第１の埋め込み層とクラッド層となる第２の埋め込み層の間の再成長界面の残留Ｓｉ濃度を５Ｅ１１ａｔｏｍｓ／ｃｍ２以下としたことで、ブロック層の耐圧を低下させていた漏れ電流を抑制でき、良好な発振特性を有する埋め込み型半導体レーザを提供することができることである。
【００２８】
第２の効果は、埋め込み型光半導体素子の電流ブロック層となる第１の埋め込み層とクラッド層となる第２の埋め込み層の間の再成長界面の残留Ｓｉ濃度を５Ｅ１１ｃｍ−２以下としたことで、残留Ｓｉによるｎ転層を再びｐ反転させるためにＺｎを高濃度にドーピングする必要がなくなり、ＩＶＢＡの増加やηｉの低下を回避でき、良好な発振特性を有する埋め込み型半導体レーザを提供することができることである。
【００２９】
第３の効果は、光半導体集積素子においては、クラッド層内の再成長界面の残留Ｓｉ濃度を５Ｅ１１ａｔｏｍｓ／ｃｍ２以下にしたことで、素子間の漏れ電流が抑制され、良好な動作特性を有する埋め込み半導体レーザを有する集積素子を提供できることである。
【発明を実施するための最良の形態】
【００３０】
本発明における清浄処理の対象となる半導体層は、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＩｎＡｓＰなどのＩｎＰ系、ＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＧａＡｓＳｂ、ＩｎＧａＡｓＮなどのＧａＡｓ系、ＧａＮ，ＡｌＧａＮ，ＧａＩｎＮ，ＡｌＧａＩｎＮ、ＢＡｌＧａＩｎＮなどのＧａＮ系等のＩＩＩ−Ｖ族化合物半導体；ＺｎＳｅ、ＺｎＴｅ、ＭｇＺｎＳＳｅ、ＭｇＺｎＣｄＳｅ、ＭｇＺｎＳｅＴｅ、ＺｎＳｅＴｅ、ＺｎＯ，ＭｇＺｎＯ，ＭｇＣｄＺｎＯ等のＩＩ−ＶＩ族化合物半導体；等の化合物半導体のほか、シリコンおよびその化合物、ゲルマニウムおよびその化合物等の半導体により構成される。
【００３１】
なお、本発明における清浄処理の対象となる半導体層は、３元系でも４元系以上の組成でもよい。
【００３２】
このうち、ＩＩＩ−Ｖ族化合物半導体層の表面に、素子の作製プロセスもしくは大気暴露によって付着した汚染物質の除去に本発明を適用した場合、顕著な効果が得られる。特に、従来技術によっては充分に除去することが困難であったシリコンの除去に適用すると、特に効果的である。
【００３３】
本発明におけるエッチング性物質としては、大多数の元素と結合して揮発性の化合物を形成する、ハロゲン元素またはその化合物を例示することができる。このうち、取り扱いが容易である点で、塩素（Ｃｌ）を含む原料であることが好ましく用いられる。
【００３４】
本発明におけるエッチング性物質としては、ｔ−塩化ブチル（（ＣＨ３）３ＣＣｌ：ＴＢＣｌ）、ビスジメチルアミノホスフィンクロライド（［（ＣＨ３）２］Ｎ２ＰＣｌ：ＢＤＭＡＰＣｌ）、塩化水素（ＨＣｌ）や、塩化メチル（ＣＨ３Ｃｌ）、四塩化炭素（ＣＣｌ４）、ビスジメチルアミノアルシンクロライド（［（ＣＨ３）２］Ｎ２ＡｓＣｌ）、三塩化燐（ＰＣｌ３）、三塩化砒素ＡｓＣｌ３、塩素（Ｃｌ２）や、同様のＢｒ系原料、Ｉ系原料、Ｆ系原料を例示することができる。このうち、ｔ−塩化ブチルを用いると、清浄処理の対象となる半導体層のストイキメトリを比較的良好に維持しつつ効果的にエッチングを行うことができる。たとえば、上記半導体層がＩＩＩ−Ｖ族半導体で、エッチングガスが特定のＶ族元素を含んでいる場合、清浄処理の対象となる半導体層がエッチングガス中に含まれるものと異なる種類のＶ族元素を含んでいると、清浄処理中に表面に変性層が形成されてしまう問題がしばしば起こるが、ｔ−塩化ブチルはＶ族元素を含まないため、清浄処理中に変性層が形成されることがなく、好ましい。また、ビスジメチルアミノホスフィンクロライドを用いた場合、エッチング能力の温度依存性が比較的抑制されるため、安定した清浄処理を行うことができる。
【００３５】
また、清浄処理の対象となる半導体層を構成するＩＩＩ族元素が一種類からなる場合、本発明の表面処理中に変成層の形成や組成変化を起こしにくいため望ましく、さらには第一の半導体を構成するＩＩＩ族元素がインジウム（Ｉｎ）で、たとえばＩｎＰ、ＩｎＡｓ、ＩｎＮ、ＩｎＳｂなど、であるか、またはガリウム（Ｇａ）、たとえばＧａＡｓ、ＧａＰ、ＧａＮ、ＧａＳｂなど、である場合、より顕著な効果が現れる。
【００３６】
本発明は、半導体層の成長を気相成長装置を用いて実施する場合、顕著な効果が得られ、成長原料に有機金属を用いた有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法の場合に、より顕著な効果が現れる。またこの場合、結晶成長原料である水素化合物及び有機金属ガスについては特に限定はされず、所望の化合物半導体を得るのに必要な水素化合物及び有機金属化合物ガスを用いればよい。
【００３７】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００３８】
図１１を参照すると、本発明の第１の実施の形態として光半導体素子の構造図が示されている。本光半導体素子は、ダブルチャンネル型の埋め込み構造（Ｄｏｕｂｌｅ Ｃｈａｎｎｅｌ Ｐｌａｎａｒ Ｂｕｒｉｅｄ Ｈｅｔｅｒｏ Ｓｔｒｕｃｔｕｒｅ： ＤＣ−ＰＢＨ）を有する半導体レーザであり、３回の結晶成長プロセスを経て完成している。即ち、まずｎ型ＩｎＰ基板５００上に活性層５０２を含むダブルへテロ構造からなる導波路層を成長し、誘電体マスク等を用いたフォトリソグラフィープロセスを経て所望のパターニングを施した導波路層に、ドライエッチングまたはウエットエッチング等により、溝を隔てて両側に再結合層５０４を有する導波路を形成する。次に導波路上にだけ誘電体膜を残して、２回目の結晶成長プロセスを実施し、ｐ−ＩｎＰブロック層５１０、ｎ−ＩｎＰブロック層５１２で導波路を埋め込む。このときの再成長界面を第１の再成長界面５０８と呼ぶ。次に活性層５０２を含むメサ上の誘電体膜を除去し、３回目の結晶成長プロセスを実施するが、ここでｐ−ＩｎＰクラッド層５１０の成長を開始する直前に、結晶成長装置内において、エッチング作用を有するガスと、成長原料ガスを、エッチング速度と成長速度が丁度同じになる程度供給して、この半導体表面を清浄化する。このとき、光学式の膜厚モニタ等によって、表面の清浄化処理の中の膜厚の変化速度を測定すると、膜厚は僅かに減少するがその大きさは、０．１ｎｍ／ｓｅｃ以下である。該清浄化処理の後、ｐ−ＩｎＰクラッド層５１４、ｐ型コンタクト層５１８を成長する。この２回目の再成長プロセスを行った界面を第２の再成長界面と呼ぶ。その後通常の電極形成プロセスを経て、本発明の光半導体素子が完成する。
【００３９】
本光半導体素子においては、第２の再成長界面の残留Ｓｉ濃度が面密度にして５Ｅ１０ａｔｏｍｓ／ｃｍ２以下と低いため、活性層直上から電流ブロック層への漏れ電流が極めて少ない。また、残留Ｓｉの影響を打ち消すために、Ｚｎなどの過剰のｐ型ドーパントを該第２の再成長界面近傍にドーピングする必要もないため、内部損失の増大や内部微分量子効率の低下もない。したがって、たとえば本光半導体素子が、半導体レーザの場合は、低閾値、高効率、高出力な半導体レーザが得られる。また本光半導体素子が、光半導体増幅器である場合は、高利得、高飽和出力な半導体増幅器が得られる。
【００４０】
図１２は、第２の実施形態に係る光半導体集積素子の構造図である。本光半導体集積素子は、変調集積型ＤＦＢ−ＬＤであり、４回の結晶成長プロセスを経て完成している。即ち、まず半導体レーザとなる部分にのみ回折格子が形成されたｎ型ＩｎＰ基板６００上にレーザの活性層を含むダブルへテロ（Ｄｏｕｂｌｅ Ｈｅｔｅｒｏ： ＤＨ）構造を成長し、誘電体マスク等を用いたフォトリソグラフィープロセスにより半導体レーザ部分にマスクを形成し、ドライエッチングまたはウエットエッチングにより、変調器部分をエッチングする。
【００４１】
次に、２回目の結晶成長で、変調器用の活性層６０１を含むＤＨ構造を成長する。次に、再び誘電体マスク等を用いたフォトリソグラフィープロセスにより半導体レーザの導波路部と変調器の導波路部分にマスクを形成し、ドライエッチングまたはウエットエッチング等により、導波路以外の部分をエッチングする。次に半導体レーザ用および変調器用の導波路上にだけ誘電体膜を残して、３回目の結晶成長プロセスを実施し、ｐ−ＩｎＰブロック層６０２、半絶縁（Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ：ＳＩ）−ＩｎＰブロック層６０４、ｎ−ＩｎＰブロック層６０６を成長する。このときの再成長界面を第２の再成長界面６４４と呼ぶ。
【００４２】
次に半導体レーザ用および変調器用の導波路上の誘電体膜を除去し、４回目の結晶成長プロセスを実施するが、ここでｐ−ＩｎＰクラッド層６０８の成長を開始する直前に、結晶成長装置内において、エッチング作用を有するガスと、成長原料ガスを、エッチング速度と成長速度が丁度同じになる程度供給して、この半導体表面を清浄化する。このとき、光学式の膜厚モニタ等によって、表面の清浄化処理の中の膜厚の変化速度を測定すると、膜厚は僅かに減少するがその大きさは、０．１ｎｍ／ｓｅｃ以下である。該清浄化処理の後、ｐ−ＩｎＰクラッド層６０８、ｐ型コンタクト層６１２を成長する。この４回目の結晶成長プロセスを行った界面を第３の再成長界面６４６と呼ぶ。その後通常の電極形成プロセスを経て、本発明の光半導体素子が完成する。
【００４３】
本光半導体素子においては、第３の再成長界面の残留Ｓｉ濃度が面密度にして５Ｅ１０ａｔｏｍｓ／ｃｍ２以下と低いため、半導体レーザおよび変調器直上から電流ブロック層への漏れ電流が極めて少ないことに加えて、半導体レーザと変調器間の漏れ電流も極めて少ない。また、残留Ｓｉの影響を打ち消すために、Ｚｎなどの過剰のｐ型ドーパントを該第２の再成長界面近傍にドーピングする必要もないため、半導体レーザ部分においては、ｐ型ドーパントの拡散に伴う内部損失の増大や内部微分量子効率の低下がなく、また変調器部分においては、ｐ型ドーパントの拡散に伴う電界強度の不均分布化もない。したがって、低閾値、高効率、高出力、高速な、変調器集積型ＤＦＢ−ＬＤ半導体レーザが得られる。
【００４４】
本実施形態における光半導体素子において、第１の再成長界面に本発明の清浄化処理法を適用して、残留Ｓｉ濃度を低減した場合も、リーク電流が低減され、素子特性が改善される。
【００４５】
また、この光半導体集積素子において、第１の再成長界面および第２の再成長界面に本発明の清浄化処理法を適用して、残留Ｓｉ濃度を低減した場合も、素子間および単体素子のリーク電流が低減され、素子特性が改善される。
【００４６】
本発明の上記および他の目的、特徴および利点を明確にすべく、添付した図面を参照しながら、本発明の実施例を以下に詳述するが、本発明は、その要旨を超えない限り実施例に限定されるものではない。
【００４７】
第一の実施例
本実施例では、ＭＯＶＰＥ法を用いて、ＩｎＰ上にＩｎＰを再成長させる場合の成長界面の残留不純物除去について説明する。エッチング作用を有する原料として、ｔ−塩化ブチル（ＴＢＣｌ：（ＣＨ３）３ＣＣｌ）を用い、結晶成長原料としては、トリメチルインジウム（ＴＭＩｎ）及びホスフィン（ＰＨ３）を用いた。図１のようにＳｎドープ｛００１｝ＩｎＰ基板１０１上に減圧（６０Ｔｏｒｒ）ＭＯＶＰＥ法で１回目の成長層としてアンドープＩｎＰ層１０３を１．０μｍ成長させた後、一旦ウエハをＭＯＶＰＥ炉から取り出し、１２時間大気曝露する。ウエット処理等は実施しない。その後、このウエハを再びＭＯＶＰＥ炉内に投入し、２回目の成長層として０．５μｍのアンドープＩｎＰ層１０５を成長再成長させた。
【００４８】
２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内でＴＢＣｌとＴＭＩｎ及びＰＨ３をウエハの表面に１０分間供給して、表面清浄処理を行った（サンプルＡ）。この表面清浄処理の際のＴＢＣｌの供給量は１９．４μｍｏｌ／ｍｉｎで、これはＩｎＰのエッチング速度にして２０．５ｎｍ／ｍｉｎに相当し、ＴＭＩｎの供給量は１５．０８μｍｏｌ／ｍｉｎ、ＰＨ３の供給量は２．６８ｍｍｏｌ／ｍｉｎであり、これらはＩｎＰの成長速度にして２０．５ｎｍ／ｍｉｎに相当する。従って、ＴＢＣｌによるＩｎＰのエッチング速度と、ＴＭＩｎ及びＰＨ３によるＩｎＰの成長速度は等しく、この表面清浄処理中に１回目に成長したアンドープＩｎＰ層１０３の層厚変化はない。また表面清浄処理時の基板温度は、６２５℃とした。
【００４９】
比較の為に２回目のＩｎＰ層成長開始直前の第二の成長界面１０４でのＴＢＣｌ、ＴＭＩｎ、及びＰＨ３による表面清浄処理を行わずに２回目のアンドープＩｎＰ層１０５の成長を開始したサンプル（サンプルＢ）も作製した。
サンプルＡ及びサンプルＢの二つのサンプルの再成長界面での残留不純物濃度について２次イオン質量分析法（ＳＩＭＳ）を用い、アンドープＩｎＰ層１０５をスパッタリングしながら深さ方向の分析を行った。
第二の成長界面１０４でＴＢＣｌ、ＴＭＩｎ、及びＰＨ３による表面清浄処理を行わなかったサンプルＢでは、第二の成長界面１０４に残留不純物としてＣ，Ｏ、Ｓｉが検出され、その濃度はそれぞれ、面密度にしてＣ：６．４×１０１０ａｔｏｍｓ／ｃｍ２、Ｏ：６．９×１０１１ａｔｏｍｓ／ｃｍ２、Ｓｉ：１．２×１０１２ａｔｏｍｓ／ｃｍ２相当であった。一方、第二の成長界面１０４でＴＢＣｌ（１９．４μｍｏｌ／ｍｉｎ）、ＴＭＩｎ（１５．０８μｍｏｌ／ｍｉｎ）、及びＰＨ３（２．６８ｍｍｏｌ／ｍｉｎ）による表面清浄処理を行ったサンプルＡでは、第二の成長界面１０４でのＣ，Ｏ，Ｓｉ等の残留不純物はいずれも検出限界以下であった。ここで本測定での検出下限はそれぞれ、Ｃ：６×１０７ａｔｏｍｓ／ｃｍ２、Ｏ：６×１０８ａｔｏｍｓ／ｃｍ２、Ｓｉ：６×１０７ａｔｏｍｓ／ｃｍ２ 相当であった。またエッチングガスとして導入したＣｌも全く検出されなかった。ここでＣｌの検出下限は、３×１０７ａｔｏｍｓ／ｃｍ２程度であった。
【００５０】
なお、本実施例では第二の成長界面１０４の清浄処理を例にあげて説明したが、第一の成長界面１０２の清浄処理に本発明を適用することもできる。
【００５１】
第二の実施例
本実施例では、本発明をＩｎＰ系半導体レーザ素子に適用した。本実施例では、活性層を最上層とする半導体多層膜を形成した後、活性層表面の一部を覆うマスクを形成し、このマスクの両脇の部分をエッチングにより除去し、メサストライプを設ける。この段階で本発明に係る清浄処理を実施した後、メサの両脇に半導体層を埋込む。その後、メサ表面に対して本発明に係る清浄処理を実施し、つづいて上層の半導体層を成長させる。以下、図１０を参照して説明する。
【００５２】
まず通常の結晶成長プロセスにより、ｎ型ＩｎＰ基板３０１上にＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ量子井戸３０７を活性層とするダブルヘテロ構造を作製し、ＳｉＯ２をマスクとして、ドライエッチングにより深さ２μｍ程度の幅２μｍのメサストライプ３１０を形成した。その後、このウエハをＭＯＶＰＥ炉内に導入し、第一の再成長界面３０８に第一の実施例と同じ条件で上記本発明の表面清浄処理を施した後に、ｐ型ＩｎＰ層３０２、ｎ型ＩｎＰ層３０３、ｐ型ＩｎＰ層３０４を順次積層して電流ブロック構造を形成した。
【００５３】
次にこのウエハをＭＯＶＰＥ炉外に取り出し、ＳｉＯ２マスクを通常のウエットエッチングプロセスにより除去した後、再びＭＯＶＰＥ炉内に投入し、第二の再成長界面３０９に、再度、第一の実施例と同様の条件で表面清浄処理を実施した後、ｐ型ＩｎＰクラッド層３０５、ｐ−ＩｎＧａＡｓコンタクト層３０６を形成した。その後、通常の電極形成プロセス、素子分離プロセスを行い、埋め込み型レーザ素子を完成させた。
【００５４】
この素子の電圧−電流特性、電流−光出力特性を測定したところ、本発明の表面清浄処理を用いない従来の素子に比べて、スロープ効率が大幅に改善されると共に、高光出力時の電力−光出力変換特性が大幅に改善され、同じ光出力を得るのに必要な駆動電圧が大幅に低減されていることが確認された。これは、本発明の表面清浄処理により電流ブロック層形成前の第一の再成長界面３０８のＳｉ等のｎ型残留不純物が減少したことにより、リーク電流が減少し、またクラッド、コンタクト層形成前の第二の再成長界面３０９のＳｉ等のｎ型残留不純物が減少したことにより、電流障壁が取り除かれ、駆動電圧の低下した効果によるものであると考えられる。
【００５５】
なお、本実施例では、第一の再成長界面３０８および第二の再成長界面３０９の両方に表面清浄処理を施したが、いずれか一方、たとえば第二の再成長界面３０９に対してのみ清浄処理を施してもよい。
【００５６】
第三の実施例
本実施例では、清浄処理の条件を変更したこと以外は第一の実施例と同様にして半導体多層構造を作製し、第二の成長界面１０４でのＣ，Ｏ，Ｓｉ等の残留不純物密度を測定した。清浄処理の条件は表１に示した。表１の「処理条件」における各項目について、以下、説明する。
（ｉ）ガスの種類
ｔ−塩化ブチル（ＴＢＣｌ：（ＣＨ３）３ＣＣｌ）、ビスジメチルアミノホスフィンクロライド（ＢＤＭＡＰＣｌ：［（ＣＨ３）２］Ｎ２ＰＣｌ）を用いた。
（ｉｉ）ガスの流量
ＭＯＶＰＥ炉内へのガスの供給量を示す。
（ｉｉｉ）エッチング速度
表中に示された流量でエッチングガスのみを供給した場合のエッチング速度を示す。この値は予備実験により求められたものである。
（ｉｖ）成長速度
表中に示された流量で成長ガスのみを供給した場合の成長速度を示す。この値は予備実験により求められたものである。
（ｖ）膜厚変化指数
層厚が増加する場合を正、層厚が減少する場合を負と定義し、成長速度とエッチング速度の和を「膜厚変化指数」と定義した。清浄処理工程の前後における層厚変化の指標となる。
（ｖｉ）ガス供給方式
連続方式とは、エッチングガスおよび成長ガスを一定時間連続的に供給する方式である。間欠方式とは、エッチングガスおよび成長ガスを一定時間、間欠的に供給する方式であり、ガスを供給する時間とガスの供給を停止する時間を交互に繰り返す。
（ｖｉｉ）ウエットエッチング
アンドープＩｎＰ層１０３の清浄処理の前に、エッチング液を用いたエッチング処理を行った場合、ウエットエッチング「有り」と表記した。
【００５７】
（試料１〜４）
エッチング作用を有する原料として、ｔ−塩化ブチル（ＴＢＣｌ：（ＣＨ３）３ＣＣｌ）またはビスジメチルアミノホスフィンクロライド（ＢＤＭＡＰＣｌ：［（ＣＨ３）２］Ｎ２ＰＣｌ）を用い、結晶成長原料としては、トリメチルインジウム（ＴＭＩｎ）及びホスフィン（ＰＨ３）を用いた。図１のようにＳｎドープ｛００１｝ＩｎＰ基板１０１上に減圧（６０Ｔｏｒｒ）ＭＯＶＰＥ法で１回目の成長層としてアンドープＩｎＰ層１０３を１．０μｍ成長させた後、一旦ウエハをＭＯＶＰＥ炉から取り出し、１２時間大気曝露する。その後、アンドープＩｎＰ層１０３の表面を硫酸含有液によりウエットエッチングし、つづいて純水によりリンスを行った。
【００５８】
その後、このウエハを再びＭＯＶＰＥ炉内に投入し、表１に示す条件で清浄処理を行った後、２回目の成長層として０．５μｍのアンドープＩｎＰ層１０５を再成長させた。
【００５９】
各試料における清浄処理は以下のとおりである。
【００６０】
試料１では清浄処理を行わなかった。
【００６１】
試料２では、２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内でＴＢＣｌとＴＭＩｎ及びＰＨ３をウエハの表面に１０分間供給して、表面清浄処理を行った。各ガスの供給量等は表１に示したとおりである。ガスの供給は連続方式とした。清浄処理時の基板温度は、６２５℃とした。処理前後におけるアンドープＩｎＰ層１０３の層厚変化は認められなかった。
【００６２】
試料３では、２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内で以下のような処理を行った。すなわち、（ｉ）ＴＢＣｌとＴＭＩｎ及びＰＨ３をウエハの表面に１分間供給した後、（ｉｉ）１５秒間、ＰＨ３を大量に供給してパージを行う、というステップを、２０回繰り返して実施した。各ガスの供給量等は表１に示したとおりである。清浄処理時の基板温度は、６２５℃とした。処理前後におけるアンドープＩｎＰ層１０３の層厚変化は１００ｎｍ以下であった。
【００６３】
試料４では、２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内でビスジメチルアミノホスフィンクロライド（ＢＤＭＡＰＣｌ）とＴＭＩｎ及びＰＨ３をウエハの表面に１０分間供給して、表面清浄処理を行った。各ガスの供給量等は表１に示したとおりである。ガスの供給は連続方式とした。清浄処理時の基板温度は、６２５℃とした。処理前後におけるアンドープＩｎＰ層１０３の層厚変化の程度は表中に示したとおりであった。
【００６４】
（試料５〜６）
エッチング作用を有する原料として、ｔ−塩化ブチル（ＴＢＣｌ：（ＣＨ３）３ＣＣｌ）またはビスジメチルアミノホスフィンクロライド（ＢＤＭＡＰＣｌ：［（ＣＨ３）２］Ｎ２ＰＣｌ）を用い、結晶成長原料としては、トリメチルインジウム（ＴＭＩｎ）及びホスフィン（ＰＨ３）を用いた。図１のようにＳｎドープ｛００１｝ＩｎＰ基板１０１上に減圧（６０Ｔｏｒｒ）ＭＯＶＰＥ法で１回目の成長層としてアンドープＩｎＰ層１０３を１．０μｍ成長させた後、一旦ウエハをＭＯＶＰＥ炉から取り出し、１２時間大気曝露する。その後、ウエットエッチングを行うことなく、このウエハを再びＭＯＶＰＥ炉内に投入し、表１に示す条件で清浄処理を行った。その後、２回目の成長層として０．５μｍのアンドープＩｎＰ層１０５を再成長させた。
【００６５】
各試料における清浄処理は以下のとおりである。
【００６６】
試料５では清浄処理を行わなかった。
【００６７】
試料６では、２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内でＴＢＣｌとＴＭＩｎ及びＰＨ３をウエハの表面に１０分間供給して、表面清浄処理を行った。各ガスの供給量等は表１に示したとおりである。ガスの供給は連続方式とした。清浄処理時の基板温度は、６２５℃とした。処理前後におけるアンドープＩｎＰ層１０３の層厚変化は認められなかった。
【００６８】
上記各試料の清浄処理中の層厚変化は、いずれも１００ｎｍ以下であった。
上記各試料について、第一の実施例と同様にしてＳＩＭＳにより残留不純物綿密度を測定した。結果を表１および図２〜７に示す。図２〜７は、それぞれ、試料１〜６の測定結果に対応する。表１中、「ｎ．ｄ．」とは、検出不可であったことを意味する。試料ＮＯ．５においては、該当するピークに対応する濃度は算出されたものの、ノイズとの判別が困難であったため、参考値として数値を示した。なお、図２〜７では、不純物濃度（単位：ａｔｏｍｓ／ｃｍ３）として算定された数値（縦軸）を、面密度として換算し、この値を該当ピークに対応させて図中に記載した（単位：ａｔｏｍｓ／ｃｍ２）。
得られた結果より、以下のことが明らかになった。すなわち、膜厚変化指数が６ｎｍ以下（０．１ｎｍ／ｓｅｃ以下）となるようにエッチングガスと成長ガスの供給比を調整することにより、残留不純物面密度が顕著に低減される。特にＳｉが効果的に除去される。また、ガス供給方式は、間欠式が効果的である。間欠供給とすることによって残留不純物密度が顕著に低減される。清浄処理前のウエットエッチングは、実施しない方が残留不純物密度が小さい。
【００６９】
【表１】
【００７０】
第四の実施例
本実施例では、第三の実施例と同様の実験を、ガス流量比を変化させて行ったものである。
【００７１】
図１と同様のサンプル構造において第二の成長界面１０４での表面清浄処理条件としては、エッチングガスであるＴＢＣｌの供給量を１９．４μｍｏｌ／ｍｉｎ（ＩｎＰのエッチング速度にして２０．５ｎｍ／ｍｉｎ相当）、ＰＨ３供給量を２．６８ｍｍｏｌ／ｍｉｎと一定にし、ＴＭＩｎの供給量を０〜３０μｍｏｌ／ｍｉｎの間で変化させて、１０分間表面清浄処理を行い、続けてアンドープＩｎＰ層１０５を成長した。続けてＳＩＭＳ分析により第２界面の残留Ｓｉ濃度について調べた。
【００７２】
図８は、第三の実施例における試料２のＴＭＩｎ流量を変化させたもの（図中、「残留Ｓｉ（連続型）」と表示）と、第三の実施例における試料３のＴＭＩｎ流量を変化させたもの（図中、「残留Ｓｉ（間欠型）」と表示）とが示されている。
【００７３】
図９は、第三の実施例における試料４のＴＭＩｎ流量を変化させたものが示されている。
【００７４】
図８および図９には、残留Ｓｉの面密度と共に、ＴＢＣｌ及びＴＭＩｎによるＩｎＰの成長速度（即ちアンドープＩｎＰ層１０３（第一の半導体層）の膜厚変化速度）を正、エッチングを負として示した。
【００７５】
いずれの系においてもＴＭＩｎの供給量と共に残留Ｓｉ濃度が減少し、成長速度が０ｎｍ／ｓｅｃになる付近で、残留Ｓｉ濃度は最小値を示し、さらにＴＭＩｎ流量を増やすと、再び残留Ｓｉ濃度は上昇した。これは、エッチングガスのＴＢＣｌのみを第二の成長界面１０４に供給した場合、表面の残留Ｓｉは揮発性の塩化物ＳｉＣｌｘとして一旦は表面から脱離するものの、Ｓｉ−Ｃｌの結合が、Ｓｉ−Ｐの結合に比べて弱く、Ｓｉ−Ｃｌの結合がすぐに切れてまた表面に再付着してしまうが、ＴＭＩｎをＴＢＣｌと同時に供給すると、ＳｉがＳｉＣｌｘとして表面から脱離すると同時に、それまでＳｉが占有していた安定なＩＩＩ族サイトがＩｎで埋まり、一旦表面から脱離したＳｉが再びＩｎＰ表面に付着出来ずに表面から脱離していくためと考えられる。従ってＳｉの脱離効率はＴＢＣｌによるＩｎＰのエッチング速度とＴＭＩｎによるＩｎＰの成長速度が丁度釣り合うあたりで最大となる。ＴＭＩｎによるＩｎＰの成長速度がＴＢＣｌによるＩｎＰのエッチング速度を上回ると、今度はＳｉが脱離する前に、ＩｎＰ層が成長してしまい、表面の清浄処理が行われなくなるため第二の成長界面１０４での残留Ｓｉ濃度が上昇するものと考えられる。
【００７６】
図８および図９の結果から、０．１ｎｍ／ｓｅｃ以内の層厚変化速度とした場合、特に層厚変化が実質的にない場合に、残留Ｓｉ密度が顕著に低減されることが判明した。
【００７７】
第五の実施例
図１１に示すように、本実施例に係る光半導体素子は、ダブルチャンネル型の埋め込み構造（ｄｏｕｂｌｅ Ｃｈａｎｎｅｌ ｐｌａｎａｒ ｂｕｒｉｅｄ Ｈｅｔｅｒｏ ｓｔｒｕｃｔｕｒｅ： ＤＣ−ＰＢＨ）を有しており、３回の結晶成長プロセスを経て完成した。即ち、まずｎ型ＩｎＰ基板５００上にＩｎＧａＡｓＰ多重量子井戸（ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｅｌｌ： ＭＱＷ）活性層５０２を含むダブルへテロ構造からなる導波路層を成長し、ＳｉＯ２マスクを用いたフォトリソグラフィープロセスを経て所望のパターニングを施した幅２ｕｍの導波路層に、ドライエッチングまたはウエットエッチング等により、幅５ｕｍの溝を隔てて両側に再結合層を有する導波路を形成した。次に導波路上にだけＳｉＯ２膜を残して、２回目の結晶成長プロセスを実施し、ｐ−ＩｎＰブロック層５１０、ｎ−ＩｎＰブロック層５１２で導波路を埋め込んだ。このときの再成長界面を第１の再成長界面５０８と呼ぶ。次にＭＱＷ活性層を含むメサ上の誘電体膜を除去し、３回目の結晶成長プロセスを実施した。ここで、この再成長界面を第２の再成長界面５０６と呼ぶ。３回目の結晶成長プロセスでは、ｐ−ＩｎＰクラッド層５１４の成長を開始する直前に、有機金属気相成長（ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ： ＭＯＶＰＥ）炉内において、エッチングガスであるＴＢＣｌと、成長原料であるＴＭＩｎとＰＨ３を、エッチング速度と成長速度が丁度同じになる程度供給して、この第２の再成長界面を清浄化した。この表面清浄処理の際のＴＢＣｌの供給量は１９．４μｍｏｌ／ｍｉｎで、これはＩｎＰのエッチング速度にして２０．５ｎｍ／ｍｉｎに相当し、ＴＭＩｎの供給量は１５．０８μｍｏｌ／ｍｉｎ、ＰＨ３の供給量は２．６８ｍｍｏｌ／ｍｉｎであり、これらはＩｎＰの成長速度にして２０．５ｎｍ／ｍｉｎに相当する。従って、ＴＢＣｌによるＩｎＰのエッチング速度と、ＴＭＩｎ及びＰＨ３によるＩｎＰの成長速度は等しく、この表面清浄処理中に２回目の結晶成長プロセスまでに成長したＩｎＰ層に層厚変化はない。また清浄化処理の時間は０秒から１０分の間で変化させた。該清浄化処理の後、ｐ−ＩｎＰクラッド層５１４、ｐ型ＩｎＧａＡｓコンタクト層５１８を成長した。その後通常の電極形成プロセスを経て、本発明の光半導体素子を完成した。
【００７８】
素子長を３００ｕｍにへき開し、端面コーティングはせずに、発振特性を評価した。評価結果を表２に示す。ここで残留Ｓｉ面密度は、ＳＩＭＳで分析した第２の再成長界面における残留Ｓｉ面密度であり、本測定におけるＳｉの検出下限は、６ｘ１０７ａｔｏｍｓ／ｃｍ２相当であった。残留Ｓｉ面密度は、処理時間と共に減少し、６００秒では、検出下限以下にまで低下した。残留Ｓｉ面密度の低下に伴い、閾値電流、スロープ効率、光出力とも顕著に改善された。図１３は閾値電流の残留Ｓｉ面密度依存性を示す図である。また、図１４は、スロープ効率の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。また、図１５は、１５０ｍＡ通電時の光出力の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。残留Ｓｉ面密度を、約１ｘ１０１１ｃｍ−２以下にすることで、清浄化処理をしない場合に比べて、閾値電流は約２０％低減し、５．５ｍＡとなった。また、スロープ効率は約２０％改善し、０．３４Ｗ／Ａ、１５０ｍＡ通電時の光出力は１．４倍の４５ｍＷとなった。また比較のために、本発明の清浄化処理を用いずに、特許文献４に開示されている技術を用いて、約２Ｘ１０１８ｃｍ−３の高濃度のＺｎを第２の成長界面近傍の０．２ｕｍにドーピングしたサンプルも作製した。この場合、閾値、スロープ効率、１５０ｍＡ通電時の光出力は６．３ｍＡ、スロープ効率は０．３１Ｗ／Ａ、１５０ｍＡ通電時の光出力は３８ｍＷとなり、改善効果はあるものの十分でなく、本発明の清浄化処理により残留Ｓｉ濃度を約５ｘ１０１１ｃｍ−２以下に下げたほうが、改善効果は大きいことが確認された。これは、特許文献４の技術では、残留Ｓｉによるｎ型層形成の影響は高濃度のＺｎのドーピングにより補償できるものの、過剰のＺｎをドーピングすることによって、クラッド層での価電子帯間吸収損失（Ｉｎｔｅｒ Ｖａｌｅｎｃｅ Ｂａｎｄ Ａｂｓｏｒｐｔｉｏｎ： ＩＶＢＡ）が増大し、また活性層にＺｎが拡散して、内部微分量子効率（ηｉ）が低下したせいと考えられる。これに対し、本発明の光半導体素子においては、高濃度のＺｎを第２の再成長界面の近傍にドーピングすることなく、残留Ｓｉ濃度が面密度を減少させて、ｎ転層の形成を回避しているため、ＩＶＢＡの増加や、ηｉの低下を招くことなく、活性層直上から電流ブロック層への漏れ電流を抑制できるため、閾値、スロープ効率、光出力ともに大幅に改善できたものと考えられる。
【００７９】
【表２】
表２
【００８０】
第六の実施例
図１２は本実施例に係る光半導体集積素子の構造図である。本光半導体集積素子は、変調集積型ＤＦＢ−ＬＤであり、４回の結晶成長プロセスを経て完成した。即ち、まず半導体レーザとなる部分にのみ回折格子が形成されたｎ型ＩｎＰ基板６００上にＩｎＧａＡｓＰ ＭＱＷ活性層６０１を含むダブルへテロ（Ｄｏｕｂｌｅ Ｈｅｔｅｒｏ：ＤＨ）構造を成長した。次いで、誘電体マスク等を用いたフォトリソグラフィープロセスにより半導体レーザ部分にマスクを形成し、ドライエッチングまたはウエットエッチングにより、変調器部分をエッチングした。次に、２回目の結晶成長で、変調器用のＩｎＧａＡｓＰ ＭＱＷ層６０３を含むＤＨ構造を成長した。このときの再成長界面を第１の再成長界面６２０と呼ぶ。
【００８１】
次に、再び誘電体マスク等を用いたフォトリソグラフィープロセスにより半導体レーザの導波路部と変調器の導波路部分にマスクを形成し、ドライエッチングまたはウエットエッチング等により、導波路以外の部分をエッチングした。
【００８２】
次に半導体レーザ用および変調器用の導波路上にだけ誘電体膜を残して、３回目の結晶成長プロセスを実施し、厚さ０．１ｕｍでｐ型キャリア濃度５ｘ１０１７ｃｍ−２のｐ−ＩｎＰブロック層６０２、厚さ１．５ｕｍで抵抗率１ｘ１０９Ωｃｍの半絶縁（Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ：ＳＩ）−ＩｎＰブロック層６０４、厚さ０．１ｕｍでｎ型キャリア濃度３ｘ１０１８ｃｍ−３のｎ−ＩｎＰブロック層６０６を成長した。このときの再成長界面を第２の再成長界面６４４と呼ぶ。
【００８３】
次に半導体レーザ用および変調器用の導波路上の誘電体膜を除去し、４回目の結晶成長プロセスを実施した。この再成長界面を第３の再成長界面と呼ぶ。４回目の結晶成長プロセスでは、ｐ−ＩｎＰクラッド層６０８の成長を開始する直前に、ＭＯＶＰＥ炉内において、エッチングガスであるＴＢＣｌと、成長原料であるＴＭＩｎとＰＨ３を、エッチング速度と成長速度が丁度同じになる程度供給して、この第２の再成長界面を清浄化した。この表面清浄処理の際のＴＢＣｌの供給量は１９．４μｍｏｌ／ｍｉｎで、これはＩｎＰのエッチング速度にして２０．５ｎｍ／ｍｉｎに相当し、ＴＭＩｎの供給量は１５．０８μｍｏｌ／ｍｉｎ、ＰＨ３の供給量は２．６８ｍｍｏｌ／ｍｉｎであり、これらはＩｎＰの成長速度にして２０．５ｎｍ／ｍｉｎに相当する。従って、ＴＢＣｌによるＩｎＰのエッチング速度と、ＴＭＩｎ及びＰＨ３によるＩｎＰの成長速度は等しく、この表面清浄処理中に２回目の結晶成長プロセスまでに成長したＩｎＰ層に層厚変化はない。表面処理時間は、１０分間とした。
【００８４】
該清浄化処理の後、ｐ−ＩｎＰクラッド層６０８、ｐ型コンタクト層６２２を成長する。その後、通常の電極形成プロセスを経て、本発明の光半導体素子が完成する。
【００８５】
比較のために該第３の再成長界面に該表面処理を行わずに作製した変調器集積型ＤＦＢ−ＬＤと比べると、本発明の表面処理を施した上記変調器集積型ＤＦＢ−ＬＤにおいては、第３の再成長界面の残留Ｓｉ濃度がＳＩＭＳの検出下限の６ｘ１０７ａｔｏｍｓ／ｃｍ２以下と低いため、半導体レーザおよび変調器直上から電流ブロック層への漏れ電流が極めて少ないことに加えて、半導体レーザと変調器間の漏れ電流も極めて少ない。また、残留Ｓｉの影響を打ち消すために、Ｚｎなどの過剰のｐ型ドーパントをこの再成長界面近傍にドーピングする必要もないため、半導体レーザ部分においては、ｐ型ドーパントの拡散に伴う内部損失の増大や内部微分量子効率の低下がなく、また変調器部分においては、ｐ型ドーパントの拡散に伴う電界強度の不均分布化もない。この結果、閾値にして約１０％、スロープ効率が５％、出力１０％に加え、周波数応答特性が３ｄＢダウンの周波数で、約２０％の改善効果が得られた。
【００８６】
以上、実施例に基づいて本発明を説明したが、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、種々の態様をとることができる。
【００８７】
たとえば上記実施例では、エッチング作用を有する原料として、ＴＢＣｌ、ビスジメチルアミノホスフィンクロライド（［（ＣＨ３）２］Ｎ２ＰＣｌ）を用いたが、他のＣｌ系原料、例えば塩化水素（ＨＣｌ）や、塩化メチル（ＣＨ３Ｃｌ）、四塩化炭素（ＣＣｌ４）、ビスジメチルアミノアルシンクロライド（［（ＣＨ３）２］Ｎ２ＡｓＣｌ）、三塩化燐（ＰＣｌ３）、三塩化砒素ＡｓＣｌ３、塩素（Ｃｌ２）や、同様のＢｒ系原料、Ｉ系原料、Ｆ系原料を用いてもよい。他の原料を用いる場合、原料の分解効率やエッチング効率は原料によって異なるが、基本的には上記実施例に示したようにエッチング原料による半導体層のエッチング速度と結晶成長原料による半導体層の成長速度をバランスさせることで最大のエッチング効率が得られ、同様の効果が得られる。
【００８８】
また上記実施例では、結晶成長法としてＭＯＶＰＥ法を使った場合を例として説明したが、他の成長手法、たとえば分子線エピタキシー（ＭＢＥ）法やガスソースＭＢＥ（ＧＳＭＢＥ）法、有機金属ＭＢＥ（ＭＯＭＢＥ）法、化学ビーム成長（ＣＢＥ）法などを使っても良い。また上記実施例では、ＩｎＰ系材料について説明したが、本発明はこれに制限されるものではなく、ＧａＡｓ、ＩｎＡｓ、ＧａＰ、ＧａＮなどの他のＩＩＩ−Ｖ族化合物半導体やＩＩ‐ＶＩ族化合物半導体などの半導体材料に適用可能である。
【００８９】
また基板温度については、上記実施例では、６２５℃としたが、通常の結晶成長が可能な温度範囲例えばＩｎＰであれば４００℃〜７００℃程度の間、ＧａＡｓであれば４００℃から８００℃の間であればよく、エッチング原料による半導体層のエッチング速度や結晶成長原料による半導体層の成長速度の基板温度による変化を補正して、両者がバランスさせることで最大のエッチング効率が得られ、同様の効果がある。
【００９０】
また、上記実施例では半導体層に対してエッチング作用を有するエッチング性物質を含む第一のガスと結晶成長原料を含む第二のガスとを同時に半導体層表面に供給したが、これらを交互に供給する方式とすることもできる。この場合、半導体層の成長が過度に進行してしまうと充分な清浄度を実現することが困難となるため、１〜３原子層程度の厚みの成長が進行した後、エッチングが行われるというように、成長ガスとエッチングガスの切り替えを迅速に行うことが望ましい。
【００９１】
また上記実施例では、ＤＦＢ−ＬＤと変調器を組み合わせた変調器集積型ＤＦＢ−ＬＤを例として本発明の光半導体集積素子について説明したが、ＤＦＢ−ＬＤの代わりに、ファブリペローレーザやＦＰ−ＬＤ、ＤＢＲ−ＬＤ、半導体増幅器などを集積した素子にも有効であるし、集積する素子の数も２つに限らず、さらに多数の素子を集積した場合にも有効である。
【００９２】
また上記実施例では、ＤＣ−ＰＢＨ構造のファブリペローレーザを本発明の光半導体素子の一例として説明したが、他の構造の半導体レーザや、ＳＯＡや変調器などの他の単体アクティブデバイスに用いても有効である。特に、活性層面積の大きなアクティブＭＭＩ−ＬＤに用いた場合は、高電流注入時の出力飽和が抑制され、最大光出力が大幅に改善されるなど、顕著な効果がある。特に本発明は、 アクティブＭＭＩ構造を有する素子に好適に適用される。
【産業上の利用可能性】
【００９３】
以上説明したように、本発明によれば、もとの半導体層中の不純物拡散や結晶欠陥の発生を誘発することなく、また形状変化を最小限にして、結晶成長前の半導体基板表面や再成長前の半導体表面の不純物汚染や物理的ダメージを再現性良く安定的に除去することが可能であり、成長界面を有する半導体素子の性能改善に大きな効果がある。
【図面の簡単な説明】
【００９４】
【図１】図１は、実施例で作製した半導体層の構造を示す図である。
【図２】図２は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
【図３】図３は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
【図４】図４は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
【図５】図５は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
【図６】図６は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
【図７】図７は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
【図８】図８は、実施例における残留Ｓｉ濃度のＴＭＩｎ供給量依存性を示す図である。
【図９】図９は、実施例における残留Ｓｉ濃度のＴＭＩｎ供給量依存性を示す図である。
【図１０】図１０は、第二の実施例における埋め込み型半導体レーザ構造を示す図である。
【図１１】図１１は、第５の実施例における本発明の光半導体素子の構造を示す図である。
【図１２】図１２は、第６の実施例における本発明の光半導体素子の構造を示す図である。
【図１３】図１３は、第５の実施例における閾値電流の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。
【図１４】図１４は、第５の実施例におけるスロープ効率の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。
【図１５】図１５は、第５の実施例における１５０ｍＡ通電時の光出力の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。
【図１６】図１６は、従来の埋め込み型半導体レーザの断面図である。
【符号の説明】
【００９５】
１０１ ＩｎＰ基板
１０２ 第一の成長界面
１０３ アンドープＩｎＰ層
１０４ 第二の成長界面
１０５ アンドープＩｎＰ層
３０１ ｎ型ＩｎＰ基板
３０２ ｐ型ＩｎＰ層
３０３ ｎ型ＩｎＰ層
３０４ ｐ型ＩｎＰ層
３０５ ｐ型ＩｎＰクラッド層
３０６ ｐ−ＩｎＧａＡｓコンタクト層
３０７ ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ量子井戸
３０８ 第一の再成長界面
３０９ 第二の再成長界面
３１０ メサストライプ
５００ ｎ型ＩｎＰ基板
５０２ 活性層
５０４ 再結合層
５０６ 第二の再成長界面
５０８ 第一の再成長界面
５１０ ｐ−ＩｎＰブロック層
５１２ ｎ−ＩｎＰブロック層
５１４ ｐ−ＩｎＰクラッド層
５１８ ｐ型ＩｎＧａＡｓコンタクト層コンタクト層
６００ ｎ型ＩｎＰ基板
６０１ 活性層
６０２ ｐ−ＩｎＰブロック層
６０３ ＭＱＷ層
６０４ 半絶縁ＩｎＰブロック層
６０６ ｎ−ＩｎＰブロック層
６０８ ｐ−ＩｎＰクラッド層
６１２ ｐ型コンタクト層
６２０ 第１の再成長界面
６４４ 第２の再成長界面
６４６ 第３の再成長界面
【技術分野】
【０００１】
本発明は、半導体層表面を清浄化する技術に関するものである。
【背景技術】
【０００２】
半導体素子の製造工程においては、半導体基板上への同種または異種の半導体層の結晶成長工程、誘電体等をマスクとしたフォトリソグラフィーと化学エッチングまたはドライエッチングによるパターンニング工程、電流ブロック構造や光閉じ込め構造のための同種または異種の半導体層の再成長工程を繰り返すことが多い。この場合、結晶成長前の基板表面や再成長前の半導体成長層表面は、大気暴露やエッチング、洗浄等のプロセスにより不純物汚染や物理的ダメージを受け易く、それらの表面にそのまま結晶成長を行うと素子特性や寿命が大幅に劣化してしまう。このため、不純物汚染や物理的ダメージ層を除去するために、結晶成長室内でエッチングを行い、その後、続けて結晶成長を行う手法が用いられてきた。
【０００３】
このような技術として、特許第３１５８６５１号では、成長原料としてトリメチルガリウム（ＴＭＧ）及びアルシン（ＡｓＨ３）、エッチングガスとして塩化水素（ＨＣｌ）を用いてＧａＡｓの再成長直前に、成長室内でエッチングを施すことにより、炭素（Ｃ）、酸素（Ｏ）、シリコン（Ｓｉ）などの不純物を除去でき、またエッチング中にＨＣｌと共にＴＭＧを同時に供給すると、エッチングにより結晶表面に生じるストイキオメトリーからのずれが補償され、再成長界面でのキャリアの蓄積が抑制されるとされている。
【０００４】
また、特開昭５９−６５４３４号公報には、ＧａＡｓ半導体の気相成長において、塩化水素とともにＩＩＩ族元素のアルキル化合物およびＶ族元素の水酸化物もしくはアルキル化合物の蒸気を同時に導入して半導体層をエッチングする技術が開示されている。エッチングの速さは、毎分０．１μｍのエッチング速度の例が示されている。こうすることにより、成長開始前の下地表面を鏡面にすることができるとされている。
【０００５】
また、特開昭５１−７４５８０号公報には、ＩＩＩ−Ｖ族元素から成る半導体物質の気相エッチングをＶ族元素のハロゲン化物および同水酸化物を含む不活性ガス雰囲気下で実施し、Ｖ族元素の水酸化物を同時に導入する技術が記載されている。同公報によれば、平坦で、かつ鏡面性に優れた基板表面を得ることができると記載されている。
【０００６】
また一方で、特許第３３３９４８６号に開示されている様に、埋め込み型半導体レーザにおいて、再成長界面での残留Ｓｉの影響を補償するために、Ｚｎをドーピングして、残留Ｓｉによるｎ転層を再びｐ反転させて、レーザの発振特性を向上させる技術も開発されている（図１６）。
【特許文献１】 特許第３１５８６５１号
【特許文献２】 特開昭５９−６５４３４号公報
【特許文献３】 特開昭５１−７４５８０号公報
【特許文献４】 特許第３３３９４８６号
【非特許文献１】 アイトリプルイー ジャーナル オブ セレクティド トピックス イン カンタム エレクトロニクス 第３巻 第３号 ８４５ページ目から８５３ページ目（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｅｌｅｃｔｅｄ Ｔｏｐｉｃｓ ｉｎ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．３，Ｎ０．３，ｐ８４５〜ｐ８５３）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら上記従来技術では、半導体結晶の構成元素に比べてエッチング速度が遅い汚染物質が表面に残留しやすく、例えばアイトリプルイー ジャーナル オブ セレクティド トピックス イン カンタム エレクトロニクス 第３巻 第３号 ８４５ページ目から８５３ページ目（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｅｌｅｃｔｅｄ Ｔｏｐｉｃｓ ｉｎ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．３，Ｎ０．３，ｐ８４５〜ｐ８５３）に報告されているように、エッチングガスとしてＰＣｌ３を用い、ＩｎＰ表面を成長室内でエッチングしてもＳｉはほとんどエッチングされず、表面に残留してしまう。また本発明者らの実験結果では、通常の結晶成長温度付近では、特許第３１５８６５１号で示されているような結晶成長室内でのエッチングを施しても再成長界面の残留Ｓｉを除去することは容易でなかった。また、残留Ｓｉを除去しようとして基板温度を上げ過ぎたり、エッチングを深くし過ぎると、もとの半導体層の内部で不純物拡散や結晶欠陥を生じたり、エッチングにより形状変化が起き、設計通りのデバイス構造が作製できないという問題があった。
【０００８】
また、特許第３３３９４８６号に開示されている技術を用いた場合は、残留Ｓｉによるｎ型層形成の影響は補償できるものの、過剰のＺｎをドーピングすることによって、クラッド層での価電子帯間吸収損失（Ｉｎｔｅｒ Ｖａｌｅｎｃｅ Ｂａｎｄ Ａｂｓｏｒｐｔｉｏｎ： ＩＶＢＡ）を増大させ、また活性層に拡散した場合は、内部微分量子効率（ηｉ）を低下させるなどのデメリットがある。
【０００９】
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、もとの半導体層中の不純物拡散や結晶欠陥の発生を誘起することなく、また形状変化を最小限にして、結晶成長前の半導体基板表面や再成長前の半導体表面の不純物汚染や物理的ダメージを再現性良く安定的に除去する半導体表面清浄化手法を提供すること、及び過剰のＺｎドーピングなどによるＩＶＢＡの増加やηｉの低下や、結晶欠陥のない良好な発振特性を有する埋め込み半導体レーザ構造を提供することにある。
【００１０】
半導体表面に付着した特定の汚染物質の除去が困難な理由について、本発明者らは以下のように推察した。半導体層表面に付着した汚染物質に対してエッチング性物質を作用させた場合、エッチング性物質と上記特定の汚染物質が化学反応を起こす。しかし、この化学反応によって生じた結合の結合力は比較的弱く、汚染物質がエッチング性物質と結合し化合物を形成して半導体表面から脱離しても、またすぐに結合が切れて半導体表面に再付着してしまうものと予想される。このように、半導体表面に付着した特定の汚染物質は、半導体層へ再付着するため、除去が困難であると推察される。
【００１１】
こうした推察のもと、本発明者は、エッチング作用のある原料と結晶成長原料の両方を、清浄処理対象となる半導体層表面に接触せしめることにより、再付着を抑制しつつ汚染物質を効率的にエッチング除去できることを見いだし、本発明を完成した。
【課題を解決するための手段】
【００１２】
本発明の半導体素子は、ｐ型半導体層中の再成長界面の残留Ｓｉ濃度が面密度で５×１０１１ａｔｏｍｓ／ｃｍ２以下であることを特徴とする。
【００１３】
また、本発明の半導体素子は、前記再成長界面が、ｐ型電流ブロック層と、その下部に接する層との界面であることを特徴とする。
【００１４】
また、本発明の半導体素子は、前記再成長界面が、ｐ型クラッド層と、その下部に接する層との界面であることを特徴とする。
【００１５】
また、本発明の半導体素子は、前記再成長界面が、ｐ型クラッド層中の再成長界面であることを特徴とする。
【００１６】
また本発明の半導体素子は、アクティブＭＭＩ構造を有することを特徴とする。
【００１７】
また本発明の半導体集積素子は、ｐ型半導体層中の再成長界面の残留Ｓｉ濃度が面密度で５×１０１１ａｔｏｍｓ／ｃｍ２以下であることを特徴とする。
【００１８】
また、本発明の半導体集積素子は、前記再成長界面が、ｐ型電流ブロック層と、その下部に接する層との界面であることを特徴とする。
【００１９】
また、本発明の半導体集積素子は、前記再成長界面が、ｐ型クラッド層と、その下部に接する層との界面であることを特徴とする。
【００２０】
また、本発明の半導体集積素子は、前記再成長界面が、ｐ型クラッド層中の再成長界面であることを特徴とする。
【００２１】
また、本発明の半導体集積素子は、アクティブＭＭＩ構造を有することを特徴とする。
【００２２】
こうすることにより、結晶欠陥やドーパントの拡散が少ない構造となり、ＩＶＢＡを増加させたりηｉを低下させることなく、ブロック層の耐圧を低下させていた漏れ電流を抑制することができ、この結果、良好な発振特性が得られる。また、素子の構造によっては素子間の漏れ電流を抑制できるという効果が得られる。
【００２３】
上記再成長界面は、たとえば、
（ｉ）ｐ型電流ブロック層と、その下部に接する層との界面
（ｉｉ）ｐ型クラッド層と、その下部に接する層との界面
（ｉｉｉ） ｐ型クラッド層中の再成長界面とすることができる。
（ｉ）の例としては、ｐ型電流ブロック層とｐ型基板との界面が挙げられる。（ｉｉ）の例としては、ｐ型クラッド層とその下部の活性層や光ガイド層等が挙げられる。
【００２４】
再成長界面の残留Ｓｉ濃度は、面密度で、５×１０１１ａｔｏｍｓ／ｃｍ２以下とするが、好ましくは、１×１０１１ａｔｏｍｓ／ｃｍ２以下とする。こうすることにより、耐圧特性の向上、漏れ電流の低減を図ることができる。
【００２５】
本発明に係る半導体素子、半導体集積素子は、アクティブＭＭＩ構造を有するものとすることができる。
【発明の効果】
【００２６】
以上のように本発明は、以下の効果を有する。
【００２７】
第１の効果は、埋め込み型光半導体素子の電流ブロック層となる第１の埋め込み層とクラッド層となる第２の埋め込み層の間の再成長界面の残留Ｓｉ濃度を５Ｅ１１ａｔｏｍｓ／ｃｍ２以下としたことで、ブロック層の耐圧を低下させていた漏れ電流を抑制でき、良好な発振特性を有する埋め込み型半導体レーザを提供することができることである。
【００２８】
第２の効果は、埋め込み型光半導体素子の電流ブロック層となる第１の埋め込み層とクラッド層となる第２の埋め込み層の間の再成長界面の残留Ｓｉ濃度を５Ｅ１１ｃｍ−２以下としたことで、残留Ｓｉによるｎ転層を再びｐ反転させるためにＺｎを高濃度にドーピングする必要がなくなり、ＩＶＢＡの増加やηｉの低下を回避でき、良好な発振特性を有する埋め込み型半導体レーザを提供することができることである。
【００２９】
第３の効果は、光半導体集積素子においては、クラッド層内の再成長界面の残留Ｓｉ濃度を５Ｅ１１ａｔｏｍｓ／ｃｍ２以下にしたことで、素子間の漏れ電流が抑制され、良好な動作特性を有する埋め込み半導体レーザを有する集積素子を提供できることである。
【発明を実施するための最良の形態】
【００３０】
本発明における清浄処理の対象となる半導体層は、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＩｎＡｓＰなどのＩｎＰ系、ＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＧａＡｓＳｂ、ＩｎＧａＡｓＮなどのＧａＡｓ系、ＧａＮ，ＡｌＧａＮ，ＧａＩｎＮ，ＡｌＧａＩｎＮ、ＢＡｌＧａＩｎＮなどのＧａＮ系等のＩＩＩ−Ｖ族化合物半導体；ＺｎＳｅ、ＺｎＴｅ、ＭｇＺｎＳＳｅ、ＭｇＺｎＣｄＳｅ、ＭｇＺｎＳｅＴｅ、ＺｎＳｅＴｅ、ＺｎＯ，ＭｇＺｎＯ，ＭｇＣｄＺｎＯ等のＩＩ−ＶＩ族化合物半導体；等の化合物半導体のほか、シリコンおよびその化合物、ゲルマニウムおよびその化合物等の半導体により構成される。
【００３１】
なお、本発明における清浄処理の対象となる半導体層は、３元系でも４元系以上の組成でもよい。
【００３２】
このうち、ＩＩＩ−Ｖ族化合物半導体層の表面に、素子の作製プロセスもしくは大気暴露によって付着した汚染物質の除去に本発明を適用した場合、顕著な効果が得られる。特に、従来技術によっては充分に除去することが困難であったシリコンの除去に適用すると、特に効果的である。
【００３３】
本発明におけるエッチング性物質としては、大多数の元素と結合して揮発性の化合物を形成する、ハロゲン元素またはその化合物を例示することができる。このうち、取り扱いが容易である点で、塩素（Ｃｌ）を含む原料であることが好ましく用いられる。
【００３４】
本発明におけるエッチング性物質としては、ｔ−塩化ブチル（（ＣＨ３）３ＣＣｌ：ＴＢＣｌ）、ビスジメチルアミノホスフィンクロライド（［（ＣＨ３）２］Ｎ２ＰＣｌ：ＢＤＭＡＰＣｌ）、塩化水素（ＨＣｌ）や、塩化メチル（ＣＨ３Ｃｌ）、四塩化炭素（ＣＣｌ４）、ビスジメチルアミノアルシンクロライド（［（ＣＨ３）２］Ｎ２ＡｓＣｌ）、三塩化燐（ＰＣｌ３）、三塩化砒素ＡｓＣｌ３、塩素（Ｃｌ２）や、同様のＢｒ系原料、Ｉ系原料、Ｆ系原料を例示することができる。このうち、ｔ−塩化ブチルを用いると、清浄処理の対象となる半導体層のストイキメトリを比較的良好に維持しつつ効果的にエッチングを行うことができる。たとえば、上記半導体層がＩＩＩ−Ｖ族半導体で、エッチングガスが特定のＶ族元素を含んでいる場合、清浄処理の対象となる半導体層がエッチングガス中に含まれるものと異なる種類のＶ族元素を含んでいると、清浄処理中に表面に変性層が形成されてしまう問題がしばしば起こるが、ｔ−塩化ブチルはＶ族元素を含まないため、清浄処理中に変性層が形成されることがなく、好ましい。また、ビスジメチルアミノホスフィンクロライドを用いた場合、エッチング能力の温度依存性が比較的抑制されるため、安定した清浄処理を行うことができる。
【００３５】
また、清浄処理の対象となる半導体層を構成するＩＩＩ族元素が一種類からなる場合、本発明の表面処理中に変成層の形成や組成変化を起こしにくいため望ましく、さらには第一の半導体を構成するＩＩＩ族元素がインジウム（Ｉｎ）で、たとえばＩｎＰ、ＩｎＡｓ、ＩｎＮ、ＩｎＳｂなど、であるか、またはガリウム（Ｇａ）、たとえばＧａＡｓ、ＧａＰ、ＧａＮ、ＧａＳｂなど、である場合、より顕著な効果が現れる。
【００３６】
本発明は、半導体層の成長を気相成長装置を用いて実施する場合、顕著な効果が得られ、成長原料に有機金属を用いた有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法の場合に、より顕著な効果が現れる。またこの場合、結晶成長原料である水素化合物及び有機金属ガスについては特に限定はされず、所望の化合物半導体を得るのに必要な水素化合物及び有機金属化合物ガスを用いればよい。
【００３７】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００３８】
図１１を参照すると、本発明の第１の実施の形態として光半導体素子の構造図が示されている。本光半導体素子は、ダブルチャンネル型の埋め込み構造（Ｄｏｕｂｌｅ Ｃｈａｎｎｅｌ Ｐｌａｎａｒ Ｂｕｒｉｅｄ Ｈｅｔｅｒｏ Ｓｔｒｕｃｔｕｒｅ： ＤＣ−ＰＢＨ）を有する半導体レーザであり、３回の結晶成長プロセスを経て完成している。即ち、まずｎ型ＩｎＰ基板５００上に活性層５０２を含むダブルへテロ構造からなる導波路層を成長し、誘電体マスク等を用いたフォトリソグラフィープロセスを経て所望のパターニングを施した導波路層に、ドライエッチングまたはウエットエッチング等により、溝を隔てて両側に再結合層５０４を有する導波路を形成する。次に導波路上にだけ誘電体膜を残して、２回目の結晶成長プロセスを実施し、ｐ−ＩｎＰブロック層５１０、ｎ−ＩｎＰブロック層５１２で導波路を埋め込む。このときの再成長界面を第１の再成長界面５０８と呼ぶ。次に活性層５０２を含むメサ上の誘電体膜を除去し、３回目の結晶成長プロセスを実施するが、ここでｐ−ＩｎＰクラッド層５１０の成長を開始する直前に、結晶成長装置内において、エッチング作用を有するガスと、成長原料ガスを、エッチング速度と成長速度が丁度同じになる程度供給して、この半導体表面を清浄化する。このとき、光学式の膜厚モニタ等によって、表面の清浄化処理の中の膜厚の変化速度を測定すると、膜厚は僅かに減少するがその大きさは、０．１ｎｍ／ｓｅｃ以下である。該清浄化処理の後、ｐ−ＩｎＰクラッド層５１４、ｐ型コンタクト層５１８を成長する。この２回目の再成長プロセスを行った界面を第２の再成長界面と呼ぶ。その後通常の電極形成プロセスを経て、本発明の光半導体素子が完成する。
【００３９】
本光半導体素子においては、第２の再成長界面の残留Ｓｉ濃度が面密度にして５Ｅ１０ａｔｏｍｓ／ｃｍ２以下と低いため、活性層直上から電流ブロック層への漏れ電流が極めて少ない。また、残留Ｓｉの影響を打ち消すために、Ｚｎなどの過剰のｐ型ドーパントを該第２の再成長界面近傍にドーピングする必要もないため、内部損失の増大や内部微分量子効率の低下もない。したがって、たとえば本光半導体素子が、半導体レーザの場合は、低閾値、高効率、高出力な半導体レーザが得られる。また本光半導体素子が、光半導体増幅器である場合は、高利得、高飽和出力な半導体増幅器が得られる。
【００４０】
図１２は、第２の実施形態に係る光半導体集積素子の構造図である。本光半導体集積素子は、変調集積型ＤＦＢ−ＬＤであり、４回の結晶成長プロセスを経て完成している。即ち、まず半導体レーザとなる部分にのみ回折格子が形成されたｎ型ＩｎＰ基板６００上にレーザの活性層を含むダブルへテロ（Ｄｏｕｂｌｅ Ｈｅｔｅｒｏ： ＤＨ）構造を成長し、誘電体マスク等を用いたフォトリソグラフィープロセスにより半導体レーザ部分にマスクを形成し、ドライエッチングまたはウエットエッチングにより、変調器部分をエッチングする。
【００４１】
次に、２回目の結晶成長で、変調器用の活性層６０１を含むＤＨ構造を成長する。次に、再び誘電体マスク等を用いたフォトリソグラフィープロセスにより半導体レーザの導波路部と変調器の導波路部分にマスクを形成し、ドライエッチングまたはウエットエッチング等により、導波路以外の部分をエッチングする。次に半導体レーザ用および変調器用の導波路上にだけ誘電体膜を残して、３回目の結晶成長プロセスを実施し、ｐ−ＩｎＰブロック層６０２、半絶縁（Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ：ＳＩ）−ＩｎＰブロック層６０４、ｎ−ＩｎＰブロック層６０６を成長する。このときの再成長界面を第２の再成長界面６４４と呼ぶ。
【００４２】
次に半導体レーザ用および変調器用の導波路上の誘電体膜を除去し、４回目の結晶成長プロセスを実施するが、ここでｐ−ＩｎＰクラッド層６０８の成長を開始する直前に、結晶成長装置内において、エッチング作用を有するガスと、成長原料ガスを、エッチング速度と成長速度が丁度同じになる程度供給して、この半導体表面を清浄化する。このとき、光学式の膜厚モニタ等によって、表面の清浄化処理の中の膜厚の変化速度を測定すると、膜厚は僅かに減少するがその大きさは、０．１ｎｍ／ｓｅｃ以下である。該清浄化処理の後、ｐ−ＩｎＰクラッド層６０８、ｐ型コンタクト層６１２を成長する。この４回目の結晶成長プロセスを行った界面を第３の再成長界面６４６と呼ぶ。その後通常の電極形成プロセスを経て、本発明の光半導体素子が完成する。
【００４３】
本光半導体素子においては、第３の再成長界面の残留Ｓｉ濃度が面密度にして５Ｅ１０ａｔｏｍｓ／ｃｍ２以下と低いため、半導体レーザおよび変調器直上から電流ブロック層への漏れ電流が極めて少ないことに加えて、半導体レーザと変調器間の漏れ電流も極めて少ない。また、残留Ｓｉの影響を打ち消すために、Ｚｎなどの過剰のｐ型ドーパントを該第２の再成長界面近傍にドーピングする必要もないため、半導体レーザ部分においては、ｐ型ドーパントの拡散に伴う内部損失の増大や内部微分量子効率の低下がなく、また変調器部分においては、ｐ型ドーパントの拡散に伴う電界強度の不均分布化もない。したがって、低閾値、高効率、高出力、高速な、変調器集積型ＤＦＢ−ＬＤ半導体レーザが得られる。
【００４４】
本実施形態における光半導体素子において、第１の再成長界面に本発明の清浄化処理法を適用して、残留Ｓｉ濃度を低減した場合も、リーク電流が低減され、素子特性が改善される。
【００４５】
また、この光半導体集積素子において、第１の再成長界面および第２の再成長界面に本発明の清浄化処理法を適用して、残留Ｓｉ濃度を低減した場合も、素子間および単体素子のリーク電流が低減され、素子特性が改善される。
【００４６】
本発明の上記および他の目的、特徴および利点を明確にすべく、添付した図面を参照しながら、本発明の実施例を以下に詳述するが、本発明は、その要旨を超えない限り実施例に限定されるものではない。
【００４７】
第一の実施例
本実施例では、ＭＯＶＰＥ法を用いて、ＩｎＰ上にＩｎＰを再成長させる場合の成長界面の残留不純物除去について説明する。エッチング作用を有する原料として、ｔ−塩化ブチル（ＴＢＣｌ：（ＣＨ３）３ＣＣｌ）を用い、結晶成長原料としては、トリメチルインジウム（ＴＭＩｎ）及びホスフィン（ＰＨ３）を用いた。図１のようにＳｎドープ｛００１｝ＩｎＰ基板１０１上に減圧（６０Ｔｏｒｒ）ＭＯＶＰＥ法で１回目の成長層としてアンドープＩｎＰ層１０３を１．０μｍ成長させた後、一旦ウエハをＭＯＶＰＥ炉から取り出し、１２時間大気曝露する。ウエット処理等は実施しない。その後、このウエハを再びＭＯＶＰＥ炉内に投入し、２回目の成長層として０．５μｍのアンドープＩｎＰ層１０５を成長再成長させた。
【００４８】
２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内でＴＢＣｌとＴＭＩｎ及びＰＨ３をウエハの表面に１０分間供給して、表面清浄処理を行った（サンプルＡ）。この表面清浄処理の際のＴＢＣｌの供給量は１９．４μｍｏｌ／ｍｉｎで、これはＩｎＰのエッチング速度にして２０．５ｎｍ／ｍｉｎに相当し、ＴＭＩｎの供給量は１５．０８μｍｏｌ／ｍｉｎ、ＰＨ３の供給量は２．６８ｍｍｏｌ／ｍｉｎであり、これらはＩｎＰの成長速度にして２０．５ｎｍ／ｍｉｎに相当する。従って、ＴＢＣｌによるＩｎＰのエッチング速度と、ＴＭＩｎ及びＰＨ３によるＩｎＰの成長速度は等しく、この表面清浄処理中に１回目に成長したアンドープＩｎＰ層１０３の層厚変化はない。また表面清浄処理時の基板温度は、６２５℃とした。
【００４９】
比較の為に２回目のＩｎＰ層成長開始直前の第二の成長界面１０４でのＴＢＣｌ、ＴＭＩｎ、及びＰＨ３による表面清浄処理を行わずに２回目のアンドープＩｎＰ層１０５の成長を開始したサンプル（サンプルＢ）も作製した。
サンプルＡ及びサンプルＢの二つのサンプルの再成長界面での残留不純物濃度について２次イオン質量分析法（ＳＩＭＳ）を用い、アンドープＩｎＰ層１０５をスパッタリングしながら深さ方向の分析を行った。
第二の成長界面１０４でＴＢＣｌ、ＴＭＩｎ、及びＰＨ３による表面清浄処理を行わなかったサンプルＢでは、第二の成長界面１０４に残留不純物としてＣ，Ｏ、Ｓｉが検出され、その濃度はそれぞれ、面密度にしてＣ：６．４×１０１０ａｔｏｍｓ／ｃｍ２、Ｏ：６．９×１０１１ａｔｏｍｓ／ｃｍ２、Ｓｉ：１．２×１０１２ａｔｏｍｓ／ｃｍ２相当であった。一方、第二の成長界面１０４でＴＢＣｌ（１９．４μｍｏｌ／ｍｉｎ）、ＴＭＩｎ（１５．０８μｍｏｌ／ｍｉｎ）、及びＰＨ３（２．６８ｍｍｏｌ／ｍｉｎ）による表面清浄処理を行ったサンプルＡでは、第二の成長界面１０４でのＣ，Ｏ，Ｓｉ等の残留不純物はいずれも検出限界以下であった。ここで本測定での検出下限はそれぞれ、Ｃ：６×１０７ａｔｏｍｓ／ｃｍ２、Ｏ：６×１０８ａｔｏｍｓ／ｃｍ２、Ｓｉ：６×１０７ａｔｏｍｓ／ｃｍ２ 相当であった。またエッチングガスとして導入したＣｌも全く検出されなかった。ここでＣｌの検出下限は、３×１０７ａｔｏｍｓ／ｃｍ２程度であった。
【００５０】
なお、本実施例では第二の成長界面１０４の清浄処理を例にあげて説明したが、第一の成長界面１０２の清浄処理に本発明を適用することもできる。
【００５１】
第二の実施例
本実施例では、本発明をＩｎＰ系半導体レーザ素子に適用した。本実施例では、活性層を最上層とする半導体多層膜を形成した後、活性層表面の一部を覆うマスクを形成し、このマスクの両脇の部分をエッチングにより除去し、メサストライプを設ける。この段階で本発明に係る清浄処理を実施した後、メサの両脇に半導体層を埋込む。その後、メサ表面に対して本発明に係る清浄処理を実施し、つづいて上層の半導体層を成長させる。以下、図１０を参照して説明する。
【００５２】
まず通常の結晶成長プロセスにより、ｎ型ＩｎＰ基板３０１上にＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ量子井戸３０７を活性層とするダブルヘテロ構造を作製し、ＳｉＯ２をマスクとして、ドライエッチングにより深さ２μｍ程度の幅２μｍのメサストライプ３１０を形成した。その後、このウエハをＭＯＶＰＥ炉内に導入し、第一の再成長界面３０８に第一の実施例と同じ条件で上記本発明の表面清浄処理を施した後に、ｐ型ＩｎＰ層３０２、ｎ型ＩｎＰ層３０３、ｐ型ＩｎＰ層３０４を順次積層して電流ブロック構造を形成した。
【００５３】
次にこのウエハをＭＯＶＰＥ炉外に取り出し、ＳｉＯ２マスクを通常のウエットエッチングプロセスにより除去した後、再びＭＯＶＰＥ炉内に投入し、第二の再成長界面３０９に、再度、第一の実施例と同様の条件で表面清浄処理を実施した後、ｐ型ＩｎＰクラッド層３０５、ｐ−ＩｎＧａＡｓコンタクト層３０６を形成した。その後、通常の電極形成プロセス、素子分離プロセスを行い、埋め込み型レーザ素子を完成させた。
【００５４】
この素子の電圧−電流特性、電流−光出力特性を測定したところ、本発明の表面清浄処理を用いない従来の素子に比べて、スロープ効率が大幅に改善されると共に、高光出力時の電力−光出力変換特性が大幅に改善され、同じ光出力を得るのに必要な駆動電圧が大幅に低減されていることが確認された。これは、本発明の表面清浄処理により電流ブロック層形成前の第一の再成長界面３０８のＳｉ等のｎ型残留不純物が減少したことにより、リーク電流が減少し、またクラッド、コンタクト層形成前の第二の再成長界面３０９のＳｉ等のｎ型残留不純物が減少したことにより、電流障壁が取り除かれ、駆動電圧の低下した効果によるものであると考えられる。
【００５５】
なお、本実施例では、第一の再成長界面３０８および第二の再成長界面３０９の両方に表面清浄処理を施したが、いずれか一方、たとえば第二の再成長界面３０９に対してのみ清浄処理を施してもよい。
【００５６】
第三の実施例
本実施例では、清浄処理の条件を変更したこと以外は第一の実施例と同様にして半導体多層構造を作製し、第二の成長界面１０４でのＣ，Ｏ，Ｓｉ等の残留不純物密度を測定した。清浄処理の条件は表１に示した。表１の「処理条件」における各項目について、以下、説明する。
（ｉ）ガスの種類
ｔ−塩化ブチル（ＴＢＣｌ：（ＣＨ３）３ＣＣｌ）、ビスジメチルアミノホスフィンクロライド（ＢＤＭＡＰＣｌ：［（ＣＨ３）２］Ｎ２ＰＣｌ）を用いた。
（ｉｉ）ガスの流量
ＭＯＶＰＥ炉内へのガスの供給量を示す。
（ｉｉｉ）エッチング速度
表中に示された流量でエッチングガスのみを供給した場合のエッチング速度を示す。この値は予備実験により求められたものである。
（ｉｖ）成長速度
表中に示された流量で成長ガスのみを供給した場合の成長速度を示す。この値は予備実験により求められたものである。
（ｖ）膜厚変化指数
層厚が増加する場合を正、層厚が減少する場合を負と定義し、成長速度とエッチング速度の和を「膜厚変化指数」と定義した。清浄処理工程の前後における層厚変化の指標となる。
（ｖｉ）ガス供給方式
連続方式とは、エッチングガスおよび成長ガスを一定時間連続的に供給する方式である。間欠方式とは、エッチングガスおよび成長ガスを一定時間、間欠的に供給する方式であり、ガスを供給する時間とガスの供給を停止する時間を交互に繰り返す。
（ｖｉｉ）ウエットエッチング
アンドープＩｎＰ層１０３の清浄処理の前に、エッチング液を用いたエッチング処理を行った場合、ウエットエッチング「有り」と表記した。
【００５７】
（試料１〜４）
エッチング作用を有する原料として、ｔ−塩化ブチル（ＴＢＣｌ：（ＣＨ３）３ＣＣｌ）またはビスジメチルアミノホスフィンクロライド（ＢＤＭＡＰＣｌ：［（ＣＨ３）２］Ｎ２ＰＣｌ）を用い、結晶成長原料としては、トリメチルインジウム（ＴＭＩｎ）及びホスフィン（ＰＨ３）を用いた。図１のようにＳｎドープ｛００１｝ＩｎＰ基板１０１上に減圧（６０Ｔｏｒｒ）ＭＯＶＰＥ法で１回目の成長層としてアンドープＩｎＰ層１０３を１．０μｍ成長させた後、一旦ウエハをＭＯＶＰＥ炉から取り出し、１２時間大気曝露する。その後、アンドープＩｎＰ層１０３の表面を硫酸含有液によりウエットエッチングし、つづいて純水によりリンスを行った。
【００５８】
その後、このウエハを再びＭＯＶＰＥ炉内に投入し、表１に示す条件で清浄処理を行った後、２回目の成長層として０．５μｍのアンドープＩｎＰ層１０５を再成長させた。
【００５９】
各試料における清浄処理は以下のとおりである。
【００６０】
試料１では清浄処理を行わなかった。
【００６１】
試料２では、２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内でＴＢＣｌとＴＭＩｎ及びＰＨ３をウエハの表面に１０分間供給して、表面清浄処理を行った。各ガスの供給量等は表１に示したとおりである。ガスの供給は連続方式とした。清浄処理時の基板温度は、６２５℃とした。処理前後におけるアンドープＩｎＰ層１０３の層厚変化は認められなかった。
【００６２】
試料３では、２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内で以下のような処理を行った。すなわち、（ｉ）ＴＢＣｌとＴＭＩｎ及びＰＨ３をウエハの表面に１分間供給した後、（ｉｉ）１５秒間、ＰＨ３を大量に供給してパージを行う、というステップを、２０回繰り返して実施した。各ガスの供給量等は表１に示したとおりである。清浄処理時の基板温度は、６２５℃とした。処理前後におけるアンドープＩｎＰ層１０３の層厚変化は１００ｎｍ以下であった。
【００６３】
試料４では、２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内でビスジメチルアミノホスフィンクロライド（ＢＤＭＡＰＣｌ）とＴＭＩｎ及びＰＨ３をウエハの表面に１０分間供給して、表面清浄処理を行った。各ガスの供給量等は表１に示したとおりである。ガスの供給は連続方式とした。清浄処理時の基板温度は、６２５℃とした。処理前後におけるアンドープＩｎＰ層１０３の層厚変化の程度は表中に示したとおりであった。
【００６４】
（試料５〜６）
エッチング作用を有する原料として、ｔ−塩化ブチル（ＴＢＣｌ：（ＣＨ３）３ＣＣｌ）またはビスジメチルアミノホスフィンクロライド（ＢＤＭＡＰＣｌ：［（ＣＨ３）２］Ｎ２ＰＣｌ）を用い、結晶成長原料としては、トリメチルインジウム（ＴＭＩｎ）及びホスフィン（ＰＨ３）を用いた。図１のようにＳｎドープ｛００１｝ＩｎＰ基板１０１上に減圧（６０Ｔｏｒｒ）ＭＯＶＰＥ法で１回目の成長層としてアンドープＩｎＰ層１０３を１．０μｍ成長させた後、一旦ウエハをＭＯＶＰＥ炉から取り出し、１２時間大気曝露する。その後、ウエットエッチングを行うことなく、このウエハを再びＭＯＶＰＥ炉内に投入し、表１に示す条件で清浄処理を行った。その後、２回目の成長層として０．５μｍのアンドープＩｎＰ層１０５を再成長させた。
【００６５】
各試料における清浄処理は以下のとおりである。
【００６６】
試料５では清浄処理を行わなかった。
【００６７】
試料６では、２回目の成長開始直前の第二の成長界面１０４で、ＭＯＶＰＥ炉内でＴＢＣｌとＴＭＩｎ及びＰＨ３をウエハの表面に１０分間供給して、表面清浄処理を行った。各ガスの供給量等は表１に示したとおりである。ガスの供給は連続方式とした。清浄処理時の基板温度は、６２５℃とした。処理前後におけるアンドープＩｎＰ層１０３の層厚変化は認められなかった。
【００６８】
上記各試料の清浄処理中の層厚変化は、いずれも１００ｎｍ以下であった。
上記各試料について、第一の実施例と同様にしてＳＩＭＳにより残留不純物綿密度を測定した。結果を表１および図２〜７に示す。図２〜７は、それぞれ、試料１〜６の測定結果に対応する。表１中、「ｎ．ｄ．」とは、検出不可であったことを意味する。試料ＮＯ．５においては、該当するピークに対応する濃度は算出されたものの、ノイズとの判別が困難であったため、参考値として数値を示した。なお、図２〜７では、不純物濃度（単位：ａｔｏｍｓ／ｃｍ３）として算定された数値（縦軸）を、面密度として換算し、この値を該当ピークに対応させて図中に記載した（単位：ａｔｏｍｓ／ｃｍ２）。
得られた結果より、以下のことが明らかになった。すなわち、膜厚変化指数が６ｎｍ以下（０．１ｎｍ／ｓｅｃ以下）となるようにエッチングガスと成長ガスの供給比を調整することにより、残留不純物面密度が顕著に低減される。特にＳｉが効果的に除去される。また、ガス供給方式は、間欠式が効果的である。間欠供給とすることによって残留不純物密度が顕著に低減される。清浄処理前のウエットエッチングは、実施しない方が残留不純物密度が小さい。
【００６９】
【表１】
第四の実施例
本実施例では、第三の実施例と同様の実験を、ガス流量比を変化させて行ったものである。
【００７１】
図１と同様のサンプル構造において第二の成長界面１０４での表面清浄処理条件としては、エッチングガスであるＴＢＣｌの供給量を１９．４μｍｏｌ／ｍｉｎ（ＩｎＰのエッチング速度にして２０．５ｎｍ／ｍｉｎ相当）、ＰＨ３供給量を２．６８ｍｍｏｌ／ｍｉｎと一定にし、ＴＭＩｎの供給量を０〜３０μｍｏｌ／ｍｉｎの間で変化させて、１０分間表面清浄処理を行い、続けてアンドープＩｎＰ層１０５を成長した。続けてＳＩＭＳ分析により第２界面の残留Ｓｉ濃度について調べた。
【００７２】
図８は、第三の実施例における試料２のＴＭＩｎ流量を変化させたもの（図中、「残留Ｓｉ（連続型）」と表示）と、第三の実施例における試料３のＴＭＩｎ流量を変化させたもの（図中、「残留Ｓｉ（間欠型）」と表示）とが示されている。
【００７３】
図９は、第三の実施例における試料４のＴＭＩｎ流量を変化させたものが示されている。
【００７４】
図８および図９には、残留Ｓｉの面密度と共に、ＴＢＣｌ及びＴＭＩｎによるＩｎＰの成長速度（即ちアンドープＩｎＰ層１０３（第一の半導体層）の膜厚変化速度）を正、エッチングを負として示した。
【００７５】
いずれの系においてもＴＭＩｎの供給量と共に残留Ｓｉ濃度が減少し、成長速度が０ｎｍ／ｓｅｃになる付近で、残留Ｓｉ濃度は最小値を示し、さらにＴＭＩｎ流量を増やすと、再び残留Ｓｉ濃度は上昇した。これは、エッチングガスのＴＢＣｌのみを第二の成長界面１０４に供給した場合、表面の残留Ｓｉは揮発性の塩化物ＳｉＣｌｘとして一旦は表面から脱離するものの、Ｓｉ−Ｃｌの結合が、Ｓｉ−Ｐの結合に比べて弱く、Ｓｉ−Ｃｌの結合がすぐに切れてまた表面に再付着してしまうが、ＴＭＩｎをＴＢＣｌと同時に供給すると、ＳｉがＳｉＣｌｘとして表面から脱離すると同時に、それまでＳｉが占有していた安定なＩＩＩ族サイトがＩｎで埋まり、一旦表面から脱離したＳｉが再びＩｎＰ表面に付着出来ずに表面から脱離していくためと考えられる。従ってＳｉの脱離効率はＴＢＣｌによるＩｎＰのエッチング速度とＴＭＩｎによるＩｎＰの成長速度が丁度釣り合うあたりで最大となる。ＴＭＩｎによるＩｎＰの成長速度がＴＢＣｌによるＩｎＰのエッチング速度を上回ると、今度はＳｉが脱離する前に、ＩｎＰ層が成長してしまい、表面の清浄処理が行われなくなるため第二の成長界面１０４での残留Ｓｉ濃度が上昇するものと考えられる。
【００７６】
図８および図９の結果から、０．１ｎｍ／ｓｅｃ以内の層厚変化速度とした場合、特に層厚変化が実質的にない場合に、残留Ｓｉ密度が顕著に低減されることが判明した。
【００７７】
第五の実施例
図１１に示すように、本実施例に係る光半導体素子は、ダブルチャンネル型の埋め込み構造（ｄｏｕｂｌｅ Ｃｈａｎｎｅｌ ｐｌａｎａｒ ｂｕｒｉｅｄ Ｈｅｔｅｒｏ ｓｔｒｕｃｔｕｒｅ： ＤＣ−ＰＢＨ）を有しており、３回の結晶成長プロセスを経て完成した。即ち、まずｎ型ＩｎＰ基板５００上にＩｎＧａＡｓＰ多重量子井戸（ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｅｌｌ： ＭＱＷ）活性層５０２を含むダブルへテロ構造からなる導波路層を成長し、ＳｉＯ２マスクを用いたフォトリソグラフィープロセスを経て所望のパターニングを施した幅２ｕｍの導波路層に、ドライエッチングまたはウエットエッチング等により、幅５ｕｍの溝を隔てて両側に再結合層を有する導波路を形成した。次に導波路上にだけＳｉＯ２膜を残して、２回目の結晶成長プロセスを実施し、ｐ−ＩｎＰブロック層５１０、ｎ−ＩｎＰブロック層５１２で導波路を埋め込んだ。このときの再成長界面を第１の再成長界面５０８と呼ぶ。次にＭＱＷ活性層を含むメサ上の誘電体膜を除去し、３回目の結晶成長プロセスを実施した。ここで、この再成長界面を第２の再成長界面５０６と呼ぶ。３回目の結晶成長プロセスでは、ｐ−ＩｎＰクラッド層５１４の成長を開始する直前に、有機金属気相成長（ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ： ＭＯＶＰＥ）炉内において、エッチングガスであるＴＢＣｌと、成長原料であるＴＭＩｎとＰＨ３を、エッチング速度と成長速度が丁度同じになる程度供給して、この第２の再成長界面を清浄化した。この表面清浄処理の際のＴＢＣｌの供給量は１９．４μｍｏｌ／ｍｉｎで、これはＩｎＰのエッチング速度にして２０．５ｎｍ／ｍｉｎに相当し、ＴＭＩｎの供給量は１５．０８μｍｏｌ／ｍｉｎ、ＰＨ３の供給量は２．６８ｍｍｏｌ／ｍｉｎであり、これらはＩｎＰの成長速度にして２０．５ｎｍ／ｍｉｎに相当する。従って、ＴＢＣｌによるＩｎＰのエッチング速度と、ＴＭＩｎ及びＰＨ３によるＩｎＰの成長速度は等しく、この表面清浄処理中に２回目の結晶成長プロセスまでに成長したＩｎＰ層に層厚変化はない。また清浄化処理の時間は０秒から１０分の間で変化させた。該清浄化処理の後、ｐ−ＩｎＰクラッド層５１４、ｐ型ＩｎＧａＡｓコンタクト層５１８を成長した。その後通常の電極形成プロセスを経て、本発明の光半導体素子を完成した。
【００７８】
素子長を３００ｕｍにへき開し、端面コーティングはせずに、発振特性を評価した。評価結果を表２に示す。ここで残留Ｓｉ面密度は、ＳＩＭＳで分析した第２の再成長界面における残留Ｓｉ面密度であり、本測定におけるＳｉの検出下限は、６ｘ１０７ａｔｏｍｓ／ｃｍ２相当であった。残留Ｓｉ面密度は、処理時間と共に減少し、６００秒では、検出下限以下にまで低下した。残留Ｓｉ面密度の低下に伴い、閾値電流、スロープ効率、光出力とも顕著に改善された。図１３は閾値電流の残留Ｓｉ面密度依存性を示す図である。また、図１４は、スロープ効率の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。また、図１５は、１５０ｍＡ通電時の光出力の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。残留Ｓｉ面密度を、約１ｘ１０１１ｃｍ−２以下にすることで、清浄化処理をしない場合に比べて、閾値電流は約２０％低減し、５．５ｍＡとなった。また、スロープ効率は約２０％改善し、０．３４Ｗ／Ａ、１５０ｍＡ通電時の光出力は１．４倍の４５ｍＷとなった。また比較のために、本発明の清浄化処理を用いずに、特許文献４に開示されている技術を用いて、約２Ｘ１０１８ｃｍ−３の高濃度のＺｎを第２の成長界面近傍の０．２ｕｍにドーピングしたサンプルも作製した。この場合、閾値、スロープ効率、１５０ｍＡ通電時の光出力は６．３ｍＡ、スロープ効率は０．３１Ｗ／Ａ、１５０ｍＡ通電時の光出力は３８ｍＷとなり、改善効果はあるものの十分でなく、本発明の清浄化処理により残留Ｓｉ濃度を約５ｘ１０１１ｃｍ−２以下に下げたほうが、改善効果は大きいことが確認された。これは、特許文献４の技術では、残留Ｓｉによるｎ型層形成の影響は高濃度のＺｎのドーピングにより補償できるものの、過剰のＺｎをドーピングすることによって、クラッド層での価電子帯間吸収損失（Ｉｎｔｅｒ Ｖａｌｅｎｃｅ Ｂａｎｄ Ａｂｓｏｒｐｔｉｏｎ： ＩＶＢＡ）が増大し、また活性層にＺｎが拡散して、内部微分量子効率（ηｉ）が低下したせいと考えられる。これに対し、本発明の光半導体素子においては、高濃度のＺｎを第２の再成長界面の近傍にドーピングすることなく、残留Ｓｉ濃度が面密度を減少させて、ｎ転層の形成を回避しているため、ＩＶＢＡの増加や、ηｉの低下を招くことなく、活性層直上から電流ブロック層への漏れ電流を抑制できるため、閾値、スロープ効率、光出力ともに大幅に改善できたものと考えられる。
【００７９】
【表２】
表２
第六の実施例
図１２は本実施例に係る光半導体集積素子の構造図である。本光半導体集積素子は、変調集積型ＤＦＢ−ＬＤであり、４回の結晶成長プロセスを経て完成した。即ち、まず半導体レーザとなる部分にのみ回折格子が形成されたｎ型ＩｎＰ基板６００上にＩｎＧａＡｓＰ ＭＱＷ活性層６０１を含むダブルへテロ（Ｄｏｕｂｌｅ Ｈｅｔｅｒｏ：ＤＨ）構造を成長した。次いで、誘電体マスク等を用いたフォトリソグラフィープロセスにより半導体レーザ部分にマスクを形成し、ドライエッチングまたはウエットエッチングにより、変調器部分をエッチングした。次に、２回目の結晶成長で、変調器用のＩｎＧａＡｓＰ ＭＱＷ層６０３を含むＤＨ構造を成長した。このときの再成長界面を第１の再成長界面６２０と呼ぶ。
【００８１】
次に、再び誘電体マスク等を用いたフォトリソグラフィープロセスにより半導体レーザの導波路部と変調器の導波路部分にマスクを形成し、ドライエッチングまたはウエットエッチング等により、導波路以外の部分をエッチングした。
【００８２】
次に半導体レーザ用および変調器用の導波路上にだけ誘電体膜を残して、３回目の結晶成長プロセスを実施し、厚さ０．１ｕｍでｐ型キャリア濃度５ｘ１０１７ｃｍ−２のｐ−ＩｎＰブロック層６０２、厚さ１．５ｕｍで抵抗率１ｘ１０９Ωｃｍの半絶縁（Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ：ＳＩ）−ＩｎＰブロック層６０４、厚さ０．１ｕｍでｎ型キャリア濃度３ｘ１０１８ｃｍ−３のｎ−ＩｎＰブロック層６０６を成長した。このときの再成長界面を第２の再成長界面６４４と呼ぶ。
【００８３】
次に半導体レーザ用および変調器用の導波路上の誘電体膜を除去し、４回目の結晶成長プロセスを実施した。この再成長界面を第３の再成長界面と呼ぶ。４回目の結晶成長プロセスでは、ｐ−ＩｎＰクラッド層６０８の成長を開始する直前に、ＭＯＶＰＥ炉内において、エッチングガスであるＴＢＣｌと、成長原料であるＴＭＩｎとＰＨ３を、エッチング速度と成長速度が丁度同じになる程度供給して、この第２の再成長界面を清浄化した。この表面清浄処理の際のＴＢＣｌの供給量は１９．４μｍｏｌ／ｍｉｎで、これはＩｎＰのエッチング速度にして２０．５ｎｍ／ｍｉｎに相当し、ＴＭＩｎの供給量は１５．０８μｍｏｌ／ｍｉｎ、ＰＨ３の供給量は２．６８ｍｍｏｌ／ｍｉｎであり、これらはＩｎＰの成長速度にして２０．５ｎｍ／ｍｉｎに相当する。従って、ＴＢＣｌによるＩｎＰのエッチング速度と、ＴＭＩｎ及びＰＨ３によるＩｎＰの成長速度は等しく、この表面清浄処理中に２回目の結晶成長プロセスまでに成長したＩｎＰ層に層厚変化はない。表面処理時間は、１０分間とした。
【００８４】
該清浄化処理の後、ｐ−ＩｎＰクラッド層６０８、ｐ型コンタクト層６２２を成長する。その後、通常の電極形成プロセスを経て、本発明の光半導体素子が完成する。
【００８５】
比較のために該第３の再成長界面に該表面処理を行わずに作製した変調器集積型ＤＦＢ−ＬＤと比べると、本発明の表面処理を施した上記変調器集積型ＤＦＢ−ＬＤにおいては、第３の再成長界面の残留Ｓｉ濃度がＳＩＭＳの検出下限の６ｘ１０７ａｔｏｍｓ／ｃｍ２以下と低いため、半導体レーザおよび変調器直上から電流ブロック層への漏れ電流が極めて少ないことに加えて、半導体レーザと変調器間の漏れ電流も極めて少ない。また、残留Ｓｉの影響を打ち消すために、Ｚｎなどの過剰のｐ型ドーパントをこの再成長界面近傍にドーピングする必要もないため、半導体レーザ部分においては、ｐ型ドーパントの拡散に伴う内部損失の増大や内部微分量子効率の低下がなく、また変調器部分においては、ｐ型ドーパントの拡散に伴う電界強度の不均分布化もない。この結果、閾値にして約１０％、スロープ効率が５％、出力１０％に加え、周波数応答特性が３ｄＢダウンの周波数で、約２０％の改善効果が得られた。
【００８６】
以上、実施例に基づいて本発明を説明したが、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、種々の態様をとることができる。
【００８７】
たとえば上記実施例では、エッチング作用を有する原料として、ＴＢＣｌ、ビスジメチルアミノホスフィンクロライド（［（ＣＨ３）２］Ｎ２ＰＣｌ）を用いたが、他のＣｌ系原料、例えば塩化水素（ＨＣｌ）や、塩化メチル（ＣＨ３Ｃｌ）、四塩化炭素（ＣＣｌ４）、ビスジメチルアミノアルシンクロライド（［（ＣＨ３）２］Ｎ２ＡｓＣｌ）、三塩化燐（ＰＣｌ３）、三塩化砒素ＡｓＣｌ３、塩素（Ｃｌ２）や、同様のＢｒ系原料、Ｉ系原料、Ｆ系原料を用いてもよい。他の原料を用いる場合、原料の分解効率やエッチング効率は原料によって異なるが、基本的には上記実施例に示したようにエッチング原料による半導体層のエッチング速度と結晶成長原料による半導体層の成長速度をバランスさせることで最大のエッチング効率が得られ、同様の効果が得られる。
【００８８】
また上記実施例では、結晶成長法としてＭＯＶＰＥ法を使った場合を例として説明したが、他の成長手法、たとえば分子線エピタキシー（ＭＢＥ）法やガスソースＭＢＥ（ＧＳＭＢＥ）法、有機金属ＭＢＥ（ＭＯＭＢＥ）法、化学ビーム成長（ＣＢＥ）法などを使っても良い。また上記実施例では、ＩｎＰ系材料について説明したが、本発明はこれに制限されるものではなく、ＧａＡｓ、ＩｎＡｓ、ＧａＰ、ＧａＮなどの他のＩＩＩ−Ｖ族化合物半導体やＩＩ‐ＶＩ族化合物半導体などの半導体材料に適用可能である。
【００８９】
また基板温度については、上記実施例では、６２５℃としたが、通常の結晶成長が可能な温度範囲例えばＩｎＰであれば４００℃〜７００℃程度の間、ＧａＡｓであれば４００℃から８００℃の間であればよく、エッチング原料による半導体層のエッチング速度や結晶成長原料による半導体層の成長速度の基板温度による変化を補正して、両者がバランスさせることで最大のエッチング効率が得られ、同様の効果がある。
【００９０】
また、上記実施例では半導体層に対してエッチング作用を有するエッチング性物質を含む第一のガスと結晶成長原料を含む第二のガスとを同時に半導体層表面に供給したが、これらを交互に供給する方式とすることもできる。この場合、半導体層の成長が過度に進行してしまうと充分な清浄度を実現することが困難となるため、１〜３原子層程度の厚みの成長が進行した後、エッチングが行われるというように、成長ガスとエッチングガスの切り替えを迅速に行うことが望ましい。
【００９１】
また上記実施例では、ＤＦＢ−ＬＤと変調器を組み合わせた変調器集積型ＤＦＢ−ＬＤを例として本発明の光半導体集積素子について説明したが、ＤＦＢ−ＬＤの代わりに、ファブリペローレーザやＦＰ−ＬＤ、ＤＢＲ−ＬＤ、半導体増幅器などを集積した素子にも有効であるし、集積する素子の数も２つに限らず、さらに多数の素子を集積した場合にも有効である。
【００９２】
また上記実施例では、ＤＣ−ＰＢＨ構造のファブリペローレーザを本発明の光半導体素子の一例として説明したが、他の構造の半導体レーザや、ＳＯＡや変調器などの他の単体アクティブデバイスに用いても有効である。特に、活性層面積の大きなアクティブＭＭＩ−ＬＤに用いた場合は、高電流注入時の出力飽和が抑制され、最大光出力が大幅に改善されるなど、顕著な効果がある。特に本発明は、 アクティブＭＭＩ構造を有する素子に好適に適用される。
【産業上の利用可能性】
【００９３】
以上説明したように、本発明によれば、もとの半導体層中の不純物拡散や結晶欠陥の発生を誘発することなく、また形状変化を最小限にして、結晶成長前の半導体基板表面や再成長前の半導体表面の不純物汚染や物理的ダメージを再現性良く安定的に除去することが可能であり、成長界面を有する半導体素子の性能改善に大きな効果がある。
【図面の簡単な説明】
【００９４】
【図１】図１は、実施例で作製した半導体層の構造を示す図である。
【図２】図２は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
【図３】図３は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
【図４】図４は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
【図５】図５は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
【図６】図６は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
【図７】図７は、実施例における残留不純物濃度のＳＩＭＳ測定結果を示す図である。
【図８】図８は、実施例における残留Ｓｉ濃度のＴＭＩｎ供給量依存性を示す図である。
【図９】図９は、実施例における残留Ｓｉ濃度のＴＭＩｎ供給量依存性を示す図である。
【図１０】図１０は、第二の実施例における埋め込み型半導体レーザ構造を示す図である。
【図１１】図１１は、第５の実施例における本発明の光半導体素子の構造を示す図である。
【図１２】図１２は、第６の実施例における本発明の光半導体素子の構造を示す図である。
【図１３】図１３は、第５の実施例における閾値電流の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。
【図１４】図１４は、第５の実施例におけるスロープ効率の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。
【図１５】図１５は、第５の実施例における１５０ｍＡ通電時の光出力の第２の再成長界面の残留Ｓｉ濃度依存性を示す図である。
【図１６】図１６は、従来の埋め込み型半導体レーザの断面図である。
【符号の説明】
【００９５】
１０１ ＩｎＰ基板
１０２ 第一の成長界面
１０３ アンドープＩｎＰ層
１０４ 第二の成長界面
１０５ アンドープＩｎＰ層
３０１ ｎ型ＩｎＰ基板
３０２ ｐ型ＩｎＰ層
３０３ ｎ型ＩｎＰ層
３０４ ｐ型ＩｎＰ層
３０５ ｐ型ＩｎＰクラッド層
３０６ ｐ−ＩｎＧａＡｓコンタクト層
３０７ ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ量子井戸
３０８ 第一の再成長界面
３０９ 第二の再成長界面
３１０ メサストライプ
５００ ｎ型ＩｎＰ基板
５０２ 活性層
５０４ 再結合層
５０６ 第二の再成長界面
５０８ 第一の再成長界面
５１０ ｐ−ＩｎＰブロック層
５１２ ｎ−ＩｎＰブロック層
５１４ ｐ−ＩｎＰクラッド層
５１８ ｐ型ＩｎＧａＡｓコンタクト層コンタクト層
６００ ｎ型ＩｎＰ基板
６０１ 活性層
６０２ ｐ−ＩｎＰブロック層
６０３ ＭＱＷ層
６０４ 半絶縁ＩｎＰブロック層
６０６ ｎ−ＩｎＰブロック層
６０８ ｐ−ＩｎＰクラッド層
６１２ ｐ型コンタクト層
６２０ 第１の再成長界面
６４４ 第２の再成長界面
６４６ 第３の再成長界面
Claims (48)
- 半導体層の表面に付着した汚染物質を除去する清浄処理方法であって、前記半導体層に対してエッチング作用を有するエッチング性物質と、結晶成長原料とを、同時に、または交互に、前記半導体層に接触せしめる清浄処理工程を含むことを特徴とする清浄処理方法。
- 半導体層の表面に付着した汚染物質を除去する清浄処理方法であって、前記半導体層に対してエッチング作用を有するエッチング性物質と結晶成長原料とを含む雰囲気に前記半導体層の表面を暴露する清浄処理工程を含むことを特徴とする清浄処理方法。
- 半導体層の表面に付着した汚染物質を除去する清浄処理方法であって、前記半導体層に対してエッチング作用を有するエッチング性物質を含む第一のガスと結晶成長原料を含む第二のガスとを同時に前記半導体層の表面に供給する清浄処理工程を含むことを特徴とする清浄処理方法。
- 請求の範囲３に記載の清浄処理方法において、前記第一のガスおよび前記第二のガスが、間欠的に供給されることを特徴とすることを特徴とする清浄処理方法。
- 請求の範囲１乃至４いずれかに記載の清浄処理方法において、前記清浄処理工程を実施する前後における前記半導体層の層厚の差が、１００ｎｍ以下であることを特徴とする清浄処理方法。
- 請求の範囲１乃至５いずれかに記載の清浄処理方法において、前記清浄処理工程を実施する際に、前記半導体層の層厚が実質的に減少しないようにしたことを特徴とする清浄処理方法。
- 請求の範囲５または６に記載の清浄処理方法において、前記エッチング性物質および前記結晶成長原料の量比を調整することにより前記半導体層の層厚変化を制御することを特徴とする清浄処理方法。
- 請求の範囲３または４に記載の清浄処理方法において、
前記半導体層の層厚変化速度の符号を、層厚が増加する場合を正、層厚が減少する場合を負と定義し、
前記清浄処理工程を実施した際の前記半導体層の層厚変化速度をＲ、
前記半導体層表面に対して前記第一のガスのみを供給した場合の前記半導体層の層厚変化速度をｒ１、
前記半導体層表面に対して前記第二のガスのみを供給した場合の前記半導体層の層厚変化速度をｒ２
としたときに、
これらの層厚変化速度の絶対値が、
｜Ｒ｜＜｜ｒ２｜＜｜ｒ１｜
となるように、前記第一のガスと前記第二のガスの供給量を調整することを特徴とする清浄処理方法。 - 請求の範囲８に記載の清浄処理方法において、Ｒ＜０であることを特徴とする清浄処理方法。
- 請求の範囲８または９に記載の清浄処理方法において、｜Ｒ｜が０．１ｎｍ／ｓｅｃ以下であることを特徴とする清浄処理方法。
- 請求の範囲１乃至１０いずれかに記載の清浄処理方法において、前記結晶成長原料が、前記半導体層を構成する元素を含むことを特徴とする清浄処理方法。
- 請求の範囲１乃至１１いずれかに記載の清浄処理方法において、前記結晶成長原料が、有機金属を含むことを特徴とする清浄処理方法。
- 請求の範囲１乃至１２いずれかに記載の清浄処理方法において、前記エッチング性物質がハロゲン元素またはその化合物であることを特徴とする清浄処理方法。
- 請求の範囲１乃至１３いずれかに記載の清浄処理方法において、前記半導体層が化合物半導体からなることを特徴とする清浄処理方法。
- 請求の範囲１４に記載の清浄処理方法において、前記半導体層がＩＩＩ−Ｖ族化合物半導体からなることを特徴とする清浄処理方法。
- 請求の範囲１５に記載の清浄処理方法において、前記結晶成長原料が、前記半導体層を構成するＩＩＩ族元素を含む化合物であることを特徴とする清浄処理方法。
- 請求の範囲１５または１６に記載の清浄処理方法において、前記半導体層を構成するＩＩＩ族元素が一種類からなることを特徴とする清浄処理方法。
- 請求の範囲１５乃至１７いずれかに記載の清浄処理方法において、前記半導体層を構成するＩＩＩ族元素がインジウム（Ｉｎ）であることを特徴とする清浄処理方法。
- 半導体基板の上部に第一の半導体層を形成する工程と、前記第一の半導体層の表面を清浄処理する工程と、
前記第一の半導体層上に第二の半導体層を形成する工程とを含み、
前記第一の半導体層の表面を清浄処理する前記工程は、前記半導体層に対してエッチング作用を有するエッチング性物質と、結晶成長原料とを、前記半導体層の表面に接触せしめる工程を含むことを特徴とする半導体装置の製造方法。 - 半導体基板の上部に第一の半導体層を形成する工程と、前記第一の半導体層の表面を清浄処理する工程と、
前記第一の半導体層上に第二の半導体層を形成する工程とを含み、
前記第一の半導体層の表面を清浄処理する前記工程は、前記半導体層に対してエッチング作用を有するエッチング性物質と結晶成長原料とを含む雰囲気に前記半導体層の表面を暴露する工程を含むことを特徴とする半導体装置の製造方法。 - 半導体基板の上部に第一の半導体層を形成する工程と、前記第一の半導体層の表面を清浄処理する工程と、
前記第一の半導体層上に第二の半導体層を形成する工程とを含み、
前記第一の半導体層の表面を清浄処理する前記工程は、前記半導体層に対してエッチング作用を有するエッチング性物質を含む第一のガスと結晶成長原料を含む第二のガスとを同時に前記半導体層の表面に供給する工程を含むことを特徴とする半導体装置の製造方法。 - 請求の範囲２１に記載の半導体装置の製造方法において、前記第一のガスおよび前記第二のガスが、間欠的に供給されることを特徴とすることを特徴とする半導体装置の製造方法。
- 請求の範囲１９乃至２２いずれかに記載の半導体装置の製造方法において、前記第一の半導体層の表面を清浄処理する前記工程を実施する前後における前記第一の半導体層の層厚の差が、１００ｎｍ以下であることを特徴とする半導体装置の製造方法。
- 請求の範囲１９乃至２３いずれかに記載の半導体装置の製造方法において、前記第一の半導体層の表面を清浄処理する前記工程を実施する際に、前記第一の半導体層の層厚が実質的に減少しないようにしたことを特徴とする半導体装置の製造方法。
- 請求の範囲２３または２４に記載の半導体装置の製造方法において、前記エッチング性物質および前記結晶成長原料の量比を調整することにより前記第一の半導体層の層厚変化を制御することを特徴とする半導体装置の製造方法。
- 請求の範囲２１または２２に記載の半導体装置の製造方法において、前記第一の半導体層の層厚変化速度の符号を、層厚が増加する場合を正、層厚が減少する場合を負と定義し、
前記第一の半導体層の表面を清浄処理する前記工程を実施した際の前記第一の半導体層の層厚変化速度をＲ、
前記第一の半導体層表面に対して前記第一のガスのみを供給した場合の前記第一の半導体層の層厚変化速度をｒ１、
前記第一の半導体層表面に対して前記第二のガスのみを供給した場合の前記第一の半導体層の層厚変化速度をｒ２
としたときに、
これらの層厚変化速度の絶対値が、
｜Ｒ｜＜｜ｒ２｜＜｜ｒ１｜
となるように、前記第一のガスと前記第二のガスの供給量を調整することを特徴とする半導体装置の製造方法。 - 請求の範囲２６に記載の半導体装置の製造方法において、Ｒ＜０であることを特徴とする半導体装置の製造方法。
- 請求の範囲２６または２７に記載の半導体装置の製造方法において、｜Ｒ｜が０．１ｎｍ／ｓｅｃ以下であることを特徴とする半導体装置の製造方法。
- 請求の範囲１９乃至２８いずれかに記載の半導体装置の製造方法において、前記結晶成長原料が、前記第一の半導体層を構成する元素を含むことを特徴とする半導体装置の製造方法。
- 請求の範囲１９乃至２９いずれかに記載の半導体装置の製造方法において、前記結晶成長原料が、有機金属を含むことを特徴とする半導体装置の製造方法。
- 請求の範囲１９乃至３０いずれかに記載の半導体装置の製造方法において、前記エッチング性物質がハロゲン元素またはその化合物であることを特徴とする半導体装置の製造方法。
- 請求の範囲１９乃至３１いずれかに記載の半導体装置の製造方法において、前記第一の半導体層が化合物半導体からなることを特徴とする半導体装置の製造方法。
- 請求の範囲３２に記載の半導体装置の製造方法において、前記第一の半導体層がＩＩＩ−Ｖ族化合物半導体からなることを特徴とする半導体装置の製造方法。
- 請求の範囲３３に記載の半導体装置の製造方法において、前記結晶成長原料が、前記半導体層を構成するＩＩＩ族元素を含む化合物であることを特徴とする半導体装置の製造方法。
- 請求の範囲３４に記載の半導体装置の製造方法において、前記半導体層を構成するＩＩＩ族元素が一種類からなることを特徴とする半導体装置の製造方法。
- 請求の範囲３５に記載の半導体装置の製造方法において、前記半導体層を構成するＩＩＩ族元素がインジウム（Ｉｎ）であることを特徴とする半導体装置の製造方法。
- 請求の範囲１９乃至３６いずれかに記載の半導体装置の製造方法において、前記第一の半導体層および前記第二の半導体層を気相成長により形成することを特徴とする半導体装置の製造方法。
- 請求の範囲１９乃至３７いずれかに記載の半導体装置の製造方法において、前記第一の半導体層を形成する工程の後、前記第一の半導体層上にマスクを形成し、つづいて前記マスクを除去した後、前記第一の半導体層の表面を清浄処理する前記工程を実施することを特徴とする半導体装置の製造方法。
- ｐ型半導体層中の再成長界面の残留Ｓｉ濃度が面密度で５×１０１１ａｔｏｍｓ／ｃｍ２以下であることを特徴とする光半導体素子。
- 前記再成長界面は、ｐ型電流ブロック層と、その下部に接する層との界面であることを特徴とする請求の範囲３９記載の光半導体素子。
- 前記再成長界面は、ｐ型クラッド層と、その下部に接する層との界面であることを特徴とする請求の範囲３９記載の光半導体素子。
- 前記再成長界面は、ｐ型クラッド層中の再成長界面であることを特徴とする請求の範囲３９記載の光半導体素子。
- アクティブＭＭＩ構造を有することを特徴とする請求の範囲３９乃至４２いずれかに記載の光半導体素子。
- ｐ型半導体層中の再成長界面の残留Ｓｉ濃度が面密度で５×１０１１ａｔｏｍｓ／ｃｍ２以下であることを特徴とする光半導体集積素子。
- 前記再成長界面は、ｐ型電流ブロック層と、その下部に接する層との界面であることを特徴とする請求の範囲４４記載の光半導体集積素子。
- 前記再成長界面は、ｐ型クラッド層と、その下部に接する層との界面であることを特徴とする請求の範囲４４記載の光半導体集積素子。
- 前記再成長界面は、ｐ型クラッド層中の再成長界面であることを特徴とする請求の範囲４４記載の光半導体集積素子。
- アクティブＭＭＩ構造を有することを特徴とする請求の範囲４４乃至４７いずれかに記載の光半導体集積素子。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/012146 WO2005031829A1 (ja) | 2003-09-24 | 2003-09-24 | 清浄処理方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2005031829A1 true JPWO2005031829A1 (ja) | 2006-12-07 |
Family
ID=34385854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005509175A Pending JPWO2005031829A1 (ja) | 2003-09-24 | 2003-09-24 | 半導体素子および半導体集積素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20070020933A1 (ja) |
| JP (1) | JPWO2005031829A1 (ja) |
| WO (1) | WO2005031829A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2012046603A1 (ja) * | 2010-10-06 | 2014-02-24 | 住友電気工業株式会社 | 受光素子、光学センサ装置および受光素子の製造方法 |
| JP6054834B2 (ja) * | 2013-10-01 | 2016-12-27 | 日本電信電話株式会社 | ナノワイヤの作製方法 |
| JP7294938B2 (ja) * | 2019-08-06 | 2023-06-20 | 日本ルメンタム株式会社 | 埋め込み型半導体光素子及びその製造方法 |
| JP7168138B1 (ja) * | 2022-02-10 | 2022-11-09 | 三菱電機株式会社 | 半導体レーザ素子および半導体レーザ素子の製造方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4012242A (en) * | 1973-11-14 | 1977-03-15 | International Rectifier Corporation | Liquid epitaxy technique |
| JPS5965434A (ja) * | 1982-10-05 | 1984-04-13 | Nec Corp | 化合物半導体の気相エツチング方法 |
| JPH01286991A (ja) * | 1988-05-13 | 1989-11-17 | Fujitsu Ltd | 分子線エピタキシャル成長方法及び分子線エピタキシー装置 |
| JPH0314281A (ja) * | 1989-06-13 | 1991-01-22 | Nec Corp | 窓付自己整合型半導体レーザ及びその製造方法 |
| JPH03236219A (ja) * | 1990-02-14 | 1991-10-22 | Sumitomo Electric Ind Ltd | 半導体基板の表面処理方法 |
| US5827365A (en) * | 1991-07-05 | 1998-10-27 | Mitsubishi Kasei Corporation | Compound semiconductor and its fabrication |
| US5400740A (en) * | 1992-02-06 | 1995-03-28 | Mitsubishi Chemical Corporation | Method of preparing compound semiconductor |
| US5275687A (en) * | 1992-11-20 | 1994-01-04 | At&T Bell Laboratories | Process for removing surface contaminants from III-V semiconductors |
| US5346581A (en) * | 1993-04-01 | 1994-09-13 | At&T Bell Laboratories | Method of making a compound semiconductor device |
| US5679603A (en) * | 1994-02-07 | 1997-10-21 | Mitsubishi Denki Kabushiki Kaisha | Method of making semiconductor device including high resistivity layer |
| US5407531A (en) * | 1994-02-15 | 1995-04-18 | At&T Corp. | Method of fabricating a compound semiconductor device |
| US5818078A (en) * | 1994-08-29 | 1998-10-06 | Fujitsu Limited | Semiconductor device having a regrowth crystal region |
| JP2991074B2 (ja) * | 1995-03-15 | 1999-12-20 | 日本電気株式会社 | 有機金属気相成長方法 |
| JPH0992621A (ja) * | 1995-09-28 | 1997-04-04 | Oki Electric Ind Co Ltd | 半導体薄膜の選択成長方法 |
| US5946582A (en) * | 1997-01-07 | 1999-08-31 | Telcordia Technologies, Inc. | Method of making an InP-based heterojunction bipolar transistor with reduced base-collector capacitance |
| US5869398A (en) * | 1997-12-19 | 1999-02-09 | Northern Telecom Limited | Etching of indium phosphide materials for microelectronics fabrication |
| JP2000124138A (ja) * | 1998-10-14 | 2000-04-28 | Dowa Mining Co Ltd | 表面処理方法および半導体装置 |
| JP3339486B2 (ja) * | 2000-01-24 | 2002-10-28 | 日本電気株式会社 | 半導体レーザとその製造方法及び半導体レーザを用いた光モジュール及び光通信システム |
| JP3991615B2 (ja) * | 2001-04-24 | 2007-10-17 | 日本電気株式会社 | 半導体光アンプおよび半導体レーザ |
| JP4265875B2 (ja) * | 2001-05-28 | 2009-05-20 | 日本オプネクスト株式会社 | 面発光半導体レーザの製造方法 |
| JP4186489B2 (ja) * | 2002-03-26 | 2008-11-26 | 日本電気株式会社 | 清浄処理方法および半導体装置の製造方法 |
| TW560120B (en) * | 2002-09-20 | 2003-11-01 | Chung Shan Inst Of Science | Nitride based semiconductor laser diode device including a selective growth mask |
-
2003
- 2003-09-24 US US10/573,492 patent/US20070020933A1/en not_active Abandoned
- 2003-09-24 WO PCT/JP2003/012146 patent/WO2005031829A1/ja active Application Filing
- 2003-09-24 JP JP2005509175A patent/JPWO2005031829A1/ja active Pending
-
2010
- 2010-06-21 US US12/819,619 patent/US20100252914A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20100252914A1 (en) | 2010-10-07 |
| WO2005031829A1 (ja) | 2005-04-07 |
| US20070020933A1 (en) | 2007-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9257815B1 (en) | Optical semiconductor device | |
| US5260230A (en) | Method of manufacturing buried heterostructure semiconductor laser | |
| US7514349B2 (en) | Semiconductor optical device and manufacturing method thereof | |
| US20110002352A1 (en) | Optical waveguide integrated semiconductor optical device and manufacturing method therefor | |
| JP4057802B2 (ja) | 半導体光素子 | |
| JP3553147B2 (ja) | 半導体層の製造方法 | |
| US20100252914A1 (en) | Optical semiconductor device with a concentration of residual silicon | |
| US7772023B2 (en) | Method of producing semiconductor optical device | |
| JP4186489B2 (ja) | 清浄処理方法および半導体装置の製造方法 | |
| US5814534A (en) | Method of doping with beryllium and method of fabricating semiconductor optical element doped with beryllium | |
| US7615791B2 (en) | Semiconductor optical device | |
| JP2000031596A (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
| JP2001203423A (ja) | 半導体発光装置 | |
| JP4199835B2 (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
| JP3665911B2 (ja) | 半導体光素子の製造方法，及び半導体光素子 | |
| JP2685720B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP5620308B2 (ja) | Ｉｉｉ−ｖ族化合物半導体結晶の製造方法、光半導体素子の製造方法 | |
| JP3348015B2 (ja) | ノンアロイ用電極コンタクト層の作製方法 | |
| KR960015483B1 (ko) | 반도체 장치 제조 방법 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JP2002026451A (ja) | 半導体光デバイス装置 | |
| JP2001217505A (ja) | 半導体光素子及びその作製方法、並びにＡｌ系化合物半導体層の選択成長法 | |
| JPH10242563A (ja) | 半導体発光素子の製造方法 | |
| EP1104058A2 (en) | Semiconductor optical device having a compound semiconductor layer including aluminium | |
| US20100316080A1 (en) | Semiconductor optical element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110308 |