KR960015483B1 - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR960015483B1
KR960015483B1 KR1019880000327A KR880000327A KR960015483B1 KR 960015483 B1 KR960015483 B1 KR 960015483B1 KR 1019880000327 A KR1019880000327 A KR 1019880000327A KR 880000327 A KR880000327 A KR 880000327A KR 960015483 B1 KR960015483 B1 KR 960015483B1
Authority
KR
South Korea
Prior art keywords
layer
inp
volatile
compound
region
Prior art date
Application number
KR1019880000327A
Other languages
English (en)
Other versions
KR880009417A (ko
Inventor
디. 죤스턴 2세 윌버
앤 롱 쥬디쓰
폴 윌트 다니엘
Original Assignee
아메리칸 텔리폰 앤드 텔레그라프 캄파니
엘리 와이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아메리칸 텔리폰 앤드 텔레그라프 캄파니, 엘리 와이스 filed Critical 아메리칸 텔리폰 앤드 텔레그라프 캄파니
Publication of KR880009417A publication Critical patent/KR880009417A/ko
Application granted granted Critical
Publication of KR960015483B1 publication Critical patent/KR960015483B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2237—Buried stripe structure with a non-planar active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H01S5/2277—Buried mesa structure ; Striped active layer mesa created by etching double channel planar buried heterostructure [DCPBH] laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

내용없음

Description

반도체 장치 제조 방법
제1도는 본 발명의 한 실시예에 따라 제조된 CSBH 발광 장치의 동일 용적도.
제2도는 본 발명의 다른 실시예에 따라 제조된 다른 CBSH 장치의 단면도.
제3도는 본 발명의 다른 실시예에 따라 제조된 DC-PBH 장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도제 장치 12 : 활성 영역
22 : 기판
본 발명은 발광 장치, 광 검출 장치 및 전계 효과 트랜지스터와 같은 반도체 장치를 제조하는데 사용되는 증기상 에피택셜 성장 기술(vapor phase epitaxial growth techmique)에 관한 것이다.
InGaAsP/InP 재료 시스템에서 저임계 매립된 이종 구조(BH) 레이저(heterostructure lasers)의 제조시, 공통적인 문제는 누설 전류(즉, 장치의 활성 영역을 바이패스하는 전류)의 제어이다. 이들 전류는 고레이징 임계(high lasing threshold), 저차동 양자 효율(low differential quantum efficiency), 임계 전류의 이상온도 의존성(abnormal temperature dependence) 및 광전류(L-I) 특성의 롤오버(rollover)를 초래한다.
이들 모든 요소들은 광 파이버 통신 시스템의 전송기에서 BH 레이저의 사용에 큰 부정적인 손상을 끼친다.
매립된 이종 구조 레이저에서 누설 전류의 문제를 해결하기 위한 한가지 방법은 장치 구조내에 고저항성 재료를 제어식으로 도입하는 것이다. 이러한 고저항성 재료는 바람직하지 않은 누설 경로를 통해 흐르는 전류를 차단시키는데 사용될 수 있다. 종래에는 AlGaAs/GaAs 매립된 이종 구조 레이저에서 전류를 제한하는데 고저항성 액상 에피택셜(LPE) Al0.65Ga0.35As(Ge으로 약간 도핑됨) 재료가 사용되어져 왔으나, 상기 목적상 고저항성 LPE InP 재료를 제조하기 위한 부수적인 시도가 성공적이지 못하였다. 또한 P형 InP로 고저항성 재료를 제조하는데 중양자 충격(deuteron bombardment)이 공지되어 있으나, 이러한 재료는 연속처리동안 고저항을 유지하지 못하는 것으로 공지되여 있다. 특히, 고저항성이 중양자 주입 손상에 판단되어있기 때문에, 연속 LPE 성장을 하는데 요구되는 고온(예를들어 약 600℃ 이상)에서 저항성은 어닐 아웃(anneal out)시킨다.
또한, InGaAsP/InP 레이저의 활성 영역을 통해 흐르는 전류를 제한시키기 위해 갈라진 역바이어스된 p-n접합이 보고되어 있다. 이들 차단 접합(brocking junctions)은 n-InP 기판내에 Be를 주입시키고, n-InP 기판내에 Cd를 확산시키고, n-InP 기판상에 p-InP 레이저를 에피택셜 성장시킴으로써 제조된다. 그러나, 이들 장치 모두는 역바이어스된 접합의 불완전한 차단 특성 때문에 누설 전류에 의해 어느 정도 손상을 받는다.
최근에는, 활성 영역을 통해 흐르는 펌핑 전류를 제한시키는 고저항성 Fe-이온-주입된 층을 구조내에 내장시킴으로써 비교적 저누설 전류 및 저레이징 임계를 갖는 InP-InGaAsP CSBH 레이저를 제조 방법이 1984년 2월, D.P. Wilt 등에 의해Applied Physics Letters, Vol. 44, No. 3, 290페이지에 보고되었다.
상기 고저항성 층은 LPE 성장 이전에 어니일링 처리가 행해지는 n형-InP 기판내에 Fe-이온 주입으로 제조된다. 비록, Fe-이온 주입층의 저항성이 심지어 LPE 성장의 고온 특성으로 처리된 이후에 안정화될 수 있더라도, Fe-주입층의 두께(약 0.4㎛)은 이에 인접한 얇은 활성층(약 0.1 내지 0.2㎛ 두께)을 재생 가능하게 위치시키는 것은 곤란하다. 활성층이 그렇게 배치되지 않으면, 누설 전류가 활성층 주위를 흐르게 허용하는 션트 경로(shunt paths)가 형성된다. 따라서, 고성능(저임계, 고효율) 장치를 재생 가능하게 제조하는 것이 어렵게 된다.
고저항성 Fe-도핑된 InP를 성장시키기 위해 하이드라이드 증기상 에피택시(hydride vapor phase epitaxy)(VPE)를 사용하는 다른 방법의 종래 기술이 시도되었지만, 그러나 그러한 방법은 적합한 휘발성 철화합물이 성장을 하는데 통상 이용되는 온도(예를들어 T≥650℃)에서 수소 캐리어 기체를 사용하여 전달될 수 없으므로 어려운 작업이다. 불활성 캐리어 기체의 InP 성장은 또한 곤란하며, 성장을 활발하게 하기 위해 PH3이 부가될때 트리클로라이드 시스템(trichloride system)(PCl3사용)용만으로 보고되었다. P.L.Giles 등의 Journal of Crystal Growth, Vol. 61, p. 695(1983) 참조.
본 발명의 한 양상에 의하면, 철로 도핑되고, 인듐이 기본이 되는 화합물 III-V족 반도체 영역을 포함하는 장치를 제조하는 방법은 (1) 캐리어 기체, 휘발성 도펀트 화합물, 휘발성 인듐 화합물 및 V족 하이드라이드를 구비한 전조 기체(precursor gas)를 형성하는 단계와, (2) 가열된 증착 바디(heated deposision body)에 접촉하는 가열 챔버를 통해 전조 기체를 전달하는 단계와, (3) 바디 상에 화합물 반도체의 증착을 유도하는 단계를 구비하며, 캐리어 기체는 불활성 기체를 구비하며, 도펀트 화합물은 철을 포함하며, 전조기체내의 수소 농도는 철의 과대 침전(excessive precipitation) 방지를 위해 제한되며, 바디에서 상기 휘발성 인듐 화합물 및 하이드라이드의 농도는 반도체의 증착을 위해 충분히 유지되는 것을 특징으로 한다.
한 실시예에 있어서, 반절연, Fe-도핑, InP 기초된 화합물 Ⅲ-V족 반도체 영역은 질소 캐리어, FeCl2, InCl 및 PH3를 포함하는 전조 기체를 사용하여 제조되며, 전조 기체내의 수소 농도는 PH3의 열분해(theamount of pyrolysis)를 제한하여 한정된다. 이러한 처리는 다수의 장치, 예를들어, 발광 장치, 광 검출 장치 및 FET에서 전류 차단 영역으로서 사용하기에 적합한 108Ω-cm보다 큰 저항을 갖는 영역을 제조할 수있다.
상기 여러 특징 및 장점과 함께 본 발명은 첨부된 도면을 참조하여 보다 상세한 설명을 통해 쉽게 이해될 수 있다.
제1도에서 도시된 반도체 발광 장치는 레이저 또는 엣지-방사용 LED로서 사용될 수 있다. 두 경우에 있어서, 장치(10)는 전자 및 정공의 재결합이 활성 영역의 반도체 재료의 밴드갭의 파장 특성(예를들어, 합금의 특정 합성물에 의존하는 InGaAsP에 대한 약 1.0 내지 1.65㎛)으로 방사되도록 방사를 일으키는 활성영역(12)을 포함한다. 상기 방사는 일반적으로 축(14)을 따라 전달되고, 레이저의 경우에 있어서는 우선적으로 자극 방사이며, LED의 경우에 있어서는 우선적으로 자연 방사(spontaneous)이다.
상기 재결합 방사는 소수 캐리어를 활성 영역내로 주입시키도록 p-n 접합을 순방향 바이어싱하여 발생된다. 전류-제한용 저항과 직렬로 배터리로서 도시된 소스(16)는 순방향 바이어스 전압을 공급하며, 또한 소망의 광 출력 전력과 상응하는 레벨로 펌핑 전류를 공급한다. 레이저에 있어서, 펌핑 전류는 레이징 전류임계를 초과한다.
일반적으로, 상기 장치는 활성 영역(12)을 통해 펌핑 전류가 비교적 협소 채널내에 흐르는 펌핑 전류를 제한하는 수단을 포함한다. 도시된 바와같이, 상기 제한 수단은 분리된 고저항성 Fe-도핑된 InP 에피택셜층(20)을 구비하며, 활성 영역(12)은 분리층(20)의 직각 개구(위에서 바라봄)에 놓여 있는 스트립 형태를 갖는다. 표면 방사 LED의 경우에 있어서, 분리된 것보다는 오히려 층(20)은 원주형 또는 메사형 활성 영역을 둘러싸고 있는 고리형(shape of an annulus)을 취할 수 있다.
제1도에서 도시된 구조는 n-InP 기판(22)과, 홈(24)에 의해 분리된 Fe-도핑된 고저항성 InP 에피택셜층(20)을 포함하는 채널-기판 매립 이종 구조(CSBH) 레이저로서 알려져 있다. 상기 홈은 에칭되거나 그렇지 않으면 층(20)을 통해 기판(22)내에서 형성된다. V자형으로 홈을 제어 가능하게 에칭하는 적합한 기법이 미국 특허 제4,595,454호에 기술되어 있다.
다음에는 본질적으로 격자-정합형 에피택셜층이 에칭된 웨이퍼상에서 에피택셜 성장된다. 즉 n-InP 제1크래딩층(26)[적어도 홈(24)의 하단부를 채우는 중심부], 비의도적으로 도핑된 InGaAsP층(28), p-InP 제2크래딩층(30)과, p-InGaAs(또는, p-InGaAsP) 접촉 용이층(32)이다. 에피택셜 성장이 홈(24)의 상단 엣지를 따라 일어나지 않기 때문에, 상기 층(28)은 그 층(28)의 나머지와 실제로, 분리된 초승달 형태의 활성영역(12)을 포함한다. 만일 고저항성 층(20)과의 인터페이스에서 비방사성 재결합이 중요하지 않다면, 누설전류를 저감시키기 위하여 고저항성 층(20)의 두께내에 활성층이 수직으로 위치되는 것이 바람직하다. 그러나, 만일 활성층이 층(20) 아래에 있지만 그 층과는 아주 가깝게(즉, ≤1㎛ 떨어짐) 놓이면, 누설 전류는 아직도 상당히 저감되며, 층(20)의 인터페이스에서의 비방사 재결합 문제점은 훨씬 줄어든다.
비록, 고저항성 InP : Fe층(20)이 기판(22)상에 직접 형성되더라도, 기판상에서 성장된 에피택셜 버퍼층(도시되지 않음)상에서도 형성될 수 있다. CSBH InP/InGaAsP 레이저에서, 약 1×106Ω-cm보다 초과하는 저항이 바람직하다. 두 경우에 있어서, 본 발명의 이러한 양상은 리액터에서 제한된 PH3열분해의 상태하에서 불활성 캐리어로서 N2를 갖는 하이드라이드 VPE를 사용하는 고저항성 InP : Fe층(20)의 성장을 이용한다. 불활성 캐리어를 사용하고 In(1)및 Fe(s)과의 HCl의 반용 및 PH3의 열분해로 형성된 것으로 H2를 제한시킴으로써, 본 발명은 108Ω-cm 이상의 저항을 갖는 InP : Fe를 생산하기 위해 충분한 FeCl2의 전달(transport)을 달성하였다(그러므로, 수소에 의해 철의 과대 침전이 제한되었다).
상기 하이드라이드 VPE 처리로 준비된 고저항성 층은 연속처리(예를들어, LPE)단계의 고온 처리를 받은 후에라도 그 고저항성을 유지한다.
전기적 접촉은 층(32) 및 기판(22)상의 금속 전극(34 및 36)을 통해 장치에서 이루어진다.
비록, 광범위 접촉이 층(32) 및 전극(34)으로 제1도에 도시되더라도, 제2도에서 도시된 바와같이 스트립도형 접촉을 묘사할 수 있다. 제2도에서 프라임(')표시로 된 성분은 제1도에서의 동일 참조 번호와 상응한다. 따라서, 접촉 용이층(32')은 스트립을 형성하도록 에칭되며, SiO2층(33)의 스트립형 개구내에 정렬된다. 스트립형 금속 접점(35)은 SiO2층(33)의 개구내의 층(32')상에서 형성되고, 다음에는 장치의 상단을 통해 광범위 전극(34')이 형성된다. 상기 형태의 접점 구성은 장치의 캐패시턴스를 감소시켜 고속 성능을 증가시킨다.
상기 CSBH 레이저는 또한 자극 방사의 광 피드백을 제공하는 수단 즉, 제1도에서 도시된 바와같이 광공동 공진기를 형성하는 통상 한 쌍의 분리되고, 평행이며, 클리브(cleave)된 마면(facet)(38 및 40)을 포함한다. 상기 공진기의 축과 스트립형 활성 영역(12)의 기다란 방향은 일반적으로 서로 평행이다. 그러나, 예를들어 공지된 분배 피드백 회절 격자를 포함하는 다른 피드백 기술도 적합하다.
본 실시예에서는 하이드라이드 VPE 처리에 의해 고저항성 InP : Fe 에피택셜층의 제조에 대하여 기술한다. 이들 고저항층은 이후 기술될 바와같이 다른 장치 구조 뿐만 아니라 CSBH 레이저(상술된 바와같이)내에 내장될 수 있다. 여러 재료, 치수, 농도 등등이 설명을 위해서만 주어졌지만 달리 기술되지 않는다면 본 발명의 범주를 제한시키려는 의도가 아니다.
InP : Fe의 성장에 사용된 리액터가 1986년, R. F. Karlicek 등에 의해Journal of Applied Physics, Vol. 60, p 794에 기술되어 있다. 소스 기체는 초 고순도 N2내에 HCl 및 PH3혼합물(각각 5% 및 2%)에 포함되며, N2캐리어 기체(99.999% 순도)는 표준 압착 기체 실린더로부터 얻어졌다. 입력 반응 기체의 농도는 전자량 흐름 제어기(electronic mass flow controllers)를 사용하여 선택되었다. 디클로라이드(2 염화물)FeCl2로서 철의 이동은 리액터 소스 영역에서 In(1)의 하류에 위치된 수정 유리 원료 혼합물(quartz frit)상에 위치된 철 분말(99.999% 순도)을 통해 HCl(N2내에 5%)을 유출시킴으로써 달성되었다. In(1)소스 온도, Fe 소스 온도 및 성장 온도는 약 700℃로 일정하게 유지되었다. 성장 실험중에, N2대신에 리액터를 통해 흐르도록 Pd-제련된 H2가 만들어진다.
200㎚와 330㎚ 사이의 파장 영역을 모니터하는 광 분광계를 사용하여, PH3열분해 정도가 230㎚에서 P4에 의해 흡수성을 측정함으로써 결정되었다. P4가(비열분해된 PH3를 제외) 우세한 종류(dominant species)이므로, P2의 농도는 광학식으로 모니터되지 않고, 성장 동안 PH3열분해 정도의 계산에 포함되지 않았다. FeCl2의 이동은 또한 광학적으로 모니터되었으며, 농도는 Fe-Cl 시스템에서 공개된 열동작 데이타로부터 계산되었다.
상술된 바와같이, 불활성 캐리어 기체를 사용하고, 액체 인듐 및 고체 철과의 HCl의 반응과 인화수소의 열분해로 형성된 것으로 수소를 제한시킴으로써, 본 발명은 >108Ω-cm의 저항을 갖는 InP : Fe를 제조하기 위해 FeCl2의 충분한 이동을 달성(그러므로, 수소에 의해 철의 과대 침전이 제한)한다.
InP : Fe의 성장은 리액터에 위치되기 이전에 그리스 제거(degreased)된 (100)방위 InP : S 기판상에서 수행되었다. 희석 PH3흐름하에서 기판의 사전 가열(preheating) 다음에, Fe 소스를 통해 HCl의 흐름을 개시시킴으로써 간단한 에칭이 수행되었다. In(1)소스 영역상에 HCl 흐름을 개시시킴으로써 성장이 시작되었다. 특정 성장 조건은 다음과 같다. 즉 17.9×10-3atm PH3압력, 4.0×10-3atm의 InCl 압력, 0.1×10-3atm의 HCl 압력, 2250sccm의 전체 흐름이다. 불활성 캐리어 기체(예를들어, N2), 휘발성 도펀트 화합물(예를들어, FeCl2), 휘발성 인듐 화합물(예를들어, InCl) 및 5족 하이드라이드(예를들어, PH3)의 결합이 전조 기체(precursor gas)로서 알려져 있다. 이들 상태는 16㎛/hr의 InP : Fe 성장율로 제조되었다. 그 결과 InP : Fe층은 약 2.4×108Ω-cm의 저항성을 갖도록 측정되었다.
또한, 본 발명은 MOCVD에 의해 성장된 Fe-도핑 InP 기초층의 물리적 특성(예를들어, ≥106Ω-cm의 저항 및 ≥1㎛의 두께)을 갖는 하이드라이드 VPE InP-기초 에피택셜층으로 성장할 수 있는 것을 고려한다. 이들 InP-기초층은 예를들어, InGaP, InAsP, InGaAsP 및 InGaAlP를 포함한다.
더우기, 본 발명은 레이저 및 LED에 관하여 기술하였지만, 본 기술에 숙련된 사람들은 상기 장치의 영역을 통해 실제 전류가 흐르는 것을 방지하는 다른 반도체 장치(예를들어, 광 다이오드, FET)에도 적용가능함을 알 수 있다.
본 발명에 따라 제조될 수 있는 다른 선택적인 레이저 구조는 이중 채널 플레너 매립된 이종 구조(DCPBH)로서 공지되어 있다. 그 종래의 DCPBH 레이저는 1983년,Journal of Lightwave Technology, Vol. LT-1, No 1, p. 195에 기술되어 있다. 활성층을 포함하는 기다란 메사를 통해 흐르는 전류를 제한하는 역바이어스 차단 접합을 형성하기 위해 채널에서 LPE 재성장을 사용한다. 그러나, 제3도에서 도시된 본 발명의 DCPBH 실시예에 의하면, 차단 접합의 LPE 성장은 메사 각각의 측면상의 InP : Fe 영역(40)의 성장으로 대치된다. 제한된(예를들어, 스트립 도형) 접점(42)은 패턴화된 유전체층(44)(예를들어, SiO2)에 의해 메사의 상부에 형성(delineated)되고, 전극(46)은 상기 장치의 상부에 놓여진다. 이러한 방식에 있어서, 전류가 InP : Fe 영역(40) 및 유전체층(44)에 의해 제한되어 본질적으로 메사를 통해서만 흐르고 그에 따라 활성층(50)을 통해 흐르게 된다.
마지막으로, 상기 장치의 활성 영역이 최소한 적어도 하나가 활성화(감광 감지로)되는 단일 활성층 또는 수개의 합성층을 포함할 수 있는 것도 이미 공지되어 있다. 따라서, 1.55㎛의 InP/InGaAsP 레이저에 있어서, 활성 영역은 LPE 성장동안 앤티-메틀백(anti-meltback) 기능을 제공하는 1.55㎛의 인접한 다른 InGaAsP층(λ=1.3㎛)에서 광을 방사하는 InGaAsP층을 포함할 수 있다. 더우기, 다른 파장에서 방사하는 수개의 활성층은 또한 한 활성 영역의 구역내에 포함되기도 한다.

Claims (10)

  1. (1) 캐리어 기체, 휘발성 도펀트 화합물, 휘발성 인듐 화합물 및 V족 하이브리드를 구비한 전조 기체를 형성하는 단계, (2) 가열된 증착 바디와 접촉하기 위해 가열된 챔버를 통해 상기 전조 기체를 전달하는 단계와, (3) 상기 바디상에 상기 화합물 반도체를 증착시키는 단계를 포함하여, 철로 도핑되고, 인듐을 기초로 한 III-V족 화합물 반도체 영역을 포함하는 장치를 제조하는 방법에 있어서, 상기 캐리어 기체는 불활성 기체를 포함하고, 상기 도펀트 화합물은 철을 포함하며, 상기 전조 기체내의 수소 농도는 철의 과대 침전방지를 의해 제한되고, 상기 바디에서 상기 휘발성 인듐 화합물 및 상기 V족 하이드라이드의 농도는 상기 증착의 결과를 얻도록 충분히 유지되는 것을 특징으로 하는 제조 방법.
  2. 제1항에 있어서, 상기 수소의 농도는 상기 하이드라이드의 열분해를 제한하여 한정되는 것을 특징으로 하는 제조 방법.
  3. 제2항에 있어서, 상기 불활성 캐리어 기체는 질소로 구성되는 것을 특징으로 하는 제조 방법.
  4. 제2항에 있어서, 상기 휘발성 인듐 화합물은 InCl로 구성되는 것을 특징으로 하는 제조 방법.
  5. 제2항에 있어서, 상기 휘발성 도펀트 화합물은 FeCl2로 구성되는 것을 특징으로 하는 제조 방법.
  6. 제2항에 있어서, 상기 하이드라이드는 인화수소로 구성되는 것을 특징으로 하는 제조 방법.
  7. 제6항에 있어서, 상기 영역은 고저항성 InP로 구성되는 것을 특징으로 하는 제조 방법.
  8. 제7항에 있어서, 상기 영역은 108Ω-cm보다 큰 저항을 갖는 것을 특징으로 하는 제조 방법.
  9. 제2항에 있어서, 상기 영역은 고저항성 InP로 구성되고, 상기 캐리어 기체는 질소로 구성되며, 상기 휘발성 인듐 화합물은 InCl로 구성되고, 상기 휘발성 도펀트는 FeCl2로 구성되며, 상기 하이드라이드는 인화수소로 구성되는 것을 특징으로 하는 제조 방법.
  10. 제1항 내지 제9항중 어느 한 항에 있어서, 상기 바디는 메사를 가지며, 상기 증착은 상기 메사에 인접한 상기 영역을 형성하는 것을 특징으로 하는 제조 방법.
KR1019880000327A 1987-01-20 1988-01-18 반도체 장치 제조 방법 KR960015483B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US491987A 1987-01-20 1987-01-20
US004,919 1987-01-20
US0004919 1987-01-20

Publications (2)

Publication Number Publication Date
KR880009417A KR880009417A (ko) 1988-09-15
KR960015483B1 true KR960015483B1 (ko) 1996-11-14

Family

ID=21713183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880000327A KR960015483B1 (ko) 1987-01-20 1988-01-18 반도체 장치 제조 방법

Country Status (6)

Country Link
EP (1) EP0276069B1 (ko)
JP (1) JPS63193897A (ko)
KR (1) KR960015483B1 (ko)
CA (1) CA1282874C (ko)
DE (1) DE3876639T2 (ko)
ES (1) ES2036260T3 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0712169A1 (en) * 1994-11-14 1996-05-15 The Whitaker Corporation Semi-insulating edge emitting light emitting diode
US5608234A (en) * 1994-11-14 1997-03-04 The Whitaker Corporation Semi-insulating edge emitting light emitting diode
US6101816A (en) * 1998-04-28 2000-08-15 Advanced Technology Materials, Inc. Fluid storage and dispensing system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4062706A (en) * 1976-04-12 1977-12-13 Robert Arthur Ruehrwein Process for III-V compound epitaxial crystals utilizing inert carrier gas
JPS5379459A (en) * 1976-12-24 1978-07-13 Fujitsu Ltd Doping prodess device
US4314873A (en) * 1977-07-05 1982-02-09 The United States Of America As Represented By The Secretary Of The Navy Method for depositing heteroepitaxially InP on GaAs semi-insulating substrates
CA1210526A (en) * 1983-10-21 1986-08-26 Judith A. Long Device having semi-insulating indium phosphides based compositions
JPS6218078A (ja) * 1985-07-17 1987-01-27 Nec Corp 埋込み構造半導体レ−ザ−及びその製造方法

Also Published As

Publication number Publication date
DE3876639T2 (de) 1993-04-22
KR880009417A (ko) 1988-09-15
EP0276069A3 (en) 1989-02-15
DE3876639D1 (de) 1993-01-28
JPH0543680B2 (ko) 1993-07-02
CA1282874C (en) 1991-04-09
EP0276069B1 (en) 1992-12-16
EP0276069A2 (en) 1988-07-27
ES2036260T3 (es) 1993-05-16
JPS63193897A (ja) 1988-08-11

Similar Documents

Publication Publication Date Title
EP0185051B1 (en) Semiconductor devices with buried heterostructure
CA1276276C (en) Semiconductor devices employing ti-doped group iii-v epitaxial layer
US4888624A (en) Semiconductor devices employing high resistivity in-based compound group III-IV epitaxial layer for current confinement
Nakamura et al. CW operation of distributed‐feedback GaAs‐GaAlAs diode lasers at temperatures up to 300 K
US4935936A (en) Semiconductor structure with flared mesa burying layers
EP0038085B1 (en) Buried heterostructure laser diode and method for making the same
US4937835A (en) Semiconductor laser device and a method of producing same
US4999315A (en) Method of controlling dopant incorporation in high resistivity In-based compound Group III-V epitaxial layers
EP0314372A2 (en) Current confinement and blocking region for semiconductor devices
JPH09129974A (ja) 半導体レーザ素子
US5335241A (en) Buried stripe type semiconductor laser device
US4287485A (en) GaInAsP/InP Double-heterostructure lasers
KR960015483B1 (ko) 반도체 장치 제조 방법
US4517674A (en) Zinc-diffused narrow stripe AlGaAs/GaAs double heterostructure laser
Mawatari et al. Reliability and degradation behaviors of semi-insulating Fe-doped InP buried heterostructure lasers fabricated by RIE and MOVPE
JP2001185809A (ja) 半導体光デバイス装置及びその製造方法
Wakao et al. InGaAsP/InP planar buried heterostructure lasers with semi-insulating InP current blocking layers grown by MOCVD
US4731791A (en) Buried hetero-structure laser diode
US4521887A (en) W-shaped diffused stripe GaAs/AlGaAs laser
JPWO2005031829A1 (ja) 半導体素子および半導体集積素子
Iwai et al. 1.3 µm Laser Array on p-type Substrate Using Selective Oxidation of AlInAs
Whitney et al. A comparative study of electroluminescence in rare earth (Er, Yb) doped InP and GaAs light-emitting diodes
Takahashi et al. Low threshold current coplanar vertical injection laser diode for optoelectronic integrated circuits
Sugou et al. Selective embedding epitaxial technique of highly resistive InP for OEIC's device isolation
JPH02188983A (ja) 埋め込み構造半導体レーザ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091116

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee