JP2001185809A

JP2001185809A - 半導体光デバイス装置及びその製造方法

Info

Publication number: JP2001185809A
Application number: JP36614899A
Authority: JP
Inventors: Kenji Shimoyama; 謙司下山; Hidetaka Amauchi; 英隆天内
Original assignee: Mitsubishi Chemical Corp
Current assignee: Mitsubishi Chemical Corp
Priority date: 1999-12-24
Filing date: 1999-12-24
Publication date: 2001-07-06

Abstract

(57)【要約】【課題】低しきい値電流及び高効率を維持しつつ、高
出力においてもＣＯＤを受けることがない高性能な半導
体光デバイス装置を提供すること。【解決手段】基板上に形成された活性層、該活性層の
上下に形成された活性層より屈折率の小さい層を有する
半導体光デバイス装置において、端部近傍かつ前記活性
層の下側に電流ブロック領域または電流ブロック層が形
成されていることを特徴とする半導体光デバイス装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体レーザなど
として有用な半導体光デバイス装置に関し、特に高出力
動作において信頼性が高い半導体レーザに関する。ま
た、本発明はこれらの半導体光デバイスの簡便な製造方
法にも関する。

【０００２】

【従来の技術】従来の半導体レーザ素子は、光出力を大
きくすると、出射端面での光密度が上昇し、端面での光
の吸収により温度が上昇し、非可逆的な破壊（以下、
「ＣＯＤ」（Catastrophic Optical Damage）という）
を生じてレーザ発振をしなくなってしまう。特に、安定
な単一横モード発振をするレーザを得るには、活性層幅
をある程度小さく（通常、２〜５μｍ）する必要がある
ことから、端面の光密度が大きくなりやすく、上記のＣ
ＯＤの問題は非常に深刻となる。

【０００３】このようなＣＯＤを防ぎつつ高出力を得る
ために、現在主として以下の２つのレーザが用いられて
いる。１つは端面非注入構造であり、端部近傍での電流
注入が注入されないようにすることにより、端面での非
発光再結合を抑制し、端面での発熱による温度上昇を抑
制することが可能となる。しかし、レーザ特性の劣化を
招かないようにするためには、非注入領域幅には制限が
あることから、高出力動作による動作電流の上昇に伴
い、端部で完全に電流を非注入にすることは困難とな
る。

【０００４】もう１つは、レーザ光に対して透明な領域
を端面近傍に設けたレーザ素子であり、端面の反射鏡の
部分が窓領域となっているため、通常、窓構造レーザと
呼ばれている。窓構造レーザは端面での光の吸収が起こ
らなくすることができるため、ＣＯＤを完全に抑制する
ことが可能である。例えば、（１）端部領域での量子井
戸構造無秩序化プロセス（H.Nakashima et al., Japane
se Journal of Applied Physics, vol.24, No.8, L647
(1985)、（２）端部領域での活性層埋込プロセス(H.Nai
to et al., IEEE Journal Quantum Electronics, vol.Q
E-25, 1495 (1989)が挙げられる。

【０００５】上記（２）には、優れたレーザ特性の実現
が可能となるという利点があるものの、素子構造および
作製プロセスが複雑であるという欠点がある。また、上
記（１）では、不純物拡散あるいは構成元素の空格子拡
散を用いるために作製プロセスが容易であるという利点
がある。しかしながら、不純物拡散の場合、活性層内部
の高濃度の不純物により内部損失が増大し、一方、構成
元素の空格子拡散の場合は、比較的高温プロセスが要求
されるために活性層へのプロセスダメージが懸念され
る。

【０００６】上記（１）の端部領域での量子井戸構造無
秩序化プロセスを用いて作製したリッジ構造を有する窓
構造レーザが特開平２−２０３５８５号公報に記載され
ている。これにより、ＣＯＤレベルの高い高出力レーザ
が実現できている。特開平１０−２９００４３号公報に
記載される従来の窓構造レーザ素子は、基板上に第１導
電型クラッド層、活性層、第２導電型クラッド層を形成
して、レーザ光出射面を含む端部領域に不純物（亜鉛
（Ｚｎ））を拡散し、活性層を混晶化させることにより
形成されているが、端部でのリーク電流の抑制するため
に、端面近傍において活性層上部に電流を阻止するため
の層を複数形成するなどかなり複雑な構造となってしま
うという問題がある。さらにこのとき、エッチングや再
成長、保護膜形成が行われるために、端部とその内側と
の間に大きな段差や凹凸が発生する。特に、レーザチッ
プをジャンクション・ダウンで組み立てる場合、端部で
の凹凸の存在はチップに大きなストレスが生じてしま
い、素子特性や信頼性の劣化を招いてしまう。

【０００７】

【発明が解決しようとする課題】本発明は、これらの従
来技術の問題点を解決することを課題とした。すなわち
本発明は、低しきい値電流及び高効率を維持しつつ、高
出力においてもＣＯＤを受けることがない高性能な半導
体光デバイス装置を提供することを解決すべき課題とし
た。また本発明は、簡素で再現性が高いプロセスにより
製造することが可能な半導体光デバイス装置を提供する
ことも解決すべき課題とした。

【０００８】

【課題を解決するための手段】本発明者らは上記課題を
解決するために鋭意検討を進めた結果、高性能レーザ、
とりわけ高出力レーザの作製において、活性層の下側で
かつ端部近傍に電流ブロック領域または電流ブロック層
を形成すれば端部でのリーク電流を防止することがで
き、また、光導波路の端部にレーザ光に対して透明な領
域を形成した窓構造レーザにすれば端面での再結合電流
の発生を防止できるとともに、レーザチップをジャンク
ション・ダウンで組み立てる際のストレスを低減できる
ことを見いだし、本発明を提供するに至った。

【０００９】すなわち本発明は、基板上に形成された活
性層、該活性層の上下に形成された活性層より屈折率の
小さい層を有する半導体光デバイス装置において、端部
近傍かつ前記活性層の下側に電流ブロック領域または電
流ブロック層が形成されていることを特徴とする半導体
光デバイス装置を提供するものである。本発明の半導体
光デバイス装置の好ましい態様として、前記活性層の上
下に形成された活性層より屈折率の小さい層のうち、基
板側の層が第１導電型クラッド層であり、他方の層が第
２導電型クラッド層である態様；前記第２導電型クラッ
ド層の少なくとも一部を左右から挟むように形成された
上部電流ブロック層を有する態様；前記活性層上に形成
された第２導電型第１クラッド層と、前記上部電流ブロ
ック層に挟まれた該第２導電型第２クラッド層を有する
態様；前記第１導電型がｎ型であり、前記第２導電型が
ｐ型である態様；端部における光導波路の段差が波長の
１／１０以下である態様；光導波路の端部にレーザ光に
対して透明な領域を形成している態様；光導波路の両端
部分において前記活性層のバンドギャップが光導波路中
央の電流注入領域における活性層のバンドギャップより
も大きくなっている態様；前記のレーザ光に対して透明
な領域を覆うように前記の電流ブロック領域あるいは電
流ブロック層が形成されている態様；前記電流ブロック
領域あるいは電流ブロック層が、基板または活性層より
も下側の層の側面近傍に形成されている態様；前記電流
ブロック層の側壁において、光導波路を構成する層が連
続してつながっている態様；前記活性層と前記電流ブロ
ック層との間に光ガイド層が形成されている態様；前記
の電流ブロック領域あるいは電流ブロック層により挟ま
れた電流狭窄領域を開口部直下近傍のみに形成する態
様；前記の電流ブロック領域あるいは電流ブロック層
が、第２導電型または高抵抗である態様前記電流ブロッ
ク領域が、基板およびあるいは活性層下部にある層の内
部に選択的に形成されている態様；前記の電流ブロック
領域あるいは電流ブロック層が、端面近傍に形成されて
いる態様；前記電流ブロック領域が、光導波路に段差が
生じることなく、端面近傍に形成されている態様；前記
電流ブロック層が、基板およびあるいは活性層より下に
ある層の上に選択的に形成されている態様；前記電流ブ
ロック層が、半導体層である態様；前記電流ブロック層
が、絶縁体膜である態様；前記上部電流ブロック層の開
口部から活性層に電流が注入される態様；前記開口部の
幅が、装置端面近傍で装置中央部より広くなっている態
様；前記開口部の幅が、装置端面近傍で装置中央部より
狭くなっている態様；前記活性層が少なくともＧａＡ
ｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＩｎＡｓ、
ＧａＩｎＰ、ＡｌＧａＩｎＰ、ＧａＩｎＡｓＰ、ＡｌＧ
ａＩｎＡｓＰ、ＧａＮあるいはＩｎＧａＮからなる態
様；レーザチップがジャンクション・ダウンにて組み立
てられている態様を挙げることができる。

【００１０】また、本発明は、基板上に形成された活性
層、該活性層の上下に形成された活性層より屈折率の小
さい層を有し、端部近傍かつ活性層の下側に電流ブロッ
ク領域が形成されている半導体光デバイス装置の製造方
法であって、前記電流ブロック領域を不純物拡散あるい
は不純物注入により形成する工程を含むことを特徴とす
る半導体光デバイス装置の製造方法も提供する。本発明
の半導体光デバイス装置の製造方法の好ましい態様とし
て、結晶成長装置内で不純物拡散層を形成し、引き続き
該結晶成長装置内で熱処理を行うことにより製造される
態様；前記結晶成長装置が有機金属気相成長装置である
態様；前記不純物拡散層を前記電流ブロック領域に対し
て選択エッチングにより除去する態様を挙げることがで
きる。

【００１１】さらに本発明は、基板上に形成された活性
層、該活性層の上下に形成された活性層より屈折率の小
さい層を有し、端部近傍かつ活性層の下側に電流ブロッ
ク層が形成されている半導体光デバイス装置の製造方法
であって、前記電流ブロック層を選択成長により形成す
る工程を含むことを特徴とする半導体光デバイス装置の
製造方法も提供する。ここで、半導体光デバイス装置の
光導波路は［０１１］Ａ方向に形成されていることが好
ましい。

【００１２】

【発明の実施の態様】以下において、本発明の半導体光
デバイス装置およびその製造方法について詳細に説明す
る。本発明の半導体光デバイス装置は、基板上に形成
された活性層、該活性層の上下に形成された活性層より
屈折率の小さい層を少なくとも有する半導体光デバイス
装置である。本発明の半導体光デバイス装置は、これら
の層の他に半導体光デバイス装置に通常形成される層を
適宜有していてもよい。本発明の特徴は、半導体光デバ
イス装置において、端部近傍かつ前記活性層の下側に電
流ブロック領域または電流ブロック層が形成されている
ことにある。

【００１３】本明細書において「電流ブロック領域」と
は、ある層の一部を構成する領域であって電流をブロッ
クする機能を有するものをいう。また、「電流ブロック
層」とは、全体が電流をブロックする機能を有する層を
いう。本発明の半導体光デバイス装置は、端部近傍かつ
活性層の下側に電流ブロック領域か電流ブロック層のい
ずれか一方のみが形成されていてもよいし、電流ブロッ
ク領域と電流ブロック層の両方が形成されていてもよ
い。

【００１４】このような特徴を有する本発明の半導体光
デバイス装置の構造を、図１および図２に示す態様を参
照しながら具体的に説明する。図１は、電流ブロック領
域を有する本発明の半導体光デバイス装置の具体的態様
を示すものである。図１では、基板１１の中に電流ブロ
ック領域１２が形成されている。電流ブロック領域の形
状および形成位置は、この態様に限定されるものではな
い。例えば、電流ブロック領域は、活性層の下側に形成
されているバッファー層やクラッド層の内部に形成され
ていてもよい。また、複数の層にまたがって形成されて
いてもよい。

【００１５】図２は、電流ブロック層を有する本発明の
半導体光デバイス装置の具体的態様を示すものである。
図２では、基板１１の上に電流ブロック層１３が形成さ
れている。電流ブロック層の形状および形成位置は、こ
の態様に限定されるものではない。例えば、電流ブロッ
ク層は活性層の下側に形成されている任意の層の間に形
成されていてもよく、バッファー層とクラッド層の間に
形成されていてもよい。また、電流ブロック層の数は１
つでも複数であってもよい。

【００１６】本発明では、電流ブロック領域は基板内に
形成されていることが好ましく、電流ブロック層は基板
上に形成されていることが好ましい。特に、図１や図２
に示すように、電流ブロック領域は基板内にのみ形成さ
れていることが好ましく、電流ブロック層は基板上にの
み形成されていることが、成長回数低減や表面酸化抑制
の観点から好ましい。これにより、保護膜の存在を最小
限にし、劈開、組立等の歩留まりを向上させることがで
きる。また、非可逆的光損傷（ＣＯＤ）レベルを高めた
り、素子の信頼性を向上させることもできる。

【００１７】このように、本発明にしたがって、端部近
傍かつ活性層の下側に電流ブロック領域あるいは電流ブ
ロック層を形成することにより、端面での電流再結合を
低減することが可能となり、非可逆的光損傷（ＣＯＤ）
レベルを高めたり、素子の信頼性を向上させることがで
きる。このときさらに、不純物拡散などの手法を用い
て、光導波路の端部にレーザ光に対して透明な領域を形
成した窓構造レーザにすれば、端面での再結合電流の発
生をより効果的に防止できる。このとき、電流ブロック
層が端面近傍に形成されていて、端面近傍で光導波路に
段差がある場合、端面近傍では光が活性層からクラッド
層などのよりバンドギャップの大きい層に漏れだして、
実質的に端面が光に対して透明、すなわち端面窓構造と
することも可能となる（図２）。

【００１８】また、活性層の下側でかつに光導波路の両
側の側面に電流ブロック領域あるいは電流ブロック層を
形成することにより、劈開におけるチップ側面での電極
の垂れ下がりやジャンクション・ダウンで組み立て時の
半田材の回り込み等による光導波路端面あるいは側面で
の電流リークの発生を防止することが可能となる。さら
に、活性層の下側（例えば基板内部）に電流ブロック領
域を平坦に埋め込む場合には、光導波路に段差が生じる
ことなく、端面近傍にも電流ブロック領域を形成するこ
とができ、端部での光導波損失の発生を防止できる（図
１）。

【００１９】図１において、基板１１内には電流ブロッ
ク領域１２が形成されており、この基板１１の上には活
性層を含む化合物半導体層が形成されている。通常、活
性層の上下には活性層より屈折率が小さい層が形成され
ている。そのうち基板側の層は第１導電型クラッド層１
４、他方のエピタキシャル側の層は第２導電型第１クラ
ッド層１６として機能する。このほか光ガイド層として
機能する層を含んでいてもよい。第２導電型第１クラッ
ド層１６の上に第２エッチング阻止層１７および第１エ
ッチング阻止層１８を介してストライプ状に開口された
電流ブロック層１９および表面保護層２０が形成されて
いる。さらに電流ブロック層１９の開口した部分に積層
するように第２導電型第２クラッド層２１とコンタクト
層２２が形成されている。コンタクト層２２の上面側、
基板１１の底部側にそれぞれ電極２３、２４が形成され
ている。

【００２０】図２において、基板１１上には第２導電型
もしくは高抵抗の半導体あるいは絶縁膜からなる電流ブ
ロック層１３が形成されている。電流ブロック層が形成
された基板の上には、活性層１５を含む化合物半導体層
が形成されている。通常、活性層の上下には活性層より
屈折率の小さい層を含んでおり、そのうち基板側の層は
第１導電型クラッド層１４、他方のエピタキシャル側の
層は第２導電型第１クラッド層１６として機能する。こ
のほか光ガイド層として機能する層を含んでいてもよ
い。第２導電型第１クラッド層１６の上に第２エッチン
グ阻止層１７および第１エッチング阻止層１８を介して
ストライプ状に開口された電流ブロック層１９および表
面保護層２０が形成されている。さらに電流ブロック層
１９の開口した部分に積層するように第２導電型第２ク
ラッド層２１とコンタクト層２２が形成されている。コ
ンタクト層２２の上面側、基板１１の底部側にそれぞれ
電極２３、２４が形成されている。

【００２１】本明細書において「Ａ層の上に形成された
Ｂ層」という表現は、Ａ層の上面にＢ層の底面が接する
ようにＢ層が形成されている場合と、Ａ層の上面に１以
上の層が形成されさらにその層の上にＢ層が形成されて
いる場合の両方を含むものである。また、Ａ層の上面と
Ｂ層の底面が部分的に接していて、その他の部分ではＡ
層とＢ層の間に１以上の層が存在している場合も、上記
表現に含まれる。具体的な態様については、以下の各層
の説明と実施例の具体例から明らかである。

【００２２】本発明の半導体光デバイス装置を構成する
基板１１は、その上にダブルへテロ構造の結晶を成長す
ることが可能なものであれば、その導電性や材料につい
ては特に限定されない。好ましいものは、導電性がある
基板である。具体的には、基板上への結晶薄膜成長に適
したＧａＡｓ、ＩｎＰ、ＧａＰ、ＺｎＳｅ、ＺｎＯ、Ｓ
ｉ、Ａｌ₂Ｏ₃等の結晶基板、特に閃亜鉛鉱型構造を有す
る結晶基板を用いるのが好ましい。その場合、基板結晶
成長面は低次な面またはそれと結晶学的に等価な面が好
ましく、（１００）面が最も好ましい。なお、本明細書
において（１００）面という場合、必ずしも厳密に（１
００）丁度の面である必要はなく、最大３０°程度のオ
フアングルを有する場合まで包含する。オフアングルの
大きさの上限は３０°以下が好ましく、１６°以下がよ
り好ましい。下限は０．５°以上が好ましく、２°以上
がより好ましく、６°以上がさらに好ましく、１０°以
上が最も好ましい。

【００２３】また、基板は六方晶型の基板でもよく、そ
の場合はＡｌ₂Ｏ₃，６Ｈ−ＳｉＣ等の上にも形成される
ものである。基板１１上には、通常基板の欠陥をエピタ
キシャル成長層に持ち込まないために厚さ０．２〜２μ
ｍ程度のバッファ層を形成しておくことが好ましい。こ
のダブルヘテロ構造の作成や再成長にはＭＯＣＶＤやＭ
ＢＥなどの公知の成長方法を用いればよい。

【００２４】基板上には、活性層１５を含む化合物半導
体層を形成する。化合物半導体層は、活性層の上下に活
性層より屈折率の小さい層を含んでおり、そのうち基板
側の層は第１導電型クラッド層１４、他方のエピタキシ
ャル側の層は第２導電型クラッド層１６として機能す
る。このほか光ガイド層として機能する層を含んでいて
もよい。これらの屈折率の大小関係は、各層の材料組成
を当業者に公知の方法にしたがって適宜選択することに
より調節することができる。例えば、Ａｌ_xＧａ₁ _-xＡ
ｓ、（Ａｌ_xＧａ_1-x）_0.5Ｉｎ_0.5Ｐ、Ａｌ_xＧａ_1-xＮな
どのＡｌ組成を変化させることによって屈折率を調節す
ることができる。

【００２５】電流ブロック領域あるいは電流ブロック層
は活性層の下側（例えば、基板、バッファー層、クラッ
ド層の内部あるいはその上）に選択的に形成される。成
長回数低減や表面酸化抑制の観点から、基板内に電流ブ
ロック領域を、または基板表面上に電流ブロック層を形
成することが好ましい。にこのことにより、保護膜の存
在を最小限にし、劈開、組立等の歩留まりを向上し、ま
た、ジャンクション・ダウンで組み立てた場合に十分な
ＬＤ特性が得られ、さらに、非可逆的光損傷（ＣＯＤ）
レベルを高めたり、素子の信頼性を向上させることがで
きる。電流ブロック領域あるいは電流ブロック層の厚み
は、薄すぎると電流ブロックの機能が不十分となり、厚
くなりすぎると通過抵抗が大きくなるなってしまう。具
体的には、下限は０．０１μｍ以上が好ましく、０．１
μｍ以上がより好ましい。上限は、５μｍ以下が好まし
く、３μｍ以下がより好ましい。

【００２６】電流ブロック領域あるいは電流ブロック層
が端面近傍に形成されている場合、端面近傍にも電流ブ
ロック領域を形成することができる。この端部での電流
非注入構造により、端面での電流再結合を低減すること
が可能となり、非可逆的光損傷（ＣＯＤ）レベルを高め
たり、素子の信頼性を向上させることができる。このと
き、電流ブロック層が端面近傍に形成されていて、端面
近傍で光導波路に段差がある場合、端面近傍では光が活
性層からクラッド層などのよりバンドギャップの大きい
層に漏れだして、実質的に端面が光に対して透明、すな
わち端面窓構造とすることも可能となる。

【００２７】一方、電流ブロック領域を平坦に埋め込む
場合には、光導波路に大きな段差が生じることなく、端
面近傍にも電流ブロック領域を形成することができ、端
部での光導波損失の発生を防止でき、ジャンクション・
ダウン組立時におけるストレスを低減することが可能と
なる。このとき、光導波路が実質的に一直線上にあるこ
とが好ましく、具体的には端部における光導波路の段差
が波長の１／１０以下であることが好ましい。端面での
電流ブロック領域あるいは電流ブロック層の幅は、狭す
ぎると、電流非注入の効果が低減したり、劈開が困難に
なるなどの問題が生じてしまい、広すぎると、損失が大
きくなりすぎて動作電流などのレーザ特性を劣化させて
しまう。具体的には、下限は２μｍ以上が好ましく、５
μｍ以上が好ましい。上限は、５０μｍ以下が好まし
く、３０μｍ以下が好ましい。

【００２８】電流ブロック領域あるいは電流ブロック層
の形成方法は、特に限定されないが、電流ブロック領域
は、不純物拡散あるいは不純物注入により形成すること
が好ましい。このとき、結晶成長装置内で不純物拡散層
を形成し、引き続き該結晶成長装置内で熱処理を行うこ
とにより製造されることがより好ましく、結晶成長装置
が有機金属気相成長装置であることがさらに好ましい。
また、不純物拡散層が前記電流ブロック領域に対して選
択エッチングにより除去することが、平坦化の観点から
好ましい。一方、プロセスの簡素化や形状制御性の観点
から、電流ブロック層を選択成長により形成することが
好ましい。

【００２９】製造上の容易性や制御性を考慮すると、不
純物拡散プロセスとして、薄膜成長装置内で拡散源を有
する層の成長とアニールプロセスとを一貫して行うこと
が好ましい。さらに、端部でのリーク電流低減のために
不純物拡散層は少なくともレーザチップ作製プロセス終
了までに除去しておくことが好ましい。

【００３０】拡散させる不純物は、拡散プロセス温度の
低減の観点から、拡散定数の大きいものが好ましく、例
えば亜鉛（Ｚｎ）、錫（Ｓｎ）、リチウム（Ｌｉ）、銅
（Ｃｕ）などが挙げられる。また、ＩＩＩ−Ｖ族半導体
に対しては、例えば、ｐ型不純物として、亜鉛（Ｚ
ｎ）、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）な
ど、ｎ型不純物として、シリコン（Ｓｉ）、ゲルマニウ
ム（Ｇｅ）、錫（Ｓｎ）、硫黄（Ｓ）、セレン（Ｓ
ｅ）、テルル（Ｔｅ）などが挙げられる。また、高抵抗
化することができる不純物でもよく、例えば、銅（Ｃ
ｕ）、鉄（Ｆｅ）、クロム（Ｃｒ）などの遷移元素、水
素（Ｈ）など、特にＩＩＩ−Ｖ族半導体に対しては、ボ
ロン（Ｂ）、酸素（Ｏ）などが挙げられる。

【００３１】また、不純物のドーピング法として、上記
の好ましい方法以外に例えばイオン注入法を採用しても
よい。イオン注入後に熱処理を行い、不純物を拡散させ
ることができる。ただし、高エネルギーであるいは質量
数の大きい不純物を注入すると、多量の欠陥（特に、ド
ーズ量が多い場合）が発生するので好ましくない。

【００３２】基板上にバッファー層を形成する場合、バ
ッファ層は比較的低抵抗となるため、バッファ層が厚く
なりすぎると、電流ブロック領域あるいは電流ブロック
層により挟まれた電流狭窄領域を開口部直下近傍のみに
形成することにより、リッジダミー領域上に保護膜を介
さずに直接電極を形成しても素子内部での電流リークを
防止することが困難になってしまう。そこで、バッファ
層の厚みを１μｍ以下にすることが好ましく、０．５μ
ｍ以下にすることがより好ましい。さらに、できれば、
バッファ層を形成しないことがもっとも好ましい。

【００３３】第１導電型クラッド層１４は、活性層より
も屈折率の小さい材料で形成される。また、第１導電型
クラッド層の屈折率は、第２導電型クラッド層の屈折率
よりも大きいことが好ましい。例えば、第１導電型のＧ
ａＩｎＰ、ＡｌＧａＩｎＰ、ＡｌＩｎＰ、ＡｌＧａＡ
ｓ、ＡｌＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＧａＩｎＡｓ
Ｐ、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＢｅＭｇＺ
ｎＳｅ、ＭｇＺｎＳＳｅ、ＣｄＺｎＳｅＴｅ等の一般的
なＩＩＩ−Ｖ族、ＩＩ−ＶＩ族半導体を用いることがで
きる。第１導電型クラッド層のキャリア濃度は、下限は
１×１０¹⁸ｃｍ^-3以上が好ましく、３×１０¹⁸ｃｍ^-3以
上がより好ましく、５×１０¹⁸ｃｍ^-3以上が最も好まし
い。上限は２×１０²⁰ｃｍ^-3以下が好ましく、５×１０
¹⁹ｃｍ^-3以下がより好ましく、３×１０¹⁸ｃｍ^-3以下が
最も好ましい。

【００３４】第１導電型クラッド層１４は、単層からな
るものであるときは、好ましくは０．５〜４μｍ、より
好ましくは１〜３μｍ程度の厚みを有するが、第１導電
型クラッド層は第１導電型第１クラッド層と第１導電型
第２クラッド層の複数層からなるものであってもよい。
具体的には活性層側にＧａＩｎＰ、ＡｌＧａＩｎＰ又は
ＡｌＩｎＰからなるクラッド層と、その層よりも基板側
に第１導電型のＡｌＧａＡｓ又はＡｌＧａＡｓＰからな
るクラッド層が形成されている態様を例示することがで
きる。このとき、活性層側の層の厚さは薄くすることが
好ましく、厚さの下限としては０．０１μｍ以上が好ま
しく、０．０５μｍ以上がより好ましい。上限として
は、０．５μｍ以下が好ましく、０．３μｍ以下がより
好ましい。また、基板側の層のキャリア濃度は、下限２
×１０¹⁷ｃｍ^-3〜以上が好ましく、５×１０¹⁷ｃｍ^-3以
上がより好ましい。上限は３×１０¹⁸ｃｍ^-3以下が好ま
しく、２×１０¹⁸ｃｍ^-3以下がより好ましい。

【００３５】本発明の半導体光デバイス装置を構成する
活性層１５の構造は、特に制限されず、本例において
は、三重量子井戸構造（ＴＱＷ）を有している。この三
重量子井戸構造（ＴＱＷ）は具体的には光閉じ込め層
（ノンドープ）２５、量子井戸層（ノンドープ）２６、
バリア層（ノンドープ）２７、量子井戸層（ノンドー
プ）２８、バリア層（ノンドープ）２９、量子井戸層
（ノンドープ）３０及び閉じ込め層（ノンドープ）３１
を順次積層した構造を有する。この三重量子井戸構造以
外にも、例えば、量子井戸層及び前記量子井戸層を上下
から挟む光閉じ込め層からなる単一量子井戸構造（ＳＱ
Ｗ）や、複数の量子井戸層及びそれらに挟まれたバリア
層ならびに最上の量子井戸層の上及び最下の量子井戸層
の下に積層された光閉じ込め層からなる二重量子井戸構
造（ＤＱＷ）や４層以上の量子井戸層を有する多量子井
戸構造（ＭＱＷ）であってもよい。活性層を量子井戸構
造とすることにより、単層のバルク活性層と比較して、
短波長化かつ低しきい値化を達成することができる。

【００３６】活性層１５の材料としては、ＧａＡｓ、Ａ
ｌＧａＡｓ、ＧａＩｎＰ、ＡｌＧａＩｎＰ、ＧａＩｎＡ
ｓ、ＡｌＧａＩｎＡｓ、ＧａＩｎＡｓＰ、ＧａＮ、Ｇａ
ＩｎＮなどを例示することができる。ＧａとＩｎを構成
元素として含む材料である場合は、自然超格子が形成さ
れやすいために、オフ基板を用いることによる自然超格
子抑制の効果が大きくなる。

【００３７】活性層１５が量子井戸構造を有している場
合、混晶化の容易さの観点から、次の構造が好ましい。
すなわち、（１）混晶化前後での組成の変化量を大きく
できることから、活性層が単一の井戸層を有している
（単一量子井戸）こと、（２）活性層が複数の井戸層を
有している（多重量子井戸）場合、混晶化領域中央付近
でのバンドギャップの低減を抑制するために、混晶組成
井戸層に挟まれたバリア層の厚みが井戸層よりも大きい
こと、（３）混晶化前後でのバンドギャップ変化を大き
くするために、井戸層に圧縮歪みがかっかっているこ
と、（４）井戸層の構成元素に比較的低温で拡散しやす
いＩｎが含まれていること、（５）井戸層を挟むバリア
層あるいはガイド層の構成元素にバンドギャップを小さ
くするＩｎが含まれていないこと、（６）井戸層を挟む
バリア層あるいはガイド層の構成元素にバンドギャップ
を大きくするＡｌが含まれていることが好ましい。

【００３８】活性層１５の上には、第２導電型クラッド
層が形成される。本発明の第２導電型クラッド層は２層
以上形成する。以下の説明では、活性層１５に近い方か
ら順に第２導電型第１クラッド層１６と第２導電型第２
クラッド層２１の２層を有する好ましい態様を例にとっ
て説明する。

【００３９】第２導電型第１クラッド層１６は、活性層
よりも屈折率の小さい材料で形成される。例えば、第２
導電型のＡｌＧａＩｎＰ、ＡｌＩｎＰ、ＡｌＧａＡｓ、
ＡｌＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＧａＩｎＡｓＰ、
ＡｌＧａＩｎＮ、ＢｅＭｇＺｎＳｅ、ＭｇＺｎＳＳｅ、
ＣｄＺｎＳｅＴｅ等の一般的なＩＩＩ−Ｖ族、ＩＩ−Ｖ
Ｉ族半導体を用いることができる。第２導電型クラッド
層がＡｌを含むＩＩＩ−Ｖ族化合物半導体で構成されて
いる場合は、その成長可能な実質的全面をＧａＡｓ、Ｇ
ａＡｓＰ、ＧａＩｎＡｓ、ＧａＩｎＰ、ＧａＩｎＮ等の
Ａｌを含まないＩＩＩ−Ｖ族化合物半導体で覆えば表面
酸化を防止することができるため好ましい。

【００４０】第２導電型第１クラッド層１６のキャリア
濃度は、下限は２×１０¹⁷ｃｍ^-3以上が好ましく、５×
１０¹⁷ｃｍ^-3以上がより好ましく、７×１０¹⁷ｃｍ^-3以
上が最も好ましい。上限は５×１０¹⁸ｃｍ^-3以下が好ま
しく、３×１０¹⁸ｃｍ^-3以下がより好ましく、２×１０
¹⁸ｃｍ^-3以下が最も好ましい。厚さの下限としては０．
０１μｍ以上が好ましく、０．０５μｍ以上がより好ま
しく、０．０７μｍ以上が最も好ましい。上限として
は、０．５μｍ以下が好ましく、０．３μｍ以下がより
好ましく、０．２μｍ以下が最も好ましい。

【００４１】第２導電型第１クラッド層１６は活性層１
５の上に形成する。本発明の好ましい実施様態では、第
２導電型第１クラッド層の屈折率は、第１導電型クラッ
ド層の屈折率よりも小さい。このような態様を採用する
ことにより、活性層から光ガイド層側へ有効に光がしみ
出すように光分布（近視野像）を制御することができ
る。また、活性領域（活性層の存在する部分）から不純
物拡散領域への光導波損失を低減することもできるた
め、高出力動作におけるレーザ特性や信頼性の向上を達
成することができる。

【００４２】第２導電型第１クラッド層１６の上に第２
導電型キャップ層（エッチング阻止層）１７を形成する
ことにより、少なくとも開口部内に第２導電型第２クラ
ッド層を再成長させる際に、再成長界面で通過抵抗を増
大させるような高抵抗層の発生を容易に防ぐことができ
るようになる。また、キャップ層はエッチング阻止層と
して機能させてもよい。

【００４３】キャップ層１７の材料は、酸化されにくい
か或いは酸化されてもクリーニングが容易な材料であれ
ば特に限定されない。具体的には、Ａｌ等の酸化されや
すい元素の含有率が低い（０．３以下程度）ＩＩＩ−Ｖ
族化合物半導体層が挙げられる。また、材料と厚みを選
択することによって活性層からの光を吸収しないように
することが好ましい。キャップ層の材料は、一般に活性
層の材料よりもバンドギャップが大きい材料から選択さ
れるが、バンドギャップが小さい材料であっても、厚さ
が５０ｎｍ以下、より好ましくは３０ｎｍ以下、最も好
ましくは１０ｎｍ以下であれば、実質的に光の吸収が無
視できるので使用可能である。

【００４４】本発明の半導体光デバイス装置における窓
領域の作製方法は特に制限されるものではない。好まし
い方法は、活性層の上部から窓領域作製のための処理を
行う方法である。例えば、窓領域を作製するための一つ
の手法として不純物拡散があるが、本発明では、活性層
の上部に不純物拡散層を形成することにより、容易に窓
領域を作製することができる。特に、本発明の構成を有
する半導体光デバイス装置は、活性層の上部であって比
較的活性層からの距離が短い箇所から不純物拡散を行う
ことが可能である。例えば、図１に示す一例では、第２
エッチング阻止層１７上から不純物拡散を行うことがで
きる。このとき不純物は、比較的厚さが小さい第２エッ
チング阻止層１７と第２導電型第１クラッド層１６を通
って活性層１５に達するため、不純物拡散フロントの位
置制御性の向上や端部でのリーク電流低減を容易に図る
ことができる。

【００４５】光導波路における活性層から不純物拡散層
までの距離は、短かすぎると活性層内の不純物濃度が高
くなり過ぎたり、再成長界面による品質の劣化の影響を
受けやすくなる。一方、距離が長すぎると、拡散フロン
ト位置の制御性の低下や端部でのリーク電流の増加を招
いてしまうという問題がある。特に第１導電型クラッド
層よりも下側の比較的バンドギャップの小さい層まで不
純物が拡散してしまうと、リーク電流増加が大きくなっ
て光デバイス素子としての性能を大きく損ねてしまう。
さらに、活性層にＩｎ（さらにＡｓ）を含む場合は、拡
散距離が長いと高温あるいは長時間の拡散が必要となる
ために、熱拡散中に窓構造以外の導波路中央において活
性層の界面が乱れたり、熱的なダメージで活性層の品質
が劣化する可能性がある。これらを考慮すると、光導波
路における活性層から不純物拡散層までの距離の下限は
０μｍ以上が好ましく、０．０５μｍ以上がより好まし
く、０．１μｍ以上が最も好ましい。拡散距離の上限は
０．５μｍ以下が好ましく、０．４５μｍ以下がより好
ましく、０．４μｍ以下が最も好ましい。不純物の拡散
距離が比較的短かいために、比較的低温で不純物拡散を
行うことができるという利点もある。不純物拡散温度
は、８５０℃以下であることが好ましく、７７０℃以下
であることがより好ましく、７３０℃以下であることが
さらにより好ましい。

【００４６】端部での不純物の拡散フロントは、混晶化
を行うために活性層内の量子井戸層よりも下側になるよ
うにする必要があり、活性層よりもバンドギャップの大
きい第１導電型クラッド層内に形成されることが電流リ
ーク抑制の観点から好ましい。

【００４７】製造上の容易性や制御性を考慮すると、不
純物拡散プロセスとして、薄膜成長装置内で拡散源を有
する層の成長とアニールプロセスとを一貫して行うこと
が好ましい。さらに、端部でのリーク電流を低減するた
めに、不純物拡散層は少なくともレーザチップ作製プロ
セス終了までに除去しておくことが好ましい。

【００４８】拡散させる不純物は、拡散プロセス温度の
低減の観点から、拡散定数の大きいものが好ましく、例
えば亜鉛（Ｚｎ）、錫（Ｓｎ）、リチウム（Ｌｉ）、銅
（Ｃｕ）などが挙げられる。また、光導波路での内部損
失の増加を防ぐ観点からは、ｎ型の不純物が好ましく、
例えば、III−Ｖ族半導体に対しては、シリコン（Ｓ
ｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、硫黄
（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）など、II−VI
族半導体に対しては窒素（Ｎ）、塩素（Ｃｌ）などが挙
げられる。端部でのリーク電流低減の観点から、高抵抗
化することができる不純物が好ましく、例えば、銅（Ｃ
ｕ）、鉄（Ｆｅ）、クロム（Ｃｒ）などの遷移元素、水
素（Ｈ）など、特にIII−Ｖ族半導体に対しては、ボロ
ン（Ｂ）、酸素（Ｏ）などが挙げられる。

【００４９】窓領域への不純物のドーピング法として、
上記の好ましい方法以外に例えばイオン注入法を採用し
てもよい。イオン注入後に熱処理を行い、不純物を拡散
させ、量子井戸構造を混晶化させることができる。ただ
し、高エネルギーであるいは質量数の大きい不純物を注
入すると、多量の欠陥（特に、ドーズ量が多い場合）が
発生するので好ましくない。特に、活性層にまで注入不
純物が到達すると、活性層内部に欠陥が発生するので好
ましくなく、活性層への損傷を低減させる観点から、注
入深さを浅くして、活性層の上部に注入不純物プロフィ
ールのピークがあることが好ましい。注入不純物として
は、シリコン（Ｓｉ）、フッ素（Ｆ）、アルミニウム
（Ａｌ）、ボロン（Ｂ）、カーボン（Ｃ）、窒素
（Ｎ）、燐（Ｐ）、硫黄（Ｓ）、砒素（Ａｓ）、ガリウ
ム（Ｇａ）などが好適である。ダメージ低減の観点か
ら、比較的質量の小さいＢ、Ｃ、Ｆ、Ａｌ、Ｓｉ等が好
ましい。ｌｌｌ−Ｖ族半導体に注入する場合、フリーキ
ャリアの吸収の影響を排除する観点から、キャリアとし
て働かないＮ、Ｆ、Ａｓ、Ａｌ、Ｇａ等好ましい。混晶
化には、直接寄与しないが、水素（Ｈ）、アルゴン（Ａ
ｒ）などを注入することにより、キャリアの活性化率の
低減や高抵抗層の形成を行うことができる。

【００５０】さらに、窓領域の形成にレーザ光や電子線
などを使用して、局所的に高温にして混晶化してもよ
い。この方法は、混晶化させる必要のない領域（例え
ば、電流注入領域）の活性層へのダメージやドーピング
プロファイルの乱れを抑制する観点から、不純物を用い
ない場合のみならず不純物を用いた場合にも有効であ
る。

【００５１】不純物拡散のために形成する不純物拡散層
の上には、表面からの不純物の蒸発防止、表面酸化の抑
制、プロセスによる汚染防止、ダメージの保護等を目的
として、表面保護層を形成してもよい。プロセスの制御
性を向上するために、第２導電型クラッド層の下側一部
分を第２導電型第１クラッド層２４とすることが好まし
い。また、第２導電型第１クラッド層の上に形成された
電流ブロック層をエッチングにて除去するときには、電
流ブロック層１９と第２導電型第１クラッド層１６との
界面に１層以上のエッチング阻止層を挿入することがさ
らに好ましい。

【００５２】エッチング阻止層としては、Ａｌ_XＧａ_1-X
Ａｓ(0≦Ｘ≦１)、ｌｎ_YＧａ_l-YＰ（0≦Ｙ≦1）などが
挙げられる。エッチング阻止層の厚みは，上限として，
２ｎｍ以上が好ましく，５ｎｍ以上がより好ましい。下
限として、５０ｎｍ以下が好ましく，２０ｎｍ以下がよ
り好ましい。エッチング阻止層２６の導電型は、エッチ
ングにより溝内部から除去される場合は特に制限はな
く、溝内部に層が形成される場合は第２導電型が好まし
い。また、エッチング阻止層は基板になるべく格子整合
させることが好ましい。

【００５３】窓構造を形成するために不純物を拡散した
領域と、活性層の下に形成した電流ブロック層または電
流ブロック領域の好ましい寸法関係について、図３を参
照しながら説明する。図３において、窓構造を形成する
ために不純物を拡散した領域はＡの部分に相当しａ、
ｃ、ｅで規定され、活性層の下に形成した電流ブロック
層または電流ブロック領域はＢの部分に相当しｂ、ｄ、
ｆで規定されている。上面図の３つの図はそれぞれ異な
る態様を示したものである。また、Ｗは後述する開口部
１９の幅を示すものである。

【００５４】これらのパラメーターは、ｂ≧ａ／２ｃ≧Ｗ、ｄ≧Ｗｆ≧ｅ／２の関係を満足することが好ましく、ｂ≧ａｄ≧ｃ≧Ｗｆ≧ｅの関係を満足することがより好ましい。

【００５５】本発明の半導体光デバイス装置を構成する
電流ブロック層１８は、第２導電型第１クラッド層１６
上に形成され、開口部を有する。基本的には、該開口部
から活性層に電流が注入される。電流ブロック層１８の
材料は半導体であれば、特に限定されない。電流ブロッ
ク層の材料として半導体を用いた場合は、誘電体膜と比
較して熱伝導率が高いために放熱性が良い、劈開性が良
い、平坦化しやすいためにジャンクション・アップで組
み立てやすい、コンタクト層を全面に形成しやすいので
コンタクト抵抗を下げやすいなどの利点がある。

【００５６】電流ブロック層の屈折率は、電流ブロック
層に挟まれたＡｌＧａＡｓ又はＡｌＧａＡｓＰからなる
第２導電型第２クラッド層の屈折率よりも低くする（実
屈折率ガイド構造）。このような屈折率の制御を行うこ
とによって、従来のロスガイド構造に比べて動作電流を
低減することが可能になる。電流ブロック層と第２導電
型第２クラッド層との屈折率差は、電流ブロック層が化
合物半導体の場合、下限は０．００１以上が好ましく、
０．００３以上がより好ましく、０．００７以上が最も
好ましい。上限は、１．０以下が好ましく、０．５以下
がより好ましく、０．１以下が最も好ましい。電流ブロ
ック層が誘電体の場合、下限は０．１以上が好ましく、
０．３以上がより好ましく、０．７以上が最も好まし
い。上限は、３．０以下が好ましく、２．５以下がより
好ましく、１．８以下が最も好ましい。

【００５７】第２導電型第２クラッド層よりも低屈折率
にすることや、ＧａＡｓ基板との格子整合を考慮する
と、半導体としてＡｌＧａＡｓ又はＡｌＧａＡｓＰ、も
しくはＡｌＧａＩｎＰ又はＡｌＩｎＰを用いることが好
ましい。ＡｌＧａＩｎＰ又はＡｌＩｎＰは、ＡｌＧａＡ
ｓ又はＡｌＧａＡｓＰと比べて、熱伝導が悪い、自然超
格子の形成による屈折率の変化、選択成長（グルーブ側
壁と底面）におけるＩｎ組成の不安定性などがあるの
で、選択成長時の保護膜へのポリの堆積防止（ＨＣｌ添
加選択成長）ができるのであれば、ＡｌＧａＡｓ又はＡ
ｌＧａＡｓＰを選択する方が好ましい。ただし、ＡｌＧ
ａＡｓ又はＡｌＧａＡｓＰの場合は、Ａｌ組成がＡｌＡ
ｓに近くなりすぎると潮解性を示すので、Ａｌ組成の上
限は０．９５以下が好ましく、０．９２以下がより好ま
しく、０．９０以下が最も好ましい。第２導電型クラッ
ド層よりも低屈折率にする必要があることから、Ａｌ組
成の下限は０．３以上が好ましく、０．３５以上がより
好ましく、０．４以上が最も好ましい。

【００５８】電流ブロック層は、光分布（特に横方向の
光分布）を制御したり電流阻止の機能を向上させるため
に、屈折率、キャリア濃度又は導電型が異なる２つ以上
の層から形成してもよい。電流ブロック層の上に表面保
護層２０を形成して、表面酸化の抑制あるいはプロセス
上の表面保護を図ることができる。表面保護層の導電型
は特に規定されないが、第２導電型とすることにより、
電流阻止機能の向上を図ることができる。

【００５９】電流ブロック層の導電型は、第１導電型又
は高抵抗（アンドープもしくは深い順位を形成する不純
物（Ｏ、Ｃｒ、Ｆｅなど）をドープ）、あるいはこれら
２つの組み合わせのいずれであってもよく、導電型ある
いは組成の異なる複数の層から形成されていてもよい。
例えば、活性層に近い側から第２導電型あるいは高抵抗
の半導体層、および第１導電型の半導体層の順に形成さ
れている電流ブロック層を好ましく用いることができ
る。また、あまり薄いと電流阻止に支障を生じる可能性
があるため、厚さは０．１μｍ以上であるのが好まし
く、０．５μｍ以上であるのがより好ましい。素子とし
てのサイズ等を勘案すれば、０．１〜３μｍ程度の範囲
から選択するのが好ましい。

【００６０】電流ブロック層１９の上側層として、開口
部内部および少なくとも開口部両脇の電流ブロック層上
の一部にいたるように第２導電型第２クラッド層２１が
形成される。第２導電型第２クラッド層は、開口部の上
側表面をすべて覆い且つ開口部両脇の電流ブロック層上
の一部に延在されるように形成される。不純物拡散によ
り形成される窓領域を光導波路の両端部分の比較的狭い
範囲に自己整合的に形成し、その電流ブロック層をその
まま用いて第２導電型第２クラッド層が開口部の両脇の
電流ブロック層上の一部まで延在されるように形成した
ことから、素子特性を十分に安定化させることができ
る。

【００６１】第２導電型第２クラッド層のキャリア濃度
は、下限は５×１０¹⁷ｃｍ^-3以上が好ましく、７×１０
¹⁷ｃｍ^-3以上がより好ましく、１×１０¹⁸ｃｍ^-3以上が
最も好ましい。上限は１×１０¹⁹ｃｍ^-3以下が好まし
く、５×１０¹⁸ｃｍ^-3以下がより好ましく、３×１０¹⁸
ｃｍ^-3以下が最も好ましい。

【００６２】第２導電型第２クラッド層の厚さは、薄く
なりすぎると光閉じ込めが不十分となり、厚くなりすぎ
りと通過抵抗が増加してしまうことを考慮して、下限は
０．５μｍ以上が好ましく、１．０μｍ以上がより好ま
しい。上限は３．０μｍ以下が好ましく、２．０μｍ以
下がより好ましい。

【００６３】電流ブロック層と第２導電型第２クラッド
層を形成した後にさらに電極を形成するに先立ち、電極
材料との接触抵抗を低減するために、低抵抗（高キャリ
ア濃度）のコンタクト層２２を形成することが好まし
い。特に電極２３を形成しようとする最上層表面の全体
にコンタクト層２２を形成したうえで電極を形成するこ
とが好ましい。

【００６４】このとき、コンタクト層の材料は、通常は
クラッド層よりバンドギャップが小さい材料の中から選
択し、金属電極とのオーミック性を取るため低抵抗で適
当なキャリア密度を有するのが好ましい。キャリア密度
の下限は、１×１０¹⁸ｃｍ^-3以上が好ましく、３×１０
¹⁸ｃｍ^-3以上がより好ましく、５×１０¹⁸ｃｍ^-3以上が
最も好ましい。上限は、２×１０²⁰ｃｍ^-3以下が好まし
く、５×１０¹⁹ｃｍ^-3以下がより好ましく、３×１０¹⁸
ｃｍ^-3以下が最も好ましい。コンタクト層の厚みは、
０．１〜１０μｍが好ましく、１〜８μｍがより好まし
く、２〜６μｍがもっとも好ましい。

【００６５】次に、電流ブロック層に形成される開口部
について説明する。電流ブロック層の開口部は、上側
（コンタクト層側）よりも下側（活性層側）の方が小さ
くなるようにする方が、通過抵抗の低減（動作電圧およ
び発熱の低減）の観点から好ましい。電流ブロック層を
端部窓構造領域（例えば、不純物拡散領域）上に形成す
ることにより、端部窓構造領域でのリーク電流を無くす
ことができる。また、電流ブロック層を端部窓構造領域
よりもさらに内側に形成することにより、活性層の端部
への電流注入も抑制することができる。これにより、再
成長界面を有する端部領域での劣化（特にバルブ劣化）
を低減することができる。

【００６６】電流ブロック層の開口部は、両端部まで伸
長しているストライプ状の開口部であってもよいし、一
方の端部まで伸長しているが他方の端部までは伸長して
いない開口部であってもよい。開口部が両端部まで伸長
しているストライプ状の開口部である場合は、端部窓構
造領域における光の制御がより容易になり、端面におけ
る横方向の光の拡がりを小さくすることができる。一
方、開口部が端面からある程度内側に入った部分に形成
されている場合は、端面付近で電流を非注入にすること
ができるため、端面での電流の再結合を防ぐとともに、
クラッド層などからの電流の回り込みを最小限にとどめ
ることができる。開口部の構造はこのような利点を考慮
しながら、使用目的に応じて適宜決定することが好まし
い。

【００６７】オフアングルの方向は、電流ブロック層に
形成される開口部の伸びる方向（長手方向）に直交する
方向から、±３０°以内の方向が好ましく、±７°以内
の方向がより好ましく、±２°以内の方向が最も好まし
い。また、開口部の方向は、基板の面方位が（１００）
の場合、［０１−１］またはそれと等価な方向が、オフ
アングルの方向は［０１１］方向またはそれと等価な方
向から±３０°以内の方向が好ましく、±７°以内の方
向がより好ましく、±２°以内の方向が最も好ましい。
なお、本明細書において「［０１−１］方向」という場
合は、一般的なＩＩＩ−Ｖ族、ＩＩ−ＶＩ族半導体にお
いて、（１００）面と［０１−１］面との間に存在する
［１１−１］面が、それぞれＶ族又はＶＩ族元素が現れ
る面であるように［０１−１］方向を定義する。

【００６８】本発明の実施態様は上記の開口部が［０１
−１］方向の場合に限定されない。例えば、開口部が
［０１１］方向又はそれと結晶学的に等価な方向に伸び
ている場合、例えば、成長条件により、成長速度に異方
性をもたせることができ、（１００）面では速く、（１
１１）Ｂ面ではほとんど成長しないようにすることがで
きる。その場合、（１１１）Ｂ面を側面とする第２導電
型第２クラッド層が形成される。この場合も次にコンタ
クト層を形成する際、より等方性の強い成長が起こる条
件を選ぶことにより、（１００）面の頂部とともに（１
１１）Ｂ面からなる側面にも全面的にコンタクト層が形
成される。

【００６９】同様の理由により、ウルツァイト型の基板
を用いた場合には、開口部の伸びる方向は、例えば（０
００１）面上では［１１−２０］又は［１−１００］が
好ましい。ＨＶＰＥ（Hydride Vapor Phase Epitaxy）
ではどちらの方向でもよいが、ＭＯＶＰＥでは［１１−
２０］方向がより好ましい。

【００７０】本発明の半導体光デバイス装置を設計する
に際しては、まず、所望の垂直拡がり角を得るために活
性層の厚みとクラッド層の組成を決定する。通常、垂直
拡がり角を狭くすると活性層からクラッド層への光の浸
みだしが促進され、端面での光密度が小さくなり、出射
端面の光学的損傷（ＣＯＤ）レベルが向上することがで
きるので、高出力動作を必要とする時には比較的に狭め
に設定されるが、下限は活性層内の光閉じ込めの低減に
よる発振しきい値電流の増大及びキャリアのオーバーフ
ローによる温度特性の低下を抑制することで制限があ
り、下限は、１５°以上が好ましく、１７°以上がより
好ましく、１９°以上が最も好ましい。上限は、３３°
以下が好ましく、３１°以下がより好ましく、３０°以
下が最も好ましい。

【００７１】次に、垂直拡がり角を決定すると、高出力
特性を大きく支配する構造パラメータは活性層と電流ブ
ロック層との間の距離ｄｐと開口部底部における幅（以
下「開口幅」という）Ｗとなる。なお、活性層と電流ブ
ロック層との間に第２導電型第１クラッド層のみが存在
する場合、ｄｐは第２導電型第１クラッド層の厚みとな
る。また、活性層が量子井戸構造の場合、最も電流ブロ
ック層に近い活性層と電流ブロック層との距離がｄｐに
なる。

【００７２】ｄｐについては、上限は０．３０μｍ以下
が好ましく、０．２０μｍ以下がより好ましく、０．１
５μｍ以下がもっとも好ましい。下限は０．０３μｍ以
上が好ましく、０．０５μｍ以上がより好ましく、０．
０７μｍ以上がもっとも好ましい。ただし、使用目的
（拡がり角をどこに設定するかなど）、材料系（屈折
率、抵抗率等）などが異なると、上記の最適範囲も少し
シフトする。また、この最適範囲は上記の各構造パラメ
ータがお互いに影響し合うことにも注意を要する。

【００７３】開口部底部における開口幅Ｗは、上限が１
００μｍ以下であることが好ましく、５０μｍ以下であ
ることがより好ましい。下限が１μｍ以上であることが
好ましく、１．５μｍ以上であることがより好ましく、
２μｍ以上であることがもっとも好ましい。また、横モ
ードをシングルモード（単一ピークの横方向光強度分
布）にするためには、高次モードのカットオフ及び空間
的ホールバーニングの防止の観点からＷをあまり大きく
することができず、Ｗの上限は７μｍ以下が好ましく、
６μｍ以下がより好ましい。

【００７４】高出力動作を実現するには、開口部底部に
おける開口幅Ｗを広くすることが端面での光密度低減の
観点から有効であるが、動作電流を低減するためには開
口幅を狭くすることが、導波路ロス低減の観点から好ま
しい。そこで、ゲイン領域となる中央付近の開口幅Ｗ２
を比較的狭くし、端部付近の開口幅Ｗ１を比較的広くな
るようにすることにより、低動作電流と高出力動作を同
時に実現することができ、高い信頼性も確保することが
できる（図４（ａ））。すなわち、端部（劈開面）幅Ｗ
１については、上限が１０００μｍ以下であることが好
ましく、５００μｍ以下であるがより好ましい。下限が
２μｍ以上であることが好ましく、３μｍ以上であるこ
とがより好ましい。中央部幅Ｗ２については、上限が１
００μｍ以下であることが好ましく、５０μｍ以下であ
ることがより好ましい。下限が１μｍ以上であることが
好ましく、１．５μｍ以上であることがより好ましく、
２μｍ以上であることがもっとも好ましい。端部幅Ｗ１
と中央部幅Ｗ２の差については、上限は１０００μｍ以
下が好ましく、５００μｍ以下がより好ましい。下限に
ついては、０．２μｍ以上が好ましく、０．５μｍ以上
がより好ましい。

【００７５】さらに横モードをシングルモードにするた
めには、端部幅Ｗ１の上限は、７μｍ以下が好ましく、
６μｍ以下がより好ましい。中央部幅Ｗ２の上限は、６
μｍ以下が好ましく、５μｍ以下がより好ましい。端部
幅Ｗ１と中央部幅Ｗ２の差については、上限は５μｍ以
下が好ましく、３μｍ以下がより好ましく、２μｍ以下
が最も好ましい。下限については、０．２μｍ以上が好
ましく、０．５μｍ以上がより好ましい。

【００７６】高い信頼性を維持しつつビームが円形に近
いレーザを達成するためには、上記ｄｐとＷを適切な範
囲に制御性良く納めることが必要となる。

【００７７】円形に近いビームを実現するには、開口幅
を狭くすることが有効であるが、開口幅を狭くすると注
入電流密度が密度がバルク劣化抑制の観点から好ましく
ない。そこで、ゲイン領域となる中央部幅Ｗ２を比較的
広くし、端部付近を比較的狭くなるようにすることによ
り、ビームスポット低減と低動作電流を同時に実現する
ことができ、高い信頼性も確保することができる（図４
（ｂ））。すなわち、端部（劈開面）幅Ｗ１について
は、上限が１０μｍ以下であることが好ましく、５μｍ
以下であるがより好ましく、３μｍ以下であるがもっと
も好ましい。下限が０．５μｍ以上であることが好まし
く、１μｍ以上であることがより好ましい。中央部幅Ｗ
２については、上限が１００μｍ以下であることが好ま
しく、５０μｍ以下であることがより好ましい。下限が
１μｍ以上であることが好ましく、１．５μｍ以上であ
ることがより好ましく、２μｍ以上であることがもっと
も好ましい。端部幅Ｗ１と中央部幅Ｗ２の差について
は、上限は１００μｍ以下が好ましく、５０μｍ以下が
より好ましい。下限については、０．２μｍ以上が好ま
しく、０．５μｍ以上がより好ましい。

【００７８】上記の漸増部分あるいは漸減部分、端部の
長さは所望の特性に応じて、設計すればよいが、漸減部
分の長さは、導波路損失低減の観点から、それぞれ５〜
１０μｍが好ましく、１０〜５０μｍがより好ましい。
端部の長さは、劈開精度の観点から５〜３０μｍが好ま
しく、１０〜２０μｍがより好ましい。ただし、必要に
応じて、以下のように窓を作製してもよい。（１）端部、漸増部分あるいは漸減部分の開口幅あるい
は長さがチップ両側で非対称となるもの。（２）端部の幅一定となる領域を設定せずに、端部まで
漸増あるいは漸減としたもの。（３）端面の片側（通常、高出力光取り出し（前端面）
側）だけ開口幅が漸増あるいは漸減するようにしたも
の。（４）端部開口幅が前端面と後端面とで異なるもの。（５）上記の（１）〜（４）のいくつかを組み合わせた
もの。また、端面付近に電極を設けないようにして、端
部近傍の開口部への電流注入によるバルク劣化の抑制や
端面での再結合電流を低減することは、高い信頼性での
小スポット径のレーザ作製の観点から有効である。

【００７９】端部での共振器方向における窓構造領域の
長さは、短くなりすぎると再現性よく劈開することが困
難となり、一方、長くなりすぎると窓領域での損失が増
加するためにしきい値電流の増大やスロープ効率の低減
などレーザ特性の劣化を招いてしまう。そこで、窓領域
の長さは、下限として、１μｍ以上が好ましく、５μｍ
以上がより好ましい。上限としては、５０μｍ以下が好
ましく、３０μｍ以下がより好ましい。

【００８０】窓領域は、両端部に形成されていることが
好ましいが、片側の側面にだけ形成されていてもよい。
片側にだけ形成されている場合は、より高出力のレーザ
光が出射される端面側に形成されていることが好まし
い。

【００８１】本発明の半導体光デバイス装置を製造する
方法は特に制限されない。いかなる方法により製造され
たものであっても、上記請求項１の要件を満たすもので
あれば本発明の範囲に含まれる。

【００８２】本発明の半導体光デバイス装置を製造する
際には、従来から用いられている方法を適宜選択して使
用することができる。結晶の成長方法は特に限定される
ものではなく、ダブルヘテロ構造の結晶成長や電流ブロ
ック層等の選択成長には、有機金属気相成長法（ＭＯＣ
ＶＤ法）、分子線エピタキシー法（ＭＢＥ法）、ハイド
ライドあるいはハライド気相成長法（ＶＰＥ法）、液相
成長法（ＬＰＥ法）等の公知の成長方法を適宜選択して
用いることができる。

【００８３】本発明の半導体光デバイス装置の製造方法
としては、まず基板１１上に第１導電型クラッド層１４
及び第２導電型第１クラッド層１６と活性層１５を有す
るダブルヘテロ構造を形成後、第２導電型第１クラッド
層１６上に電流ブロック層１９を形成し、電流ブロック
層を開口した後で不純物拡散用の化合物半導体層を選択
成長させ、該化合物半導体層を除去した後、第２導電型
第２クラッド層２１を形成する工程を例示することがで
きる。この製造方法の詳細やその他の製造方法について
は、以下の実施例や関連技術文献から理解することがで
きる。

【００８４】各層の具体的成長条件等は、層の組成、成
長方法、装置の形状等に応じて異なるが、ＭＯＣＶＤ法
を用いてＩＩＩ−Ｖ族化合物半導体層を成長する場合、
ダブルへテロ構造は、成長温度６５０〜７５０℃程度、
Ｖ／ＩＩＩ比２０〜６０程度（ＡｌＧａＡｓの場合）あ
るいは３００〜６００程度（ＩｎＧａＡｓＰ、ＡｌＧａ
ＩｎＰの場合）、不純物拡散領域及びブロック層は成長
温度６００〜７００℃、Ｖ／ＩＩＩ比４０〜６０程度
（ＡｌＧａＡｓの場合）あるいは３５０〜５５０程度
（ＩｎＧａＡｓＰ、ＡｌＧａＩｎＰの場合）で行うのが
好ましい。

【００８５】特に保護膜を用いて選択成長する部分がＡ
ｌＧａＡｓ、ＡｌＧａＩｎＰのようにＡｌを含む場合、
成長中に微量のＨＣｌガスを導入することにより、マス
ク上へのポリの堆積を防止することができるため非常に
好ましい。Ａｌの組成が高いほど、あるいはマスク幅あ
るいはマスク面積比が大きいほど、他の成長条件を一定
とした場合、ポリの堆積を防止し、かつ半導体表面露出
部のみに選択成長を行う（セレクティブモード）のに必
要なＨＣｌ導入量は増加する。一方、ＨＣｌガスの導入
量が多すぎるとＡｌＧａＡｓ層の成長が起こらず、逆に
半導体層がエッチングされてしまうが（エッチングモー
ド）が、Ａｌ組成が高くなるほど他の成長条件を一定と
した場合、エッチングモードになるのに必要なＨＣｌ導
入量は増加する。このため、最適なＨＣｌ導入量はトリ
メチルアルミニウム等のＡｌを含んだＩＩＩ族原料供給
モル数に大きく依存する。具体的には、ＨＣｌの供給モ
ル数とＡｌを含んだＩＩＩ族原料供給モル数の比（ＨＣ
ｌ／ＩＩＩ族）は、下限は０．０１以上が好ましく、
０．０５以上がより好ましく、０．１以上が最も好まし
い。上限は、５０以下が好ましく、１０以下がより好ま
しく、５以下が最も好ましい。ただし、Ｉｎを含む化合
物半導体層を選択成長（特に、ＨＣｌ導入）させる場合
は、組成制御が困難になりやすい。

【００８６】グルーブ形成や選択成長に使用する保護膜
は、誘電体であることが好ましく、具体的には、ＳｉＮ
ｘ膜、ＳｉＯ₂膜、ＳｉＯＮ膜、Ａｌ₂Ｏ₃膜、ＺｎＯ
膜、ＳｉＣ膜及びアモルファスＳｉからなる群から選択
される。保護膜は、マスクとしてＭＯＣＶＤなどを用い
てグルーブを選択再成長により形成する場合に用いられ
る。

【００８７】本発明の半導体光デバイス装置を利用した
半導体レーザ装置として、情報処理用光源（通常ＡｌＧ
ａＡｓ系（波長７８０ｎｍ近傍）、ＡｌＧａＩｎＰ系
（波長６００ｎｍ帯）、ＩｎＧａＮ系（波長４００ｎｍ
近傍））、通信用信号光源（通常ＩｎＧａＡｓＰあるい
はＩｎＧａＡｓを活性層とする１．３μｍ帯、１．５μ
ｍ帯）レーザ、ファイバー励起用光源（ＩｎＧａＡｓ歪
み量子井戸活性層／ＧａＡｓ基板を用いる９８０ｎｍ近
傍、ＩｎＧａＡｓＰ歪み量井戸活性層／ＩｎＰ基板を用
いる１４８０ｎｍ近傍など）レーザなどの通信用半導体
レーザ装置などの、特に高出力動作が求められる多用な
装置を挙げることができる。また、通信用レーザでも、
円形に近いレーザはファイバーとの結合効率を高める点
で有効である。また、遠視野像が単一ピークであるもの
は、情報処理や光通信などの幅広い用途に好適なレーザ
として供することができる。

【００８８】また、本発明の半導体光デバイス装置は、
半導体レーザ以外に半導体光増幅器、光検出器、光変調
器、光スイッチなどの光素子およびこれらの集積装置に
ついても応用が可能である。さらに、本発明は半導体レ
ーザ以外に端面発光型などの発光ダイオード（ＬＥＤ）
としても応用可能である。

【００８９】

【実施例】以下に実施例および試験例を挙げて本発明を
さらに具体的に説明する。以下の実施例に示す材料、試
薬、割合、操作等は、本発明の精神から逸脱しない限り
適宜変更することができる。したがって、本発明の範囲
は以下に示す具体例に制限されるものではない。

【００９０】（実施例１）本実施例において、図５に示
す順に各層を形成することにより半導体光デバイス装置
を製造した。なお図５（ａ）〜図５（ｆ）には、構造を
把握しやすくするために敢えて寸法を変えている部分が
あるが、実際の寸法は以下の文中に記載されるとおりで
ある。

【００９１】不純物拡散にて電流ブロック領域を形成す
るために、まず、厚さ３５０μｍで表面が（１００）面
であるｎ型ＧａＡｓ（ｎ＝１×１０¹⁸ｃｍ^-3）基板１０
１の表面に、厚さ１００ｎｍのＳｉＮｘ保護膜をプラズ
マＣＶＤにより堆積させ、フォトリソグラフィーおよび
エッチングにより［０１１］Ａ方向にストライプ状の開
口部を有するＳｉＮｘ保護膜１０９を形成した（図５
（ａ））。なお、［０１１］Ａ方向は、一般的なＩＩＩ
−Ｖ族化合物半導体において、（１００）面と（０１
１）面の間に存在する（１１１）面が、ＩＩＩ族元素が
現れる面である様に定義する。このとき、ＳｉＮｘ保護
膜のエッチングには緩衝フッ酸液などのウェットエッチ
ングもしくはＳＦ₆、ＣＦ₄などのガスを用いたドライエ
ッチングを使用した。ストライプ状の開口部幅は５０μ
ｍ、この開口部のＳｉＮｘ膜によるスペース間隔は７５
０μｍとした。

【００９２】このストライプ状の開口部１０９にＭＯＣ
ＶＤ法を用いた選択成長により、厚さ０．５μｍの高濃
度ｐ型Ａｌ_0.7Ｇａ_0.3Ａｓ（Ｚｎドープ：ｐ＝１×１０
²⁰ｃｍ^-3）不純物拡散層１１０、厚さ０．１μｍのアン
ドープＧａＡｓキャップ層１１１を５８０℃で形成し
た。

【００９３】この後、ＭＯＣＶＤ装置内でアニール（７
１５℃、１時間）を施すことにより、ｎ型ＧａＡｓ基板
１０１の表面から０．７μｍの深さまで、不純物（Ｚ
ｎ）拡散を行い、ｐ型電流ブロック領域（１×１０¹⁹ｃ
ｍ^-3程度）を形成した（図５（ｂ））。この不純物拡散
のためのアニール工程は、不純物拡散層１１０とキャッ
プ層１１１の選択成長工程と同じＭＯＣＶＤ装置内で連
続して行った。このため、製造プロセスは簡略化されて
おり、Ｚｎからなる不純物の分布も再現性が高かった。
アニール工程によって、不純物は図５（ｂ）中で斜線を
付した領域に拡散した。このとき、図５（ｂ）のＩＩＩ
−ＩＩＩ断面では、ＳｉＮｘ保護膜１０９の下を除く領
域に不純物が拡散した（図５（ｃ））。

【００９４】次に、アンドープＧａＡｓキャップ層１１
１、高濃度ｐ型ＧａＡｓ不純物拡散層１１０をエッチン
グにより除去した。このとき、燐酸／過酸化水素系のエ
ッチング液でアンドープＧａＡｓキャップ層１１１及び
高濃度ｐ型Ａｌ_0.7Ｇａ_0.3Ａｓ不純物拡散層１１０の途
中まで除去し、フッ酸系のエッチング液により高濃度ｐ
型Ａｌ_0.7Ｇａ_0.3Ａｓ不純物拡散層１１０の残りを除去
し、ｎ型ＧａＡｓ基板１０１の表面でエッチング停止さ
せた。このあと、ストライプ状のＳｉＮｘ保護膜１０９
を緩衝フッ酸液などのウェットエッチングもしくはＳＦ
₆、ＣＦ₄などのガスを用いたドライエッチングを用いて
除去した。

【００９５】ｎ型ＧａＡｓ（ｎ＝１×１０¹⁸ｃｍ^-3）基
板１０１上に、ＭＢＥ法により、厚さ２．０μｍのｎ型
Ａｌ_0.35Ｇａ_0.65Ａｓ（Ｓｉドープ：ｎ＝１×１０¹⁸ｃ
ｍ^-3）からなるｎ型クラッド層１０２、厚さ３０ｎｍの
ＧａＡｓ光閉じ込め層（ノンドープ）、厚さ６ｎｍのＩ
ｎ_0.2Ｇａ_0.8Ａｓ井戸層（ノンドープ）、厚さ８ｎｍの
ＧａＡｓバリア層（ノンドープ）、厚さ６ｎｍのＩｎ
_0.2Ｇａ_0.8Ａｓ井戸層（ノンドープ）及び厚さ３０ｎｍ
のＧａＡｓ光閉じ込め層（ノンドープ）を順次積層して
なる二重量子井戸（ＤＱＷ）活性層１０３、厚さ０．１
μｍのｐ型Ａｌ_0. ₄Ｇａ_0.6Ａｓ（Ｂｅドープ：ｐ＝１×
１０¹⁸ｃｍ^-3）からなるｐ型第１クラッド層１０４、厚
さ１０ｎｍのｐ型ＧａＡｓ（Ｂｅドープ：ｐ＝１×１０
¹⁸ｃｍ^-3）第２エッチング阻止層１０５、厚さ２０ｎｍ
のｐ型Ｉｎ_0.49Ｇａ_0.51Ｐ（Ｂｅドープ：ｐ＝５×１０
¹⁷ｃｍ^-3）第１エッチング阻止層１０６、厚さ２．０μ
ｍのｎ型Ａｌ_0.4Ｇａ_0.6Ａｓ（Ｓｉドープ：ｎ＝１×１
０¹⁸ｃｍ^-3）からなるｎ型電流ブロック層１０７、厚さ
１０ｎｍのｎ型ＧａＡｓ（Ｓｉドープ：ｎ＝１×１０ ¹⁸
ｃｍ^-3）からなるｎ型キャップ層１０８、を順次積層し
た。

【００９６】電流注入領域を形成するために、まず、こ
のダブルヘテロ基板の表面に厚さ１００ｎｍのＳｉＮｘ
保護膜をプラズマＣＶＤにより堆積させ、フォトリソグ
ラフィーにより［０１−１］Ｂ方向にストライプ状の開
口部を多数形成した。なお、［０１−１］Ｂ方向は、一
般的なＩＩＩ−Ｖ族化合物半導体において、（１００）
面と（０１−１）面の間に存在する（１１−１）面が、
Ｖ族元素が現れる面である様に定義する。このストライ
プ状開口部の幅は２．２μｍで一定にし、横方向のスペ
ース間隔は約５００μｍとした。このストライプ状の開
口部において、第１エッチング阻止層１０６でエッチン
グが停止するようにして、表面保護層１０８及び電流ブ
ロック層１０７をエッチングにより除去した。このとき
用いたエッチング液は、酒石酸／過酸化水素系、硫酸／
過酸化水素系、燐酸／過酸化水素系などから選択した。

【００９７】この後、ストライプ状のＳｉＮｘ保護膜を
緩衝フッ酸液などのウェットエッチングもしくはＳ
Ｆ₆、ＣＦ₄などのガスを用いたドライエッチングを用い
て除去した。次に、第２エッチング阻止層でエッチング
停止するようにして、上記開口部直下（電流注入領域）
の第１エッチング停止層を塩酸系エッチング液を用いて
エッチングにより除去し、ストライプ状の溝の形成を完
了した。

【００９８】次に、このダブルヘテロ基板の表面に厚さ
１００ｎｍのＳｉＮｘ保護膜をプラズマＣＶＤにより堆
積させ、フォトリソグラフィーおよびエッチングにより
［０１１］Ａ方向にストライプ状の開口部を有するＳｉ
Ｎｘ保護膜１１２を形成した（図５（ｄ））。このと
き、ＳｉＮｘ保護膜のエッチングには緩衝フッ酸液など
のウェットエッチングもしくはＳＦ₆、ＣＦ₄などのガス
を用いたドライエッチングを使用した。ストライプ状の
開口部幅は４０μｍ、この開口部のＳｉＮｘ膜によるス
ペース間隔は７６０μｍとした。

【００９９】このストライプ状の開口部にＭＯＣＶＤ法
を用いた選択成長により、厚さ０．５μｍの高濃度ｐ型
Ａｌ_0.7Ｇａ_0.3Ａｓ（Ｚｎドープ：ｐ＝１×１０²⁰ｃｍ
^-3）不純物拡散層１１３、厚さ０．１μｍのアンドープ
ＧａＡｓキャップ層１１４を５８０℃で形成した。

【０１００】この後、同じＭＯＣＶＤ装置内でアニール
（７００℃、１時間）を施すことにより、ｐ型ＧａＡｓ
表面保護層の表面から０．４μｍの深さまで、不純物
（Ｚｎ）拡散を行った（図５（ｅ））。このアニール工
程は不純物拡散層１１３とキャップ層１１４の選択成長
工程と同じＭＯＣＶＤ装置内で連続して行った。このた
め、製造プロセスは簡略化されており、Ｚｎからなる不
純物の分布も再現性が高かった。アニール工程によっ
て、不純物は図５（ｅ）中で斜線を付した領域に拡散
し、開口部直下では素子端面の拡散フロント位置はｎ型
クラッド層１０２の内部に達した。このとき、深さ方向
の組成プロファイルをＡｒスパッタしながらオージェ電
子分光法にて分析したところ、二重量子井戸（ＤＱＷ）
活性層１０３において混晶化が起こっていることが判明
した。これは、高濃度（〜１×１０¹⁹ｃｍ^-3）のＺｎの
拡散により、Ｉｎ_0.2Ｇａ_0.8Ａｓ井戸層とＧａＡｓバリ
ア層及びガイド層において、相互拡散（インターミキシ
ング）が生じたからである。また、フォトルミネッセン
ス（ＰＬ）法において活性層からの発光波長を測定した
ところ、Ｚｎ拡散（すなわち混晶化）した領域において
ＰＬピーク波長が４０ｎｍ短波長化（９７０ｎｍから９
３０ｎｍに変化）していることが確認された。すなわち
バンドギャップが拡大（５５ｍｅＶ）していることが判
明したことから、レーザ光出射端面部において窓構造が
形成されていることが確認できた。

【０１０１】次に、アンドープＧａＡｓキャップ層１１
４および高濃度ｐ型ＧａＡｓ不純物拡散層１１３をエッ
チングにより除去した。このとき、燐酸／過酸化水素系
のエッチング液でアンドープＧａＡｓキャップ層１１４
及び高濃度ｐ型Ａｌ_0.7Ｇａ₀ _.3Ａｓ不純物拡散層１１３
の途中まで除去し、フッ酸系のエッチング液により高濃
度ｐ型Ａｌ_0.7Ｇａ_0.3Ａｓ不純物拡散層の残りを除去
し、ｐ型ＧａＡｓ表面保護層１０５の表面でエッチング
停止させた。このあと、ストライプ状のＳｉＮｘ保護膜
１１２を緩衝フッ酸液などのウェットエッチングもしく
はＳＦ₆、ＣＦ₄などのガスを用いたドライエッチングを
用いて除去した。

【０１０２】この後、ＭＯＣＶＤ法により厚さ２．０μ
ｍのｐ型Ａｌ_0.4Ｇａ_0.6Ａｓ（Ｚｎドープ：ｐ＝１×１
０¹⁸ｃｍ^-3）からなるｐ型第２クラッド層１１５及び厚
さ３．０μｍのｐ型ＧａＡｓ（Ｚｎドープ：ｐ＝２×１
０¹⁹ｃｍ^-3）からなるコンタクト層１１６を成長させ
た。

【０１０３】この後、ｐ側の電極１１７を蒸着し、基板
を１００μｍまで薄くした後に、ｎ側電極１１８を蒸着
し、アロイした（図５（ｆ））。こうして作製したウエ
ハーにおいて、４０μｍ幅の不純物拡散領域のほぼ中央
で劈開して、レーザ光出射端面を形成（１次劈開）する
ようにチップバーに切り出し、端面窓構造レーザを作製
した。このときの共振器長は８００μｍとした。前端面
５％−後端面９５％の非対称コーティングを施した後、
２次劈開によりチップに分離した。チップをジャンクシ
ョンダウンで組立した後、２５℃で連続通電（ＣＷ）に
て電流−光出力、電流−電圧特性を測定した。

【０１０４】このようにして作製したレーザ素子の電流
−光出力特性を調べたところ、動作電流の増加とともに
光出力が増加し、約４５０ｍＷまでキンクフリーでかつ
約６００ｍＷまでＣＯＤせずに光出力が得られた。しか
し、それ以上に動作電流を増加させても光出力は増加せ
ず、素子自体の発熱による熱飽和によって光出力が制限
された。発振波長は平均９７６ｎｍ、しきい値電流は平
均２０ｍＡ、スロープ効率は平均０．８５ｍＷ／ｍＡで
あり、特性は非常に良好であった。また、２５０ｍＷ出
力時における垂直広がり角は平均２８°、水平拡がり角
は平均８．５°であった。このとき、非点隔差は２μｍ
以下と非常に小さくすることができ、光ファイバーとの
光結合特性に優れた光源となることが判明した。さら
に、高い信頼性（７０℃、２５０ｍＷの高温、高出力に
おける３０００時間以上の安定動作）が得られることが
判明した。また、電流注入のための開口部をエッチング
阻止層までのエッチングにより形成しているため、素子
構造の均一性を高めることができ、上記の半導体レーザ
素子を高歩留まりで作製することができた。

【０１０５】（実施例２）この実施例は図６に示すもの
である。なお図６（ａ）〜図６（ｆ）には、構造を把握
しやすくするために敢えて寸法を変えている部分がある
が、実際の寸法は以下の文中に記載されるとおりであ
る。

【０１０６】電流ブロック領域を形成するために、まず
厚さ３５０μｍで表面が（１００）面であるｎ型ＧａＡ
ｓ（ｎ＝１ｘ１０¹⁸ｃｍ^-3）基板２０１の表面に、厚さ
１００ｎｍのＳｉＮｘ保護膜をプラズマＣＶＤにより堆
積させ、フォトリソグラフィーおよびエッチングにより
［０１−１］Ｂ方向にストライプ状の開口部を有するＳ
ｉＮｘ膜２０９を形成した（図６（ａ））。なお、［０
１−１］Ｂ方向は、一般的なＩＩＩ−Ｖ族化合物半導体
において、（１００）面と（０１−１）面の間に存在す
る（１１−１）面が、Ｖ族元素が現れる面であるように
定義する。このとき、ＳｉＮｘ保護膜２０７のエッチン
グには緩衝フッ酸液などのウェットエッチングもしくは
ＳＦ₆、ＣＦ₄などのガスを用いたドライエッチングを使
用した。ストライプ状の開口部幅は４０μｍ、この開口
部のＳｉＮｘ膜によるスペース間隔は７５０μｍとし
た。

【０１０７】このストライプ状の開口部にＭＯＣＶＤ法
を用いた選択成長により、厚さ０．５μｍのｐ型ＧａＡ
ｓ（Ｚｎドープ：ｐ＝１×１０¹⁹ｃｍ^-3）電流ブロック
層２１０を６５０℃で形成した。このとき、ＳｉＮｘ保
護膜の両脇に（１１１）Ａ面（Ａ面はＧａ面を意味す
る）からなる電流ブロック層の側壁が形成された。Ｓｉ
Ｎｘ保護膜のストライプ方向を［０１−１］Ｂ方向に選
択することにより、この後のダブルヘテロ成長におい
て、活性層、クラッド層等の光導波路を構成する層が側
壁上で連続してつながることから、光導波の損失も大き
くならないので好ましい。また、活性層の下側に電流ブ
ロック層を挿入することにより、ブロック層の側壁部で
生じる段差において、活性層を導波した光がクラッド層
などの活性層よりもバンドギャップの大きい層に移るた
めに、端部での光吸収の少ない窓構造の作製が可能とな
る。

【０１０８】この後、選択成長に用いたＳｉＮｘ保護膜
２０９を緩衝フッ酸液などのウェットエッチングもしく
はＳＦ₆、ＣＦ₄などのガスを用いたドライエッチングを
用いて除去した（図６（ｂ））。

【０１０９】ｎ型ＧａＡｓ（ｎ＝１×１０¹⁸ｃｍ^-3）基
板２０１上に、ＭＯＣＶＤ法により、厚さ２．０μｍの
ｎ型Ａｌ_0.35Ｇａ_0.65Ａｓ（Ｓｉドープ：ｎ＝１×１０
¹⁸ｃｍ^-3）からなるｎ型クラッド層２０２、厚さ０．２
μｍのｎ型Ａｌ_0.2Ｇａ_0.8Ａｓ（Ｓｉドープ：ｎ＝５ｘ
１０¹⁷ｃｍ^-3）からなるｎ型光ガイド層、厚さ３０ｎｍ
のＧａＡｓ光閉じ込め層（ノンドープ）、厚さ６ｎｍの
Ｉｎ_0.2Ｇａ_0.8Ａｓ井戸層（ノンドープ）、厚さ８ｎｍ
のＧａＡｓバリア層（ノンドープ）、厚さ６ｎｍのＩｎ
_0.2Ｇａ_0.8Ａｓ井戸層（ノンドープ）及び厚さ３０ｎｍ
のＧａＡｓ光閉じ込め層（ノンドープ）を順次積層して
なる二重量子井戸（ＤＱＷ）活性層２０３、厚さ０．１
μｍのｐ型Ａｌ_0.4Ｇａ_0.6Ａｓ（Ｚｎドープ：ｐ＝１×
１０¹⁸ｃｍ^-3）からなるｐ型第１クラッド層２０４、厚
さ１０ｎｍのｐ型ＧａＡｓ（Ｂｅドープ：ｐ＝１×１０
¹⁸ｃｍ^-3）第２エッチング阻止層２０５、厚さ２０ｎｍ
のｐ型Ｉｎ_0.49Ｇａ_0.51Ｐ（Ｂｅドープ：ｐ＝５×１０
¹⁷ｃｍ^-3）第１エッチング阻止層２０６、厚さ２．０μ
ｍのｎ型Ａｌ_0.4Ｇａ_0.6Ａｓ（Ｓｉドープ：ｎ＝１×１
０¹⁸ｃｍ^-3）からなるｎ型電流ブロック層２０７、厚さ
１０ｎｍのｎ型ＧａＡｓ（Ｓｉドープ：ｎ＝１×１０¹⁸
ｃｍ^-3）からなるｎ型キャップ層２０８、を順次積層し
た。このとき、活性層の下側に光ガイド層を挿入するこ
とにより、ブロック層の側壁部で生じる段差において、
活性層を導波した光が有効に光ガイド層へ移るために、
光導波の損失を少なくして、端部での光吸収のない窓構
造の作製が可能となる。

【０１１０】電流注入領域を形成するために、まず、こ
のダブルヘテロ基板の表面に厚さ１００ｎｍのＳｉＮｘ
保護膜をプラズマＣＶＤにより堆積させ、フォトリソグ
ラフィーにより［０１１］Ａ方向にストライプ状の開口
部を多数形成した。なお、［０１１］Ａ方向は、一般的
なＩＩＩ−Ｖ族化合物半導体において、（１００）面と
（０１１）面の間に存在する（１１１）面が、ＩＩＩ族
元素が現れる面である様に定義する。このストライプ状
開口部の幅は２．２μｍで一定にし、横方向のスペース
間隔は約５００μｍとした。このストライプ状の開口部
において、第１エッチング阻止層２０６でエッチングが
停止するようにして、表面保護層２０８及び電流ブロッ
ク層２０７をエッチングにより除去した。このとき用い
たエッチング液は、酒石酸／過酸化水素系、硫酸／過酸
化水素系、燐酸／過酸化水素系などから選択した。

【０１１１】この後、ストライプ状のＳｉＮｘ保護膜を
緩衝フッ酸液などのウェットエッチングもしくはＳ
Ｆ₆、ＣＦ₄などのガスを用いたドライエッチングを用い
て除去した。次に、第２エッチング阻止層２０５でエッ
チング停止するようにして、上記開口部直下（電流注入
領域）の第１エッチング停止層２０６を塩酸系エッチン
グ液を用いてエッチングにより除去し、ストライプ状の
溝の形成を完了した。

【０１１２】次に、このダブルヘテロ基板の表面に厚さ
１００ｎｍのＳｉＮｘ保護膜をプラズマＣＶＤにより堆
積させ、フォトリソグラフィーおよびエッチングにより
［０１−１］Ｂ方向にストライプ状の開口部を有するＳ
ｉＮｘ保護膜２１１を形成した（図６（ｃ））。このと
き、ＳｉＮｘ保護膜のエッチングには緩衝フッ酸液など
のウェットエッチングもしくはＳＦ₆、ＣＦ₄などのガス
を用いたドライエッチングを使用した。ストライプ状の
開口部幅は４０μｍ、この開口部のＳｉＮｘ膜によるス
ペース間隔は７６０μｍとした。

【０１１３】このストライプ状の開口部にＭＯＣＶＤ法
を用いた選択成長により、厚さ０．５μｍの高濃度ｐ型
Ａｌ_0.7Ｇａ_0.3Ａｓ（Ｚｎドープ：ｐ＝１×１０²⁰ｃｍ
^-3）不純物拡散層２１２、厚さ０．１μｍのアンドープ
ＧａＡｓキャップ層２１３を５８０℃で形成した。

【０１１４】この後、同じＭＯＣＶＤ装置内でアニール
（７００℃、１時間）を施すことにより、ｐ型ＧａＡｓ
表面保護層の表面から０．４μｍの深さまで、不純物
（Ｚｎ）拡散を行った（図６（ｄ））。このアニール工
程は不純物拡散層２１２とキャップ層２１３の選択成長
工程と同じＭＯＣＶＤ装置内で連続して行った。このた
め、製造プロセスは簡略化されており、Ｚｎからなる不
純物の分布も再現性が高かった。アニール工程によっ
て、不純物は図６（ｄ）中で斜線を付した領域に拡散
し、開口部直下では素子端面の拡散フロント位置はｎ型
クラッド層２０２の内部に達した。

【０１１５】次に、アンドープＧａＡｓキャップ層２１
３および高濃度ｐ型Ａｌ_0.7Ｇａ_0.3Ａｓ不純物拡散層２
１２をエッチングにより除去した。このとき、燐酸／過
酸化水素系のエッチング液でアンドープＧａＡｓキャッ
プ層２１３及び高濃度ｐ型Ａｌ_0.7Ｇａ_0.3Ａｓ不純物拡
散層２１２の途中まで除去し、フッ酸系のエッチング液
により高濃度ｐ型Ａｌ_0.7Ｇａ_0.3Ａｓ不純物拡散層の残
りを除去し、ｐ型ＧａＡｓ表面保護層２０８の表面でエ
ッチング停止させた。このあと、ストライプ状のＳｉＮ
ｘ保護膜２１１を緩衝フッ酸液などのウェットエッチン
グもしくはＳＦ ₆、ＣＦ₄などのガスを用いたドライエッ
チングを用いて除去した。

【０１１６】その後、再びＭＯＣＶＤ法により厚さ２．
０μｍのｐ型Ａｌ_0.4Ｇａ_0.6Ａｓ（Ｚｎドープ：ｐ＝１
×１０¹⁸ｃｍ^-3）からなるｐ型第２クラッド層２１４及
び厚さ３．０μｍのｐ型ＧａＡｓ（Ｚｎドープ：ｐ＝２
×１０¹⁹ｃｍ^-3）からなるコンタクト層２１５を成長さ
せた。

【０１１７】この後、ｐ側の電極２１６を蒸着し、基板
を１００μｍまで薄くした後に、ｎ側電極２１７を蒸着
し、アロイした（図６（ｅ））。こうして作製したウエ
ハーにおいて、４０μｍ幅の電流ブロック層のほぼ中央
で劈開して、レーザ光出射端面を形成（１次劈開）する
ようにチップバーに切り出し、端面窓構造レーザを作製
した。このときの共振器長は８００μｍとした。前端面
５％−後端面９５％の非対称コーティングを施した後、
２次劈開によりチップに分離した。チップをジャンクシ
ョンダウンで組立した後、２５℃で連続通電（ＣＷ）に
て電流−光出力、電流−電圧特性を測定した。

【０１１８】実施例１と同様な優れたレーザー基本特性
が得られ、高い信頼性（７０℃、２５０ｍＷの高温、高
出力における３０００時間以上の安定動作）が得られる
ことが判明した。また、開口部を選択成長により形成し
ているため、開口幅の均一性を高めることができ、上記
の半導体レーザ素子を高歩留まりで作製することができ
た。

【０１１９】なお、上記のＭＯＣＶＤ法において、ＩＩ
Ｉ族原料にはトリメチルガリウム（ＴＭＧ）及びトリメ
チルアルミニウム（ＴＭＡ）を、Ｖ族原料にはアルシン
を、キャリアガスには水素を用いた。また、ｐ型ドーパ
ントにはジメチル亜鉛（ＤＥＺ）、ｎ型ドーパントには
ジシランを用いた。

【０１２０】（比較例）端部領域を窓構造としていない
ことを除き、実施例１と同じ工程によってレーザ素子を
作製した。本比較例のレーザ素子は、実施例１とは不純
物拡散領域を有していない点で異なっている。この素子
構造のレーザでは、動作電流を増加させたところ、約３
５０ｍＷの光出力が得られた時にＣＯＤが発生し、レー
ザ素子が壊れてしまった。

【０１２１】

【発明の効果】本発明により、高性能レーザ、とりわけ
高出力レーザの作製において、活性層の下側でかつ端部
近傍に電流ブロック領域または電流ブロック層を形成し
たことにより、端部でのリーク電流を防止することがで
き、所期の効果を示す優れた半導体光デバイス装置が得
られ、光導波路の端部にレーザ光に対して透明な領域を
形成した窓構造レーザにおいても端面での再結合電流の
発生を防止でき、レーザチップをジャンクション・ダウ
ンで組み立てる際のストレスを低減できる。

【０１２２】すなわち、活性層の下側に電流ブロック領
域あるいは電流ブロック層が端面近傍に形成されている
場合、端面近傍にも電流ブロック領域を形成することが
できる。この端部電流非注入構造により、端面での電流
再結合を低減することが可能となり、非可逆的光損傷
（ＣＯＤ）レベルを高めたり、素子の信頼性を向上させ
ることができる。このときさらに、不純物拡散などの手
法を用いて、光導波路の端部にレーザ光に対して透明な
領域を形成した窓構造レーザにおいても端面での再結合
電流の発生を防止できる。このとき、電流ブロック層が
端面近傍に形成されていて、端面近傍で光導波路に段差
がある場合、端面近傍では光が活性層からクラッド層な
どのよりバンドギャップの大きい層に漏れだして、実質
的に端面が光に対して透明、すなわち端面窓構造とする
ことも可能となる。

【０１２３】また、活性層の下側でかつに光導波路の両
側の側面に電流ブロック領域あるいは電流ブロック層を
形成することにより、劈開におけるチップ側面での電極
の垂れ下がりやジャンクション・ダウンで組み立て時の
半田材の回り込み等による光導波路端面あるいは側面で
の電流リークの発生を防止することが可能となる。さら
に、活性層の下側（例えば基板内部）に電流ブロック領
域を平坦に埋め込む場合には、光導波路に段差が生じる
ことなく、端面近傍にも電流ブロック領域を形成するこ
とができ、端部での光導波損失の発生を防止できる。

【０１２４】このため、本発明の半導体光デバイス装置
は、光導波路の端部を電流非注入かつ窓構造とすること
により端面劣化を抑制できることから、高出力動作にお
ける素子の信頼性を高めることができる。このため、本
発明は、半導体レーザなどをはじめとして広範な分野に
応用されうるものであり、特に光情報処理あるいは光通
信システムに用いる光源に適している。

【図面の簡単な説明】

【図１】電流ブロック領域を有する本発明の半導体光
デバイス装置の具体的態様を示す図である。

【図２】電流ブロック層を有する本発明の半導体光デ
バイス装置の具体的態様を示す図である。

【図３】本発明の半導体光デバイス装置の好ましい寸
法を示すための断面図である。

【図４】本発明の半導体光デバイス装置の一実施例の
上面図である。

【図５】本発明の半導体光デバイス装置の製造工程の
一例を説明する工程図である（実施例１）。

【図６】本発明の半導体光デバイス装置の製造工程の
他の一例を説明する工程図である（実施例２）。

【符号の説明】

１１：基板１２：電流ブロック領域１３：電流ブロック層１４：第１導電型クラッド層１５：活性層１６：第２導電型第１クラッド層１７：第２エッチング阻止層１８：第１エッチング阻止層１９：電流ブロック層２０：表面保護層２１：第２導電型第２クラッド層２２：コンタクト層２３：電極２４：電極２５：光閉じ込め層２６：量子井戸層２７：バリア層２８：量子井戸層２９：バリア層３０：量子井戸層３１：光閉じ込め層３２：開口部１０１：基板１０２：ｎ型クラッド層１０３：活性層１０４：ｐ型第１クラッド層１０５：第２エッチング阻止層１０６：第１エッチング阻止層１０７：ｎ型電流ブロック層１０８：ｎ型キャップ層１０９：保護膜１１０：不純物拡散層１１１：キャップ層１１２：保護膜１１３：不純物拡散層１１４：キャップ層１１５：ｐ型第２クラッド層１１６：コンタクト層１１７：電極１１８：電極２０１：基板２０２：ｎ型クラッド層２０３：活性層２０４：ｐ型第１クラッド層２０５：第２エッチング阻止層２０６：第１エッチング阻止層２０７：ｎ型電流ブロック層２０８：ｎ型キャップ層２０９：保護膜２１０：電流ブロック層２１１：保護膜２１２：不純物拡散層２１３：キャップ層２１４：ｐ型第２クラッド層２１５：コンタクト層２１６：電極２１７：電極Ｗ１：端部幅Ｗ２：中央部幅

Claims

【特許請求の範囲】

【請求項１】基板上に形成された活性層、該活性層の
上下に形成された活性層より屈折率の小さい層を有する
半導体光デバイス装置において、端部近傍かつ前記活性
層の下側に電流ブロック領域または電流ブロック層が形
成されていることを特徴とする半導体光デバイス装置。
【請求項２】前記活性層の上下に形成された活性層よ
り屈折率の小さい層のうち、基板側の層が第１導電型ク
ラッド層であり、他方の層が第２導電型クラッド層であ
る請求項１の半導体光デバイス装置。
【請求項３】前記第２導電型クラッド層の少なくとも
一部を左右から挟むように形成された上部電流ブロック
層を有する請求項２の半導体光デバイス装置。
【請求項４】前記活性層上に形成された第２導電型第
１クラッド層と、前記上部電流ブロック層に挟まれた該
第２導電型第２クラッド層を有する請求項３の半導体光
デバイス装置。
【請求項５】前記第１導電型がｎ型であり、前記第２
導電型がｐ型である請求項２〜４のいずれかの半導体光
デバイス装置。
【請求項６】端部における光導波路の段差が波長の１
／１０以下である請求項１〜５のいずれかの半導体光デ
バイス装置。
【請求項７】光導波路の端部にレーザ光に対して透明
な領域を形成している請求項１〜６のいずれかの半導体
光デバイス装置。
【請求項８】光導波路の両端部分において前記活性層
のバンドギャップが光導波路中央の電流注入領域におけ
る活性層のバンドギャップよりも大きくなっている請求
項１〜７のいずれかの半導体光デバイス装置。
【請求項９】前記のレーザ光に対して透明な領域を覆
うように前記の電流ブロック領域あるいは電流ブロック
層が形成されている請求項７の半導体光デバイス装置。
【請求項１０】前記電流ブロック領域あるいは電流ブ
ロック層が、基板または活性層よりも下側の層の側面近
傍に形成されている請求項１〜９のいずれかの半導体光
デバイス装置。
【請求項１１】前記電流ブロック層の側壁において、
光導波路を構成する層が連続してつながっている請求項
１〜１０のいずれかの半導体光デバイス装置。
【請求項１２】前記活性層と前記電流ブロック層との
間に光ガイド層が形成されている請求項１〜１１のいず
れかの半導体光デバイス装置。
【請求項１３】前記の電流ブロック領域あるいは電流
ブロック層により挟まれた電流狭窄領域を開口部直下近
傍のみに形成する請求項１〜１２のいずれかの半導体光
デバイス装置。
【請求項１４】前記の電流ブロック領域あるいは電流
ブロック層が、第２導電型または高抵抗である請求項１
〜１３のいずれかの半導体光デバイス装置。
【請求項１５】前記電流ブロック領域が、基板および
あるいは活性層下部にある層の内部に選択的に形成され
ている請求項１〜１４のいずれかの半導体光デバイス装
置。
【請求項１６】前記の電流ブロック領域あるいは電流
ブロック層が、端面近傍に形成されている請求項１〜１
５のいずれかの半導体光デバイス装置。
【請求項１７】前記電流ブロック領域が、光導波路に
段差が生じることなく、端面近傍に形成されている請求
項１〜１６のいずれかの半導体光デバイス装置。
【請求項１８】前記電流ブロック層が、基板およびあ
るいは活性層より下にある層の上に選択的に形成されて
いる請求項１〜１６のいずれかの半導体光デバイス装
置。
【請求項１９】前記電流ブロック層が、半導体層であ
る請求項１〜１８のいずれかの半導体光デバイス装置。
【請求項２０】前記電流ブロック層が、絶縁体膜であ
る請求項１〜１８のいずれかの半導体光デバイス装置。
【請求項２１】前記上部電流ブロック層の開口部から
活性層に電流が注入される請求項３〜２０のいずれかの
半導体光デバイス装置。
【請求項２２】前記開口部の幅が、装置端面近傍で装
置中央部より広くなっている請求項１〜２１のいずれか
の半導体光デバイス装置。
【請求項２３】前記開口部の幅が、装置端面近傍で装
置中央部より狭くなっている請求項１〜２１のいずれか
の半導体光デバイス装置。
【請求項２４】前記活性層が少なくともＧａＡｓ、Ａ
ｌＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＩｎＡｓ、ＧａＩ
ｎＰ、ＡｌＧａＩｎＰ、ＧａＩｎＡｓＰ、ＡｌＧａＩｎ
ＡｓＰ、ＧａＮあるいはＩｎＧａＮからなる請求項１〜
２３のいずれかの半導体光デバイス装置。
【請求項２５】レーザチップがジャンクション・ダウ
ンにて組み立てられている請求項１〜２４のいずれかの
半導体光デバイス装置。
【請求項２６】基板上に形成された活性層、該活性層
の上下に形成された活性層より屈折率の小さい層を有
し、端部近傍かつ活性層の下側に電流ブロック領域が形
成されている半導体光デバイス装置の製造方法であっ
て、前記電流ブロック領域を不純物拡散あるいは不純物
注入により形成する工程を含むことを特徴とする半導体
光デバイス装置の製造方法。
【請求項２７】結晶成長装置内で不純物拡散層を形成
し、引き続き該結晶成長装置内で熱処理を行うことによ
り製造される請求項２６の半導体光デバイス装置の製造
方法。
【請求項２８】前記結晶成長装置が有機金属気相成長
装置である請求項２７の半導体光デバイス装置の製造方
法。
【請求項２９】前記不純物拡散層を前記電流ブロック
領域に対して選択エッチングにより除去する請求項２７
または２８の半導体光デバイス装置の製造方法。
【請求項３０】基板上に形成された活性層、該活性層
の上下に形成された活性層より屈折率の小さい層を有
し、端部近傍かつ活性層の下側に電流ブロック層が形成
されている半導体光デバイス装置の製造方法であって、
前記電流ブロック層を選択成長により形成する工程を含
むことを特徴とする半導体光デバイス装置の製造方法。
【請求項３１】前記半導体光デパイス装置において、
光導波路が［０１１］Ａ方向に形成されている請求項３
０の半導体光デバイス装置の製造方法。