JP2943771B2 - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JP2943771B2 JP2943771B2 JP17238397A JP17238397A JP2943771B2 JP 2943771 B2 JP2943771 B2 JP 2943771B2 JP 17238397 A JP17238397 A JP 17238397A JP 17238397 A JP17238397 A JP 17238397A JP 2943771 B2 JP2943771 B2 JP 2943771B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- semiconductor
- stripe
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、光通信システムの
主構成要素となる半導体レーザの製造方法に関する。
主構成要素となる半導体レーザの製造方法に関する。
【０００２】
【従来の技術】 光通信用に用いられる半導体レーザに
は、低閾値、高効率、高周波応答性、低信号歪などの特
性が求められる。半導体レーザの低閾値化、高効率化の
ためには活性層以外に流れる電流を極力低減する必要が
ある。このため、一般に活性層の両脇にｐ型とｎ型の半
導体層を交互に積層したサイリスタ構造を有する電流ブ
ロック層が形成される。しかし、この電流ブロック層
は、サイリスタ構造のｐｎ接合で接合容量が生じるた
め、高周波特性を悪化させ、また変調時に歪を生じる原
因となる。これを防ぐため、電流ブロック層をある程度
残して活性層の両脇を溝状にエッチングした構造が採ら
れている。この溝は、レーザアレイの場合には隣り合う
素子を電気的に分離する役割も果たす。この溝を形成し
た半導体レーザは、従来、図５に示す工程に従って製造
されている。則ち、先ず、図５（ａ）に示すように、ｐ
型ＩｎＰ基板１０１上に、ｐ型ＩｎＰクラッド層１０
２、ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y 活性層１０３、ｎ型Ｉ
ｎＰクラッド層を有機金属気相成長（ＭＯＶＰＥ）法に
より順次積層成長した後、フォトリソグラフィーによ
り、ストライプ状のＳｉＯ2 膜１０５をｎ型ＩｎＰクラ
ッド層１０４上に形成する。次いで、図５（ｂ）に示す
ように、ｎ型ＩｎＰクラッド層１０４、ＩｎX Ｇａ1-X
ＡｓY Ｐ1-Y 活性層１０３、ｐ型ＩｎＰクラッド層１０
２をエッチングしてメサストライプ５１０、則ち、スト
ライプ状活性領域をＳｉＯ2 膜下に形成する。この後、
図５（ｃ）に示すように、メサストライプ５１０の両側
にｐ型ＩｎＰ埋込層１０８、ｎ型ＩｎＰブロック層１０
９、ｐ型ＩｎＰブロック層１１０をＭＯＶＰＥ法により
順次積層成長して、ｐ型ＩｎＰ埋込層１０８、ｎ型Ｉｎ
Ｐブロック層１０９、ｐ型ＩｎＰブロック層１１０から
成る電流ブロック構造を形成する。この後、ＳｉＯ2 膜
１０５を除去し、図５（ｄ）に示すように、ｎ型ＩｎＰ
クラッド層１０４及びｐ型ＩｎＰブロック層１１０上に
ｎ型ＩｎＰ埋込層１１１を成長後、図５（ｅ）に示すよ
うに、メサストライプ５１０の両側にストライプ状の開
口５０１ａを有するフォトレジスト５０１をｎ型ＩｎＰ
埋込層１１１上に形成する。最後に、フォトレジスト５
０１をマスクにして、開口部に露出した半導体層１１
１、１１０、１０９、１０８をｐ型ＩｎＰ基板１０１に
達する深さまでエッチングして素子分離溝１１３を形成
した後、メサストライプ５１０に該当する部分にコンタ
クト用の開口を有するＳｉＯ2 膜１１４を素子分離溝１
１３の側壁及びｎ型ＩｎＰ埋込層上１１１に形成し、更
に、基板１０１の裏面及びＳｉＯ2 膜１１４上に電極１
１６を形成し、劈開により共振器端面を形成して図５
（ｆ）に示す半導体レーザが出来上がる。
は、低閾値、高効率、高周波応答性、低信号歪などの特
性が求められる。半導体レーザの低閾値化、高効率化の
ためには活性層以外に流れる電流を極力低減する必要が
ある。このため、一般に活性層の両脇にｐ型とｎ型の半
導体層を交互に積層したサイリスタ構造を有する電流ブ
ロック層が形成される。しかし、この電流ブロック層
は、サイリスタ構造のｐｎ接合で接合容量が生じるた
め、高周波特性を悪化させ、また変調時に歪を生じる原
因となる。これを防ぐため、電流ブロック層をある程度
残して活性層の両脇を溝状にエッチングした構造が採ら
れている。この溝は、レーザアレイの場合には隣り合う
素子を電気的に分離する役割も果たす。この溝を形成し
た半導体レーザは、従来、図５に示す工程に従って製造
されている。則ち、先ず、図５（ａ）に示すように、ｐ
型ＩｎＰ基板１０１上に、ｐ型ＩｎＰクラッド層１０
２、ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y 活性層１０３、ｎ型Ｉ
ｎＰクラッド層を有機金属気相成長（ＭＯＶＰＥ）法に
より順次積層成長した後、フォトリソグラフィーによ
り、ストライプ状のＳｉＯ2 膜１０５をｎ型ＩｎＰクラ
ッド層１０４上に形成する。次いで、図５（ｂ）に示す
ように、ｎ型ＩｎＰクラッド層１０４、ＩｎX Ｇａ1-X
ＡｓY Ｐ1-Y 活性層１０３、ｐ型ＩｎＰクラッド層１０
２をエッチングしてメサストライプ５１０、則ち、スト
ライプ状活性領域をＳｉＯ2 膜下に形成する。この後、
図５（ｃ）に示すように、メサストライプ５１０の両側
にｐ型ＩｎＰ埋込層１０８、ｎ型ＩｎＰブロック層１０
９、ｐ型ＩｎＰブロック層１１０をＭＯＶＰＥ法により
順次積層成長して、ｐ型ＩｎＰ埋込層１０８、ｎ型Ｉｎ
Ｐブロック層１０９、ｐ型ＩｎＰブロック層１１０から
成る電流ブロック構造を形成する。この後、ＳｉＯ2 膜
１０５を除去し、図５（ｄ）に示すように、ｎ型ＩｎＰ
クラッド層１０４及びｐ型ＩｎＰブロック層１１０上に
ｎ型ＩｎＰ埋込層１１１を成長後、図５（ｅ）に示すよ
うに、メサストライプ５１０の両側にストライプ状の開
口５０１ａを有するフォトレジスト５０１をｎ型ＩｎＰ
埋込層１１１上に形成する。最後に、フォトレジスト５
０１をマスクにして、開口部に露出した半導体層１１
１、１１０、１０９、１０８をｐ型ＩｎＰ基板１０１に
達する深さまでエッチングして素子分離溝１１３を形成
した後、メサストライプ５１０に該当する部分にコンタ
クト用の開口を有するＳｉＯ2 膜１１４を素子分離溝１
１３の側壁及びｎ型ＩｎＰ埋込層上１１１に形成し、更
に、基板１０１の裏面及びＳｉＯ2 膜１１４上に電極１
１６を形成し、劈開により共振器端面を形成して図５
（ｆ）に示す半導体レーザが出来上がる。
【０００３】このように、従来の製造方法によれば、素
子分離溝１１３は、半導体層の成長後に活性領域のメサ
ストライプ５１０を目印としてフォトリソグラフィーに
よりフォトレジスト５０１を形成し、そのフォトレジス
ト５０１をマスクとして半導体層をエッチングして形成
される。この場合、活性領域のメサストライプ５１０が
レジストマスクのちょうど中央に来るように目合わせす
るのは困難であるので、図５（ｆ）に示すように、メサ
ストライプ部が素子分離溝間の中央ではなく、どちらか
に偏った構造になる。さらに半導体レーザの完成までに
は溝形成後も電極形成等の製造工程があり、各々の工程
で目合わせずれが生じる。その結果、メサストライプ活
性領域の位置精度分布が±５μｍ程度と悪いという問題
があった。
子分離溝１１３は、半導体層の成長後に活性領域のメサ
ストライプ５１０を目印としてフォトリソグラフィーに
よりフォトレジスト５０１を形成し、そのフォトレジス
ト５０１をマスクとして半導体層をエッチングして形成
される。この場合、活性領域のメサストライプ５１０が
レジストマスクのちょうど中央に来るように目合わせす
るのは困難であるので、図５（ｆ）に示すように、メサ
ストライプ部が素子分離溝間の中央ではなく、どちらか
に偏った構造になる。さらに半導体レーザの完成までに
は溝形成後も電極形成等の製造工程があり、各々の工程
で目合わせずれが生じる。その結果、メサストライプ活
性領域の位置精度分布が±５μｍ程度と悪いという問題
があった。
【０００４】
【発明が解決しようとする課題】上述したようにメサス
トライプ状活性領域の位置にばらつきが生じるため、素
子分離溝の間隔を狭くすると歩留まり、再現性が悪化す
る。したがってフォトリソグラフィーの目合わせ精度に
より素子分離溝の間隔、すなわち接合容量低減の限界が
決まっていた。
トライプ状活性領域の位置にばらつきが生じるため、素
子分離溝の間隔を狭くすると歩留まり、再現性が悪化す
る。したがってフォトリソグラフィーの目合わせ精度に
より素子分離溝の間隔、すなわち接合容量低減の限界が
決まっていた。
【０００５】また、ストライプ状活性領域の位置精度
は、半導体レーザと光ファイバや光導波路等との結合を
行う場合に重要となる。半導体レーザの実装コストの低
減には、レーザ光の光ファイバへの結合は光軸無調整で
行われることが望ましいが、これには半導体レーザおよ
び光ファイバを実装基板上の決められた位置に配置する
必要がある。このような光軸無調整実装は電極パターン
を目印にして行われるため、電極パターンとメサストラ
イプ状活性領域の位置、則ち、発光位置がずれている
と、光ファイバとの結合効率が低下してしまう。
は、半導体レーザと光ファイバや光導波路等との結合を
行う場合に重要となる。半導体レーザの実装コストの低
減には、レーザ光の光ファイバへの結合は光軸無調整で
行われることが望ましいが、これには半導体レーザおよ
び光ファイバを実装基板上の決められた位置に配置する
必要がある。このような光軸無調整実装は電極パターン
を目印にして行われるため、電極パターンとメサストラ
イプ状活性領域の位置、則ち、発光位置がずれている
と、光ファイバとの結合効率が低下してしまう。
【０００６】本発明はこのような背景のもとに行われた
ものであり、前記半導体レーザの素子分離溝をフォトリ
ソグラフィーによるレジストマスクの目合わせをするこ
となく形成することによりストライプ状活性領域の位置
を正確に制御し、これにより素子分離溝の間隔を狭くし
た場合の歩留まり、再現性を向上し、接合容量の大幅な
低減を可能とすること、および上記のような活性領域位
置精度の向上に加え、他のフォトリソグラフィーにより
形成される電極のずれを解消する事により、活性層と電
極の位置制御の精度を向上させ、無調整での基板実装へ
の適用に適した半導体レーザの製造方法を提供すること
を目的とする。
ものであり、前記半導体レーザの素子分離溝をフォトリ
ソグラフィーによるレジストマスクの目合わせをするこ
となく形成することによりストライプ状活性領域の位置
を正確に制御し、これにより素子分離溝の間隔を狭くし
た場合の歩留まり、再現性を向上し、接合容量の大幅な
低減を可能とすること、および上記のような活性領域位
置精度の向上に加え、他のフォトリソグラフィーにより
形成される電極のずれを解消する事により、活性層と電
極の位置制御の精度を向上させ、無調整での基板実装へ
の適用に適した半導体レーザの製造方法を提供すること
を目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体レーザの
製造方法は、第１導電型の半導体基板上に順次、第１導
電型のクラッド層、クラッド層よりもバンドギャップが
小さい半導体で成る活性層、第２導電型のクラッド層を
少なくとも積層させて半導体積層構造を形成する工程
と、半導体積層構造のストライプ状活性領域形成部及び
ストライプ状活性領域両脇の素子分離溝形成部に該当す
る半導体積層構造表面上にストライプ状の誘電体膜を、
半導体積層構造の所望の位置の目合せ用マーカー部に当
たる所に任意形状の誘電体膜，を同時に形成する工程
と、誘電体膜をエッチングマスクにして、半導体積層構
造をエッチングする事により、ストライプ状活性領域形
成部及び素子分離溝形成部にメサストライプを、目合せ
用マーカー部にメサを形成する工程と、選択成長により
メサストライプの両脇及びメサの周囲に半導体層を形成
して電流ブロック構造を形成する工程と、選択成長によ
り、素子分離溝形成部及び目合せ用マーカー部以外の部
分に半導体埋込層を形成する事で素子分離溝形成部、及
び、目合せ用マーカーを自己整合的に形成する工程と、
素子分離溝形成部のメサストライプをエッチングして素
子分離溝を形成する工程と、素子全体に絶縁膜を形成し
た後、目合せマーカーを基準にしてストライプ状活性領
域上の絶縁膜にコンタクト用の窓部を形成する工程とを
有する構成の製造方法である。
製造方法は、第１導電型の半導体基板上に順次、第１導
電型のクラッド層、クラッド層よりもバンドギャップが
小さい半導体で成る活性層、第２導電型のクラッド層を
少なくとも積層させて半導体積層構造を形成する工程
と、半導体積層構造のストライプ状活性領域形成部及び
ストライプ状活性領域両脇の素子分離溝形成部に該当す
る半導体積層構造表面上にストライプ状の誘電体膜を、
半導体積層構造の所望の位置の目合せ用マーカー部に当
たる所に任意形状の誘電体膜，を同時に形成する工程
と、誘電体膜をエッチングマスクにして、半導体積層構
造をエッチングする事により、ストライプ状活性領域形
成部及び素子分離溝形成部にメサストライプを、目合せ
用マーカー部にメサを形成する工程と、選択成長により
メサストライプの両脇及びメサの周囲に半導体層を形成
して電流ブロック構造を形成する工程と、選択成長によ
り、素子分離溝形成部及び目合せ用マーカー部以外の部
分に半導体埋込層を形成する事で素子分離溝形成部、及
び、目合せ用マーカーを自己整合的に形成する工程と、
素子分離溝形成部のメサストライプをエッチングして素
子分離溝を形成する工程と、素子全体に絶縁膜を形成し
た後、目合せマーカーを基準にしてストライプ状活性領
域上の絶縁膜にコンタクト用の窓部を形成する工程とを
有する構成の製造方法である。
【０００８】本発明のもう１つの製造方法は、第１導電
型の半導体基板上に順次、第１導電型のクラッド層、ク
ラッド層よりもバンドギャップが小さい半導体で成る活
性層、第２導電型のクラッド層を少なくとも積層させて
半導体積層構造を形成する工程と、半導体積層構造のス
トライプ状活性領域形成部及びストライプ状活性領域両
脇の素子分離溝形成部に該当する半導体積層構造表面上
にストライプ状の誘電体膜を同時に形成する工程と、誘
電体膜をエッチングマスクにして、半導体積層構造をエ
ッチングする事により、ストライプ状活性領域形成部及
び素子分離溝形成部にメサストライプを形成する工程
と、選択成長によりメサストライプの両脇に半導体層を
形成して電流ブロック構造を形成する工程と、選択成長
により、素子分離溝形成部以外の部分に半導体埋込層を
形成する工程と、素子分離溝形成部のメサストライプを
エッチングして素子分離溝を形成する工程と、素子全体
に絶縁膜を形成した後、ストライプ状活性領域上の絶縁
膜にコンタクト用の窓部を形成する工程とを有する構成
の製造方法である。
型の半導体基板上に順次、第１導電型のクラッド層、ク
ラッド層よりもバンドギャップが小さい半導体で成る活
性層、第２導電型のクラッド層を少なくとも積層させて
半導体積層構造を形成する工程と、半導体積層構造のス
トライプ状活性領域形成部及びストライプ状活性領域両
脇の素子分離溝形成部に該当する半導体積層構造表面上
にストライプ状の誘電体膜を同時に形成する工程と、誘
電体膜をエッチングマスクにして、半導体積層構造をエ
ッチングする事により、ストライプ状活性領域形成部及
び素子分離溝形成部にメサストライプを形成する工程
と、選択成長によりメサストライプの両脇に半導体層を
形成して電流ブロック構造を形成する工程と、選択成長
により、素子分離溝形成部以外の部分に半導体埋込層を
形成する工程と、素子分離溝形成部のメサストライプを
エッチングして素子分離溝を形成する工程と、素子全体
に絶縁膜を形成した後、ストライプ状活性領域上の絶縁
膜にコンタクト用の窓部を形成する工程とを有する構成
の製造方法である。
【０００９】本発明の製造方法においては、素子分離溝
形成部以外の部分に形成する半導体埋込層を台形状に選
択成長し、台形状半導体埋込層の上面のみに誘電体膜を
形成して、この誘電体膜をエッチングマスクとして素子
分離溝形成部のメサストライプをエッチングして素子分
離溝を形成する方法を採用すると、素子分離溝間隔を所
望の間隔に正確に制御できる。
形成部以外の部分に形成する半導体埋込層を台形状に選
択成長し、台形状半導体埋込層の上面のみに誘電体膜を
形成して、この誘電体膜をエッチングマスクとして素子
分離溝形成部のメサストライプをエッチングして素子分
離溝を形成する方法を採用すると、素子分離溝間隔を所
望の間隔に正確に制御できる。
【００１０】半導体層、電流ブロック構造等は、種々の
ものが利用できる。例えば、半導体基板にＩｎＰ基板、
クラッド層にＩｎＰクラッド層、活性層にＩｎX Ｇａ
1-X ＡｓY Ｐ1-Y （０≦Ｘ≦１，０≦Ｙ≦１）活性層又
はＩｎX Ｇａ1-X ＡｓY Ｐ1-Y（０≦Ｘ≦１，０≦Ｙ≦
１）を含む量子井戸構造を有する活性層、電流ブロック
構造を形成する半導体層に第１導電型ＩｎＰ埋込層と第
２導電型ＩｎＰ電流ブロック層と第１導電型ＩｎＰ電流
ブロック層とを有する積層構造、半導体埋込層に第２導
電型ＩｎＰ埋込層及びＩｎX Ｇａ1-X ＡｓあるいはＩｎ
X Ｇａ1-X ＡｓYＰ1-Y （０≦Ｘ≦１，０≦Ｙ≦１）キ
ャップ層から成る積層構造が利用できる。この場合、Ｉ
ｎX Ｇａ1-X ＡｓあるいはＩｎX Ｇａ1-X ＡｓY Ｐ1-Y
（０≦Ｘ≦１，０≦Ｙ≦１）キャップ層をエッチングマ
スクとして素子分離溝形成部のメサストライプをエッチ
ングして素子分離溝を形成することができる。この時の
キャップ層は、ＩｎＰエッチングの際にエッチングマス
クの役割を果たすものであればその組成は問わない。
ものが利用できる。例えば、半導体基板にＩｎＰ基板、
クラッド層にＩｎＰクラッド層、活性層にＩｎX Ｇａ
1-X ＡｓY Ｐ1-Y （０≦Ｘ≦１，０≦Ｙ≦１）活性層又
はＩｎX Ｇａ1-X ＡｓY Ｐ1-Y（０≦Ｘ≦１，０≦Ｙ≦
１）を含む量子井戸構造を有する活性層、電流ブロック
構造を形成する半導体層に第１導電型ＩｎＰ埋込層と第
２導電型ＩｎＰ電流ブロック層と第１導電型ＩｎＰ電流
ブロック層とを有する積層構造、半導体埋込層に第２導
電型ＩｎＰ埋込層及びＩｎX Ｇａ1-X ＡｓあるいはＩｎ
X Ｇａ1-X ＡｓYＰ1-Y （０≦Ｘ≦１，０≦Ｙ≦１）キ
ャップ層から成る積層構造が利用できる。この場合、Ｉ
ｎX Ｇａ1-X ＡｓあるいはＩｎX Ｇａ1-X ＡｓY Ｐ1-Y
（０≦Ｘ≦１，０≦Ｙ≦１）キャップ層をエッチングマ
スクとして素子分離溝形成部のメサストライプをエッチ
ングして素子分離溝を形成することができる。この時の
キャップ層は、ＩｎＰエッチングの際にエッチングマス
クの役割を果たすものであればその組成は問わない。
【００１１】また、半導体埋込層にが第２導電型ＩｎＰ
埋込層及び第２導電型ＩｎX Ｇａ1-X Ａｓ或いはＩｎX
Ｇａ1-X ＡｓY Ｐ1-Y （０≦Ｘ≦１，０≦Ｙ≦１）コン
タクト層から成る積層構造を用い、第２導電型ＩｎX Ｇ
ａ1-X ＡｓあるいはＩｎX Ｇａ1-X ＡｓY Ｐ1-Y （０≦
Ｘ≦１，０≦Ｙ≦１）コンタクト層上にフォトレジスト
を形成し、このフォトレジストをエッチングマスクとし
て素子分離溝形成部のメサストライプをエッチングして
素子分離溝を形成すると、ＩｎＰ埋込層上にコンタクト
層が存在するため電極抵抗を低減することができる。
埋込層及び第２導電型ＩｎX Ｇａ1-X Ａｓ或いはＩｎX
Ｇａ1-X ＡｓY Ｐ1-Y （０≦Ｘ≦１，０≦Ｙ≦１）コン
タクト層から成る積層構造を用い、第２導電型ＩｎX Ｇ
ａ1-X ＡｓあるいはＩｎX Ｇａ1-X ＡｓY Ｐ1-Y （０≦
Ｘ≦１，０≦Ｙ≦１）コンタクト層上にフォトレジスト
を形成し、このフォトレジストをエッチングマスクとし
て素子分離溝形成部のメサストライプをエッチングして
素子分離溝を形成すると、ＩｎＰ埋込層上にコンタクト
層が存在するため電極抵抗を低減することができる。
【００１２】既に述べた通り、従来は半導体層を成長
後、ストライプ状活性領域を目印に素子分離溝や電極パ
ターンの形成をフォトリソグラフィーによって行うので
目合わせ時のずれにより活性層の位置精度が±５μｍと
悪い。また、ストライプ状活性領域が素子分離溝間の中
央ではなく、どちらかに偏った構造になるため、素子分
離溝間を狭くして接合容量を低減する際に問題となる。
後、ストライプ状活性領域を目印に素子分離溝や電極パ
ターンの形成をフォトリソグラフィーによって行うので
目合わせ時のずれにより活性層の位置精度が±５μｍと
悪い。また、ストライプ状活性領域が素子分離溝間の中
央ではなく、どちらかに偏った構造になるため、素子分
離溝間を狭くして接合容量を低減する際に問題となる。
【００１３】本発明では、電流ブロック構造形成前にス
トライプ状活性領域形成用のストライプ状誘電体膜の形
成時に素子分離溝形成用誘電体膜やその後の電極形成時
のフォトリソグラフィー目合わせに用いるマーカーを同
時に形成する。このため、素子分離溝、電極を±１μｍ
以下の精度で形成することが可能となり、基板実装用の
適用性が向上し、素子分離溝の間隔を狭くした場合の歩
留まり、再現性が向上し、接合容量の低減が可能とな
る。また、上記誘電体膜形成後のメサエッチング、電流
ブロック構造形成、半導体埋込層成長後、エッチングに
より素子分離溝を形成する際、半導体埋込層を台形状に
選択成長させ、その上面のみに誘電体膜を形成し、この
誘電体膜をマスクにしてエッチングすることで素子分離
溝を形成するので、半導体埋込層の厚さを制御すること
により、素子分離溝間隔を任意の幅に制御することが可
能である。
トライプ状活性領域形成用のストライプ状誘電体膜の形
成時に素子分離溝形成用誘電体膜やその後の電極形成時
のフォトリソグラフィー目合わせに用いるマーカーを同
時に形成する。このため、素子分離溝、電極を±１μｍ
以下の精度で形成することが可能となり、基板実装用の
適用性が向上し、素子分離溝の間隔を狭くした場合の歩
留まり、再現性が向上し、接合容量の低減が可能とな
る。また、上記誘電体膜形成後のメサエッチング、電流
ブロック構造形成、半導体埋込層成長後、エッチングに
より素子分離溝を形成する際、半導体埋込層を台形状に
選択成長させ、その上面のみに誘電体膜を形成し、この
誘電体膜をマスクにしてエッチングすることで素子分離
溝を形成するので、半導体埋込層の厚さを制御すること
により、素子分離溝間隔を任意の幅に制御することが可
能である。
【００１４】
【発明の実施の形態】本発明の第１の実施形態である半
導体レーザ装置の製造方法について、製造工程を示す図
１及び図１（ａ）、（ｆ）を上から見た図２（ａ）、
（ｂ）を用いて説明する。まず、ｐ型ＩｎＰ基板１０１
に有機金属気相成長（ＭＯＶＰＥ）法により、ｐ型Ｉｎ
Ｐクラッド層１０２（厚さ２．０μｍ、キャリア濃度５
×１０17ｃｍ-3）、ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y 量子井
戸構造（発光波長１．４μｍ組成の井戸層と発光波長
１．１３μｍ組成の障壁層を交互に７層積層）の活性層
１０３（厚さ０．２μｍ、発光波長１．３μｍ）、ｎ型
ＩｎＰクラッド層１０４（厚さ０．４μｍ、キャリア濃
度１×１０18ｃｍ-3）を順次積層し、半導体多層構造を
形成する。この時の成長条件は、成長温度が６５０℃、
成長圧力が１００ｍｂａｒ（７６Ｔｏｒｒ）、５族原料
供給量と３族原料供給量の比（５／３比）が、ＩｎＰ成
長時は１２０、ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y 成長時は１
００、ＩｎX Ｇａ1-X Ａｓ成長時は３５である。原料
は、トリメチルインジウム（ＴＭＩｎ）、トリエチルガ
リウム（ＴＥＧａ）、ターシャリブチルホスフィン（Ｔ
ＢＰ）、ターシャリブチルアルシン（ＴＢＡｓ）、ホス
フィン（ＰＨ3 ）、ｐ型ドーパントはジエチルジンク
（ＤＥＺｎ）、ｎ型ドーパントはジシラン（Ｓｉ
2 Ｈ6 ）を用いた。なお、以後の実施の形態においても
この成長条件を採用した。
導体レーザ装置の製造方法について、製造工程を示す図
１及び図１（ａ）、（ｆ）を上から見た図２（ａ）、
（ｂ）を用いて説明する。まず、ｐ型ＩｎＰ基板１０１
に有機金属気相成長（ＭＯＶＰＥ）法により、ｐ型Ｉｎ
Ｐクラッド層１０２（厚さ２．０μｍ、キャリア濃度５
×１０17ｃｍ-3）、ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y 量子井
戸構造（発光波長１．４μｍ組成の井戸層と発光波長
１．１３μｍ組成の障壁層を交互に７層積層）の活性層
１０３（厚さ０．２μｍ、発光波長１．３μｍ）、ｎ型
ＩｎＰクラッド層１０４（厚さ０．４μｍ、キャリア濃
度１×１０18ｃｍ-3）を順次積層し、半導体多層構造を
形成する。この時の成長条件は、成長温度が６５０℃、
成長圧力が１００ｍｂａｒ（７６Ｔｏｒｒ）、５族原料
供給量と３族原料供給量の比（５／３比）が、ＩｎＰ成
長時は１２０、ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y 成長時は１
００、ＩｎX Ｇａ1-X Ａｓ成長時は３５である。原料
は、トリメチルインジウム（ＴＭＩｎ）、トリエチルガ
リウム（ＴＥＧａ）、ターシャリブチルホスフィン（Ｔ
ＢＰ）、ターシャリブチルアルシン（ＴＢＡｓ）、ホス
フィン（ＰＨ3 ）、ｐ型ドーパントはジエチルジンク
（ＤＥＺｎ）、ｎ型ドーパントはジシラン（Ｓｉ
2 Ｈ6 ）を用いた。なお、以後の実施の形態においても
この成長条件を採用した。
【００１５】次いで、素子中央のストライプ状活性領域
形成部２０５、素子分離溝形成部２０６の各部にそれぞ
れストライプ状のＳｉＯ2 膜１０５、１０６を、目合わ
せマーカー部２０７に円形状のＳｉＯ2 膜１０７をフォ
トリソグラフィー、エッチングによりｎ型ＩｎＰクラッ
ド層１０４表面に同時に形成する（図１（ａ）及び図２
（ａ））。この際、素子分離溝形成部２０６のＳｉＯ2
膜１０６はストライプ状活性領域形成部２０５のＳｉＯ
2 膜１０５の両脇に１５μｍ程度離して平行に形成する
（図２（ａ））。また、ＳｉＯ2 膜のストライプ幅はス
トライプ状活性領域形成部が５μｍ、素子分離溝形成部
が１０μｍである。目合せマーカー部のＳｉＯ2 膜形状
は、矩形状、Ｌ字状、十字状、トンボ型、ストライプ状
等任意である。目合せ精度との兼ね合いで適宜マーカー
形状を定めればよい。続いて、ＳｉＯ2 膜１０５、１０
６、１０７をエッチングマスクとしてメサエッチングを
行い、メサストライプ５１０、５１１及びメサ５１２を
形成する（図１（ｂ）（図２（ａ）のＢ−Ｂ部分の断
面））。このうち、メサストライプ５１０はストライプ
状活性領域となり、メサストライプ５１１は素子分離溝
形成用、メサ５１２は目合せマーカーとなる。エッチャ
ントにはＨＢｒ（臭化水素）、Ｈ2 Ｏ2 （過酸化水
素）、Ｈ2 Ｏ（水）の混合液を用いる。その後、ＳｉＯ
2 膜１０５、１０６、１０７を選択成長マスクに用い、
ＭＯＶＰＥ法によりｐ型ＩｎＰ埋込層１０８、ｎ型Ｉｎ
Ｐ電流ブロック層１０９、ｐ型ＩｎＰ電流ブロック層１
１０をメサストライプ５１０、５１１の両側及びメサ５
１２の周囲に順次成長して、ｐ型ＩｎＰ埋込層１０８、
ｎ型ＩｎＰ電流ブロック層１０９、ｐ型ＩｎＰ電流ブロ
ック層１１０から成る電流ブロック構造を形成する（図
１（ｃ）（目合せマーカーのない部分（図２（ａ）のＡ
−Ａ部分の断面）を描いてあるので、目合せマーカーは
図示されない。）。続いて、フォトリソグラフィーによ
りストライプ状活性領域であるメサストライプ５１０の
上部及び目合せマーカー部のメサ上部を除きフォトレジ
ストで覆い、弗酸（ＨＦ）によりメサストライプ部５１
０及びメサ５１２のＳｉＯ2 膜１０５、１０７を除去す
る（メサストライプ５１１上のＳｉＯ2 膜１０６はエッ
チングされずに残る）。その後、フォトレジストを除去
し、素子分離溝形成部のＳｉＯ2 膜１０６を選択成長マ
スクとして、ＭＯＶＰＥ法によりｎ型ＩｎＰ埋込層１１
１（厚さ２．０μｍ、キャリア濃度１×１０18ｃ
ｍ-3）、ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y （発光波長１．２
μｍ組成）からなるキャップ層１１２を順次形成する
（図１（ｄ））。この時、目合せマーカー部（図示省
略）の半導体層１１１、１１２に小さい段差が形成され
る。この段差が、コンタクト用窓部形成時の目合せマー
カー２００となる。続いて、素子分離溝形成部のＳｉＯ
2膜１０６を除去した後、塩酸（ＨＣｌ）と燐酸（Ｈ3
ＰＯ4 ）の混合エッチャントを用いて素子分離溝形成部
メサストライプ５１１のｎ型ＩｎＰクラッド層１０４を
除去する。ＨＣｌとＨ3 ＰＯ4 の混合エッチャントはＩ
ｎＰを選択的にエッチングするのでＩｎX Ｇａ1-X Ａｓ
Y Ｐ1-Y キャップ層１１２で覆われている領域はエッチ
ングされない。則ち、ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y キャ
ップ層１１２はｎ型ＩｎＰクラッド層エッチングの際の
エッチングマスクとなる。続いて、硫酸（Ｈ2 Ｓ
Ｏ4 ）、過酸化水素（Ｈ2 Ｏ2 ）、水（Ｈ2 Ｏ）の混合
エッチャントにより素子分離溝形成部のＩｎX Ｇａ1-X
ＡｓY Ｐ1-Y 量子井戸活性層１０３を選択的に除去す
る。この時、ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y キャップ層１
１２も同時にエッチングされてｎ型ＩｎＰ埋込層１１１
が露出する。この工程によりメサストライプ５１１がエ
ッチングされて素子分離溝１１３が出来る（図１
（ｅ））。最後に、ＳｉＯ2 膜１１４を素子全体に形成
した後、ストライプ状活性領域５１０の上部のＳｉＯ2
膜を幅１０μｍのストライプ状に除去し、電極とＩｎＰ
埋込層１１１とを繋ぐ窓部１１５を形成する。この際、
フォトリソグラフィーは目合わせ用マーカーを用いて目
合せを行い、窓部の位置を正確にコントロールする。こ
れにより、ＳｉＯ2 膜除去による窓部形成もストライプ
状活性領域中央上部に正確に形成出来、窓部１１５がス
トライプ状活性領域中央から左右に偏るのを防止でき
る。窓部１１５の形成後、ＳｉＯ2 膜１１４上及びｐ型
ＩｎＰ基板裏面にＡｕを蒸着して電極１１６を形成する
（図１（ｆ））。電極形成も目合せ用マーカー２００を
用いて目合せ、パターニングする事により図２（ｂ）に
示す様に電極位置も正確に制御出来る。
形成部２０５、素子分離溝形成部２０６の各部にそれぞ
れストライプ状のＳｉＯ2 膜１０５、１０６を、目合わ
せマーカー部２０７に円形状のＳｉＯ2 膜１０７をフォ
トリソグラフィー、エッチングによりｎ型ＩｎＰクラッ
ド層１０４表面に同時に形成する（図１（ａ）及び図２
（ａ））。この際、素子分離溝形成部２０６のＳｉＯ2
膜１０６はストライプ状活性領域形成部２０５のＳｉＯ
2 膜１０５の両脇に１５μｍ程度離して平行に形成する
（図２（ａ））。また、ＳｉＯ2 膜のストライプ幅はス
トライプ状活性領域形成部が５μｍ、素子分離溝形成部
が１０μｍである。目合せマーカー部のＳｉＯ2 膜形状
は、矩形状、Ｌ字状、十字状、トンボ型、ストライプ状
等任意である。目合せ精度との兼ね合いで適宜マーカー
形状を定めればよい。続いて、ＳｉＯ2 膜１０５、１０
６、１０７をエッチングマスクとしてメサエッチングを
行い、メサストライプ５１０、５１１及びメサ５１２を
形成する（図１（ｂ）（図２（ａ）のＢ−Ｂ部分の断
面））。このうち、メサストライプ５１０はストライプ
状活性領域となり、メサストライプ５１１は素子分離溝
形成用、メサ５１２は目合せマーカーとなる。エッチャ
ントにはＨＢｒ（臭化水素）、Ｈ2 Ｏ2 （過酸化水
素）、Ｈ2 Ｏ（水）の混合液を用いる。その後、ＳｉＯ
2 膜１０５、１０６、１０７を選択成長マスクに用い、
ＭＯＶＰＥ法によりｐ型ＩｎＰ埋込層１０８、ｎ型Ｉｎ
Ｐ電流ブロック層１０９、ｐ型ＩｎＰ電流ブロック層１
１０をメサストライプ５１０、５１１の両側及びメサ５
１２の周囲に順次成長して、ｐ型ＩｎＰ埋込層１０８、
ｎ型ＩｎＰ電流ブロック層１０９、ｐ型ＩｎＰ電流ブロ
ック層１１０から成る電流ブロック構造を形成する（図
１（ｃ）（目合せマーカーのない部分（図２（ａ）のＡ
−Ａ部分の断面）を描いてあるので、目合せマーカーは
図示されない。）。続いて、フォトリソグラフィーによ
りストライプ状活性領域であるメサストライプ５１０の
上部及び目合せマーカー部のメサ上部を除きフォトレジ
ストで覆い、弗酸（ＨＦ）によりメサストライプ部５１
０及びメサ５１２のＳｉＯ2 膜１０５、１０７を除去す
る（メサストライプ５１１上のＳｉＯ2 膜１０６はエッ
チングされずに残る）。その後、フォトレジストを除去
し、素子分離溝形成部のＳｉＯ2 膜１０６を選択成長マ
スクとして、ＭＯＶＰＥ法によりｎ型ＩｎＰ埋込層１１
１（厚さ２．０μｍ、キャリア濃度１×１０18ｃ
ｍ-3）、ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y （発光波長１．２
μｍ組成）からなるキャップ層１１２を順次形成する
（図１（ｄ））。この時、目合せマーカー部（図示省
略）の半導体層１１１、１１２に小さい段差が形成され
る。この段差が、コンタクト用窓部形成時の目合せマー
カー２００となる。続いて、素子分離溝形成部のＳｉＯ
2膜１０６を除去した後、塩酸（ＨＣｌ）と燐酸（Ｈ3
ＰＯ4 ）の混合エッチャントを用いて素子分離溝形成部
メサストライプ５１１のｎ型ＩｎＰクラッド層１０４を
除去する。ＨＣｌとＨ3 ＰＯ4 の混合エッチャントはＩ
ｎＰを選択的にエッチングするのでＩｎX Ｇａ1-X Ａｓ
Y Ｐ1-Y キャップ層１１２で覆われている領域はエッチ
ングされない。則ち、ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y キャ
ップ層１１２はｎ型ＩｎＰクラッド層エッチングの際の
エッチングマスクとなる。続いて、硫酸（Ｈ2 Ｓ
Ｏ4 ）、過酸化水素（Ｈ2 Ｏ2 ）、水（Ｈ2 Ｏ）の混合
エッチャントにより素子分離溝形成部のＩｎX Ｇａ1-X
ＡｓY Ｐ1-Y 量子井戸活性層１０３を選択的に除去す
る。この時、ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y キャップ層１
１２も同時にエッチングされてｎ型ＩｎＰ埋込層１１１
が露出する。この工程によりメサストライプ５１１がエ
ッチングされて素子分離溝１１３が出来る（図１
（ｅ））。最後に、ＳｉＯ2 膜１１４を素子全体に形成
した後、ストライプ状活性領域５１０の上部のＳｉＯ2
膜を幅１０μｍのストライプ状に除去し、電極とＩｎＰ
埋込層１１１とを繋ぐ窓部１１５を形成する。この際、
フォトリソグラフィーは目合わせ用マーカーを用いて目
合せを行い、窓部の位置を正確にコントロールする。こ
れにより、ＳｉＯ2 膜除去による窓部形成もストライプ
状活性領域中央上部に正確に形成出来、窓部１１５がス
トライプ状活性領域中央から左右に偏るのを防止でき
る。窓部１１５の形成後、ＳｉＯ2 膜１１４上及びｐ型
ＩｎＰ基板裏面にＡｕを蒸着して電極１１６を形成する
（図１（ｆ））。電極形成も目合せ用マーカー２００を
用いて目合せ、パターニングする事により図２（ｂ）に
示す様に電極位置も正確に制御出来る。
【００１６】以上の製造方法により、ストライプ状活性
領域が素子分離溝間の中央からずれることなく、また、
コンタク用の窓部１１５もストライプ状活性領域の中央
からずれることなく、セルフアラインにより±１μｍの
精度で位置制御出来、歩留まりを向上させる事ができ、
延いてはコストダウンにつながる。
領域が素子分離溝間の中央からずれることなく、また、
コンタク用の窓部１１５もストライプ状活性領域の中央
からずれることなく、セルフアラインにより±１μｍの
精度で位置制御出来、歩留まりを向上させる事ができ、
延いてはコストダウンにつながる。
【００１７】尚、この実施の形態では目合せマーカーを
形成したが、目合せマーカーを形成せずに、従来の方法
でコンタクト用窓部位置、電極位置等を定めて電極を形
成してもよい。
形成したが、目合せマーカーを形成せずに、従来の方法
でコンタクト用窓部位置、電極位置等を定めて電極を形
成してもよい。
【００１８】次に、第２の実施の形態について図３を用
いて説明する。なお、以後の実施形態に関し、前述した
第１の実施の形態と同一の部分は、同一の名称および符
号を利用して詳細な説明は省略する。まず、面方位（１
００）のｐ型ＩｎＰ基板１０１上に、第１の実施の形態
と同様にＭＯＶＰＥ法により、ｐ型ＩｎＰクラッド層１
０２、活性層１０３、ｎ型ＩｎＰクラッド層１０４、Ｉ
ｎX Ｇａ1-X Ａｓ（０≦Ｘ≦１）エッチング層２１０、
ノンドープＩｎＰキャップ層を順次積層して半導体多層
構造を形成する。なお、ＩｎX Ｇａ1-X Ａｓエッチング
層２１０は、エッチングによりメサストライプを形成す
る際のメサ形状を整えるために形成したもので、第１の
実施の形態のように、形成しなくてもよい。ＩｎX Ｇａ
1-X Ａｓエッチング層上のノンドープＩｎＰキャップ層
はＩｎX Ｇａ1-X Ａｓエッチング層を保護するために形
成した層である。ＩｎX Ｇａ1-X Ａｓエッチング層を形
成しない場合はＩｎＰキャップ層は形成する必要はな
い。
いて説明する。なお、以後の実施形態に関し、前述した
第１の実施の形態と同一の部分は、同一の名称および符
号を利用して詳細な説明は省略する。まず、面方位（１
００）のｐ型ＩｎＰ基板１０１上に、第１の実施の形態
と同様にＭＯＶＰＥ法により、ｐ型ＩｎＰクラッド層１
０２、活性層１０３、ｎ型ＩｎＰクラッド層１０４、Ｉ
ｎX Ｇａ1-X Ａｓ（０≦Ｘ≦１）エッチング層２１０、
ノンドープＩｎＰキャップ層を順次積層して半導体多層
構造を形成する。なお、ＩｎX Ｇａ1-X Ａｓエッチング
層２１０は、エッチングによりメサストライプを形成す
る際のメサ形状を整えるために形成したもので、第１の
実施の形態のように、形成しなくてもよい。ＩｎX Ｇａ
1-X Ａｓエッチング層上のノンドープＩｎＰキャップ層
はＩｎX Ｇａ1-X Ａｓエッチング層を保護するために形
成した層である。ＩｎX Ｇａ1-X Ａｓエッチング層を形
成しない場合はＩｎＰキャップ層は形成する必要はな
い。
【００１９】次に、ノンドープＩｎＰキャップ層を除去
してＩｎX Ｇａ1-X Ａｓエッチング層２１０を露出し、
ＩｎX Ｇａ1-X Ａｓエッチング層表面中央に〔０１１〕
方向に延びるストライプ状のＳｉＯ2 膜１０５、及び、
このＳｉＯ2 膜１０５の両側に、ＳｉＯ2 膜１０５から
１５μｍ離れて、〔０１１〕方向に延びるストライプ状
のＳｉＯ2 膜３０１をフォトリソグラフィー、エッチン
グにより形成する（図３（ａ））。続いて、ＳｉＯ2 膜
１０５、３０１をエッチングマスクとして基板までメサ
エッチングを行い、メサストライプ５１０、５１１を形
成する（図３（ｂ））。このうち、中央のメサストライ
プ５１０はストライプ状活性領域となり、メサストライ
プ５１０の両側に形成されたメサストライプ５１１は素
子分離溝形成用となる。エッチャントにはＨＢｒ（臭化
水素）、Ｈ2 Ｏ2 （過酸化水素）、Ｈ2 Ｏ（水）の混合
液を用いる。続いて、ＳｉＯ2 膜１０５、３０１を選択
成長マスクにした選択気相成長により、ｐ型ＩｎＰ埋込
層１０８、ｎ型ＩｎＰ電流ブロック層１０９、ｐ型Ｉｎ
Ｐ電流ブロック層１１０をストライプの両側に順次成長
してｐ型ＩｎＰ埋込層１０８、ｎ型ＩｎＰ電流ブロック
層１０９、ｐ型ＩｎＰ電流ブロック層１１０から成る電
流ブロック構造を形成した後（図３（ｃ））、ストライ
プ活性領域のＳｉＯ2 膜１０５及びＩｎX Ｇａ1-X Ａｓ
エッチング層２１０を除去し、ｎ型ＩｎＰ埋込層１１１
を選択成長する（図３（ｄ））。この場合、ストライプ
状活性領域両脇のメサストライプ５１１上のＳｉＯ2 膜
３０１をマスクとした選択成長となるため、ｎ型ＩｎＰ
埋込層１１１は図３（ｄ）に示すように（１１１）Ｂ面
を側面とした台形状に成長する。次に、この台形状のｎ
型ＩｎＰ埋込層１１１の上面のみにＳｉＯ2 膜３０２を
形成する（図３（ｅ））。なお、このＳｉＯ2 膜形成工
程でｎ型ＩｎＰ埋込層１１１の選択成長に用いた選択成
長マスクＳｉＯ2 膜３０１は取り除かれる。このような
台形状の選択成長層上部へのＳｉＯ2 膜形成法について
は阪田らの論文（Ｐｈｏｔｏｎ．Ｔｅｃｈ．Ｌｅｔ
ｔ．，ｖｏｌ．８，Ｎｏ．２，Ｆｅｂｒｕａｒｙ １９
９６）に詳しい記載があり、この記載にしたがって形成
することができる。
してＩｎX Ｇａ1-X Ａｓエッチング層２１０を露出し、
ＩｎX Ｇａ1-X Ａｓエッチング層表面中央に〔０１１〕
方向に延びるストライプ状のＳｉＯ2 膜１０５、及び、
このＳｉＯ2 膜１０５の両側に、ＳｉＯ2 膜１０５から
１５μｍ離れて、〔０１１〕方向に延びるストライプ状
のＳｉＯ2 膜３０１をフォトリソグラフィー、エッチン
グにより形成する（図３（ａ））。続いて、ＳｉＯ2 膜
１０５、３０１をエッチングマスクとして基板までメサ
エッチングを行い、メサストライプ５１０、５１１を形
成する（図３（ｂ））。このうち、中央のメサストライ
プ５１０はストライプ状活性領域となり、メサストライ
プ５１０の両側に形成されたメサストライプ５１１は素
子分離溝形成用となる。エッチャントにはＨＢｒ（臭化
水素）、Ｈ2 Ｏ2 （過酸化水素）、Ｈ2 Ｏ（水）の混合
液を用いる。続いて、ＳｉＯ2 膜１０５、３０１を選択
成長マスクにした選択気相成長により、ｐ型ＩｎＰ埋込
層１０８、ｎ型ＩｎＰ電流ブロック層１０９、ｐ型Ｉｎ
Ｐ電流ブロック層１１０をストライプの両側に順次成長
してｐ型ＩｎＰ埋込層１０８、ｎ型ＩｎＰ電流ブロック
層１０９、ｐ型ＩｎＰ電流ブロック層１１０から成る電
流ブロック構造を形成した後（図３（ｃ））、ストライ
プ活性領域のＳｉＯ2 膜１０５及びＩｎX Ｇａ1-X Ａｓ
エッチング層２１０を除去し、ｎ型ＩｎＰ埋込層１１１
を選択成長する（図３（ｄ））。この場合、ストライプ
状活性領域両脇のメサストライプ５１１上のＳｉＯ2 膜
３０１をマスクとした選択成長となるため、ｎ型ＩｎＰ
埋込層１１１は図３（ｄ）に示すように（１１１）Ｂ面
を側面とした台形状に成長する。次に、この台形状のｎ
型ＩｎＰ埋込層１１１の上面のみにＳｉＯ2 膜３０２を
形成する（図３（ｅ））。なお、このＳｉＯ2 膜形成工
程でｎ型ＩｎＰ埋込層１１１の選択成長に用いた選択成
長マスクＳｉＯ2 膜３０１は取り除かれる。このような
台形状の選択成長層上部へのＳｉＯ2 膜形成法について
は阪田らの論文（Ｐｈｏｔｏｎ．Ｔｅｃｈ．Ｌｅｔ
ｔ．，ｖｏｌ．８，Ｎｏ．２，Ｆｅｂｒｕａｒｙ １９
９６）に詳しい記載があり、この記載にしたがって形成
することができる。
【００２０】則ち、台形状の選択成長層上部へのＳｉＯ
2 膜の形成は、図６（ａ）に示すように、台形状のメサ
６０１が形成された半導体層に、熱ＣＶＤでＳｉＯ2 膜
３０２を形成する。この時、ＳｉＯ2 膜３０２は、メサ
上面は厚く、メサ側面は薄く形成される。メサの両脇に
は選択成長時にマスクとして使用したＳｉＯ2 膜３０１
が残っており、メサ６０１の両脇は、ＳｉＯ2 膜３０１
の上に更にＳｉＯ2 膜３０２が厚く形成される。次い
で、メサ側面のＳｉＯ2 膜がなくなるまでＳｉＯ2 膜３
０２をエッチングする。エッチング速度はどの場所でも
同じなので、メサ側面のＳｉＯ2 膜がエッチングされて
なくなった時、メサ上面及びメサの両脇にはＳｉＯ2 膜
３０２が残っている（図６（ｂ））。この後、フォトリ
ソグラフィーにより、フォトレジスト６０２でメサ６０
１全体を覆い（図６（ｃ））、ＢＨＦによりメサ両脇の
ＳｉＯ2 膜をエッチングして除去する。フォトレジスト
６０２の下にあるＳｉＯ2 膜もサイドエッチングにより
除去される。メサ側面にはＳｉＯ2 膜がなく、フォトレ
ジストと半導体が密着しているため、メサ上面のＳｉＯ
2 膜３０２はエッチングされずにそのまま残る（図６
（ｄ））。最後に、有機洗浄によりフォトレジストを除
去すると、メサ上面のみにＳｉＯ2 膜が堆積した状態が
できる（図６（ｅ））。則ち、ｎ型ＩｎＰ埋込層１１１
上面のみにＳｉＯ2 膜が形成できる（図３（ｅ））。
2 膜の形成は、図６（ａ）に示すように、台形状のメサ
６０１が形成された半導体層に、熱ＣＶＤでＳｉＯ2 膜
３０２を形成する。この時、ＳｉＯ2 膜３０２は、メサ
上面は厚く、メサ側面は薄く形成される。メサの両脇に
は選択成長時にマスクとして使用したＳｉＯ2 膜３０１
が残っており、メサ６０１の両脇は、ＳｉＯ2 膜３０１
の上に更にＳｉＯ2 膜３０２が厚く形成される。次い
で、メサ側面のＳｉＯ2 膜がなくなるまでＳｉＯ2 膜３
０２をエッチングする。エッチング速度はどの場所でも
同じなので、メサ側面のＳｉＯ2 膜がエッチングされて
なくなった時、メサ上面及びメサの両脇にはＳｉＯ2 膜
３０２が残っている（図６（ｂ））。この後、フォトリ
ソグラフィーにより、フォトレジスト６０２でメサ６０
１全体を覆い（図６（ｃ））、ＢＨＦによりメサ両脇の
ＳｉＯ2 膜をエッチングして除去する。フォトレジスト
６０２の下にあるＳｉＯ2 膜もサイドエッチングにより
除去される。メサ側面にはＳｉＯ2 膜がなく、フォトレ
ジストと半導体が密着しているため、メサ上面のＳｉＯ
2 膜３０２はエッチングされずにそのまま残る（図６
（ｄ））。最後に、有機洗浄によりフォトレジストを除
去すると、メサ上面のみにＳｉＯ2 膜が堆積した状態が
できる（図６（ｅ））。則ち、ｎ型ＩｎＰ埋込層１１１
上面のみにＳｉＯ2 膜が形成できる（図３（ｅ））。
【００２１】このようにして、ｎ型ＩｎＰ埋込層１１１
上面にＳｉＯ2 膜３０２を形成した後、ｎ型ＩｎＰ埋込
層１１１上面に形成されたＳｉＯ2 膜３０２をエッチン
グマスクとし、ＨＢｒ（臭化水素）、Ｈ2 Ｏ2 （過酸化
水素）、Ｈ2 Ｏ（水）の混合液を用いてエッチングを行
い、メサストライプ状活性領域５１０の両側に素子分離
溝３０３を形成する（図３（ｆ））。なお、このエッチ
ャントは無選択性であるため、ＩｎＰ層、ＩｎX Ｇａ
1-X ＡｓY Ｐ1-Y 層の両方ともエッチングされる。エッ
チング後、ＳｉＯ2 膜３０２を除去し、第１の実施例と
同様に、ＳｉＯ2膜、窓部、および電極を順次形成して
半導体レーザが完成する。
上面にＳｉＯ2 膜３０２を形成した後、ｎ型ＩｎＰ埋込
層１１１上面に形成されたＳｉＯ2 膜３０２をエッチン
グマスクとし、ＨＢｒ（臭化水素）、Ｈ2 Ｏ2 （過酸化
水素）、Ｈ2 Ｏ（水）の混合液を用いてエッチングを行
い、メサストライプ状活性領域５１０の両側に素子分離
溝３０３を形成する（図３（ｆ））。なお、このエッチ
ャントは無選択性であるため、ＩｎＰ層、ＩｎX Ｇａ
1-X ＡｓY Ｐ1-Y 層の両方ともエッチングされる。エッ
チング後、ＳｉＯ2 膜３０２を除去し、第１の実施例と
同様に、ＳｉＯ2膜、窓部、および電極を順次形成して
半導体レーザが完成する。
【００２２】本実施の形態ではストライプ状活性領域両
脇に等間隔にストライプ状ＳｉＯ2膜３０１を形成する
ことにより、台形状に形成されるｎ型ＩｎＰ埋め込み層
１１１のちょうど中央にストライプ状活性領域が位置す
ることになるが、この台形の上面のみにセルフアライン
（自己整合的）に形成されたＳｉＯ2 膜３０２をエッチ
ングマスクとするため、ストライプ状活性領域はエッチ
ングマスクの中央、すなわち両脇の素子分離溝３０３の
ちょうど中央に位置することになる。従って、素子容量
低減のために素子分離溝間隔を狭くしても、従来のよう
にエッチングマスクとストライプ状活性領域位置のずれ
によりストライプ状活性領域の一部がエッチングされる
ことはなくなり、歩留まり、再現性が向上する。また、
ｎ型ＩｎＰ埋込層１１１は台形状に形成されるため、そ
の膜厚を厚くすることにより上面の幅、すなわちＳｉＯ
2 膜エッチングマスク３０２の幅が狭くなる。従って、
両脇のＳｉＯ2 膜３０１間の幅よりも素子分離溝間隔を
狭く、且つ、任意の溝間隔に制御することが可能であ
る。また、このため電流ブロック層成長時に、ＳｉＯ2
膜１０５と３０１の間が狭すぎるために原料の供給が阻
害されるといった問題を回避することもできる。更に、
本実施の形態では、目合せマーカーは形成しなかった
が、第１の実施の形態と同様に、目合せマーカーを形成
する事も可能である。
脇に等間隔にストライプ状ＳｉＯ2膜３０１を形成する
ことにより、台形状に形成されるｎ型ＩｎＰ埋め込み層
１１１のちょうど中央にストライプ状活性領域が位置す
ることになるが、この台形の上面のみにセルフアライン
（自己整合的）に形成されたＳｉＯ2 膜３０２をエッチ
ングマスクとするため、ストライプ状活性領域はエッチ
ングマスクの中央、すなわち両脇の素子分離溝３０３の
ちょうど中央に位置することになる。従って、素子容量
低減のために素子分離溝間隔を狭くしても、従来のよう
にエッチングマスクとストライプ状活性領域位置のずれ
によりストライプ状活性領域の一部がエッチングされる
ことはなくなり、歩留まり、再現性が向上する。また、
ｎ型ＩｎＰ埋込層１１１は台形状に形成されるため、そ
の膜厚を厚くすることにより上面の幅、すなわちＳｉＯ
2 膜エッチングマスク３０２の幅が狭くなる。従って、
両脇のＳｉＯ2 膜３０１間の幅よりも素子分離溝間隔を
狭く、且つ、任意の溝間隔に制御することが可能であ
る。また、このため電流ブロック層成長時に、ＳｉＯ2
膜１０５と３０１の間が狭すぎるために原料の供給が阻
害されるといった問題を回避することもできる。更に、
本実施の形態では、目合せマーカーは形成しなかった
が、第１の実施の形態と同様に、目合せマーカーを形成
する事も可能である。
【００２３】次に、第３の実施の形態を説明する。この
第３の実施の形態は、第１の実施の形態に加えて、電極
抵抗改善のためにコンタクト層４０１を設けている。活
性層、電流ブロック層を形成する工程は第１の実施の形
態と同様に、有機金属気相成長（ＭＯＶＰＥ）法によ
り、ｐ型ＩｎＰ基板１０１上に、ｐ型ＩｎＰクラッド層
１０２（厚さ２．０μｍ、キャリア濃度５×１０17ｃｍ
-3）、ＩｎＧａＡｓＰの量子井戸構造を有する活性層１
０３（厚さ０．２μｍ、発光波長１．３μｍ）、ｎ型Ｉ
ｎＰクラッド層１０４（厚さ０．４μｍ、キャリア濃度
１×１０18ｃｍ-3）、ＩｎX Ｇａ1-X Ａｓエッチング層
（厚さ０．１μｍ）２１０、ノンドープＩｎＰキャップ
層（厚さ０．１μｍ）を順次積層成長して半導体多層構
造を形成する。次いで、ＩｎＰキャップ層を除去して、
ＩｎX Ｇａ1-X Ａｓエッチング層２１０を露出し、素子
中央のストライプ状活性領域形成部２０５、ストライプ
状活性領域形成部２０５の両側の素子分離溝形成部２０
６の各部にそれぞれストライプ状のＳｉＯ2 膜１０５、
１０６を、目合わせマーカー部２０７に円形状のＳｉＯ
2 膜１０７をフォトリソグラフィー、エッチングにより
形成する（図４（ａ））。この際、素子分離溝形成部の
ＳｉＯ2 膜１０６はストライプ状活性領域形成部ＳｉＯ
2 膜１０５の両脇に１５μｍ程度離して平行に形成す
る。目合せマーカー部は素子分離溝形成部から離して素
子特性に差し障りのない位置、例えば、素子分離溝から
数十μｍはなして形成する。また、ＳｉＯ2 膜幅はスト
ライプ状活性領域形成部部が５μｍ、素子分離溝形成部
が１０μｍである。目合せマーカーの形状は、円形状の
他、矩形状、Ｌ字状、十字状、トンボ型、ストライプ状
等任意である。目合せ精度との兼ね合いで適宜マーカー
形状を定めればよい。続いて、ＳｉＯ2 膜１０５、１０
６、１０７をエッチングマスクとしてメサエッチングを
行い、メサストライプ５１０、５１１、及び、メサ５１
２を形成する（図４（ｂ））。このうち、メサストライ
プ５１０はストライプ状活性領域、メサストライプ５１
１は素子分離溝形成用、メサ５１２は目合せマーカーと
なる。エッチャントにはＨＢｒ（臭化水素）、Ｈ2 Ｏ2
（過酸化水素）、Ｈ2 Ｏ（水）の混合液を用いる。その
後、ＳｉＯ2 膜１０５、１０６、１０７を選択制長マス
クとし、ＭＯＶＰＥ法によりｐ型ＩｎＰ埋込層１０８、
ｎ型ＩｎＰ電流ブロック層１０９、ｐ型ＩｎＰ電流ブロ
ック層１１０をメサストライプ５１０、５１１の両側及
びメサ５１２の周囲に順次形成する（図４（ｃ）（第１
の実施の形態と同様に、目合せマーカーのない部分を描
いてある。）。続いて、フォトリソグラフィーにより、
メサストライプ（ストライプ状活性領域）５１０上部の
ＳｉＯ2 膜１０５上を除いて、ｐ型ＩｎＰ電流ブロック
層１１０上、及び、ＳｉＯ2 膜１０６、１０７上をフォ
トレジストで覆い、弗酸（ＨＦ）によりメサストライプ
５１０上部のＳｉＯ2 膜１０５を除去し、更にメサスト
ライプ５１０のＩｎＧａＡｓエッチング層２１０を除去
する。この後、フォトレジストを除去し、ＭＯＶＰＥ法
により素子分離溝形成部、及び、目合せ用マーカー部の
ＳｉＯ2 膜１０６、１０７を選択成長マスクとして、ｎ
型ＩｎＰ埋込層（厚さ２．０μｍ、キャリア濃度１×１
０18ｃｍ-3）１１１、ｎ型ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y
からなるコンタクト層（発光波長１．２μｍ組成、厚さ
０．４μｍ、キャリア濃度１×１０19ｃｍ-3）４０１を
ｐ型ＩｎＰ電流ブロック層１１０上、及び、ストライプ
状活性領域のｎ型ＩｎＰクラッド層１０４上に順次積層
形成する（図４（ｄ））。この時、目合せマーカー部に
ＩｎＰ埋込層１１１、ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y コン
タクト層４０１が形成されないので、ＩｎX Ｇａ1-X Ａ
ｓY Ｐ1-Y コンタクト層４０１のこの凹みが目合せマー
カーとなる。続いて、フォトリソグラフィーにより素子
分離溝形成部ＳｉＯ2 膜１０６上部を除きｎ型ＩｎX Ｇ
ａ1-X ＡｓY Ｐ1-Y コンタクト層４０１上をフォトレジ
スト４０２で覆う（図４（ｅ））。続いて、フォトレジ
スト４０２をエッチングマスクとして弗酸（ＨＦ）によ
り素子分離溝形成部のＳｉＯ2 膜１０６を除去した後、
素子分離溝形成部の半導体層をｐ型ＩｎＰ基板１０１に
達する深さまでエッチングし、素子分離溝４０３を形成
する（図４（ｆ））。このエッチングのエッチャントに
はＨＢｒ（臭化水素）、Ｈ2 Ｏ2 （過酸化水素）、Ｈ2
Ｏ（水）の混合液を用いる。この素子分離溝形成工程
は、第１の実施の形態と異なり、電極とのコンタクト用
に用いるｎ型ＩｎX Ｇａ1-X ＡｓYＰ1-Y コンタクト層
４０１をエッチングせずにｎ型ＩｎＰ埋込層上に残し
て、素子分離溝を形成する事が出来る。最後に、フォト
レジスト４０２を除去し、目合せマーカー部のＳｉＯ2
膜を除去し、第１の実施の形態と同様に、半導体層全面
にＳｉＯ2 膜を形成後、目合せ用マーカーを用いてマス
クを位置決めし、エッチングによりストライプ状活性領
域上のＳｉＯ2 膜にストライプ状の窓部を形成する。こ
の後、ＳｉＯ2 膜上及びＩｎＰ基板裏面にＡｕを蒸着し
て電極を形成する。
第３の実施の形態は、第１の実施の形態に加えて、電極
抵抗改善のためにコンタクト層４０１を設けている。活
性層、電流ブロック層を形成する工程は第１の実施の形
態と同様に、有機金属気相成長（ＭＯＶＰＥ）法によ
り、ｐ型ＩｎＰ基板１０１上に、ｐ型ＩｎＰクラッド層
１０２（厚さ２．０μｍ、キャリア濃度５×１０17ｃｍ
-3）、ＩｎＧａＡｓＰの量子井戸構造を有する活性層１
０３（厚さ０．２μｍ、発光波長１．３μｍ）、ｎ型Ｉ
ｎＰクラッド層１０４（厚さ０．４μｍ、キャリア濃度
１×１０18ｃｍ-3）、ＩｎX Ｇａ1-X Ａｓエッチング層
（厚さ０．１μｍ）２１０、ノンドープＩｎＰキャップ
層（厚さ０．１μｍ）を順次積層成長して半導体多層構
造を形成する。次いで、ＩｎＰキャップ層を除去して、
ＩｎX Ｇａ1-X Ａｓエッチング層２１０を露出し、素子
中央のストライプ状活性領域形成部２０５、ストライプ
状活性領域形成部２０５の両側の素子分離溝形成部２０
６の各部にそれぞれストライプ状のＳｉＯ2 膜１０５、
１０６を、目合わせマーカー部２０７に円形状のＳｉＯ
2 膜１０７をフォトリソグラフィー、エッチングにより
形成する（図４（ａ））。この際、素子分離溝形成部の
ＳｉＯ2 膜１０６はストライプ状活性領域形成部ＳｉＯ
2 膜１０５の両脇に１５μｍ程度離して平行に形成す
る。目合せマーカー部は素子分離溝形成部から離して素
子特性に差し障りのない位置、例えば、素子分離溝から
数十μｍはなして形成する。また、ＳｉＯ2 膜幅はスト
ライプ状活性領域形成部部が５μｍ、素子分離溝形成部
が１０μｍである。目合せマーカーの形状は、円形状の
他、矩形状、Ｌ字状、十字状、トンボ型、ストライプ状
等任意である。目合せ精度との兼ね合いで適宜マーカー
形状を定めればよい。続いて、ＳｉＯ2 膜１０５、１０
６、１０７をエッチングマスクとしてメサエッチングを
行い、メサストライプ５１０、５１１、及び、メサ５１
２を形成する（図４（ｂ））。このうち、メサストライ
プ５１０はストライプ状活性領域、メサストライプ５１
１は素子分離溝形成用、メサ５１２は目合せマーカーと
なる。エッチャントにはＨＢｒ（臭化水素）、Ｈ2 Ｏ2
（過酸化水素）、Ｈ2 Ｏ（水）の混合液を用いる。その
後、ＳｉＯ2 膜１０５、１０６、１０７を選択制長マス
クとし、ＭＯＶＰＥ法によりｐ型ＩｎＰ埋込層１０８、
ｎ型ＩｎＰ電流ブロック層１０９、ｐ型ＩｎＰ電流ブロ
ック層１１０をメサストライプ５１０、５１１の両側及
びメサ５１２の周囲に順次形成する（図４（ｃ）（第１
の実施の形態と同様に、目合せマーカーのない部分を描
いてある。）。続いて、フォトリソグラフィーにより、
メサストライプ（ストライプ状活性領域）５１０上部の
ＳｉＯ2 膜１０５上を除いて、ｐ型ＩｎＰ電流ブロック
層１１０上、及び、ＳｉＯ2 膜１０６、１０７上をフォ
トレジストで覆い、弗酸（ＨＦ）によりメサストライプ
５１０上部のＳｉＯ2 膜１０５を除去し、更にメサスト
ライプ５１０のＩｎＧａＡｓエッチング層２１０を除去
する。この後、フォトレジストを除去し、ＭＯＶＰＥ法
により素子分離溝形成部、及び、目合せ用マーカー部の
ＳｉＯ2 膜１０６、１０７を選択成長マスクとして、ｎ
型ＩｎＰ埋込層（厚さ２．０μｍ、キャリア濃度１×１
０18ｃｍ-3）１１１、ｎ型ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y
からなるコンタクト層（発光波長１．２μｍ組成、厚さ
０．４μｍ、キャリア濃度１×１０19ｃｍ-3）４０１を
ｐ型ＩｎＰ電流ブロック層１１０上、及び、ストライプ
状活性領域のｎ型ＩｎＰクラッド層１０４上に順次積層
形成する（図４（ｄ））。この時、目合せマーカー部に
ＩｎＰ埋込層１１１、ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y コン
タクト層４０１が形成されないので、ＩｎX Ｇａ1-X Ａ
ｓY Ｐ1-Y コンタクト層４０１のこの凹みが目合せマー
カーとなる。続いて、フォトリソグラフィーにより素子
分離溝形成部ＳｉＯ2 膜１０６上部を除きｎ型ＩｎX Ｇ
ａ1-X ＡｓY Ｐ1-Y コンタクト層４０１上をフォトレジ
スト４０２で覆う（図４（ｅ））。続いて、フォトレジ
スト４０２をエッチングマスクとして弗酸（ＨＦ）によ
り素子分離溝形成部のＳｉＯ2 膜１０６を除去した後、
素子分離溝形成部の半導体層をｐ型ＩｎＰ基板１０１に
達する深さまでエッチングし、素子分離溝４０３を形成
する（図４（ｆ））。このエッチングのエッチャントに
はＨＢｒ（臭化水素）、Ｈ2 Ｏ2 （過酸化水素）、Ｈ2
Ｏ（水）の混合液を用いる。この素子分離溝形成工程
は、第１の実施の形態と異なり、電極とのコンタクト用
に用いるｎ型ＩｎX Ｇａ1-X ＡｓYＰ1-Y コンタクト層
４０１をエッチングせずにｎ型ＩｎＰ埋込層上に残し
て、素子分離溝を形成する事が出来る。最後に、フォト
レジスト４０２を除去し、目合せマーカー部のＳｉＯ2
膜を除去し、第１の実施の形態と同様に、半導体層全面
にＳｉＯ2 膜を形成後、目合せ用マーカーを用いてマス
クを位置決めし、エッチングによりストライプ状活性領
域上のＳｉＯ2 膜にストライプ状の窓部を形成する。こ
の後、ＳｉＯ2 膜上及びＩｎＰ基板裏面にＡｕを蒸着し
て電極を形成する。
【００２４】以上の製造方法により、電極とのオーミッ
クコンタクト用高ドープコンタクト層がエッチングされ
ずに残るので、半導体層と電極との接触抵抗が低減でき
ると共に、第１の実施の形態と同様に、素子分離溝位
置、電極コンタクト窓部位置を±１μｍの精度で制御出
来る。 この実施の形態は、目合せマーカー部のＳｉＯ
2 膜除去工程が第１の実施の形態と異なるが、第１の実
施の形態と同様にして目合せマーカーを形成してもよ
い。また、この実施の形態の目合せマーカー形成方法を
第１の実施の形態に適用してもよい。
クコンタクト用高ドープコンタクト層がエッチングされ
ずに残るので、半導体層と電極との接触抵抗が低減でき
ると共に、第１の実施の形態と同様に、素子分離溝位
置、電極コンタクト窓部位置を±１μｍの精度で制御出
来る。 この実施の形態は、目合せマーカー部のＳｉＯ
2 膜除去工程が第１の実施の形態と異なるが、第１の実
施の形態と同様にして目合せマーカーを形成してもよ
い。また、この実施の形態の目合せマーカー形成方法を
第１の実施の形態に適用してもよい。
【００２５】なお、本発明の製造方法は上記の各種実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で各種の変形を許容する。例えば、上記実施の形
態ではｐ型ＩｎＰ基板を用いて半導体レーザを作製する
場合について説明したが、この製造方法はｎ型基板を用
いた場合もｐ型基板と同様に適用されるものである。ま
た、活性層は、バルク構造でも量子井戸構造でも良い。
また、マスク幅およびマスク間幅は必要な活性層幅、素
子分離溝幅、素子分離溝間隔などに応じて変化させるこ
とができる。更に、電流ブロック構造も、ｐｎｐｎサイ
リスタ構造、ｐｎｐ又はｎｐｎトランジスタ構造、ｐｎ
接合構造、高抵抗半導体層、半絶縁性半導体層を用いて
も素子分離溝位置、コンタクト用窓部位置は上記実施の
形態と同様に制御できる。半導体材料も、ＩｎＰ／Ｉｎ
X Ｇａ1-X ＡｓY Ｐ1-Y （０≦Ｘ≦１，０≦Ｙ≦１）系
に限らず、（ＡｌX Ｇａ1-X ）Y Ｉｎ1-Y Ｐ（０≦Ｘ≦
１，０＜Ｙ≦１）系、（ＡｌX Ｇａ1-X ）Y Ｉｎ1-Y
Ａｓ（０≦Ｘ≦１，０＜Ｙ≦１）系、ＧａＡｓ／ＡｌX
Ｇａ1-X Ａｓ（０≦Ｘ≦１）系等、他の半導体材料系で
も素子分離溝位置、コンタクト用窓部位置は上記実施の
形態と同様に制御できる。更に、ストライプ状活性領域
の構造も、上記実施の形態のように、メサストライプを
電流ブロック構造で埋め込んだ埋込構造以外の構造、例
えば、リッジストライプ、リブストライプ等の屈折率導
波構造等任意の構造のストライプ状活性領域が利用でき
る。
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で各種の変形を許容する。例えば、上記実施の形
態ではｐ型ＩｎＰ基板を用いて半導体レーザを作製する
場合について説明したが、この製造方法はｎ型基板を用
いた場合もｐ型基板と同様に適用されるものである。ま
た、活性層は、バルク構造でも量子井戸構造でも良い。
また、マスク幅およびマスク間幅は必要な活性層幅、素
子分離溝幅、素子分離溝間隔などに応じて変化させるこ
とができる。更に、電流ブロック構造も、ｐｎｐｎサイ
リスタ構造、ｐｎｐ又はｎｐｎトランジスタ構造、ｐｎ
接合構造、高抵抗半導体層、半絶縁性半導体層を用いて
も素子分離溝位置、コンタクト用窓部位置は上記実施の
形態と同様に制御できる。半導体材料も、ＩｎＰ／Ｉｎ
X Ｇａ1-X ＡｓY Ｐ1-Y （０≦Ｘ≦１，０≦Ｙ≦１）系
に限らず、（ＡｌX Ｇａ1-X ）Y Ｉｎ1-Y Ｐ（０≦Ｘ≦
１，０＜Ｙ≦１）系、（ＡｌX Ｇａ1-X ）Y Ｉｎ1-Y
Ａｓ（０≦Ｘ≦１，０＜Ｙ≦１）系、ＧａＡｓ／ＡｌX
Ｇａ1-X Ａｓ（０≦Ｘ≦１）系等、他の半導体材料系で
も素子分離溝位置、コンタクト用窓部位置は上記実施の
形態と同様に制御できる。更に、ストライプ状活性領域
の構造も、上記実施の形態のように、メサストライプを
電流ブロック構造で埋め込んだ埋込構造以外の構造、例
えば、リッジストライプ、リブストライプ等の屈折率導
波構造等任意の構造のストライプ状活性領域が利用でき
る。
【００２６】
【発明の効果】以上詳細に説明したように、本発明によ
れば、電流狭窄効果を高めるための素子分離溝や電極の
形成をフォトリソグラフィーの目合せによるずれを起こ
すことなく、セルアラインにより正確に位置制御出来、
半導体レーザの歩留まりが向上し、延いては低コストで
の製造が可能になる。また、ストライプ状活性領域を素
子分離溝間のちょうど中央に位置させることができるた
め、素子分離溝の間隔を狭くした場合でも歩留まり、再
現性が向上し、接合容量の大幅な低減が可能となる。
れば、電流狭窄効果を高めるための素子分離溝や電極の
形成をフォトリソグラフィーの目合せによるずれを起こ
すことなく、セルアラインにより正確に位置制御出来、
半導体レーザの歩留まりが向上し、延いては低コストで
の製造が可能になる。また、ストライプ状活性領域を素
子分離溝間のちょうど中央に位置させることができるた
め、素子分離溝の間隔を狭くした場合でも歩留まり、再
現性が向上し、接合容量の大幅な低減が可能となる。
【図１】本発明の第１の実施の形態を示す半導体レ−ザ
の製造方法を説明する製造工程図である。
の製造方法を説明する製造工程図である。
【図２】（ａ）は図１（ａ）を上面から見た図、（ｂ）
は図１（ｆ）を上面から見た図である。
は図１（ｆ）を上面から見た図である。
【図３】本発明の第２の実施の形態を示す半導体レ−ザ
の製造方法を説明する製造工程図である。
の製造方法を説明する製造工程図である。
【図４】本発明の第３の実施の形態を示す半導体レ−ザ
の製造方法を説明する製造工程図である。
の製造方法を説明する製造工程図である。
【図５】従来の半導体レーザの製造方法を説明する製造
工程図である。
工程図である。
【図６】台形状メサストライプの上面にＳｉＯ2 膜を形
成する方法を示す図である。
成する方法を示す図である。
１０１ ｐ型ＩｎＰ半導体基板 １０２ ｐ型ＩｎＰクラッド層 １０３ ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y 量子井戸活性層 １０４ ｎ型ＩｎＰクラッド層 １０５ ＳｉＯ2 膜 １０６ ＳｉＯ2 膜 １０７ ＳｉＯ2 膜 １０８ ｐ型ＩｎＰ埋込層 １０９ ｎ型ＩｎＰ電流ブロック層 １１０ ｐ型ＩｎＰ電流ブロック層 １１１ ｎ型ＩｎＰ埋込層 １１２ ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y キャップ層 １１３ 素子分離溝 １１４ ＳｉＯ2 膜 １１５ 電極コンタクト用窓部 １１６ 電極 ２００ 目合せマーカー ２０５ ストライプ状活性領域形成部 ２０６ 素子分離溝形成部 ２０７ 目合せ用マーカー部 ３０１ ＳｉＯ2 膜 ３０２ ＳｉＯ2 膜 ３０３ 素子分離溝 ４０１ ｎ型ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y コンタクト
層 ４０２ フォトレジスト ４０３ 素子分離溝 ５０１ フォトレジスト ５１０ ストライプ状活性領域 ５１１ メサストライプ ５１２ メサ
層 ４０２ フォトレジスト ４０３ 素子分離溝 ５０１ フォトレジスト ５１０ ストライプ状活性領域 ５１１ メサストライプ ５１２ メサ
Claims (8)
- 【請求項１】 第１導電型の半導体基板上に順次、第１
導電型のクラッド層、前記クラッド層よりもバンドギャ
ップが小さい半導体で成る活性層、第２導電型のクラッ
ド層を少なくとも積層させて半導体積層構造を形成する
工程と、前記半導体積層構造のストライプ状活性領域形
成部及びストライプ状活性領域両脇の素子分離溝形成部
に該当する前記半導体積層構造表面上にストライプ状の
誘電体膜を、前記半導体積層構造の所望の位置の目合せ
用マーカー部に当たる所に所望形状の誘電体膜を、同時
に形成する工程と、前記誘電体膜をエッチングマスクに
して、前記半導体積層構造をエッチングする事により、
前記ストライプ状活性領域形成部及び素子分離溝形成部
にメサストライプを、前記目合せ用マーカー部にメサを
形成する工程と、選択成長により前記メサストライプの
両脇及びメサの周囲に半導体層を形成して電流ブロック
構造を形成する工程と、選択成長により、素子分離溝形
成部及び目合せ用マーカー部以外の部分に半導体埋込層
を形成する事で素子分離溝形成部、目合せ用マーカーを
自己整合的に形成する工程と、素子分離溝形成部のメサ
ストライプをエッチングして素子分離溝を形成する工程
と、素子全体に絶縁膜を形成した後、前記目合せマーカ
ーを基準にして前記ストライプ状活性領域上の前記絶縁
膜にコンタクト用の窓部を形成する工程とを有すること
を特徴とする半導体レーザの製造方法。 - 【請求項２】 第１導電型の半導体基板上に順次、第１
導電型のクラッド層、前記クラッド層よりもバンドギャ
ップが小さい半導体で成る活性層、第２導電型のクラッ
ド層を少なくとも積層させて半導体積層構造を形成する
工程と、前記半導体積層構造のストライプ状活性領域形
成部及びストライプ状活性領域両脇の素子分離溝形成部
に該当する前記半導体積層構造表面上にストライプ状の
誘電体膜を同時に形成する工程と、前記誘電体膜をエッ
チングマスクにして、前記半導体積層構造をエッチング
する事により、前記ストライプ状活性領域形成部及び素
子分離溝形成部にメサストライプを形成する工程と、選
択成長により前記メサストライプの両脇に半導体層を形
成して電流ブロック構造を形成する工程と、選択成長に
より、素子分離溝形成部以外の部分に半導体埋込層を形
成する工程と、素子分離溝形成部のメサストライプをエ
ッチングして素子分離溝を形成する工程と、素子全体に
絶縁膜を形成した後、前記ストライプ状活性領域上の前
記絶縁膜にコンタクト用の窓部を形成する工程とを有す
ることを特徴とする半導体レーザの製造方法。 - 【請求項３】 素子分離溝形成部以外の部分に形成する
半導体埋込層を台形状に選択成長する工程と、前記台形
状半導体埋込層の上面のみに誘電体膜を形成する工程
と、前記台形状半導体埋込層上面の誘電体膜をエッチン
グマスクとして素子分離溝形成部のメサストライプをエ
ッチングして素子分離溝を形成する工程とを有する請求
項１及び請求項２記載の半導体レーザの製造方法。 - 【請求項４】 半導体基板がＩｎＰ基板、クラッド層が
ＩｎＰクラッド層、活性層がＩｎX Ｇａ1-X ｓY Ｐ1-Y
（０≦Ｘ≦１，０≦Ｙ≦１）活性層又はＩｎX Ｇａ1-X
ＡｓY Ｐ1-Y （０≦Ｘ≦１，０≦Ｙ≦１）を含む量子井
戸構造を有する活性層、電流ブロック構造を形成する半
導体層が第１導電型ＩｎＰ埋込層と第２導電型ＩｎＰ電
流ブロック層と第１導電型ＩｎＰ電流ブロック層とを有
する積層構造、半導体埋込層が第２導電型ＩｎＰ埋込層
及びＩｎX Ｇａ1-X ＡｓY Ｐ1-Y （０≦Ｘ＜１，０＜Ｙ
≦１）キャップ層から成る積層構造である請求項１及び
請求項２記載の半導体レーザの製造方法。 - 【請求項５】 ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y （０≦Ｘ＜
１，０＜Ｙ≦１）キャップ層をエッチングマスクとして
素子分離溝形成部のメサストライプをエッチングして素
子分離溝を形成する素子分離溝形成工程である請求項４
記載の半導体レーザの製造方法。 - 【請求項６】 半導体基板がＩｎＰ基板、クラッド層が
ＩｎＰクラッド層、活性層がＩｎX Ｇａ1-X ＡｓY Ｐ
1-Y （０≦Ｘ≦１，０≦Ｙ≦１）活性層又はＩｎX Ｇａ
1-X ＡｓY Ｐ1-Y （０≦Ｘ≦１，０≦Ｙ≦１）を含む量
子井戸構造を有する活性層、電流ブロック構造を形成す
る半導体層が第１導電型ＩｎＰ埋込層と第２導電型Ｉｎ
Ｐ電流ブロック層と第１導電型ＩｎＰ電流ブロック層と
を有する積層構造、半導体埋込層が第２導電型ＩｎＰ埋
込層及び第２導電型ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y （０≦
Ｘ≦１，０≦Ｙ≦１）コンタクト層から成る積層構造で
あり、前記第２導電型ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y （０
≦Ｘ≦１，０≦Ｙ≦１）コンタクト層上にフォトレジス
トを形成し、このフォトレジストをエッチングマスクと
して素子分離溝形成部のメサストライプをエッチングし
て素子分離溝を形成する素子分離溝形成工程を有する請
求項１及び請求項２記載の半導体レーザの製造方法。 - 【請求項７】 半導体基板が面方位（１００）のＩｎＰ
基板、クラッド層がＩｎＰクラッド層、活性層がＩｎX
Ｇａ1-X ＡｓY Ｐ1-Y （０≦Ｘ≦１，０≦Ｙ≦１）活性
層又はＩｎX Ｇａ1-X ＡｓY Ｐ1-Y （０≦Ｘ≦１，０≦
Ｙ≦１）を含む量子井戸構造を有する活性層、電流ブロ
ック構造を形成する半導体層が第１導電型ＩｎＰ埋込層
と第２導電型ＩｎＰ電流ブロック層と第１導電型ＩｎＰ
電流ブロック層とを有する積層構造、台形状の半導体埋
込層が第２導電型ＩｎＰ埋込層である請求項３記載の半
導体レーザの製造方法。 - 【請求項８】 半導体基板が面方位（１００）のＩｎＰ
基板、クラッド層がＩｎＰクラッド層、活性層がＩｎX
Ｇａ1-X ＡｓY Ｐ1-Y （０≦Ｘ≦１，０≦Ｙ≦１）活性
層又はＩｎX Ｇａ1-X ＡｓY Ｐ1-Y （０≦Ｘ≦１，０≦
Ｙ≦１）を含む量子井戸構造を有する活性層、電流ブロ
ック構造を形成する半導体層が第１導電型ＩｎＰ埋込層
と第２導電型ＩｎＰ電流ブロック層と第１導電型ＩｎＰ
電流ブロック層とを有する積層構造、台形状の半導体埋
込層が第２導電型ＩｎＰ埋込層に第２導電型ＩｎX Ｇａ
1-X ＡｓY Ｐ1-Y （０≦Ｘ≦１，０≦Ｙ≦１）コンタク
ト層を積層した構造である請求項３記載の半導体レーザ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17238397A JP2943771B2 (ja) | 1997-06-27 | 1997-06-27 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17238397A JP2943771B2 (ja) | 1997-06-27 | 1997-06-27 | 半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117273A JPH1117273A (ja) | 1999-01-22 |
| JP2943771B2 true JP2943771B2 (ja) | 1999-08-30 |
Family
ID=15940905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17238397A Expired - Fee Related JP2943771B2 (ja) | 1997-06-27 | 1997-06-27 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2943771B2 (ja) |
-
1997
- 1997-06-27 JP JP17238397A patent/JP2943771B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1117273A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3285426B2 (ja) | 半導体光集積素子及びその製造方法 | |
| JP2005333144A (ja) | 逆メサ構造を用いた光集積素子及びその製造方法 | |
| US5227015A (en) | Method of fabricating semiconductor laser | |
| EP1719003A1 (en) | Buried heterostructure device fabricated by single step mocvd | |
| JP2716693B2 (ja) | 半導体レーザー | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP2943771B2 (ja) | 半導体レーザの製造方法 | |
| KR100266836B1 (ko) | 반도체레이저 | |
| JP3287331B2 (ja) | 半導体光素子の製造方法 | |
| JPH0645687A (ja) | 光半導体素子の製造方法 | |
| JP2002314196A (ja) | 化合物半導体及び半導体光素子 | |
| JPH05299764A (ja) | 半導体レーザの製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JP2003101125A (ja) | 導波路型光素子 | |
| JP3266114B2 (ja) | 半導体レーザの製造方法 | |
| WO2024116301A1 (ja) | 光半導体装置およびその製造方法 | |
| JP2996221B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH08330665A (ja) | 光半導体レーザの製造方法 | |
| JP2839696B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH06283816A (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| JPS61204993A (ja) | 半導体発光装置 | |
| JPH0786679A (ja) | 半導体発光装置及びその製造方法 | |
| JPH09252165A (ja) | 化合物半導体装置の製造方法 | |
| JPH04229682A (ja) | 半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990525 |
|
| LAPS | Cancellation because of no payment of annual fees |