KR100266836B1 - 반도체레이저 - Google Patents

반도체레이저 Download PDF

Info

Publication number
KR100266836B1
KR100266836B1 KR1019920006707A KR920006707A KR100266836B1 KR 100266836 B1 KR100266836 B1 KR 100266836B1 KR 1019920006707 A KR1019920006707 A KR 1019920006707A KR 920006707 A KR920006707 A KR 920006707A KR 100266836 B1 KR100266836 B1 KR 100266836B1
Authority
KR
South Korea
Prior art keywords
layer
type
crystal
section
active layer
Prior art date
Application number
KR1019920006707A
Other languages
English (en)
Other versions
KR920020797A (ko
Inventor
나루이히로노부
히라다쇼지
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3090816A external-priority patent/JP2990837B2/ja
Priority claimed from JP09534491A external-priority patent/JP3185239B2/ja
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR920020797A publication Critical patent/KR920020797A/ko
Application granted granted Critical
Publication of KR100266836B1 publication Critical patent/KR100266836B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation

Abstract

본원 발명의 반도체레이저는 주면(主面)이 {100} 결정면으로 이루어지고 ＜011＞ 결정축방향으로 연장하는 스트라이프형의 메사돌기를 가진 기판을 구비한다. 제1의 하부클래드층과 제2의 상부클래드층이 기판상에 형성되고, 활성층이 제1 및 제2의 클래드층의 사이에 삽입된다. 제1 및 제2의 클래드층과 활성층은, 메사돌기의 양측으로부터 연장되고 메사돌기의 위에서 서로 맞닿는 2개의 경사면에 의해 단면 3각형상부와 이 단면 3각형상부의 양측으로 분단된다. 반도체레이저는 또한 단면 3각형상부의 양측에 형성된 전류블록층과, 이 전류블록층과 단면 3각형상부를 덮는 제3의 클래드층과, 이 제3의 클래드층상에 형성된 캡층을 가진다. 활성층이 발광할 수 있도록 공급전류가 대략 단면 3각형상부의 활성층을 통해 흐른다.

Description

반도체레이저
제1도는 종래의 반도체레이저의 일예의 약선적 확대단면도.
제2도는 종래의 반도체레이저의 다른 예의 약선적 확대단면도.
제3도는 종래의 반도체레이저의 또 다른 예의 약선적 확대단면도.
제4도는 본원 발명의 제1의 실시예에 따른 반도체레이저의 약선적 확대단면도.
제5도는 제4도의 반도체레이저의 일예의 요부의 약선적 확대단면도.
제6도는 본원 발명의 제2의 실시예에 따른 반도체레이저의 약선적 확대단면도.
제7a도 내지 제7c도는 제6도의 반도체레이저의 제법공정을 도시한 사시도.
제8도는 본원 발명의 제3의 실시예에 따른 반도체레이저의 약선적 확대단면도.
제9도는 본원 발명의 제4의 실시예에 따른 반도체레이저의 약선적 확대단면도.
＜도면의 주요부분에 대한 부호의 설명＞
1 : 기판 1S : 주면
2 : 메사돌기 2A : 메사홈
3 : AlGaAs 층 4,54 : 제1의 클래드층
5,55 : 활성층 6,56 : 제2의 클래드층
7,7A,7B : 경사면 8,58 : 전류블록층
9,59 : 제3의 클래드층 10,60 : 캡층
11 : 회절격자 63 : 버퍼층
81 : {311}B 결정면영역 82 : {100} 결정면영역
83 : 고차의 결정면영역
본원 발명은 반도체레이저, 특히 활성층의 단면 3각형상부의 횡방향으로 전류협착(電流狹窄)이 이루어져 저임계치화를 도모한 반도체레이저 및 이 구조에 있어서 단일모드발진(發振)을 행할 수 있는 분포귀환형의 반도체레이저에 관한 것이다.
저임계치전류 Ith를 가진 반도체레이저로서 1회의 에피택셜성장 작업에 의해 형성할 수 있도록 한 SDH(Separated Double Hetero Junction) 반도체레이저가 본원 출원인에 의한 예를 들면 일본국 특개소 61(1986)-183987호, 동 특개평 2(1990)-174287호에 있어서 제안되어 있다.
이 SDH 형 반도체레이저는 제1도에 그 일예의 약선적 확대단면도가 도시된 바와 같이, 먼저 예를 들면 N 형이고 1주면이 밀러(Miller) 지수에 따른 {100}결정면을 가진 예를 들면 GaAs로 이루어지는 기판 (1)의 그 1주면에, 제1도에 있어서 그 지면(紙面)과 직교하는 ＜011＞ 결정축방향으로 뻗는 스트라이프형의 메사(mesa)돌기 (2)가 형성되고, 이 돌기(2)를 가진 기판(1)의 1주면상에 순차 통상의 MOCVD(Metal Organic Chemical Vapor Deposition)법 즉 메틸계 MOCVD 법에 의해, 연속적으로 예를 들면 N 형의 버퍼층(13)과, N 형의 제1의 클래드층(4)과, 저불순물농도의 또는 언도프(undope)의 활성층(5)과, P 형의 제2의 클래드층(6)과, N 형의 전류블록층(8)과, P 형의 제3의 클래드층(9)과, P 형의 캡층(10)의 각 반도체층이 1회의 에피텍셜성장작업에 의해 형성되어 이루어진다.
여기에서, 제1의 클래드층(4)과 제2 및 제3의 클래드층(6),(9)과 전류블록층(8)은 활성층(5)에 비해 밴드갭이 큰 즉 굴절률이 작은 재료로 이루어진다.
그리고, 이 경우 기판(1) 및 스트라이프형의 메사돌기(2)와의 결정(結晶)방위, 돌기(2)의 폭 및 높이 즉 그 양측의 메사홈(2A)의 깊이, 또한 제1의 클래드층(4), 활성층(5), 제2의 클래드층(6) 등의 두께를 선정함으로써 메사돌기(2)상에 제1의 클래드층(4), 활성층(5), 제2의 클래드층(5)을 메사홈(2A)상에 있어서의 층들과 분단되도록 경사면(7)에 의한 단층을 형성하고, 이들 경사면(7)에 의해 분단된 스트라이프형의 에피텍셜성장층으로 이루어지는 단면 3각형상부(20)가 메사돌기(2)상에 형성되도록 한다.
이것은 통상의 MOCVD 법 즉 메틸계의 유기금속을 원료가스로 하여 행한 MOCVD 법에 의한 경우, (111)B 결정면이 일단 생기면, 이 면에 관해서는 에피택셜성장이 잘 되지 않는 것을 이용하여, 스트라이프형의 단면 3각형상부(20)를 형성하는 것이다. 그리고, 이 경우 전류블록층(8)은 스트라이프형의 단면 3각형상부(20)에 의해 이것을 사이에 두고 그 양측으로 분단되고, 이 분단에 의해서 생긴 양 끝면이 단면 3각형상부(20)에 있어서의 다른 것과 분단된 스트라이프형 활성층(5)의 양측 끝면, 즉 경사면(7)에 면하는 끝면에 맞닿게 된다.
이와 같이 하여, 메사돌기(2)상의 단면 3각형상부(20)에 있어서의 활성층(5)이 이것보다 굴절률이 작은 전류블록층(8)의 분단된 양측사이에 개재되어 횡방향으로 막혀서 발광동작영역이 되도록 하며, 더욱이 이 전류블록층(8)의 존재에 의해 단면 3각형상부(20)의 양 외측에 있어서는 제3의 클래드층(9)과 전류블록층(8)과 제2의 클래드 층(6)과 제1의 클래드층(4)에 의해 P-N-P-N의 다이리스터(thyristor)가 형성되어서, 이들 층에 있어서의 전류가 저지되며, 이로써 이 메사돌기(2)상의 단면 3각형상부(20)의 활성층(5)에 전류가 집중하도록 되어 저임계치전류화를 도모하도록 되어 있다.
이 때, 절류블록층(8)의 위치선정으로서, 이 전류블록층(8)의 분단된 층단면이 단면 3각형상부(20)의 활성층(5)의 양 경사면(7)에 면하는 양 끝면을 덮도록 구성하는 경우에는 제1도에 있어서 화살표 i1로 표시한 바와 같이, 메사홈(2A)상의 P 형의 제3의 클래드층(9), N 형의 전류블록층(8), 메사돌기(2)상의 N 형의 제1의 클래드층(4), 메사돌기(2)상의 N 형의 버퍼층(13)을 통과하여 N 형의 기판(1)으로 통하는 전류통로가 존재하여 리크전류가 다소 발생할 염려가 있다.
그래서, 이 전류통로의 발생을 회피하는 구성으로서, 제2도에 다른 반도체레이저장치의 요부의 약선적 확대단면도가 도시된 구조가 제안되어 있다. 제2도에 있어서, 제1도에 대응하는 부분에는 동일부호를 붙이고, 중복설명을 생략한다. 이 경우에는 전류블록층(8)의 위치선정으로서 단편 3각형상부(20)의 P 형의 제2의 클래드층(6)의 양경사면(7)에 면하는 양 측면에 접하는 구성으로 한 예이며, 메사돌기(2)상의 활성층(5)의 양 단면을 덮지 않는 구성 즉 메사돌기(2)상의 N 형의 제1의 클래드층(4)의 양 경사면(7)에 면하는 양 측면에 접하지 않는 위치를 취하게 된다. 이로써, 전술한 제1도에 있어서의 화살표 i1로 표시한 전류통로는 형성되지 않고, 리크전류의 저감화를 도모할 수 있다.
이 경우, 제2도에 있어서 화살표 i2로 표시한 바와 같이, P 형의 제3의 클래드층(9)으로부터 단면 3각형상부(20)의 P 형의 제2의 클래드층(6), 메사홈(2A)상의 P 형의 제2의 클래드층(6), 단면 3각 형상부(20)의 N 형의 버퍼층(13)을 통과하여 N 형의 기판(1)으로 통하는 전류통로가 존재하지만, 이 경우에는 전류블록층(8)의 단면 3각 형상부(20)의 양 경사면(7)에 접하는 하면과 단면 3각형상부(20)의 활성층(5)의 상면과의 거리가 접근하고 있기 때문에, 이 부분에 있어서의 전류통로가 폭이 좁게 되어 실용상 리크전류를 억제할 수 있다.
그러나, 활성층(5)이 AlGaAs로 이루어지는 경우에는 다음에 설명하는 리크전류가 문제로 될 염려가 있다. 즉, 이와 같은 구성으로 하는 경우, 화살표 i2로 표시한 바와 같이, 메사홈(2A)상의 P 형의 제2의 클래드층(6)으로부터 메사돌기(2)의 상면으로 향하는 전류통로, 즉 이 경우 N 형의 버퍼층(13) 또는 도시하지 않으나 N 형의 기판(1)으로 통하는 전류통로가 존재하지만, 이 부분의 P-N 부분의 빌트인포텐셜(built-in potential)은 메사돌기(2)상의 제2의 클래드층(6)과 활성층(5)사이의 빌트인포텐셜보다 작으므로, 이 메사홈(2A)상의 P 형 클래드층(6)으로부터 기판(1) 또는 버퍼층(13)으로 통과하는 리크 전류가 지배적으로 되어, 활성층(5)의 횡방향의 전류협착이 불충분하게 되어, 동작전류의 저임계치화를 도모하기 어렵게 될 염려가 있다.
한편, 단일파장발진을 실현할 수 있는 반도체레이저장치로서 분포귀환형 반도체레이저 이른바 DFB(Distributed Feedback)반도체레이저가 있다. 이 DFB 반도체레이저는 활성층의 근방에 회절격자(回折格子)를 편입하여 특정의 파장 즉, 단일종(縱)모드를 보다 선택적으로 발진발광할 수 있게 된 것이며, 근년 예를 들면 광파이버통신의 광대역전송에의 응용화를 위해 각 방면에서 연구개발이 진행되고 있다.
일반적으로, 이 종류의 DFB 반도체레이저의 제조에 있어서는, 이 회절격자를 형성하기 위한 에칭작업을 사이에 두고 그 전후에 있어서 각 반도체층의 에피택셜성장이 분단된다.
한편, 이 DFB 반도체레이저에 있어서, 전술한 바와 마찬가지로, 저임계치전류를 가지고 구성하므로, 그 활성층의 발광동작영역을 형성하기 위한 스트라이프상의 매입(埋入)구조를 형성하는 경우에 있어서도, 그 매입구조 즉 광(光) 및 캐리어가 막히는 구조를 취하므로, 홈형성의 에칭작업을 사이에 두고 2회의 에피텍셜성장작업으로 분단되게 된다.
그러나, 이와 같이 활성층의 형성부근방에서 2회 에피택셜성장으로 분단된 계면이 존재하는 경우, 그 2회의 에피택셜성장사이에 있어서 전단(前段)의 에피택셜성장표면이 자연산화하여 특성의 열화를 초래하는 등 결점이 생긴다.
또한, SDH 반도체레이저는 저임계치전류화를 도모하는데 있어서 다른 문제점을 가지고 있다.
제3도에는 종래의 다른 반도체레이저가 도시되어 있으며, 제1도에 대응하는 부분에는 동일부호를 붙이고, 중복설명을 생략한다. 제3도에 있어서, 전류블록층(8)은 단면 3각형상부(20)의 근방에서는 {311}B 결정면, 이 경우 (311)B 결정면에 따라서 성장하고, 메사돌기(2)와는 이간된 위치에서는 {100}결정면, 예를 들면 (100)결정면에 따라 성장하기 때문에, 이 (311)B 결정면영역(21)과 (100)결정면영역(22)과의 사이에 고차(高次)의 결정면에 따라서 성장하는 영역, 즉 제3도에 있어서 파선 a로 표시된 고차의 결정면영역(23)이 생긴다.
그리고, 특히 이와 같은 구조를 채택할 경우에는, 메사돌기(2)상의 P 형의 제2의 클래드층(6)을 덮지 않도록, 전류블록층(8)의 두께를 작게 할 필요가 있다. 또한, 활성층(5)의 횡폭을 작게 하여 저임계치 전류화를 도모할 경우, 이 위의 P 형의 제2의 클래드층(6)에 의해 이루어지는 단면 3각형상부(20)의 정상부(頂上部)는 더욱 작아지기 때문에, 다시 전류블록층(8)의 두께를 작게 하는 것이 바람직하다.
그러나, (311)B 결정면영역(21)은 N 형화하기 쉽고, (311)B 결정면영역(21)으로부터 (100)B 결정면영역(22)으로 점차 변화되는 고차의 결정면영역(23)은 P 형화하기 쉽다는 경향이 있으므로, 전류블록층(8)의 두께를 예를 들면 3000Å 정도 이하로 하면, 이 고차의 결정면영역(23)에 있어서 전류블록층(8)의 일부가 P 형화 되거나, 또는 실질적인 N 형의 영역이 예를 들면 1000Å 이하 정도의 두께로 되어, 터널전류(tunnel current)를 발생시키는 경우가 있다. 이와 같이, 전류블록층(8)의 고차의 결정면영역(23)의 근방에서 리크전류가 생기면, 이 부분에 흐르는 리크전류가 지배적으로 되어 활성층(5)으로 전류가 흐르기 어렵게 된다. 즉 이 경우, 전술한 P-N-P-N 다이리스터구조가 실질적으로 손상되어, 임계치전류의 증대화를 초래할 염려가 있다.
이 때문에, 이 전류블록층(8)의 N 형 불순물농도를 크게 하여, 고차의 결정면영역(23)에 있어서 P 형화 되지 않도록 할 필요가 있으나, 이 경우는 (311)B 결정면영역(21)의 두께가 커지므로, 메사돌기(2)상의 P 형의 제2의 클래드층(6)을 덮지 않도록 제어할 필요가 생기고, 위치선정의 여유도가 작아져서, 신뢰성에 문제가 생길 염려가 있다.
본원 발명은 반도체레이저에 있어서의 리크전류를 저감화하여 저임계치화를 도모하는 것을 목적으로 한다.
또, 본원 발명은 저임계치전류화와 더불어 단일파장발진을 행할 수 있는 반도체레이저를 얻는 것을 목적으로 한다.
본원 발명에 의하면, 반도체기판의 주면(主面)상에 스트라이프형의 메사돌기를 가지고, 상기 메사돌기의 정상부에 AlGaAs 층을 가지고, 제1의 하부클래드층과 제2의 상부클래드층이 상기 반도체기판상에 형성되고, 활성층이 상기 제1 및 제2의 클래드층의 사이에 삽입되고, 상기 제1 및 제2의 클래드층과 상기 활성층은, 상기 메사돌기의 양측으로부터 연장되고 상기 메사돌기의 위에서 서로 맞닿는 2개의 경사면에 의해 단면 3각형상부와 이 단면 3각형상부의 양측으로 분단되고, 전류블록층이 상기 단면 3각형상부의 양측에 형성되고, 제3의 클래드층이 상기 전류블록층과 상기 단면 3각형상부를 덮고, 캡층이 상기 제3의 클래드층상에 형성되고, 상기 활성층이 발광할 수 있도록 공급전류가 대략 상기 단면 3각형상부의 상기 활성층을 통해 흐르는 구조로 이루어지는 것을 특징으로 하는 반도체레이저를 제공한다.
반도체레이저는 또한 AlGaAs 층상에 회절격자가 형성되어 이루어질 수 있다.
반도체기판의 주면은 {100} 결정면으로 이루어지고, 스트라이프형의 매사돌기는 ＜011＞ 결정축방향으로 연장된다. 2개의 경사면은 {111}B 결정면으로 이루어진다.
반도체기판은 GaAs로 이루어지고, 제1 및 제2의 클래드층은 AlGaAs로 이루어지고, 메사돌기의 정상부상의 AlGaAs 층의 성분중의 Al의 양은 제1 및 제2의 클래드층의 성분중의 Al의 양과 최소한 동등하게 함유된다. AlGaAs 층과 제2의 클래드층과의 사이의 빌트인포텐셜이 커지므로, 여기에 있어서의 리크전류를 억제할 수 있다.
즉, AlGaAs 층과 제2의 클래드층과의 사이의 빌트인포텐셜이 매사돌기상의 제2의 클래드층과 활성층과의 사이의 빌트인포텐셜보다 커지므로, 활성층을 통과하는 전류가 지배적으로 되어 결과적으로 리크전류의 저감화를 도모하고, 이에 따라 저임계치 전류화를 도모할 수 있다. 회절격자를 배설함으로써 DFB 동작에 의해 단일파장발진을 행할 수 있는 반도체레이저를 구성할 수 있다.
또한, 본원 발명에 따르면, P 형의 반도체기판은 소정의 결정면으로 이루어지는 주면을 가지고, 상기 반도체기판은 상기 주면상에 스트라이프형의 메사돌기를 가지고, 제1의 하부클래드층과 제2의 상부클래드층이 상기 반도체기판상에 형성되고, 활성층이 상기 제1 및 제2의 클래드층의 사이에 삽입되고, 상기 제1 및 제2의 클래드층과 상기 활성층은, 상기 메사돌기의 양측으로부터 연장되고 상기 메사돌기의 위에서 서로 맞닿는 2개의 경사면에 의해 단면 3각형상부와 이 단면 3각형상부의 양측으로 분단되고, P 형의 전류블록층이 상기 단면 3각형상부의 양측에 형성되고, 상기 P 형의 전류블록층은 상기 단면 3각형상부 근방에 형성되고 상기 주면의 결정면과 다른 결정면을 가지는 두께가 비교적 작은 결정면영역과, 상기 주면에 따라 연장되는 두께가 비교적 작은 결정면영역과, 상기 2개의 두께가 비교적 작은 결정면영역을 상호 연결하는 두께가 비교적 큰 영역으로 이루어지고, 제3의 클래드층이 상기 전류블록층과 상기 단면3각형상부를 덮고, 캡층이 상기 제3의 클래드층상에 형성되고, 상기 활성층이 발광할 수 있도록 공급전류가 대략 상기 단면 3각형상부의 상기 활성층을 통해 흐르는 구조로 이루어지는 것을 특징으로 하는 반도체레이저를 제공한다.
또한 본원 발명에 따르면, P 형의 반도체기판은 소정의 결정면으로 이루어지는 주면을 가지고, 상기 반도체기판은 상기 주면상에 스트라이프형의 메사돌기를 가지고, 제1의 하부클래드층과 제2의 상부클래드층이 상기 반도체기판상에 형성되고, 활성층이 상기 제1 및 제2의 클래드층의 사이에 삽입되고, 상기 제1 및 제2의 클래드층과 상기 활성층은, 상기 메사돌기의 양측으로부터 연장되고 상기 메사돌기의 위에서 서로 맞닿는 2개의 경사면에 의해 단면 3각형상부와 이 단면 3각형상부의 양측으로 분단되고, 전류블록층이 상기 단면 3각형상부의 양측에 형성되고, 상기 전류블록층은 상기 단면 3각형상부 근방에 형성되고 상기 주면의 결정면과 다른 결정면을 가지는 결정면영역과, 상기 주면에 따라 연장되고 선택적으로 다른 도전형을 가지고 두께가 작은 복수의 층으로 이루어지는 결정면영역과, 상기 2개의 결정면영역을 상호연결하는 P 형의 두께가 비교적 큰 단일층영역으로 이루어지고, 제3의 클래드층이 상기 전류블록층과 상기 단면 3각형상부를 덮고, 캡층이 상기 제3의 클래드층상에 형성되고, 상기 활성층이 발광할 수 있도록 공급전류가 대략 상기 단면 3각형상부의 상기 활성층을 통해 흐르는 구조로 이루어지는 것을 특징으로 하는 반도체레이저를 제공한다.
반도체기판의 주면은 {100} 결정면으로 이루어진다. 주면의 결정면과 다른 결정면을 가지는 결정면영역은 {311}B 결정면으로 이루어지고, 주면에 따라 연장되는 결정면영역은 {100} 결정면으로 이루어지고, 두께가 비교적 큰 P 형의 단일층영역은 고차의 결정면으로 이루어진다.
주면의 결정면과 다른 결정면을 가지는 결정면 영역은 {311}B 결정면에 따라 연장되는 N 형의 층과 이 N 형의 층을 사이에 두고 형성된 P 형의 층으로 이루어지는 3층구조이고, 주면에 따라 연장되는 결정면영역은 {100} 결정면에 따라 연장되는 N 형의 층과 이 N 형의 층을 사이에 두고 형성된 P 형의 층으로 이루어지는 3층구조이고, 두께가 비교적 큰 P 형의 단일층영역은 고차의 결정면으로 이루어진다.
주면의 결정면과 다른 결정면을 가지는 결정면영역의 3층구조의 N 형의 층은 단면 3각형상부의 활성층의 양 측과 접한다.
메사돌기상의 활성층의 양측 또는 그 근방의 위치에 연결된 전류 블록층의 {311}B 결정면영역은 두께가 비교적 작고, 위치선정의 여유도를 크게 할 수 있어서 신뢰성이 향상된다. 전류블록층의 고차의 결정면영역은 두께가 비교적 크게 형성되어 이 영역을 통과하는 리크전류를 확실히 억제할 수 있다.
본원 발명의 상기 및 기타의 목적, 특징 및 이점은 첨부도면을 참조하여 다음의 예시적인 실시예의 상세한 설명으로부터 명백해질 것이며, 도면에 있어서 동일 또는 상당부분은 동일부호로 표시한다.
다음에, 본원 발명의 반도체레이저의 실시예에 대하여 상세히 설명한다. 각 실시예에 있어서, 본원 발명의 원리를 Ⅲ-V 족의 AlGaAs의 반도체레이저에 적용하였다.
[실시예 1]
제4도 및 제5도를 참조하여 본원 발명의 제1의 실시예에 따른 반도체레이저에 대하여 설명한다.
제4도에 도시한 바와 같이, 예를 들면 N 형의 GaAs 기판(1)상의 {100} 결정면, 예를 들면 (100) 결정면으로 이루어지는 주면(1S)상에 N 형의 Al×Ga1-×1As로 이루어지는 AlGaAs 층(3)을 예를 들면 두께 1μm로 하여 에피택셜성장한 후, 이 AlGaAs 층(3)상에 소요의 폭을 가지고, 도시하지 않으나 ＜011＞ 결정축방향의 예를 들면 [011] 결정축 방향에 따라 연장되는 스트라이프형의 에칭마스크를 예를 들면 포토레지스트의 도포, 패턴노광에 의해 형성하고, 이 에칭마스크를 마스크로 하여 AlGaAs 층(3)상에서 결정학적(結晶學的) 에칭을 행하여 [011] 결정축방향에 따라 연장하고, 기판(1)과 AlGaAs 층(3)으로 이루어지는 스트라이프형의 메사돌기(2)를 형성한다. 즉, 이 경우 제4도에 있어서 지면(紙面)에 직교하는 방향을 [011] 결정측방향으로 한다.
그리고, 에칭마스크를 제거한 후에, 통상의 MOCVD 법, 즉 메틸계의 유기금속을 원료가스로 하는 MOCVD 법에 의해 메사홈(2A)내를 포함하여 전면적으로 N 형의 Al×2Ga1-2As로 이루어지는 제1의 클래드층(4), 언도프 또는 저농도의 AlyGal-yAs 등으로 이루어지는 활성층(5) 및 P 형의 Al×2Ga1-2As 등으로 이루어지는 제2의 클래드층(6)을 에피택셜성장시킨다.
이 때, 메사돌기(2)상과 메사홈(2A)내에서 에피택셜성장되나, 메사돌기(2)의 상면에서는 (100)결정면에 대한 각도가 약 55°를 이루는 (111)B 결정면으로 이루어지는 경사면(7)이 메사돌기(2)의 양측으로부터 자연발생적으로 생기고, 또 이 경사면(7)상에서는 메틸계 MOCVD 법에 의한 에피택셜성장이 잘 진행되지 않으므로, 각 층(4),(5) 및 (6)은 메사돌기(2)상과 메사홈(2A)내에서는 서로 분단되어 형성된다.
그리고, 이 메사돌기(2)의 폭 및 높이, 각 층(4),(5) 및 (6)의 두께를 적절히 선정함으로써, 제2의 클래드층(6)의 메사홈(2A)상에 있어서의 메사돌기(2)에 이르는 하면이 메사돌기(2)상의 AlGaAs 층(3)의 양 측면에 접하도록 하는 동시에, 이 제2의 클래드층(6)의 성장도중에 있어서, 메사돌기(2)상의 양측의 경사면(7)이 교차하도록 하여, 메사돌기(2)상에 각 층(4),(5) 및 (6)으로 이루어지고 스트라이프형으로 [011] 결정축방향으로 연장하는 단면 3각형상부(20)가 구성되도록 한다.
그리고, 다시 P 형의 제2의 클래드층(6)의 성장을 계속하여, 메사홈(2A)내에 있어서의 그 상면이 메사돌기(2)상의 활성층(5)의 양 경사면(7)에 임하는 양 측면을 넘어서, 활성층(5)상의 제2의 클래드층(6)의 양 측면에 달하는 위치정도까지 성장시키고, 그 위에 계속해서 N 형의 Al×2Ga1-×2As 등으로 이루어지고, 활성층(5)에 비해 굴절률이 작은 전류블록층(8)을 마찬가지로 MOCVD 법에 의해 에피택셜성장하여, 이 전류블록층(8)의 상면이 메사돌기(2)상의 제2의 클래드층(6)의 양 측면을 덮지 않도록 그 두께 및 불순물농도를 선정한다.
그리고, 다시 이 위에 예를 들면 P 형의 Al×2Ga1-×2As 등으로 이루어지는 제3의 클래드층(9), P 형의 GaAs 등으로 이루어지는 캡층(10)을 에피택셜성장시킨다. 이 때, 메사돌기(2)상의 (111)B 결정면으로 이루어지는 경사면(7)상에서는 초기에 있어서는 에피택셜성장이 발생하지 않으나, 메사홈(2A)내에서의 성장이 진행함에 따라 경사면(7)이 서로 맞닿는 영역에 있어서 (111)B 결정면이외의 면이 생겨서, 제3의 클래드층(9)은 메사돌기(2)상의 단면 3각형상부(20)를 덮어 전면적으로 성장된다.
그리고, 도시하지 않으나, 캡층(10)의 위와 기판(1)의 이면(裏面)에 각각 Al 등으로 이루어지는 전극을 증착 또는 스퍼터링에 의해 피착하여 본원 발명의 제1의 실시예에 따른 반도체레이저를 얻을 수 있다.
이 때, 각 층(4),(5),(6) 및 (8)의 성분 중의 Al의 양을 x2＞ y로 하여, 제1 및 제2의 클래드층(4) 및 (6), 전류블록층(8)에 비해 활성층(5)의 밴드 갭을 작게 하여, 즉 활성층(5)의 굴절률을 크게 하여 광이 막힐 수 있게 한다. 한편, 각 층(3),(4),(5) 및 (6)의 성분중의 Al의 양을 x1≥x2＞y로 하여, 메사홈(2A)상의 제2의 클래드층(6)과 AlGaAs 층(3)과의 사이의 빌트인포텐셜을 메사돌기(2)상의 제2의 클래드층(6)과 활성층(5)과의 사이의 빌트인포텐셜에 비해 크게 하여, 이 메사홈(2A)내의 제2의 클래드층(6)과 AlGaAs 층(3)의 계면에 있어서의 리크전류의 발생을 억제하도록 한다.
이 경우, 메사홈(2A)내의 P 형의 제3의 클래드층(9)과, 전류블록층(8)과, P 형의 제2의 클래드층(6)과, N 형의 제1의 클래드층(4)에 의해 단면 3각형상부(20)의 양 측에 P-N-P-N 다이리스터구조를 형성하는 동시에, 전술한 바와 같이 메사돌기(2)상의 AlGaAs 층(3)과 메사홈(2A)상의 P 형의 제2의 클래드층(6)과의 계면에 있어서의 빌트인포텐셜을 비교적 크게 하고, 메사돌기(2)상의 단면 3각형상부(20)의 제2의 클래드층(6)과 활성층(5)과의 계면에 있어서의 빌트인포텐셜을 비교적 작게 함으로써, 메사돌기(2)상의 단면 3각형상부(20)의 활성층(5)에 전류가 집중하도록 되고, 이 메사홈(2A)내의 리크전류를 현격히 억제할 수 있으므로 저임계치전류화를 도모할 수 있다.
또, AlGaAs 기판(1)상에 비교적 Al의 농도가 높은 AlGaAs 층(3)을 에피택셜성장시키는 경우, 이 AlGaAs 층(3)위에서 에피택셜성장하는 제1의 클래드층(4), 활성층(5)의 결정성이 열화될 염려가 있다고 생각되나, 전술한 바와 같이 AlGaAs 층(3)의 두께를 1μm 정도로 비교적 두껍게 선정함으로써, 이와 같은 제1의 클래드층(4)과 활성층(5)의 결정왜변(歪變)의 영향을 억제할 수 있다. 이와 같은 상층에피택셜성장층의 결정왜변을 회피하기 위해서는 이 AlGaAs 층(3)과 이 위의 제1의 클래드층(4)의 두께의 합이 1μm 정도이면 된다는 것을 확인할 수 있었다.
또, 이 경우 메사돌기(2)상에는 AlGaAs 층(3), 즉 활성층(5)에 비해 굴절률이 작은 클래드층이 존재하는 구성으로 되므로, 제1의 클래드층(4)의 두께를 종래에 비해 작게 할 수 있으므로, 결과적으로 메사돌기(2)의 높이 즉 메사홈(2A)의 깊이를 작게 할 수 있으므로, 메사돌기(2)를 보다 제어성좋게 에칭형성할 수 있고, 메사돌기(2)의 형상의 균일성의 향상, 즉 반도체레이저의 균일성의 향상을 도모하여 신뢰성의 향상을 도모할 수 있다.
[실시예 2]
제6도를 참조하여 본원 발명의 제2의 실시예에 다른 반도체레이저에 대하여 설명한다. 제6도에 있어서, 제4도에 대응하는 부분에는 동일부호를 붙이고, 중복설명을 생략한다. 제6도의 반도체레이저의 제법공정의 일예가 제7a도∼제7c도에 도시되어 있다.
이 경우에는 먼저, 예를 들면 제7a도에 도시한 바와 같이 AlGaAs 층(3)을 GaAs 등으로 이루어지는 기판(1)상에 에피택셜성장시킨다.
그 후, 제7b도에 도시한 바와 같이 기판(1)상에 [011]결정축방향으로 연장하는 메사돌기(2)를 결정학적에칭에 의해 형성한다. 이 때, 메사홈(2A)이 기판(1)상에서 메사돌기(2)의 양측에 형성된다.
그리고, 제7c도에 도시한 바와 같이 주지의 2광속간섭노광법에 의해 AlGaAs 층(3)에 소정의 라인피치로 회절격자(11)를 형성한다. 이 예에서는, 회절격자(11)를 스트라이프형의 메사돌기(2)의 폭방향에 따라 연장되는 다수의 평행홈의 배열에 의해 구성한 경우이며, 예를 들면 메사돌기(2)를 포함한 기판(1)에 전면적으로 포토레지스트를 도포하고, 이것에 대해 2광속에 의한 간섭프린지(fringe)노광을 행한 후 현상처리를 행하고, 이것을 마스크로 하여 메사돌기(2)상의 AlGaAs층(3)에 대해 에칭하여, 목적으로 하는 단일모드발진을 얻기 위한 브라그(Bragg)반사조건을 만족시키는 소요의 피치로 메사돌기(2)의 연장방향과 직교하도록 평행배열된 홈을 얻을 수 있다.
이와 같이 하여 회절격자(11)를 형성한 후, 제6도에 도시한 바와 같이 실시예 1과 마찬가지로, 각 층(4),(5),(6),(8),(9) 및 (10)을 에피택셜성장시킨다. 이 경우에도 도시하지 않으나 캡층(10)의 위와 기판(1)의 이면에 Al 등으로 이루어지는 전극을 피착형성하여 본원 발명의 제2의 실시예에 따른 반도체레이저를 얻을 수 있다.
이와 같은 구성으로 함으로써 실시예 1과 마찬가지로, 메사홈(2A) 내에 P-N-P-N 다이리스터구성을 형성하는 동시에, AlGaAs 층(3)과 메사홈(2A)내의 제2의 클래드층(6)과의 사이의 계면에서의 빌트인포텐셜을 단면 3각형상부(20)에서의 제2의 클래드층(6)과 활성층(5)과의 사이의 계면에서의 빌트인포텐셜에 비해 크게 함으로써, 단면 3각형상부(20)의 활성층(5)에 전류를 집중시키고, 메사홈(2A)내의 리크전류를 저감화하여, 저임계치전류화를 도모할 수 있는 동시에, 회절격자(11)의 형성에 의해 단일파장발진을 행할 수 있는 반도체레이저를 얻을 수 있다.
또, 이 경우에 있어서도, 메사돌기(2)상에 활성층(5)에 대하여 클래드층으로 되는 AlGaAs 층(3)이 형성된 구성으로 하였으므로, 메사홈(2A)의 깊이를 작게 할 수 있으므로, 메사돌기(2)의 균일성을 향상시켜 반도체레이저장치의 신뢰성의 향상을 도모할 수 있다.
그리고, 전술한 제1 및 제2의 실시예에서는 기판(1), AlGaAs 층(3), 제1의 클래드층(4) 및 전류블록층(8)을 N 형으로 하고, 제2 및 제3의 클래드층(6) 및 (9)을 P 형으로 한 경우이나, 이와는 역의 도전형으로 해도 된다.
[실시예 3]
제8도를 참조하여 본원 발명의 제3의 실시예에 따른 반도체레이저에 대하여 설명한다.
먼저 제8도에 도시한 바와 같이, GaAs 등으로 이루어진 P형 기판(51)의 {100} 결정면, 예를들면 (100)결정면으로 이루어지는 주면(1S)상에, 소요의 폭을 가지고, 도시하지 않았으나 ＜011＞ 결정축방향의 예를들면[011] 결정축방향에 따라서 연장되는 스트라이프형의 에칭마스크를 예를들면 포토레지스트의 도포, 패턴노광에 의해 형성하고, 이 에칭마스크를 마스크로서 주면(1S)상으로부터 예를들면 H2SO4와 H2O2와 H2O가 3:1:1의 비율로 혼합된 에칭액에 의한 결정학적 에칭을 행하여, [011] 결정축방향에 따라서 연장되는 스트라이프형 메사돌기(2)를 형성한다. 즉, 이경우 제8도에 있어서 지면에 직교하는 방향을 [011] 결정축 방향으로 한다.
그리고, 에칭마스크를 제거한 후에, 통상의 MOCVD법, 즉 메틸계의 유기금속을 원료가스로 하는 MOCVD법에 의해, 메사홈(2A)내를 포함하여 전면적으로 GaAs 등으로 이루어지는 버퍼층(63), P형의 AlGaAs로 이루어지는 클래드층(54), 언도프 또는 저농도의 GaAs 등으로 이루어지는 활성층(55) 및 N형의 AlGaAs 등으로 이루어지는 클래드층(56)을 에피택셜성장시킨다. 이때, 메사돌기(2)상과 메사홈(2A)내에서 에피택셜성장되지만, 메사돌기(2)의 상면에서는 (100)결정면에 대한 각도가 약 55°를 이루고(111) B결정면으로 이루어지는 경사면(7A),(7B)이 자연발생적으로 생기고, 또한 이 경사면(7A),(7B)상에서는 메틸계 MOCVD법에 의한 에피택셜성장이 진행되기 어려우므로, 각 층(63),(54),(55) 및 (56)은 메사돌기(2)상과 메사홈(2A)내에서는 서로 분단되어 형성된다.
그리고 이 메사돌기(2)의 폭 및 높이, 각 층(63),(54),(55) 및 (56)의 두께를 적절하게 선정함으로써, N형의 제2의 클래드층(56)의 성장도중에 있어서, 그 양측의 경사면(7A)및 (7B)이 교차하도록 하여, 메사돌기(2)상에 각 층(63),(54),(55) 및 (56)으로 이루어지는 단면 3각 형상부(20)가 구성되도록 한다.
또한, N형의 제2의 클래드층(56)의 성장을 계속하여, 메사홈(2A)내에 있어서의 그 상면이 메사돌기(2)상의 활성층(55)의 양 측면, 즉 양 경사면(7A)및 (7B)에 면하는 양 단면의 중간위치 정도까지 덮도록 하고, 그 위에 계속하여 P형의 AlGaAs 등으로 이루어지며, 활성층(55)에 비해 굴절률이 작은 전류블록층(58)을 마찬가지로 MOCVD법에 의해 에피택셜성장시켜서, 이 전류블록층(58)의 상면이 메사돌기(2)상의 N형의 제2의 클래드층(56)의 양 측면의 중간위치 정도까지 덮도록, 그 두께 및 불순물농도를 선정한다.
이 경우, 전류블록층(58)의 메사돌기(2)상의 단면 3각 형상부(20)에 걸리는 영역은 {311} B결정면에 따른 {311} B결정면영역(81)으로 구성되고, 이 {311} B결정면영역(81)은 N형화 되기 쉽기 때문에, 이 부분에 있어서는 그 두께가 다른 부분에 비해 작아져서 얇아진다.
한편, 이 전류블록층(58)의 {311} B결정면영역(81)으로부터 이간된 메사홈(2A)상에서는 (100)B결정면으로 이루어지는 {111} 결정면영역(82)으로 구성되고, 전술한 {311} B결정면영역(81)으로부터 이 {100} B결정면영역(82)으로 점차 이동하는 영역은 고차의 결정면영역(83)에 의해 구성되지만, 이 고차의 결정면영역(83)은 P형화 하기 쉽기 때문에, 이 부분에 있어서는 그 두께가 다른 부분에 비해 커져서 두꺼워진다.
또한, 이 위에 N형의 AlGaAs 등으로 이루어지는 제3의 클래드층(59), n형의 GaAs 등으로 이루어지는 캡층(60)을 전류블록층(58)상에서 에피택셜성장시킨다. 이때, 메사돌기(2)상의 (111)B결정면으로 이루어지는 경사면(7A) 및 (7B)상에서는 초기에 있어서는 에피택셜성장이 생기지 않지만, 메사홈(2A)내에서의 에피택셜성장이 진행됨에 따라 경사면(7A)(7B)이 서로 맞닿는 영역에 있어서 (111)B결정면 이외의 면이 생겨서, N형의 제3의 클래드층(59)은 메사돌기(2)상의 단면 3각 형상부(20)를 덮고 전면적으로 성장된다.
그리고, 도시되지 않았으나, 캡층(60)의 위와 기판(1)의 이면에 각각 Al등으로 이루어지는 전극을 증착 또는 스패터링에 의해 피착하여, 본원 발명의 제3의 실시예에 따른 반도체레이저를 얻을 수 있다.
이와 같은 구성으로 하는 경우, 메사돌기(2)상의 스트라이프형 단면 3각 형상부(20)에 있어서의 활성층(5)이 전류블록층(8) 및 메사홈(2A)상의 N형의 제2의 클래드층(56)에 의해 협지되어, 즉 단면 3각 형상부(20)의 횡방향의 폐쇄가 이루어져서, 발광동작영역이 되도록 하고, 더욱이 이 전류블록층(58)의 존재에 의해 단면 3각 형상부(20)의 양 외측의 메사홈(2A)내에 있어서는, N형의 제3의 클래드층(59)과, 전류블록층(58)과, N형의 제2의 클래드층(56)과, P형의 제1의 클래드층(54)에 의해 N-P-N-P의 이른바 다이리스터구조가 형성되어, 여기에 있어서의 전류가 저지되고, 이에 따라 단면 3각 형상부(20)의 활성층(55)에 전류가 집중하도록 되어, 저임계치 전류화를 도모하도록 할 수 있다.
제8도에 도시한 예에서는, 전류블록층(58)의 양 경사면(7A) 및 (7B)에 접하는 하면이 활성층(55)의 양측에 위치할 경우이지만, 전류블록층(58)의 하면이 예를들면 N형의 제2의 클래드층(56)의 양 측면에 접하도록 하는 경우라도, 이 전류블록층(58)의 하면이 활성층(55)의 양 측면의 근방에 위치하는 구조이면 리크전류를 실용상 억제할 수 있다.
한편, 이 전류블록층(58)이 메사돌기(2)상의 N형의 제2의 클래드층(56)으로 이루어지는 양 경사면(7A) 및 (7B)의 서로 맞닿는 부분 즉 정상부를 덮지 않도록, 이 정상부보다 아래쪽에 전류블록층(58)의 상면이 위치하도록 한다. 이를 위해 N형의 제2의 클래드층(56)의 메사홈(2A)내의 두께를 제어할 필요가 있으나, 본원 발명에 있어서는 전술한 바와 같이, 전류블록층(58)의 단면 3각 형상부(20)의 활성층(55)에 이르는 영역이 비교적 얇아지기 때문에, 그 위치선정의 여유도를 크게할 수 있어서, 신뢰성의 향상을 도모할 수 있고, 이로써 수율의 향상을 도모할 수 있다.
그리고, 활성층(55)의 양 외측에 있어서는 고차의 결정면영역(83)이 두꺼워지기 때문에, 활성층(55)으로부터 이간된 영역에 있어서의 리크전류의 발생도 확실하게 회피하여, 반도체레이저의 전류협착을 확실하게 행할 수 있는 저임계치의 반도체레이저를 얻을 수 있다. 즉, 전술한 전류블록층을 N형 에피택셜성장시킨 경우에 생기는 P-N-P-N 다이리스터구조가 손상되는 문제를 회피할 수 있다.
[실시예 4]
제9도를 참조하여 본원 발명의 제4의 실시예에 따른 반도체레이저에 대하여 설명한다. 제9도에 있어서, 제8도에 대응하는 부분에는 동일 부호를 붙이고, 중복설명을 생략한다.
이 예에서는 전류블록층(58)을 3층 구조로 한 경우이다. 메사홈(2A)내에 있어서의 N형의 제2의 클래드층(56)의 상면이 메사돌기(2)상의 P형의 제1의 클래드층(54)의 양 측면, 즉 양 경사면(7A) 및 (7B)에 면하는 양 단면에 접하도록하고, 이 위에 P형의 AlGaAs 등으로 이루어지는 P형의 블록층(58A), N형의 AlGaAs등으로 이루어지는 N형의 블록층(58B), P형의 AlGaAs 등으로 이루어지는 블록층(58C)을 순차 메틸계 MOCVD법에 의해 에피택셜 성장시킨다.
이 경우, 단면 3각 형상부(20)의 활성층(55)의 양측 또는 양측 근방에 이르는 {311} B결정면영역(81)에 있어서는 P형화 하기 쉽기 때문에, P형의 블록층(58A) 및 (58C)의 두께는 비교적 작아지고, N형의 블록층(58B)은 반대로 두께가 비교적 커진다. 한편 메사홈(2A)내의 고차의 결정면영역(83)에 있어서는 N형화하기 쉽기 때문에, N형의 블록층(58B)의 두께는 비교적 작아지고, P형의 블록층(58A)및 (58C)은 반대로 두께가 비교적 커진다.
이때, 각 층의 두께 및 불순물농도를 적절히 선정함으로써, 단면 3각 형상부(20)의 활성층(55)의 양 단면(55A) 및 (55B)에 N형의 블록층(58B)이 접하여, 그 상하의 P형의 제1의 클래드층(54)과 N형의 제2의 클래드층(56)과의 양 측면에 각각 P형의 블록층(58A)과 P형의 블록층(58B)이 접하도록 할 수 있다. 한편 고차의 결정면영역(83)에 있어서는, N형의 블록층(58B)이 예를들면 전면적으로 P형화 되어 P형의 블록층(58A) 및 (58C)과 같이 도전형화 되고, 두께가 비교적 큰 P형 영역으로 할 수 있다.
이와 같은 구성으로 함으로써, 단면 3각 형상부(20)의 양 외측에 있어서, P형의 블록층(58C), N형의 블록층(58B), P형의 블록층(58A) 및 N형의 제2의 클래드층(56)으로 이루어지는 P-N-P-N 다이리스터구조가 형성되고, 리크전류의 저감화를 도모하여, 반도체레이저의 저임계치 전류화를 도모할 수 있다. 즉, 이 경우에 있어서도 전술한 전류블록층을 N형 에피택셜할 경우에 있어서의 다이리스터구조가 손상되는 문제를 회피할 수 있다.
또한, 전술한 각 예에 있어서는, AlGaAs계의 Ⅲ-V족 반도체레이저를 얻는 경우를 나타냈으나, 본원 발명은 기타 InP계 등 여러가지 재료 구성을 채택하는 반도체레이저에 적용할 수 있다.
전술한 바와 같이 본원 발명의 바람직한 실시예에 대하여 상세히 설명하였으나, 본원 발명은 이에 한정되지 않으며, 이 기술분야에 숙련된 사람은 본원 발명의 사상 또는 범위를 일탈하지 않고 여러가지 변형 및 변경이 가능한 것을 알 수 있다.

Claims (14)

  1. 반도체 레이저에 있어서, GaAs로 이루어진 반도체 기판 및 상기 반도체 기판 상의 AlGaAs층을 포함하는 스트라이프형 성장 영역; 상기 AlGaAs층 상에 형성되며, AlGaAs로 이루어진 제1 하위 클래드 층 및 제2 상위 클래드층; 상기 제1 및 제2 클래드층 사이에 형성된 활성층; 상기 제1 및 제2 크래드층 및 상기 활성층에서 나누어진 단면 3각 형상부 및 상기 성장 영역의 양측으로부터 연장되고 상기 단면 3각 형상부의 경사진 양측면에 형성된 영역; 상기 단면 3각 형상부의 상기 활성층과 접하지 않으면서 상기 단면 3각 형상부의 양측면에 형성된 전류블록층; 상기 전류블록층 및 상기 단면 3각 형상부를 덮는 제3 클래드층; 및 상기 제3 클래드층 상에 형성된 캡층을 포함하고, 상기 AlGaAs층의 Al의 양이 상기 제1 하위 클래드층 및 제2 상위 클래드층 각각의 Al의 양과 같으며, 상기 활성층이 발광할 수 있도록 공급 전류가 대략 상기 단면 3각 형상부의 상기 활성층을 통해 흐르는 구조로 이루어진 반도체 레이저.
  2. 제1항에 있어서, 상기 AlGaAs 층 상에 회절격자가 형성되어 이루어지는 것을 특징으로 하는 반도체레이저.
  3. 제2항에 있어서, 상기 반도체기판의 주면은 {100} 결정면으로 이루어지고, 상기 스트라이프형의 메사돌기는 ＜011＞ 결정축방향으로 연장되는 것을 특징으로 하는 반도체레이저.
  4. 제3항에 있어서, 상기 2개의 경사면은 {111}B 결정면으로 이루어지는 것을 특징으로 하는 반도체레이저.
  5. 제1항에 있어서, 상기 반도체 기판의 도전형은 P형 또는 N형이고, 상기 전류블록층의 도전형은 상기 반도체 기판의 도전형과 같은 것을 특징으로 하는 반도체레이저.
  6. 제5항에 있어서, 최소한 상기 제1 및 제2의 클래드층과 상기 활성층은 메틸계의 유기금속을 원료가스로 하는 MOCVD(Metal Organic Chemical Vapor Deposition)법에 의해 성장하는 것을 특징으로 하는 반도체레이저.
  7. P 형의 반도체기판은 소정의 결정면으로 이루어지는 주면을 가지고, 상기 반도체기판은 상기 주면상에 스트라이프형의 메사돌기를 가지고, 제1의 하부클래드층과 제2의 상부클래드층이 상기 반도체기판 기판 상에 형성되고, 활성층이 상기 제1 및 제2의 클래드층의 사이에 삽입되고, 상기 제1 및 제2의 클래드층과 상기 활성층은, 상기 메사돌기의 양 측으로부터 연장되고 상기 메사돌기의 위에서 서로 맞닿는 2개의 경사면에 의해 단면 3각형상부와 이 단면 3각형상부의 양측으로 분단되고, P 형의 전류블록층이 상기 단면 3각형상부의 양측에 형성되고, 상기 P 형의 전류블록층은 상기 단면 3각형상부 근방에 형성되고 상기 주면의 결정면과 다른 결정면을 가지는 두께가 비교적 작은 결정면영역과, 상기 주면에 따라 연장되는 두께가 비교적 작은결정면영역과, 상기 2개의 두께가 비교적 작은 결정면영역을 상호 연결하는 두께가 비교적 큰 영역으로 이루어지고, 제3의 클래드층이 상기 전류블록층과 상기 단면3각형상부를 덮고, 캡층이 상기 제3의 클래드층상에 형성되고, 상기 활성층이 발광할 수 있도록 공급전류가 대략 상기 단면 3각 형상부의 상기 활성층을 통해 흐르는 구조로 이루어지는 것을 특징으로 하는 반도체레이저.
  8. P 형의 반도체기판은 소정의 결정면으로 이루어지는 주면을 가지고, 상기 반도체기판은 상기 주면상에 스트라이프형의 메사돌기를 가지고, 제1의 하부클래드층과 제2의 상부클래드층이 상기 반도체기판 상에 형성되고, 활성층이 상기 제1 및 제2의 클래드층의 사이에 삽입되고, 상기 제1 및 제2의 클래드층과 상기 활성층은, 상기 메사돌기의 양측으로부터 연장되고 상기 메사돌기의 위에서 서로 맞닿는 2개의 경사면에 의해 단면 3각형상부와 이 단면 3각형상부의 양측으로 분단되고, 전류블록층이 상기 단면 3각형상부의 양측에 형성되고, 상기 전류블록층은 상기 단면 3각형상부 근방에 형성되고 상기 주면의 결정면과 다른 결정면을 가지는 결정면영역과, 상기 주면에 따라 연장되고 선택적으로 다른 도전형을 가지고 두께가 작은 복수의 층으로 이루어지는 결정면영역과, 상기 2개의 결정면영역을 상호연결하는 P 형의 두께가 비교적 큰 단일층영역으로 이루어어지고, 제3의 클래드층이 상기 전류블록층과 상기 단면 3각형상부를 덮고, 캡층이 상기 제3의 클래드층상에 형성되고, 상기 활성층이 발광할 수 있도록 공급전류가 대략 상기 단면 3각 형상부의 상기 활성층을 통해 흐르는 구조로 이루어지는 것을 특징으로 하는 반도체레이저.
  9. 제7항에 있어서, 상기 반도체기판의 주면은 {100} 결정면으로 이루어지는 것을 특징으로 하는 반도체레이저.
  10. 제9항에 있어서, 상기 주면의 결정면과 다른 결정면을 가지는 상기 결정면영역은 {311}B 결정면으로 이루어지고, 상기 주면에 따라 연장되는 상기 결정면영역은 {100} 결정면으로 이루어지고, 상기 두께가 비교적 큰 P 형의 단일층영역은 고차의 결정면으로 이루어지는 것을 특징으로 하는 반도체레이저.
  11. 제10항에 있어서, 최소한 상기 제1 및 제2의 클래드층과 상기 활성층과 상기 전류블록층은 메틸계의 유기금속을 원료가스로 하는 MOCVD 법에 의해 성장하는 것을 특징으로 하는 반도체레이저.
  12. 제8항에 있어서, 상기 주면의 결정면과 다른 결정면을 가지는 상기 결정면영역은 {311}B 결정면에 따라 연장되는 N 형의 층과 이 N 형의 층을 사이에 두고 형성된 P 형의 층으로 이루어지는 3층구조이고, 상기 주면에 따라 연장되는 상기 결정면영역은 {100} 결정면에 따라 연장되는 N 형의 층과 이 N 형의 층을 사이에 두고 형성된 P 형의 층으로 이루어지는 3층 구조이고, 두께가 비교적 큰 P 형의 단일층영역은 고차의 결정면으로 이루어지는 것을 특징으로 하는 반도체레이저.
  13. 제12항에 있어서, 최소한 상기 제1 및 제2의 클래드층과 상기 활성층과 상기 전류블록층은 메틸계의 유기금속을 원료가스로 하는 MOCVD 법에 의해 성장하는 것을 특징으로 하는 반도체레이저.
  14. 제12항에 있어서, 상기 주면의 결정면과 다른 결정면을 가지는 상기 결정면영역의 상기 3층구조의 상기 N 형의 층은 상기 단면 3각형상부의 활성층의 양측과 접하는 것을 특징으로 하는 반도체레이저.
KR1019920006707A 1991-04-22 1992-04-22 반도체레이저 KR100266836B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP91-90816 1991-04-22
JP3090816A JP2990837B2 (ja) 1991-04-22 1991-04-22 半導体レーザ
JP09534491A JP3185239B2 (ja) 1991-04-25 1991-04-25 半導体レーザ装置
JP91-95344 1991-04-25

Publications (2)

Publication Number Publication Date
KR920020797A KR920020797A (ko) 1992-11-21
KR100266836B1 true KR100266836B1 (ko) 2000-09-15

Family

ID=26432232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920006707A KR100266836B1 (ko) 1991-04-22 1992-04-22 반도체레이저

Country Status (2)

Country Link
US (1) US5255280A (ko)
KR (1) KR100266836B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257034B2 (ja) * 1992-06-03 2002-02-18 ソニー株式会社 化合物半導体装置とその製造方法
JP3154198B2 (ja) * 1992-08-25 2001-04-09 ソニー株式会社 半導体レーザとその製法
JPH06132608A (ja) * 1992-10-20 1994-05-13 Sony Corp 半導体レーザ及びその製造方法
JP4528489B2 (ja) 2003-01-27 2010-08-18 独立行政法人理化学研究所 ｐ型半導体を用いた紫外発光素子
JP2007220865A (ja) * 2006-02-16 2007-08-30 Sumitomo Chemical Co Ltd ３族窒化物半導体発光素子およびその製造方法
JP5223439B2 (ja) * 2007-05-28 2013-06-26 ソニー株式会社 半導体発光素子
JP2009071172A (ja) * 2007-09-14 2009-04-02 Sony Corp 半導体発光素子及びその製造方法、並びに、下地層の形成方法
US8138002B2 (en) * 2008-08-21 2012-03-20 Sony Corporation Semiconductor light-emitting element, fabrication method thereof, convex part formed on backing, and convex part formation method for backing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046087A (ja) * 1983-08-24 1985-03-12 Nec Corp 分布ブラッグ反射型半導体レ−ザ
JPH02174287A (ja) * 1988-12-27 1990-07-05 Sony Corp 半導体レーザー

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01293687A (ja) * 1988-05-23 1989-11-27 Fuji Electric Co Ltd 半導体レーザ装置の製造方法
US5111469A (en) * 1989-08-15 1992-05-05 Sony Corporation Semiconductor laser
JP3035979B2 (ja) * 1990-05-15 2000-04-24 ソニー株式会社 半導体レーザ
JPH0479282A (ja) * 1990-07-20 1992-03-12 Hikari Keisoku Gijutsu Kaihatsu Kk 埋め込み型半導体レーザおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046087A (ja) * 1983-08-24 1985-03-12 Nec Corp 分布ブラッグ反射型半導体レ−ザ
JPH02174287A (ja) * 1988-12-27 1990-07-05 Sony Corp 半導体レーザー

Also Published As

Publication number Publication date
KR920020797A (ko) 1992-11-21
US5255280A (en) 1993-10-19

Similar Documents

Publication Publication Date Title
US6597716B1 (en) Compound semiconductor laser
JPH10126010A (ja) 半導体レーザ装置の製造方法
US6754245B2 (en) GaN series surface-emitting laser diode having spacer for effective diffusion of holes between p-type electrode and active layer, and method for manufacturing the same
US4841532A (en) Semiconductor laser
EP0527615A1 (en) Method of making tunable semiconductor laser
US4719633A (en) Buried stripe-structure semiconductor laser
KR100266836B1 (ko) 반도체레이저
JPH07106685A (ja) 半導体レーザ
US5870419A (en) Double heterojunction semiconductor laser having improved light confinement
JP2990837B2 (ja) 半導体レーザ
US5887011A (en) Semiconductor laser
JPH07162094A (ja) 半導体レーザ及びその製造方法
JP3185239B2 (ja) 半導体レーザ装置
JPH037153B2 (ko)
JPH11150321A (ja) 半導体発光装置とその製造方法
JPH04309280A (ja) 分布帰還型半導体レーザの製法
JP2940106B2 (ja) 半導体レーザの製法
JP2973215B2 (ja) 半導体レーザ装置
JP3322001B2 (ja) 半導体レーザの製造方法
JP3522151B2 (ja) 化合物半導体レーザの製造方法
KR940005000B1 (ko) 반도체 레이저 다이오드의 제조방법
KR20000035300A (ko) 반도체 레이저
JP3191359B2 (ja) 半導体レーザー
JP2910115B2 (ja) 半導体レーザ
JPH0555706A (ja) 半導体レーザ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110622

Year of fee payment: 12

EXPY Expiration of term