JPH11150321A - 半導体発光装置とその製造方法 - Google Patents
半導体発光装置とその製造方法Info
- Publication number
- JPH11150321A JPH11150321A JP31394397A JP31394397A JPH11150321A JP H11150321 A JPH11150321 A JP H11150321A JP 31394397 A JP31394397 A JP 31394397A JP 31394397 A JP31394397 A JP 31394397A JP H11150321 A JPH11150321 A JP H11150321A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- semiconductor
- lattice constant
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
さ、量産性の問題、信頼性の問題を解決する。 【解決手段】 半導体基体1上に、少なくとも第1導電
型のクラッド層2と、活性層4と、第2導電型のクラッ
ド層6を有する半導体層8を有し、光共振器の共振器長
方向の両端面が劈開面によって形成された半導体発光装
置において、半導体層8に、相対的に格子定数が相違す
る歪み領域11と歪み緩和領域12とを作り付けてこれ
らのうちのいずれか格子定数が小さい領域によって窓構
造を構成する。
Description
特にいわゆる窓構造を有し、端面の光損傷を回避して高
出力化をはかるようにした半導体レーザー、発光ダイオ
ード等の半導体発光装置とその製造方法に関わる。
において、その光共振器の両端面すなわち光共振器の共
振器長方向のレーザー光出射端面においては、界面準
位、低い熱はけ、高光密度等によって、此処におけるバ
ンドギャップEgが、光共振器の内部より小さくなり易
い。このため、内部で発生した光が、この端面におい
て、吸収され易くなって、端面近傍での発熱が大とな
り、最高発振出力が制限され、また、端面破壊が生じる
などの寿命の問題、信頼性に問題が生じる。
構造の半導体レーザの提案が多くなされている。この窓
構造を有する半導体レーザーとしては、例えば光共振器
の共振器長方向の両端部に、活性層よりバンドギャップ
が大きい材料を配置する構成が提案されている。このよ
うな半導体レーザーを製造するには、半導体基体上に、
複数の半導体レーザーを構成するための共通のクラッド
層や活性層等を有する半導体層をエピタキシャル成長し
て後、この半導体層を有する半導体基体を、共振器長方
向を横切るように所要の幅に、例えば劈開することによ
って切断していわゆる半導体バーを形成し、この半導体
バーの切断面に、活性層に比しバンドギャップの大きい
すなわち異種の半導体材料をエピタキシャル成長し、そ
の後、この半導体バーを各半導体レーザーに関して分断
して複数の半導体レーザーを製造するという方法が採ら
れる。しかしながら、このように、個々の半導体バーに
関してその両端面に異種の半導体材料をエピタキシャル
成長する作業は著しく煩雑で量産性を阻むのみならず、
このエピタキシャル成長に際しての加熱により、半導体
層におけるドーパントの移動が問題となる。
に、クラッド層や活性層を有する半導体層をエピタキシ
ャル成長して後、少なくともその活性層を厚さ方向に横
切るエッチング溝を、所要の間隔を保持して平行に配列
形成し、この溝内にバンドギャップの大きい半導体材料
を埋込み、その後、この半導体材料が埋め込まれた位置
で半導体層を有する半導体基体を切断して、同様の半導
体バーを形成し、複数の半導体レーザーを分断するとい
う方法の提案もなされているが、この場合においては、
エッチングによって形成された溝の側面は、一般に表面
性に劣ることから、この面での光屈折、散乱が生じやす
くFFP(遠視野像)が劣化し易く、信頼性にすぐれた
半導体レーザーを、歩留り良く製造する上で問題があ
る。
部に限定的に、Zn等を拡散して活性層を構成する超格
子構造を破壊し、混晶化することによって実質的に量子
井戸を浅く、すなわちバンドギャップを大きくすること
の提案もなされているが、この場合、Znが、活性層内
で非発光中心を作り易いことから、Znの拡散量、拡散
距離の制御を精密に行う必要があり、高度の技術を必要
とするという問題がある。
窓構造の半導体発光装置においては、それぞれその製造
および特性において多くの問題を抱えている。本発明に
おいては、その製造が容易で、量産性にすぐれ、信頼性
が高く、長寿命化をはかることができ、例えば30mW
以上の高出力半導体レーザー、半導体発光ダイオード等
の半導体発光装置とその製造方法を提供するものであ
る。
定数が小さい半導体においては、そのバンドギャップE
gが大きいことに着目して、窓構造部を構成する。
は、基体上に、少なくとも第1導電型のクラッド層と、
活性層と、第2導電型のクラッド層を有する半導体層を
有し、光共振器の共振器長方向の両端面が劈開面によっ
て形成された半導体発光装置において、その半導体層
に、相対的に格子定数が小さい領域と、大きい領域とが
選択的に作り込まれ、光共振器の共振器長方向の両端部
に、その端面に臨んで、格子定数の小さい領域をが形成
され、光共振器の中央領域に格子定数が大きい領域が形
成された構成とする。
方法は、基体上に、相対的に格子定数を異にする歪み領
域と、歪み緩和領域とを選択的に形成しつつ少なくとも
第1導電型のクラッド層と、活性層と、第2導電型のク
ラッド層を有する半導体層を成膜する成膜工程と、光共
振器の共振器長方向の両端部にその両端面に臨んで格子
定数が、光共振器の中央領域における格子定数より小と
された歪み領域もしくは歪み緩和領域が配置されるよう
に、半導体層を有する基体を劈開してこの劈開面によっ
て光共振器の共振器長方向の両端面を形成する劈開工程
を行って目的とする半導体発光装置を構成する。
ては、クラッド層や活性層を構成する半導体層自体に、
その光共振器の共振器長方向の両端部に格子定数の小さ
い領域を作り込み、中央領域に格子定数が大きい領域を
作り込む構成としたことから、光共振器の両端部におけ
るバンドギャップが中央部のそれより大とされるもので
あり、これにより光共振器の両端部における屈折率が中
央部のそれより小とされる。したがって、両端部におけ
る光吸収を低めることができて、光密度を低下させるこ
とができることから、端面における光損傷を効果的に回
避できる。
体上に、少なくとも第1導電型のクラッド層と、活性層
と、第2導電型のクラッド層を有する半導体層を有し、
光共振器の共振器長方向の両端面が劈開面によって形成
された半導体発光装置において、その半導体層に、相対
的に格子定数が小さい領域と、大きい領域とが選択的に
作り込まれた構成とする。そして、その光共振器の共振
器長方向の両端部にその両端面に臨んで、上記格子定数
の小さい領域が位置するようにし、光共振器の中央領域
に上記格子定数が大きい領域が配置されるようにする。
に小さい領域、あるいは同様に半導体層に作り込まれる
格子定数が相対的に大きい領域のいずれか一方の領域
は、歪み緩和領域によって形成し、他方の領域は、歪み
領域によって構成する。
おいては、基体、例えば半導体基体上に、相対的に格子
定数を異にする歪み領域と、歪緩和領域とを選択的に形
成しつつ少なくとも第1導電型のクラッド層と、活性層
と、第2導電型のクラッド層を有する半導体層を成膜す
る成膜工程と、光共振器の共振器長方向の両端部に上記
両端面に臨んで、格子定数が、上記光共振器の中央領域
における格子定数より小とされた歪み領域もしくは歪み
緩和領域が配置されるように、半導体層を有する基体、
例えば半導体基体を劈開してこの劈開面によって光共振
器の共振器長方向の両端面を形成する劈開工程を有す
る。
体表面に選択的に、成膜抑制層を形成して後、半導体基
体上に、この基体の格子定数と異なる格子定数を有する
半導体層を、成膜抑制層が形成されていない領域におい
ては、選択的に膜厚方向に成長させて歪み領域を形成
し、成膜抑制層上においては、面方向成長による半導体
層の成膜を行って、この成膜抑制層上に歪み緩和領域を
形成する。
ば半導体基体表面に選択的に、微細凹凸面を形成して
後、基体上に、この基体の格子定数と異なる格子定数を
有する半導体を成膜して、微細凹凸面が形成されていな
い領域に歪み領域を形成する。このようにして、微細凹
凸面上においては、歪み緩和領域を形成する。
例の斜視図を示す。この例では、いわゆるSCH(Separ
ate Confinement Heterostructure)型の半導体レーザー
に適用した場合で、この場合、第1導電型この例ではn
型の半導体基体1上に、順次第1導電型の第1クラッド
層2、第1導電型の第1ガイド層3、例えば超格子構造
の活性層4、第2導電型の第2ガイド5、第2導電型の
第2クラッド層6、第2導電型のコンタクト層7を順次
エピタキシャル成長した半導体層8が形成されて成る。
コンタクト層7上には、一方の電極9がオーミック被着
され半導体基体1の裏面には、他方の電極10がオーミ
ックに被着されてなる。そして、本発明構成において
は、半導体層8に、歪み領域11と、歪み緩和領域12
とが作り込まれている。
が、歪み領域11の格子定数に比し、小とされた構成を
有する場合で、この格子定数が小なる歪み緩和領域12
が、光共振器の共振器長方向の両端部に、その光出射端
となる端面に臨んで形成されることによって、両端部に
おけるバンドギャップが中央部の歪み領域11における
それより大きく、屈折率が小とされた窓構造が構成され
る。
GaAs系の半導体レーザである場合の一例を、図2お
よび図3の各工程における要部の断面図を参照して、本
発明による製造方法の一例とともに説明する。この例に
おいては、図2Aに示すように、第1導電型この例では
n型のGaAs単結晶半導体基体1が用意され、その一
主面に、半導体層が、半導体基体1からエピタキシャル
成長することを阻止する成膜抑制層13を形成する。こ
の成膜抑制層13は、例えばSiO2 層よりなり、図2
Aにおいて紙面と直交する方向に延びる帯状に、図4に
その平面パターンを斜線を付して示すように、所要の間
隔を保持して平行配列する。この成膜抑制層13は、例
えばCVD(Chemical Vapor Deposition) 法によってS
iO2 膜を全面的に形成して後、フォトリソグラフィに
よるパターニングによって、10〜50μmの幅に、所
要の配置パターンをもって形成する。
れた半導体基体1の一主面上に、図2Bに示すように、
順次第1導電型例えばn型のAla Ga1-a InPによ
る第1クラッド層2をエピタキシャル成長し、続いてこ
れと同導電型の例えばAlbGa1-b InPによる第1
のガイド層3、GaInPをウエル層としAlb Ga
1-b InPをバリア層とする超格子構造の多重もしくは
単一量子井戸構造の活性層4をエピタキシャル成長し、
この上に第2導電型例えばAlb Ga1-b InPによる
第2ガイド層5、第2導電型のAla Ga1-a InPに
よる第2クラッド層6、第2導電型の不純物例えばZn
が高不純物濃度にドープされたGaAsによるコンタク
ト層7を連続的に例えばMOCVD(Metalorganic Che
mical Vapor Deposition: 有機金属気相成長)法あるい
はMBE(Molecular Beam Epitaxy)法等によってエピ
タキシャル成長して半導体層8を形成する。ここで、A
lの組成比、aおよびbは、a>bに選定される。この
ように、実質的に半導体レーザーを構成する半導体層8
は、その全体の厚さが3μm程度の薄い厚さを有するも
のである。
れていない領域においては、図2Bに矢印aで模式的に
示すように、そのエピタキシャル成長は、半導体基体1
の表面に直接的に厚さ方向に成長が進行して形成される
ものであり、成膜抑制層13上においては、この成膜抑
制層13によって半導体基体1から直接的にエピタキシ
ャル成長することが阻止され、同図に矢印bで模式的に
示すように、上述した成膜抑制層13が形成されていな
い部分で半導体基板1から成長されてきたエピタキシャ
ル成長層から横方向、すなわち面方向にエピタキシャル
成長が進行することによって形成される。
を構成するAlGaInPは、その組成比、具体的には
Inの組成比を選定することによってその本来の結晶格
子定数a1 が、半導体基体1の格子定数a0 より小なる
格子定数を有するAlGaInP層とする。このように
して、成膜抑制層13が形成されていない、すなわち半
導体基体1から直接的にエピタキシャル成長がなされた
領域においては、半導体基体1との格子定数の相違、こ
の例においては、a1 <a0 とされたことによって引っ
張り歪みによって実質的格子定数が本来の格子定数a1
より大きい歪み領域11となる。一方、成膜抑制層13
上においては、半導体基体1からのエピタキシャル成長
が回避され、半導体基体1の格子定数に制約されること
がない歪み緩和領域12として形成される。つまり、こ
の歪みが緩和された領域12においては、エピタキシャ
ル成長する半導体材料本来の格子定数a1 ないしはこれ
に近い格子定数、すなわち、この例では、小なる格子定
数を有する領域として、成膜抑制層13のパターンに対
応するパターンをもって、図2Bにおいて、紙面と直交
する方向に延びる帯状に形成される。したがって、この
歪み緩和領域12においては、そのバンドギャップは、
歪み領域11におけるそれより大となって屈折率が小さ
くなる。この場合、Δa/a0 (ここで、Δa=a1 −
a0 )は、−0.1%〜−0.2%に選定することが望
ましい。これは、これより|Δa/a0 |の割合が小さ
くなると、歪み緩和領域12と歪み領域11との格子定
数の相違が不充分となることを認めたものであり、これ
より|Δa/a0 |の割合が大きくなると、良好なエピ
タキシーが阻害されることを認めたことによる。そし
て、この格子定数の選定は、半導体層8のクラッド層2
および6を(AlGa)1-y Iny Pによって構成する
とき、Inの組成yを、0.45〜0.55の範囲で調
整すれば良い。
ォトリソグラフィによるパターンエッチングを行って、
図3に示すように、歪み緩和領域12上の、コンタクト
層7をエッチング除去するとともに、最終的に得る複数
の半導体レーザーの各ストライプ状の光共振器幅に対応
する幅に所要の間隔を保持して残して他部をエッチング
除去する。その後、半導体層8上に全面的に電極9を被
着する。このとき、電極9は、例えばドーパントとして
p型の不純物のZnが高濃度にドープされたコンタクト
層7に対しては良好にオーミックコンタクトするが、ク
ラッド層6に被着された部分においては、ショットキー
障壁が形成されオーミックコンタクトがなされない。ま
た、半導体基体1の裏面に、他方の電極10をオーミッ
クに被着形成する。
体基体1を歪み緩和領域12の形成部に沿うように、図
3および図4で、鎖線c1 、c2 、c3 ・・・で示す、
面で劈開する。このようにして、各共振器端面が劈開面
によって形成された、複数の半導体レーザー部がそれぞ
れ並置形成された半導体バーを切り出す。その後、各半
導体バーを、各半導体レーザー毎に、すなわちその劈開
面と直交する面で、破断ないしは切断して、各半導体バ
ーからそれぞれ半導体レーザーを複数個同時に得ること
ができる。
に形成することもできるが、上述の劈開や破断ないしは
切断される部位において予め排除しておくこともでき
る。
は、図1で示すように、格子定数が中央部に比し小さ
く、したがって、バンドギャップが大で、屈折率が小と
された歪み緩和領域12が、両端面に臨んで形成された
窓構造の半導体レーザーが製造される。
パターン、したがって、歪み緩和領域12のパターン
を、図4で示したように、一方向に平行配列されたパタ
ーンとした場合であるが、成膜抑制層13上に横方向
(面方向)から、そのエピタキシャル成長が良好になさ
れるように、すなわち2次元的にその成長が効果的にな
されるように、この歪み緩和領域12のパターン、すな
わち成膜抑制層13のパターンを、図5に斜線を付して
その平面パターンを示すように、光共振器方向に沿う方
向にも形成することが望ましく、この方向の歪み緩和領
域12は、図5中鎖線fで囲んで示す光共振器の形成部
に近接して設けることによって窓領域における歪み緩和
をより効果的に行うことができる。この場合、矢印dで
示す共振器長方向に沿う方向に延びる歪み緩和領域12
は、半導体レーザーの非動作領域部分に形成する。すな
わち、上述した半導体バーを、各半導体レーザー毎に切
り出す(図5において鎖線e1 ,e2 ,e3 ・・・で示
す)破断面に沿う位置に形成する。そして、これら共振
器長方向に沿って形成される歪み緩和領域12は、共振
器近傍に形成することによって、窓構造部における歪み
緩和を、より効果的に行うことができる。
12を形成するための成膜抑制層13を電気的絶縁性を
有する例えばSiO2 膜によって構成する場合は、これ
が電流阻止層となることから、光発振動作部に対する電
流狭搾効果を奏することができて、しきい値電流Ithの
低減化をはかることができるという効果が生じる。
を、半導体基体1からのエピタキシャル成長を阻止する
成膜抑制層13を設けて形成した場合であるが、この歪
み緩和領域12の形成は、このような方法に限られるも
のではなく、例えば図6に概略断面図を示すように、半
導体層8のエピタキシャル成長に先立って歪み緩和領域
12の形成部に、断面3角形の比較的その深さが浅い微
細凹凸面14を形成して置くことによってこの上に歪み
緩和領域12を形成することができる。この微細凹凸面
14は、いわゆるDBR(Distributed Bragg Reflecto
r) レーザーにおけるDBR面と同様の方法によって形
成できるものであり、この上に成膜された半導体層が歪
みが緩和された層となることは、すでにDBRレーザー
においても確認されているところであり、超格子構造と
の組合せで、より確実に歪み緩和を行うことができる。
公昭7−105553号に示された回折格子を2光線露
光法を用いた方法等によって容易に形成できる。
基体1上に、成膜抑制層13を形成するとか微細凹凸面
14を形成することによって歪み緩和領域12を形成し
たが、歪み緩和領域12を、比較的広面積に渡って形成
する場合においては、図7に示すように、成膜抑制層1
3と微細凹凸面14とを併用することもできる。このよ
うにすることによって、例えば成膜抑制層13上に面方
向からの成長が充分になされないことによって生じる空
洞いわゆる“す”の発生を回避できる。
する部分には同一符号を付して重複説明を省略する。
が、歪み領域11に比して格子定数が小なる構成とし
て、窓構造部をこの歪み緩和領域12によって構成した
場合であるが、半導体基体1に対して格子定数が大き
い、すなわちa1 >a0 とし、Δa/a0 =+0.1%
〜+0.2%のAlGaInPクラッド層をエピタキシ
ャル成長することによって、上述とは逆に歪み緩和領域
12を歪み領域11に比して格子定数の大きい領域とす
る構成とすることもできる。この場合においては、窓構
造部が歪み領域11によって構成される。したがって、
この場合は、その成膜抑制層13および歪み緩和領域1
2の形成パターンは、例えば図8または図9に示すよう
に、図4または図5で示したパターンの逆パターンとし
得る。つまり、最終的に劈開や切断がなされる、すなわ
ち光共振器の両端面を形成する部分以外に形成する。図
8および図9において、図4および図5と対応する部分
には同一符号を付して重複説明を省略する。
形成されることから、この場合には導電性を有する材料
層によって構成するか、あるいは図10に示すように、
前述した微細凹凸面14を用いて歪み緩和領域12を形
成する。図10において図1と対応する部分には同一符
号を付して重複説明を省略する。
本的に歪み系の材料によるものであり、上述した例で
は、GaAsによる半導体基体1上にAlGaInP系
半導体層8がエピタキシャル成長された半導体レーザー
(0.6〜0.7μm帯レーザー)の半導体レーザーを
構成した場合を例示したものであるが、この例に限られ
るものではなく、例えばInP半導体基体上にInGa
AsP系半導体層をエピタキシャル成長する通信用長波
長レーザー(1.2〜1.6μm帯レーザー)や、Ga
As半導体基体上にInGaAsP系もしくはInGa
As系半導体層が形成される近赤外レーザー(1〜0.
8μm帯レーザー)を構成する場合、GaN半導体基体
1上にInGaN半導体層を有する半導体レーザー
(0.3〜0.5μm帯レーザー)、更にII−VI族
化合物半導体による例えばZnS半導体基体上にZnM
gSSe系半導体層がエピタキシャル成長される半導体
レーザー等に適用することができる。
に成膜される半導体発光素子を構成する半導体層8自体
に、その光共振器の共振器長方向の両端部に格子定数の
小さい領域を作り込み、中央領域に格子定数が大きい領
域を作り込む構成としたことから、光共振器の両端部に
おけるバンドギャップが中央部のそれより大とされるも
のであり、これにより光共振器の両端部における屈折率
が中央部のそれより小とされる。したがって、両端部に
おける光吸収を低下させることができて、光密度を低下
させることができることから、端面における光損傷を効
果的に回避できる。
ば、窓構造を有する半導体発光装置を、特別の製造方
法、製造工程を採ることなく、半導体層8の成膜に先立
って単に成膜抑制層13や微細凹凸面14を形成するの
みで、その後は通常の半導体発光装置の製造工程を採る
ことができるので、その製造工程も膨大となることがな
く、量産的に製造することができる。
造方法は、半導体レーザーとした場合であるが、半導体
発光ダイオード等に適用して同様の効果を得ることがで
きる。また、半導体発光装置の構造も上述した例に限ら
れるものではなく、例えばガイド層を有することのない
ダブルヘテロ構造など種々の構成を採ることができる。
用いた場合であるが、これ以外の基体による半導体発光
装置に本発明を適用することができる。
導体発光装置においては、その光共振器の共振器長方向
の両端部に格子定数の小さい領域を作り込み、中央領域
に格子定数が大きい領域を作り込む構成としたことか
ら、光共振器の両端部におけるバンドギャップが中央部
のそれより大とされるおのであり、これにより光共振器
の両端部における屈折率が中央部のそれより小とするこ
とができて、両端部における光吸収を低下させることが
できて、光密度を低下させることができることから、端
面における光損傷を効果的に回避でき、長寿命の大出力
半導体発光装置を構成することができる。
を異にする領域を、クラッド層や活性層を構成する半導
体層自体に作り込む構成としたことにより、冒頭に述べ
たような、異種の材料を、端面にエピタキシャル成長さ
せる場合の煩雑な作業を伴うことによる量産性の低下
や、エピタキシャル成長に際しての加熱による半導体層
におけるドーパントの移動の問題を解決できるものであ
る。
の形成において、エッチングを行う場合の端面における
表面性の低下、したがって、FFPの劣化や、信頼性の
問題の解決を図ることができる。
ような、Znの拡散量、拡散距離の制御を精密に行うよ
うな高度の技術を必要としない。
格子定数を異にする領域を半導体層に作り込む方法とし
て、半導体層をエピタキシャル成長する半導体基体に、
成膜の抑制膜の形成、あるいは微細凹凸を形成するのみ
で歪み緩和領域を形成して、他部の歪み緩和がなされて
いない領域との格子定数の差の発生を利用するものであ
るので、この格子定数を異にする領域の形成は、容易に
かつ確実に、量産的に行うことができ、したがって、コ
ストの低廉化をもはかることができる。
明製造方法によれば、工業的に多くの利益をもたらすと
ができるものである。
図である。
製造方法の一例の各工程での概略断面図である。
の一工程での概略断面図である。
び歪み緩和領域の一例の平面的パターン図である。
び歪み緩和領域の他の例の平面的パターン図である。
例の一工程での概略断面図である。
他の例の一工程での概略断面図である。
び歪み緩和領域の他の例の平面的パターン図である。
び歪み緩和領域の他の例の平面的パターン図である。
・第1ガイド層、4・・・活性層、5・・・第2ガイド
層、6・・・第2クラッド層、7・・・コンタクト層、
8・・・半導体層、9,10・・・電極、11・・・歪
み領域、12・・・歪み緩和領域、13・・・成膜抑制
層、14・・・微細凹凸面
Claims (10)
- 【請求項1】 基体上に、少なくとも第1導電型のクラ
ッド層と、活性層と、第2導電型のクラッド層を有する
半導体層を有し、光共振器の共振器長方向の両端面が劈
開面によって形成された半導体発光装置において、 上記半導体層に、相対的に格子定数が小さい領域と、大
きい領域とが選択的に作り込まれ、 上記光共振器の共振器長方向の両端部にその両端面に臨
んで、上記格子定数の小さい領域が形成され、上記光共
振器の中央領域に上記格子定数が大きい領域が形成され
て成ることを特徴とする半導体発光装置。 - 【請求項2】 上記格子定数が相対的に小さい領域が、
上記基体上に成膜された半導体層における歪み緩和領域
によって形成されて成ることを特徴とする請求項1に記
載の半導体発光装置。 - 【請求項3】 上記格子定数が相対的に大きい領域が、
上記基体上に成膜された半導体層における歪み緩和領域
によって形成されて成ることを特徴とする請求項1に記
載の半導体発光装置。 - 【請求項4】 上記基体上に選択的に成膜抑制層が形成
されて、該成膜抑制層上に上記歪み緩和領域が形成され
てなることを特徴とする請求項2に記載の半導体発光装
置。 - 【請求項5】 上記基体上に選択的に成膜抑制層が形成
されて、該成膜抑制層上に上記歪み緩和領域が形成され
てなることを特徴とする請求項3に記載の半導体発光装
置。 - 【請求項6】 上記基体上に選択的に微細凹凸が形成さ
れて、該微細凹凸の形成部上に上記歪み緩和領域が形成
されてなることを特徴とする請求項2に記載の半導体発
光装置。 - 【請求項7】 上記基体上に選択的に微細凹凸が形成さ
れて、該微細凹凸の形成部上に上記歪み緩和領域が形成
されてなることを特徴とする請求項3に記載の半導体発
光装置。 - 【請求項8】 基体上に、相対的に格子定数を異にする
歪み領域と、歪緩和領域とを選択的に形成しつつ少なく
とも第1導電型のクラッド層と、活性層と、第2導電型
のクラッド層を有する半導体層を成膜する成膜工程と、 上記光共振器の共振器長方向の両端部に上記両端面に臨
んで格子定数が、上記光共振器の中央領域における格子
定数より小とされた歪み領域もしくは歪み緩和領域が配
置されるように、上記半導体層を有する基体を劈開して
該劈開面によって光共振器の共振器長方向の両端面を形
成する劈開工程を有することを特徴とする半導体発光装
置の製造方法。 - 【請求項9】 上記半導体層の成膜に当たり、上記基体
表面に選択的に、成膜抑制層を形成して後、上記基体上
に、該基体の格子定数と異なる格子定数を有する半導体
層を、上記成膜抑制層が形成されていない領域において
は選択的に膜厚方向に成長させて歪み領域を形成し、上
記成膜抑制層上においては、面方向成長による半導体層
の成膜を行って、上記成膜抑制層上に歪み緩和領域を形
成するようにした請求項8に記載の半導体発光装置の製
造方法。 - 【請求項10】 上記半導体層の成膜に当たり、上記基
体表面に選択的に、微細凹凸領域を形成して後、上記基
体上に、該基体の格子定数と異なる格子定数を有する半
導体層を成膜して、上記微細凹凸領域が形成されていな
い領域に歪み領域を形成し、上記微細凹凸領域上におい
ては、歪み緩和領域を形成するようにした請求項8に記
載の半導体発光装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31394397A JP3918259B2 (ja) | 1997-11-14 | 1997-11-14 | 半導体発光装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31394397A JP3918259B2 (ja) | 1997-11-14 | 1997-11-14 | 半導体発光装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11150321A true JPH11150321A (ja) | 1999-06-02 |
JP3918259B2 JP3918259B2 (ja) | 2007-05-23 |
Family
ID=18047379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31394397A Expired - Fee Related JP3918259B2 (ja) | 1997-11-14 | 1997-11-14 | 半導体発光装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3918259B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031894A (ja) * | 2001-07-19 | 2003-01-31 | Sony Corp | 半導体レーザおよびその製造方法 |
JP2010219376A (ja) * | 2009-03-18 | 2010-09-30 | Sharp Corp | 窒化物半導体発光素子の製造方法 |
US8344413B2 (en) | 2009-05-29 | 2013-01-01 | Sharp Kabushiki Kaisha | Nitride semiconductor wafer, nitride semiconductor chip, and method of manufacture of nitride semiconductor chip |
US8664688B2 (en) | 2009-03-27 | 2014-03-04 | Sharp Kabushiki Kaisha | Nitride semiconductor light-emitting chip, method of manufacture thereof, and semiconductor optical device |
-
1997
- 1997-11-14 JP JP31394397A patent/JP3918259B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031894A (ja) * | 2001-07-19 | 2003-01-31 | Sony Corp | 半導体レーザおよびその製造方法 |
JP2010219376A (ja) * | 2009-03-18 | 2010-09-30 | Sharp Corp | 窒化物半導体発光素子の製造方法 |
US8664688B2 (en) | 2009-03-27 | 2014-03-04 | Sharp Kabushiki Kaisha | Nitride semiconductor light-emitting chip, method of manufacture thereof, and semiconductor optical device |
US8344413B2 (en) | 2009-05-29 | 2013-01-01 | Sharp Kabushiki Kaisha | Nitride semiconductor wafer, nitride semiconductor chip, and method of manufacture of nitride semiconductor chip |
Also Published As
Publication number | Publication date |
---|---|
JP3918259B2 (ja) | 2007-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3897186B2 (ja) | 化合物半導体レーザ | |
US5701321A (en) | Semiconductor laser producing short wavelength light | |
US5757833A (en) | Semiconductor laser having a transparent light emitting section, and a process of producing the same | |
US5539763A (en) | Semiconductor lasers and methods for fabricating semiconductor lasers | |
US20080049806A1 (en) | Nitride semiconductor laser and method for fabricating the same | |
JP2009065048A (ja) | 半導体発光素子およびその製造方法 | |
US6754245B2 (en) | GaN series surface-emitting laser diode having spacer for effective diffusion of holes between p-type electrode and active layer, and method for manufacturing the same | |
JP2815769B2 (ja) | 半導体レーザの製造方法 | |
US5870419A (en) | Double heterojunction semiconductor laser having improved light confinement | |
JP3864634B2 (ja) | 半導体発光装置及びその製造方法 | |
JP2003198057A (ja) | 半導体レーザ素子及びその製造方法 | |
JP3918259B2 (ja) | 半導体発光装置とその製造方法 | |
JP4599700B2 (ja) | 分布帰還型半導体レーザ | |
KR100266836B1 (ko) | 반도체레이저 | |
JP3918258B2 (ja) | 半導体発光装置とその製造方法 | |
JP2001057459A (ja) | 半導体レーザ | |
KR20010085668A (ko) | 반도체 발광 장치의 제조 방법 및 반도체 발광 장치 | |
JP4984514B2 (ja) | 半導体発光素子および該半導体発光素子の製造方法 | |
JP2001015864A (ja) | 半導体レーザ素子およびその製造方法 | |
US6921677B2 (en) | Method of manufacturing semiconductor element, and semiconductor element manufactured with this method | |
JP4799847B2 (ja) | 半導体レーザ素子及びその製造方法 | |
WO2023144960A1 (ja) | 光半導体装置 | |
JP3149962B2 (ja) | 多波長半導体レーザ素子及びその駆動方法 | |
JPH037153B2 (ja) | ||
JPH07193322A (ja) | 半導体レーザアレイの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
A131 | Notification of reasons for refusal |
Effective date: 20061003 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070205 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
LAPS | Cancellation because of no payment of annual fees |