JPH07193322A - 半導体レーザアレイの製造方法 - Google Patents
半導体レーザアレイの製造方法Info
- Publication number
- JPH07193322A JPH07193322A JP33034293A JP33034293A JPH07193322A JP H07193322 A JPH07193322 A JP H07193322A JP 33034293 A JP33034293 A JP 33034293A JP 33034293 A JP33034293 A JP 33034293A JP H07193322 A JPH07193322 A JP H07193322A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor laser
- laser array
- manufacturing
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】高出力特性に優れる半導体レーザアレイを簡単
な方法で再現性よく製造する。 【構成】半導体基板１の表面に誘電体薄膜ストライプ２
１を一定の幅および間隔で周期状に形成した後、活性層
４を含む多層構造を選択的に形成し、クラッド層７で全
面に埋め込んでレーザアレイとする。半導体のエッチン
グなしに良好な光出力特性が再現性よく得られる。
な方法で再現性よく製造する。 【構成】半導体基板１の表面に誘電体薄膜ストライプ２
１を一定の幅および間隔で周期状に形成した後、活性層
４を含む多層構造を選択的に形成し、クラッド層７で全
面に埋め込んでレーザアレイとする。半導体のエッチン
グなしに良好な光出力特性が再現性よく得られる。
Description
【０００１】
【産業上の利用分野】本発明は、計測、加工などに用い
られる高出力半導体レーザの製造方法に関する。
られる高出力半導体レーザの製造方法に関する。
【０００２】
【従来の技術】光計測、特に距離測定用の光源として、
波長１μｍ以上の大出力半導体レーザの開発が進んでい
る。半導体レーザの高出力化にはいくつかの方法がある
が、もっとも代表的なものはレーザ素子単体をアレイ状
に並べて一様に電流を注入する構造である。従来の報告
例として、図４に示すように活性層４は途切れなく形成
され、ｐ型ＩｎＰクラッド層７をアレイ状に形成したリ
ッジガイド構造（Ｎ．Ｋ．Ｄｕｔｔａ ｅｔ ａｌ．，
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ｖ
ｏｌ．４６，ｐｐ．８０３（１９８５））や、図５に示
すように活性層４がアレイ状に形成され、ｐ型ＩｎＰク
ラッド層７で全面に埋め込まれた埋め込みリッジ構造
（Ｍ． Ｒａｚｅｇｈｉ ｅｔ ａｌ．，Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌ．５０，
ｐｐ．２３０（１９８７））がある。このようなアレイ
構造では、屈折率導波構造の単体ストライプ構造素子が
光学的に弱く結合しており、位相の揃った放射角の狭い
出射ビームが得られる。光出力はアレイの数が多いほど
増加し、従来例のうち前者ではパルスピーク出力０．５
Ｗが、また後者ではＣＷ出力０．１２Ｗ、パルスピーク
出力０．３Ｗが報告されている。
波長１μｍ以上の大出力半導体レーザの開発が進んでい
る。半導体レーザの高出力化にはいくつかの方法がある
が、もっとも代表的なものはレーザ素子単体をアレイ状
に並べて一様に電流を注入する構造である。従来の報告
例として、図４に示すように活性層４は途切れなく形成
され、ｐ型ＩｎＰクラッド層７をアレイ状に形成したリ
ッジガイド構造（Ｎ．Ｋ．Ｄｕｔｔａ ｅｔ ａｌ．，
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ｖ
ｏｌ．４６，ｐｐ．８０３（１９８５））や、図５に示
すように活性層４がアレイ状に形成され、ｐ型ＩｎＰク
ラッド層７で全面に埋め込まれた埋め込みリッジ構造
（Ｍ． Ｒａｚｅｇｈｉ ｅｔ ａｌ．，Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌ．５０，
ｐｐ．２３０（１９８７））がある。このようなアレイ
構造では、屈折率導波構造の単体ストライプ構造素子が
光学的に弱く結合しており、位相の揃った放射角の狭い
出射ビームが得られる。光出力はアレイの数が多いほど
増加し、従来例のうち前者ではパルスピーク出力０．５
Ｗが、また後者ではＣＷ出力０．１２Ｗ、パルスピーク
出力０．３Ｗが報告されている。
【０００３】
【発明が解決しようとする課題】このような高出力アレ
イ半導体レーザは広い発光面積を有し、複数のストライ
プ構造に一様に電流流入するため、良質な活性層を均一
に形成することが重要である。また滑らかで幅の狭いビ
ームパターンを再現性よく得るためには、各ストライプ
構造の形状が同一であることが必要である。
イ半導体レーザは広い発光面積を有し、複数のストライ
プ構造に一様に電流流入するため、良質な活性層を均一
に形成することが重要である。また滑らかで幅の狭いビ
ームパターンを再現性よく得るためには、各ストライプ
構造の形状が同一であることが必要である。
【０００４】しかし従来の製造方法ではこうしたストラ
イプ構造を形成するために半導体層のエッチング工程を
必要としていた。すなわち図４の素子では、ｐ型ＩｎＰ
クラッド層を活性層の直上までエッチングしてリッジ構
造を形成しており、図５の素子では活性層を全面に成長
した後にエッチングで複数のストライプ構造を形成して
いた。こうしたエッチングによる素子形成ではエッチン
グ深さやサイドエッチング量のばらつきは避けられず、
均一なアレイ構造を再現性よく製造することは困難であ
った。
イプ構造を形成するために半導体層のエッチング工程を
必要としていた。すなわち図４の素子では、ｐ型ＩｎＰ
クラッド層を活性層の直上までエッチングしてリッジ構
造を形成しており、図５の素子では活性層を全面に成長
した後にエッチングで複数のストライプ構造を形成して
いた。こうしたエッチングによる素子形成ではエッチン
グ深さやサイドエッチング量のばらつきは避けられず、
均一なアレイ構造を再現性よく製造することは困難であ
った。
【０００５】半導体のエッチングなしに半導体レーザを
製造する方法として、選択成長によるものがある（佐々
木他 特開平４−１０５３８３号公報（特願平２−２２
２９２８号））。この方法では図６に示すように、半導
体基板表面に成長阻止マスクである一対の誘電体薄膜ス
トライプ２１を一定間隔で形成した後に、活性層を含む
半導体多層膜を選択的に積層し、一対の薄膜ストライプ
２１に挟まれた導波領域２２に形成された多層膜を半導
体レーザなどの光導波構造として用いるものである。こ
の方法を用いれば半導体のエッチングが不要で薄膜スト
ライプの形成のみで導波構造が形成できるため、均一
性、再現性に優れるという特徴がある。
製造する方法として、選択成長によるものがある（佐々
木他 特開平４−１０５３８３号公報（特願平２−２２
２９２８号））。この方法では図６に示すように、半導
体基板表面に成長阻止マスクである一対の誘電体薄膜ス
トライプ２１を一定間隔で形成した後に、活性層を含む
半導体多層膜を選択的に積層し、一対の薄膜ストライプ
２１に挟まれた導波領域２２に形成された多層膜を半導
体レーザなどの光導波構造として用いるものである。こ
の方法を用いれば半導体のエッチングが不要で薄膜スト
ライプの形成のみで導波構造が形成できるため、均一
性、再現性に優れるという特徴がある。
【０００６】しかしこれらの発明では半導体レーザ単体
を製造することを目的としており、一対の誘電体薄膜ス
トライプ２１は一定間隔で形成されていた。このため半
導体レーザアレイの製造には適用することができなかっ
た。
を製造することを目的としており、一対の誘電体薄膜ス
トライプ２１は一定間隔で形成されていた。このため半
導体レーザアレイの製造には適用することができなかっ
た。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めの手段は以下の通りである。
めの手段は以下の通りである。
【０００８】半導体基板表面に複数の誘電体薄膜をスト
ライプ状に形成し、前記誘電体薄膜ストライプに挟まれ
た領域に選択的に活性層を含む半導体多層構造を形成す
る工程を含むことを特徴とする半導体レーザの製造方法
において、前記誘電体薄膜ストライプの幅および間隔が
一定であることを特徴とし、かつ前記誘電体薄膜ストラ
イプに挟まれた領域に選択的に形成された複数の半導体
多層構造を覆うように半導体クラッド層を形成する工程
を含むことを特徴とする、半導体レーザアレイの製造方
法。
ライプ状に形成し、前記誘電体薄膜ストライプに挟まれ
た領域に選択的に活性層を含む半導体多層構造を形成す
る工程を含むことを特徴とする半導体レーザの製造方法
において、前記誘電体薄膜ストライプの幅および間隔が
一定であることを特徴とし、かつ前記誘電体薄膜ストラ
イプに挟まれた領域に選択的に形成された複数の半導体
多層構造を覆うように半導体クラッド層を形成する工程
を含むことを特徴とする、半導体レーザアレイの製造方
法。
【０００９】上記の半導体レーザアレイの製造方法にお
いて、半導体基板表面の一部に回折格子を形成した後に
半導体多層膜および半導体クラッド層を積層し、電極を
回折格子の形成してある領域としていない領域とに分割
して形成することを特徴とする半導体レーザアレイの製
造方法。
いて、半導体基板表面の一部に回折格子を形成した後に
半導体多層膜および半導体クラッド層を積層し、電極を
回折格子の形成してある領域としていない領域とに分割
して形成することを特徴とする半導体レーザアレイの製
造方法。
【００１０】
【作用】図６に示すような従来の選択成長を用いた素子
製造方法では、一対の薄膜ストライプ２１に挟まれた導
波領域２２のみを活性層として用いており、他の成長領
域は素子に含めることができなかった。それに対して本
発明では一定の幅および間隔の薄膜ストライプ２１を周
期状に形成し、選択的に形成された半導体多層膜すべて
を半導体レーザアレイの活性層とすることに特徴があ
る。
製造方法では、一対の薄膜ストライプ２１に挟まれた導
波領域２２のみを活性層として用いており、他の成長領
域は素子に含めることができなかった。それに対して本
発明では一定の幅および間隔の薄膜ストライプ２１を周
期状に形成し、選択的に形成された半導体多層膜すべて
を半導体レーザアレイの活性層とすることに特徴があ
る。
【００１１】
【実施例】以下に本発明を利用して半導体レーザアレイ
を製造した例について述べる。図１は半導体レーザアレ
イの製造工程を示す断面図である。まず図１（ａ）に示
すように、（１００）方位ｎ型ＩｎＰ基板１の表面にＳ
ｉＯ2 膜２１を形成し、［０１１］方向の周期ストライ
プに加工した。ＳｉＯ2 ストライプ幅は４μｍ、間隔も
４μｍとした。次に図１（ｂ）に示すように、ｎ型Ｉｎ
Ｐクラッド層２（層厚０．１μｍ）、ＩｎＧａＡｓ／Ｉ
ｎＧａＡｓＰ多重量子井戸構造からなる活性層４（井戸
層厚７ｎｍ、バリア層厚１０ｎｍ、井戸数５）、ｐ型Ｉ
ｎＰクラッド層６（層厚０．１μｍ）からなる半導体多
層構造を選択的に形成した。結晶成長は有機金属気相成
長法（ＭＯＶＰＥ）を用いた。次に図１（ｃ）に示すよ
うにＳｉＯ2 ストライプ２１を除去し、ｐ型ＩｎＰクラ
ッド層７（層厚１．５μｍ）およびｐ型ＩｎＧａＡｓキ
ャップ層８（層厚０．３μｍ）を全面に形成した。ｐ側
電極１１およびｎ側電極１２を両面に形成し、厚さ１０
０μｍ、長さ６００μｍ、幅３００μｍに切り出してダ
イヤモンドヒートシンク上にマウントして特性を評価し
た。素子のしきい値電流は４００ｍＡで、両端面へき開
の状態で最大ＣＷ出力は７００ｍＷが得られた。また遠
視野像の半値全幅は水平方向で３゜、垂直方向で３５゜
であり、位相の揃った単峰ビームが得られた。同一ウエ
ハから切り出した１００個の素子において、ＣＷ出力が
５００ｍＷ以上の素子が全体の８０％、水平方向の半値
全幅が５゜以下の素子が７５％と高い均一性を示した。
このような高い均一性は、本素子が選択成長によって均
一に形成されていることによるものと考えられる。
を製造した例について述べる。図１は半導体レーザアレ
イの製造工程を示す断面図である。まず図１（ａ）に示
すように、（１００）方位ｎ型ＩｎＰ基板１の表面にＳ
ｉＯ2 膜２１を形成し、［０１１］方向の周期ストライ
プに加工した。ＳｉＯ2 ストライプ幅は４μｍ、間隔も
４μｍとした。次に図１（ｂ）に示すように、ｎ型Ｉｎ
Ｐクラッド層２（層厚０．１μｍ）、ＩｎＧａＡｓ／Ｉ
ｎＧａＡｓＰ多重量子井戸構造からなる活性層４（井戸
層厚７ｎｍ、バリア層厚１０ｎｍ、井戸数５）、ｐ型Ｉ
ｎＰクラッド層６（層厚０．１μｍ）からなる半導体多
層構造を選択的に形成した。結晶成長は有機金属気相成
長法（ＭＯＶＰＥ）を用いた。次に図１（ｃ）に示すよ
うにＳｉＯ2 ストライプ２１を除去し、ｐ型ＩｎＰクラ
ッド層７（層厚１．５μｍ）およびｐ型ＩｎＧａＡｓキ
ャップ層８（層厚０．３μｍ）を全面に形成した。ｐ側
電極１１およびｎ側電極１２を両面に形成し、厚さ１０
０μｍ、長さ６００μｍ、幅３００μｍに切り出してダ
イヤモンドヒートシンク上にマウントして特性を評価し
た。素子のしきい値電流は４００ｍＡで、両端面へき開
の状態で最大ＣＷ出力は７００ｍＷが得られた。また遠
視野像の半値全幅は水平方向で３゜、垂直方向で３５゜
であり、位相の揃った単峰ビームが得られた。同一ウエ
ハから切り出した１００個の素子において、ＣＷ出力が
５００ｍＷ以上の素子が全体の８０％、水平方向の半値
全幅が５゜以下の素子が７５％と高い均一性を示した。
このような高い均一性は、本素子が選択成長によって均
一に形成されていることによるものと考えられる。
【００１２】次にマスターレーザアレイと光増幅器を集
積した素子を製造した例について述べる。図２に素子の
斜視図を示す。素子はマスターレーザ部３１、分離部３
２および光増幅部３３からなる。はじめにｎ型ＩｎＰ基
板１表面のマスターレーザ部３１のみに回折格子２３を
形成した後に、ｎ型ＩｎＧａＡｓＰガイド層３、活性層
４を含む多層構造を選択的に形成し、ｐ型ＩｎＰクラッ
ド層７で全面に埋め込んだ構造となっており、ｐ側電極
１１はマスターレーザ部３１と光増幅部３３で独立した
構成となっている。こうした集積素子を形成する際に、
活性層成長時のマスクパターンとしては図３（ａ）のよ
うに各領域で一様のパターンにする方法もあるが、ここ
では図３（ｂ）のようにマスターレーザ部３１では活性
層４が形成される導波領域２２の幅は一定としたが、光
増幅部３３では導波領域２２がテーパ状に広がって、お
互いに結合するパターンとした。こうしたテーパ構造光
増幅器と単一ストライプレーザを集積した素子はすでに
報告されており、例えばエレクトロニクス・レター誌
（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌ．
２８，ｐ．２０１（１９９２））、単一横モードを保存
したままで高い光出力が得られている。本実施例ではア
レイ半導体レーザと光増幅器を集積した素子を製造し
た。製造工程は図１の素子とほぼ同様であるが、結晶成
長には原子状水素照射を用いたガスソース分子線エピタ
キシャル法を用いた。ｐ側電極およびＩｎＧａＡｓキャ
ップ層８は、導波領域２２の外側部分および分離部３２
でエッチングにより除去し、導波領域２２のみに電流が
流れるようにした。各領域の長さはマスターレーザ部３
１は５００μｍ、分離部３２は２０μｍ、光増幅部３３
は１ｍｍとした。
積した素子を製造した例について述べる。図２に素子の
斜視図を示す。素子はマスターレーザ部３１、分離部３
２および光増幅部３３からなる。はじめにｎ型ＩｎＰ基
板１表面のマスターレーザ部３１のみに回折格子２３を
形成した後に、ｎ型ＩｎＧａＡｓＰガイド層３、活性層
４を含む多層構造を選択的に形成し、ｐ型ＩｎＰクラッ
ド層７で全面に埋め込んだ構造となっており、ｐ側電極
１１はマスターレーザ部３１と光増幅部３３で独立した
構成となっている。こうした集積素子を形成する際に、
活性層成長時のマスクパターンとしては図３（ａ）のよ
うに各領域で一様のパターンにする方法もあるが、ここ
では図３（ｂ）のようにマスターレーザ部３１では活性
層４が形成される導波領域２２の幅は一定としたが、光
増幅部３３では導波領域２２がテーパ状に広がって、お
互いに結合するパターンとした。こうしたテーパ構造光
増幅器と単一ストライプレーザを集積した素子はすでに
報告されており、例えばエレクトロニクス・レター誌
（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌ．
２８，ｐ．２０１（１９９２））、単一横モードを保存
したままで高い光出力が得られている。本実施例ではア
レイ半導体レーザと光増幅器を集積した素子を製造し
た。製造工程は図１の素子とほぼ同様であるが、結晶成
長には原子状水素照射を用いたガスソース分子線エピタ
キシャル法を用いた。ｐ側電極およびＩｎＧａＡｓキャ
ップ層８は、導波領域２２の外側部分および分離部３２
でエッチングにより除去し、導波領域２２のみに電流が
流れるようにした。各領域の長さはマスターレーザ部３
１は５００μｍ、分離部３２は２０μｍ、光増幅部３３
は１ｍｍとした。
【００１３】レーザの発振しきい値電流は６０ｍＡで、
光増幅部に電流を２Ａ注入することにより、最大ＣＷ出
力８００ｍＷが得られた。また放射ビームは単峰で光出
力の増加に対しても安定であった。
光増幅部に電流を２Ａ注入することにより、最大ＣＷ出
力８００ｍＷが得られた。また放射ビームは単峰で光出
力の増加に対しても安定であった。
【００１４】
【発明の効果】以上述べたように、本発明の半導体レー
ザアレイの製造方法を用いることにより、半導体のエッ
チングを用いずに選択成長によりアレイ構造が高い均一
性、再現性のもとで形成できるようになった。なお実施
例ではＩｎＰ基板上のＩｎＧａＡｓＰ／ＩｎＰ系のレー
ザ素子の製造例について示したが、ＧａＡｓ基板のＡｌ
ＧａＡｓ、ＩｎＧａＡｓ／ＧａＡｓ系材料の素子でも同
様の方法で同様の効果が得られる。
ザアレイの製造方法を用いることにより、半導体のエッ
チングを用いずに選択成長によりアレイ構造が高い均一
性、再現性のもとで形成できるようになった。なお実施
例ではＩｎＰ基板上のＩｎＧａＡｓＰ／ＩｎＰ系のレー
ザ素子の製造例について示したが、ＧａＡｓ基板のＡｌ
ＧａＡｓ、ＩｎＧａＡｓ／ＧａＡｓ系材料の素子でも同
様の方法で同様の効果が得られる。
【図１】本発明の半導体レーザアレイの製造方法を示す
断面図である。
断面図である。
【図２】本発明の半導体レーザアレイと光増幅器の集積
素子の構造を示す斜視図である。
素子の構造を示す斜視図である。
【図３】本発明の半導体レーザアレイと光増幅器の集積
素子の製造方法を示すマスクパターンの表面図である。
素子の製造方法を示すマスクパターンの表面図である。
【図４】従来の発明による半導体レーザアレイの構造を
示す断面図である。
示す断面図である。
【図５】従来の発明による半導体レーザアレイの構造を
示す断面図である。
示す断面図である。
【図６】従来の発明の選択成長による光半導体素子の製
造方法を示す断面図である。
造方法を示す断面図である。
０ ｎ型ＩｎＰ基板 １ ｎ型ＩｎＰクラッド層 ３ ｎ型ＩｎＧａＡｓＰガイド層 ４ 活性層 ５ ｐ型ＩｎＧａＡｓＰガイド層 ６ ｐ型ＩｎＰクラッド層 ７ ｐ型ＩｎＰクラッド層 ８ ｐ型ＩｎＧａＡｓキャップ層 １１ ｐ側電極 １２ ｎ側電極 ２１ ＳｉＯ2 膜 ２２ 導波領域 ２３ 回折格子 ３１ マスターレーザ部 ３２ 分離部 ３３ 光増幅部
Claims (2)
- 【請求項１】 半導体基板表面に複数の誘電体薄膜をス
トライプ状に形成し、前記誘電体薄膜ストライプに挟ま
れた領域に選択的に活性層を含む半導体多層構造を形成
する工程を有する半導体レーザの製造方法において、前
記誘電体薄膜ストライプの幅および間隔を一定とし、か
つ前記誘電体薄膜ストライプに挟まれた領域に選択的に
形成された複数の半導体多層構造を覆うように半導体ク
ラッド層を形成する工程を含むことを特徴とする、半導
体レーザアレイの製造方法。 - 【請求項２】 前記半導体レーザアレイの製造方法にお
いて、半導体基板表面の一部に回折格子を形成した後に
半導体多層膜および半導体クラッド層を積層し、電極を
回折格子の形成してある領域としていない領域とに分割
して形成することを特徴とする請求項１記載の半導体レ
ーザアレイの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5330342A JP2727944B2 (ja) | 1993-12-27 | 1993-12-27 | 半導体レーザアレイの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5330342A JP2727944B2 (ja) | 1993-12-27 | 1993-12-27 | 半導体レーザアレイの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193322A true JPH07193322A (ja) | 1995-07-28 |
| JP2727944B2 JP2727944B2 (ja) | 1998-03-18 |
Family
ID=18231551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5330342A Expired - Fee Related JP2727944B2 (ja) | 1993-12-27 | 1993-12-27 | 半導体レーザアレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727944B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002049172A1 (fr) * | 2000-12-15 | 2002-06-20 | The Furukawa Electric Co., Ltd | Element laser a semi-conducteur, module laser a semi-conducteur et procede de production dudit module et dudit element, et amplificateur a fibre optique associe |
| JP2002518857A (ja) * | 1998-09-23 | 2002-06-25 | サーノフ コーポレーション | 高電力半導体光源 |
| JP2019091839A (ja) * | 2017-11-16 | 2019-06-13 | 株式会社東芝 | 面発光量子カスケードレーザ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243673A (ja) * | 1992-03-02 | 1993-09-21 | Matsushita Electron Corp | 半導体レーザアレイ装置 |
-
1993
- 1993-12-27 JP JP5330342A patent/JP2727944B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243673A (ja) * | 1992-03-02 | 1993-09-21 | Matsushita Electron Corp | 半導体レーザアレイ装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002518857A (ja) * | 1998-09-23 | 2002-06-25 | サーノフ コーポレーション | 高電力半導体光源 |
| WO2002049172A1 (fr) * | 2000-12-15 | 2002-06-20 | The Furukawa Electric Co., Ltd | Element laser a semi-conducteur, module laser a semi-conducteur et procede de production dudit module et dudit element, et amplificateur a fibre optique associe |
| JP2019091839A (ja) * | 2017-11-16 | 2019-06-13 | 株式会社東芝 | 面発光量子カスケードレーザ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2727944B2 (ja) | 1998-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
| US5757835A (en) | Semiconductor laser device | |
| JPH10200190A (ja) | 半導体レーザ及びその製造方法 | |
| EP0486128B1 (en) | A semiconductor optical device and a fabricating method therefor | |
| JPH0656906B2 (ja) | 半導体レ−ザ装置 | |
| JPH09139550A (ja) | 半導体レーザ装置の製造方法、及び半導体レーザ装置 | |
| JP2001345514A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2815769B2 (ja) | 半導体レーザの製造方法 | |
| US5763287A (en) | Method of fabricating semiconductor optical device | |
| JPH07193322A (ja) | 半導体レーザアレイの製造方法 | |
| JP4984514B2 (ja) | 半導体発光素子および該半導体発光素子の製造方法 | |
| JP4497269B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP3186645B2 (ja) | 半導体レーザ及びその製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JP3918259B2 (ja) | 半導体発光装置とその製造方法 | |
| JP7103552B1 (ja) | 光半導体装置 | |
| US7803645B2 (en) | Semiconductor light-emitting device and a method for manufacturing the same | |
| JP2500615B2 (ja) | 埋め込み構造半導体光デバイスの製造方法 | |
| JPH11150320A (ja) | 半導体発光装置とその製造方法 | |
| JP3472739B2 (ja) | 半導体レーザの製造方法 | |
| JP3505913B2 (ja) | 半導体発光装置の製造方法 | |
| KR100248431B1 (ko) | 방열구조를 갖는 고출력 반도체 레이저 | |
| JP2873462B2 (ja) | 半導体発光素子およびその製造方法 | |
| US20010053166A1 (en) | Semiconductor laser and fabricating method of the same | |
| JP2973215B2 (ja) | 半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |