JP7103552B1 - 光半導体装置 - Google Patents

Abstract

第１導電型の半導体基板（１）の上においてアクティブ部（Ａ）及びパッシブ部（Ｂ）が第１の方向に沿って交互に並んでいる。電極（２）がアクティブ部（Ａ）の上に設けられている。アクティブ部（Ａ）は、半導体基板（１）の上に順に積層された活性層（４）、第２導電型クラッド層（５）、第２導電型コンタクト層（６）を有する。アクティブ部（Ａ）は、第１の方向に直交する第２の方向において前端面（８）と後端面（９）に挟まれた共振器構造となっている。アクティブ部（Ａ）の第２導電型コンタクト層（６）は電極（２）に接している。パッシブ部（Ｂ）は、第２導電型コンタクト層（６）と、第２導電型コンタクト層（６）の上に設けられた第１導電型層（７）とを有する。

Description

本開示は、光半導体装置に関する。

横方向に複数の端面出射レーザがアレイ状に並んだレーザアレイチップをジャンクションダウン実装する光半導体装置が開発されている。従来構造では、発光点以外を通る電流パスを遮断するため、電流注入を行うコンタクト開口部以外のパッシブ部を絶縁膜で覆っていた。

なお、端面近傍のｐ型ＩｎＧａＡｓＰコンタクト層の上にｎ型ＩｎＰ層を設けて端面近傍への電流注入を防ぐ半導体レーザが提案されている（例えば、特許文献１参照）。しかし、この半導体レーザは、前端面と後端面の間に電流注入領域と非電流注入領域が並んでおり、横方向に複数の端面出射レーザがアレイ状に並んだレーザアレイチップではない。

日本特開２００３－１５２２７４号公報

レーザアレイチップ全体が良品となるには、単体レーザの良品が規定数連続しなければならない。従って、単体レーザの不良品が発生した場合に不良を取り除くように任意の場所でレーザアレイチップの良品を切出せば歩留を向上させることができる。しかし、従来構造のようにパッシブ部すべてが硬い絶縁膜で覆われていると、その上から劈開を行うことは難しい。また、パッシブ部に絶縁膜を設けないと、ジャンクションダウン実装を行った場合には絶縁膜が無い部分にはんだが流れ込む。従って、想定しない電流パスが生じるため、実装方法が制限されてしまうという問題がある。

本開示は、上述のような課題を解決するためになされたもので、その目的はジャンクションダウン実装を行った場合でもパッシブ部に電流が流れるのを防ぐことができ、任意のパッシブ部で劈開によるチップ切出しが可能な光半導体装置を得るものである。

本開示に係る光半導体装置は、第１導電型の半導体基板と、前記半導体基板の上において第１の方向に沿って交互に並んだアクティブ部及びパッシブ部と、前記アクティブ部の上に設けられた電極とを備え、前記アクティブ部は、前記半導体基板の上に順に積層された活性層、第２導電型クラッド層、第２導電型コンタクト層を有し、前記アクティブ部は、前記第１の方向に直交する第２の方向において前端面と後端面に挟まれた共振器構造となっており、前記アクティブ部の前記第２導電型コンタクト層は前記電極に接し、前記第２導電型クラッド層から前記活性層の下までエッチングされて前記第２の方向に延びるリッジ構造が形成され、埋め込み層が前記リッジ構造の側面を前記活性層より高い位置まで覆うように形成され、前記第２導電型コンタクト層は前記リッジ構造及び前記埋め込み層の上に形成され、前記パッシブ部は、前記半導体基板の上に順に積層された前記埋め込み層、前記第２導電型コンタクト層、前記第２導電型コンタクト層の上に設けられた第１導電型層を有することを特徴とする。

本開示では、パッシブ部において第２導電型コンタクト層と電極との間に第１導電型層が設けられている。これにより、ジャンクションダウン実装を行った場合でもパッシブ部に電流が流れるのを防ぐことができる。また、パッシブ部の表面をＳｉＯ_２などの硬い絶縁膜で覆わなくてもよいため、任意のパッシブ部で劈開によるチップ切出しが可能である。

実施の形態１に係る光半導体装置を示す断面図である。 図１のＩ－ＩＩに沿った断面図である。 実施の形態１に係る光半導体装置をジャンクションダウン実装した状態を示す断面図である。 実施の形態２に係る光半導体装置を示す断面図である。 実施の形態２に係る光半導体装置をジャンクションダウン実装した状態を示す断面図である。 実施の形態３に係る光半導体装置を示す断面図である。 実施の形態３に係る光半導体装置をジャンクションダウン実装した状態を示す断面図である。 実施の形態４に係る光半導体装置を示す斜視図である。 図８のＩ－ＩＩに沿った断面図である。 実施の形態５に係る光半導体装置を示す斜視図である。 図１０のＩ－ＩＩに沿った断面図である。

実施の形態に係る光半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１
図１は、実施の形態１に係る光半導体装置を示す断面図である。レーザ共振器に対して垂直に交わる水平方向をＸ、半導体層の積層方向をＹ、光が伝搬するレーザ共振器方向をＺとする。図１はＸＹ平面を示し、図２はＹＺ平面を示す。本実施の形態では光半導体装置が端面出射型ストライプ構造レーザアレイの場合について説明するが、これに限らず、導波路型の光半導体装置であればＬＥＤ、光増幅器、光変調器等の場合でも同様の効果を得ることができる。

ｎ型ＩｎＰ基板１の上において、Ｚ方向に奥行きを持つアクティブ部Ａとパッシブ部Ｂのストライプ構造がＸ方向に沿って交互にアレイ状に並んでいる。光半導体装置は２個以上のアクティブ部Ａを有する。ｐ型電極２がアクティブ部Ａとパッシブ部Ｂの上に設けられている。ｎ型ＩｎＰ基板１の下面にｎ型電極３が設けられている。

アクティブ部Ａは、ｎ型ＩｎＰ基板１の上に順に積層された活性層４、ｐ型ＩｎＰクラッド層５、ｐ型ＩｎＧａＡｓコンタクト層６を有する。最表面に露出したアクティブ部Ａのｐ型ＩｎＧａＡｓコンタクト層６はｐ型電極２に接している。

パッシブ部Ｂは、ｎ型ＩｎＰ基板１の上に順に積層された活性層４、ｐ型ＩｎＰクラッド層５、ｐ型ＩｎＧａＡｓコンタクト層６、ｎ型ＩｎＰ層７を有する。ｐ型ＩｎＧａＡｓコンタクト層６とｐ型電極２との間にｎ型ＩｎＰ層７が設けられている点がアクティブ部Ａとは異なる。パッシブ部Ｂはアクティブ部Ａと隣接している。アクティブ部Ａのｐ型電極２とｎ型電極３はアクティブ部Ａの範囲内に収まっていてもよく、パッシブ部Ｂまではみ出していてもよい。

ｎ型ＩｎＰ基板１は、（００１）面を主面とし、Ｓｉがドーピングされ、キャリア濃度４Ｅ＋１８ｃｍ^－３である。活性層４は、ＡｌＧａＩｎＡｓ系又はＩｎＧａＡｓＰ系材料からなり、厚さ０．２ｕｍである。ｐ型ＩｎＰクラッド層５は、Ｚｎがドーピングされ、キャリア濃度１Ｅ＋１８ｃｍ^－３、厚さ２ｕｍである。ｐ型ＩｎＧａＡｓコンタクト層６は、キャリア濃度１Ｅ＋１９ｃｍ^－３、厚さ０．３ｕｍである。ｎ型ＩｎＰ層７は、キャリア濃度１Ｅ＋１８ｃｍ^－３、厚さ０．１ｕｍである。ｎ型ＩｎＰ基板１と活性層４の間に、キャリア濃度４Ｅ＋１８ｃｍ^－３、厚さ０．５ｕｍのｎ型ＩｎＰクラッド層が挟まっていてもよい。活性層４は、多重量子井戸構造又は量子ドット構造を含んでいてもよい。ｐ型ＩｎＧａＡｓコンタクト層６は、ｐ型ＩｎＧａＡｓとｐ型ＩｎＧａＡｓＰを組み合わせた構造でもよい。ｐ型ＩｎＧａＡｓコンタクト層６とｎ型ＩｎＰ層７の間にキャリア濃度１Ｅ＋１８ｃｍ^－３、厚さ０．１ｕｍのｐ型ＩｎＰ層が挟まっていてもよい。

図２は図１のＩ－ＩＩに沿った断面図である。アクティブ部Ａは、Ｚ方向において、ＸＹ平面に平行な前端面８と後端面９に挟まれた共振器構造となっている。

続いて、本実施の形態に係る光半導体装置の製造方法を説明する。まずｎ型ＩｎＰ基板１の上に、活性層４、ｐ型ＩｎＰクラッド層５、ｐ型ＩｎＧａＡｓコンタクト層６、ｎ型ＩｎＰ層７を、ＭＯＣＶＤ又はＭＢＥのような半導体膜成長装置を用いて順に結晶成長する。この積層構造を成長した後に、最表面のｎ型ＩｎＰ層７の上にフォトレジストを塗布する。次に、アクティブ部Ａに対応する領域においてフォトレジストに［１１０］方向に延びるストライプ状の開口を形成する。開口幅は０．５ｕｍから２０ｕｍの間、開口のＸ方向間隔は１００ｕｍから３００ｕｍの間であるが、この範囲に限定するものではない。

次に、塩酸を用いてフォトレジストの開口から露出しているｎ型ＩｎＰ層７を除去し、その下のｐ型ＩｎＧａＡｓコンタクト層６を露出させる。ＩｎＧａＡｓはＩｎＰよりも塩酸に対するエッチングレートが低いので、ＩｎＰ層のみを選択的にエッチングすることができる。フォトレジストを除去した後、ｐ型ＩｎＧａＡｓコンタクト層６の上とｎ型ＩｎＰ基板１の下にＡｕ，Ｐｔ，Ｚｎ，Ｇｅ，Ｎｉ，Ｔｉ等を含む金属単体又はこれらの金属の組み合わせを成膜し、ｐ型電極２とｎ型電極３を形成する。金属成膜には蒸着又はスパッタ装置を用いる。次に、劈開により（１１０）面からなる前端面８と後端面９を形成する。最後に最表面にｎ型ＩｎＰ層７が露出しているパッシブ部Ｂを［１１０］方向に劈開し、任意数のストライプレーザが並んだレーザアレイを製造する。このレーザアレイは結晶成長１回のみで製造可能なため、低コストで効率よく製造することができる。

図３は、実施の形態１に係る光半導体装置をジャンクションダウン実装した状態を示す断面図である。光半導体装置のｐ型電極２を下にしてはんだ１０を用いてサブマウント１１にジャンクションダウン実装している。ジャンクションダウン実装は、活性層４とサブマウント１１の距離を近づけることで放熱性が良く、サブマウント１１から活性層４までの距離を結晶成長膜厚で決定できるために活性層４のＹ方向位置制御性が良いという利点がある。

実施の形態１の光半導体装置を動作させるには、ｐ型電極２とｎ型電極３に順方向の電圧印加を行う。すると、アクティブ部Ａではｐ型ＩｎＧａＡｓコンタクト層６からｐ型ＩｎＰクラッド層５を通って活性層４にホールが供給され、ｎ型ＩｎＰ基板１から活性層４に電子が供給される。活性層４内で電子とホールが再結合すると、光学利得と発光を得ることができる。一方、パッシブ部Ｂの最表面のｎ型ＩｎＰ層７にはんだ１０が付着して電圧印加されたとしても、ｎ型ＩｎＰ層７とｐ型ＩｎＧａＡｓコンタクト層６の間に逆方向電圧が印加されるため、パッシブ部Ｂに電流は流れない。このとき、ｎ型ＩｎＰ層７が薄いと逆方向電圧印加に耐えられず電流が流れてしまう場合があるため、ｎ型ＩｎＰ層７の膜厚は５０ｎｍ以上あることが望ましい。

このように、アクティブ部Ａの活性層４には電流注入により利得が生じるが、パッシブ部Ｂには利得は生じない。このため、電子とホールの再結合により生じた光はアクティブ部Ａのみを伝搬する。光は前端面８と後端面９に挟まれた共振器内をＺ方向に往復する間に利得を得て、レーザ発振に至り、前端面８から出射する。前端面８と後端面９に挟まれた共振器の長さは用途により異なり、一般に０．１５ｍｍから４ｍｍまで広い値を取り得るが、この範囲に限定されるものではない。

以上説明したように、本実施の形態では、パッシブ部Ｂにおいてｐ型ＩｎＧａＡｓコンタクト層６とｐ型電極２との間にｎ型ＩｎＰ層７が設けられている。これにより、ジャンクションダウン実装を行った場合でもパッシブ部Ｂに電流が流れるのを防ぐことができる。また、パッシブ部Ｂの表面をＳｉＯ_２などの硬い絶縁膜で覆わなくてもよいため、任意のパッシブ部Ｂで劈開によるチップ切出しが可能である。従って、良品レーザが並んでいる領域を選んでレーザアレイを作製できる。

実施の形態２
図４は、実施の形態２に係る光半導体装置を示す断面図である。本実施の形態では光半導体装置が端面出射型埋め込み構造レーザアレイの場合について説明するが、これに限らず、導波路型の光半導体装置であればＬＥＤ、光増幅器、光変調器等の場合でも同様の効果を得ることができる。

ｐ型ＩｎＰクラッド層５から活性層４の下までエッチングされて、Ｚ方向に延びるリッジ構造Ｄが形成されている。埋め込み層１２がリッジ構造Ｄの側面を活性層４より高い位置まで覆うように形成されている。埋め込み層１２は、Ｒｕ又はＦｅをドーピングしたＩｎＰなどの半絶縁性材料であるが、キャリア濃度又は極性が異なる複数の半導体層を組み合わせたものでもよい。例えば、埋め込み層１２は５Ｅ＋１６ｃｍ^３のＦｅをドーピングしたＩｎＰである。リッジ構造Ｄの幅は０．５～２．０ｕｍであるが、この範囲に限定されるものではない。ｐ型ＩｎＧａＡｓコンタクト層６はリッジ構造Ｄ及び埋め込み層１２の上に形成されている。パッシブ部Ｂは、ｎ型ＩｎＰ基板１の上に順に積層された埋め込み層１２、ｐ型ＩｎＧａＡｓコンタクト層６、ｎ型ＩｎＰ層７を有する。リッジ構造Ｄの最表面のｐ型ＩｎＰクラッド層５及び埋め込み層１２とｐ型ＩｎＧａＡｓコンタクト層６との間にｐ型ＩｎＰ層を設けてもよい。その他の構成は実施の形態１と同様である。

続いて、本実施の形態に係る光半導体装置の製造方法を説明する。まずｎ型ＩｎＰ基板１の上に、活性層４、ｐ型ＩｎＰクラッド層５を順に結晶成長する。次に、［１１０］方向に延びるストライプ状マスクパターンを形成する。ストライプ状マスク幅は０．５ｕｍから２ｕｍの間であることが多いが、この範囲に限定するものではない。その後、活性層４の下までエッチングを行い、リッジ構造Ｄを形成する。次に、埋め込み層１２を成長し、リッジ構造Ｄの側面を活性層４の上まで覆う。次に、マスクを除去した後、埋め込み層１２およびリッジ構造Ｄの最表面のｐ型ＩｎＰクラッド層５の上にｐ型ＩｎＧａＡｓコンタクト層６、ｎ型ＩｎＰ層７を成長し、結晶成長工程を完了する。その後の工程は実施の形態１と同様である。

図５は、実施の形態２に係る光半導体装置をジャンクションダウン実装した状態を示す断面図である。光半導体装置のｐ型電極２を下にしてはんだ１０を用いてサブマウント１１にジャンクションダウン実装している。ｐ型電極２とｎ型電極３に順方向の電圧印加を行うと、アクティブ部Ａではｐ型ＩｎＧａＡｓコンタクト層６からｐ型ＩｎＰクラッド層５を通って活性層４にホールが供給され、ｎ型ＩｎＰ基板１から活性層４に電子が供給される。埋め込み層１２に半絶縁性材料を用いた場合は、抵抗率の高い埋め込み層１２には電流が流れにくくなるため、活性層４に効率よく電流注入を行うことができる。しかし、埋め込み層１２に用いられる半絶縁性材料は抵抗率が高いとは限らない。ウェハプロセス中に隣接するｐ型ＩｎＧａＡｓコンタクト層６又はｐ型ＩｎＰクラッド層５からドーパント材料であるＺｎが埋め込み層１２に拡散した場合には抵抗率は低下し、埋め込み層１２内に電流パスが生じる場合もある。一方、パッシブ部Ｂではｎ型ＩｎＰ層７とｐ型ＩｎＧａＡｓコンタクト層６の間に逆方向電圧が印加されるため、電流がブロックされ、埋め込み層１２への電流パスは生じない。

本実施の形態は複数回の結晶成長が必要であるが、実施の形態１よりも効率よく活性層４への電流注入を行うことができる。また、実施の形態１と同様に任意のパッシブ部Ｂで劈開によるチップ切出しが可能である。

実施の形態３
図６は、実施の形態３に係る光半導体装置を示す断面図である。Ｘ方向に交互に並んでいるアクティブ部Ａとパッシブ部Ｂの間においてｐ型ＩｎＧａＡｓコンタクト層６から埋め込み層１２の下のｎ型ＩｎＰ基板１までエッチングされて溝部Ｅが形成されている。アクティブ部Ａ及びその両隣の溝部Ｅがメサ構造を構成している。溝部Ｅの内面は絶縁膜１３で覆われている。

絶縁膜１３はアクティブ部Ａ又はパッシブ部Ｂまではみ出していてもよい。溝部Ｅの幅は５～２０ｕｍ程度であるが、これより広くてもよい。また、溝部Ｅの側面は垂直でもよく、なだらかな傾斜を持っていてもよい。アクティブ部Ａの幅は２０ｕｍ以内であることが多いが、これより広くてもよい。

その他の構成は実施の形態２と同様である。なお、端面出射型埋め込み構造レーザアレイに限らず、導波路型の光半導体装置であれば光増幅器、光変調器等の場合でも同様の効果を得ることができる。

続いて、本実施の形態に係る光半導体装置の製造方法を説明する。まず実施の形態２と同様に半導体結晶成長を行った後、アクティブ部Ａに対応する領域において塩酸を用いてｎ型ＩｎＰ層７を除去し、その下のｐ型ＩｎＧａＡｓコンタクト層６を露出させる。次に、最表面のｐ型ＩｎＧａＡｓコンタクト層６及びｎ型ＩｎＰ層７の上に［１１０］方向に延びるストライプ状の開口部を有するマスクを形成する。開口部にはｐ型ＩｎＧａＡｓコンタクト層６又はｎ型ＩｎＰ層７が露出している。その後、露出した半導体層を埋め込み層１２の下までエッチングし、溝部Ｅを形成する。

次に、マスクを除去した後、半導体層全面を覆うように厚さ０．４ｕｍのＳｉＯ_２又はＳｉＮのような絶縁膜１３を成膜する。その後、フォトレジストを用いて［１１０］方向に延びるストライプ状の開口部を有するマスクを形成する。次に、絶縁膜１３をエッチングし、アクティブ部Ａの上にある電極コンタクト用絶縁膜開口と、パッシブ部Ｂの上にある劈開用絶縁膜開口を形成する。その後、実施の形態１と同様にｎ型電極３及びｐ型電極２等を形成することで本実施の形態に係る光半導体装置が製造される。

図７は、実施の形態３に係る光半導体装置をジャンクションダウン実装した状態を示す断面図である。実施の形態３に係る光半導体装置のｐ型電極２を下にしてはんだ１０を用いてサブマウント１１にジャンクションダウン実装している。溝部Ｅを設けることで素子の寄生容量を低減できるため、実施の形態２よりも高速変調動作を行うことができる。また、はんだ１０が溝部Ｅに流れ込んだ場合でも、溝部Ｅを覆う絶縁膜１３により活性層４を通らない無効な電流パスが生じるのを防ぐことができる。その他、実施の形態２と同様の効果が得られる。

実施の形態４
図８は、実施の形態４に係る光半導体装置を示す斜視図である。基板面に平行な面をＸＺ平面とし、半導体層の積層方向をＹ方向とする。ｎ型ＩｎＰ基板１の上において複数のアクティブ部Ａが平面視で行列状に形成されている。即ち、複数のアクティブ部ＡがＸＺ平面に並んで二次元アレイ構造を構成している。パッシブ部Ｂが平面視でアクティブ部Ａの四方を囲むようにｎ型ＩｎＰ基板１の上に形成されている。即ち、アクティブ部ＡのＸ方向及びＺ方向の側面がパッシブ部Ｂで囲まれている。ｐ型電極２がアクティブ部Ａとパッシブ部Ｂの上に設けられている。ｎ型ＩｎＰ基板１の下面にｎ型電極３が設けられている。本実施の形態では二次元アレイ構造の例として面発光ＬＥＤを取り上げるが、面型光半導体装置であれば面発光レーザ、光増幅器、光変調器等の場合も同様の効果を得ることができる。

図９は図８のＩ－ＩＩに沿った断面図である。アクティブ部Ａは、ｎ型ＩｎＰ基板１の上に順に積層された活性層４、ｐ型ＩｎＰクラッド層５、ｐ型ＩｎＧａＡｓコンタクト層６を有する。アクティブ部Ａの最表面のｐ型ＩｎＧａＡｓコンタクト層６はｐ型電極２に接している。最表面に露出したｐ型ＩｎＧａＡｓコンタクト層６は円形に限らず、矩形等の任意の形状でもよい。また、ｐ型電極２及びｎ型電極３は半導体層の全面を覆う必要はなく、一部に光を通すための穴が空いていてもよい。

パッシブ部Ｂは、ｎ型ＩｎＰ基板１の上に順に積層された活性層４、ｐ型ＩｎＰクラッド層５、ｐ型ＩｎＧａＡｓコンタクト層６、ｎ型ＩｎＰ層７を有する。ｐ型ＩｎＧａＡｓコンタクト層６とｐ型電極２との間にｎ型ＩｎＰ層７が設けられている点がアクティブ部Ａとは異なる。アクティブ部Ａのｐ型電極２とｎ型電極３はアクティブ部Ａの範囲内に収まっていてもよく、パッシブ部Ｂまではみ出していてもよい。

続いて、本実施の形態に係る光半導体装置の製造方法を説明する。まずｎ型ＩｎＰ基板１の上に、活性層４、ｐ型ＩｎＰクラッド層５、ｐ型ＩｎＧａＡｓコンタクト層６、ｎ型ＩｎＰ層７を順に結晶成長する。次に、最表面のｎ型ＩｎＰ層７の上にフォトレジストを形成する。次に、アクティブ部Ａに対応する領域においてフォトレジストに円形又は矩形等の任意の形状の開口を形成する。開口幅は円形の場合は直径φ１．０ｕｍ以上であるが、この範囲に限定するものではない。

次に、塩酸を用いてフォトレジストの開口から露出しているｎ型ＩｎＰ層７を除去し、その下のｐ型ＩｎＧａＡｓコンタクト層６を露出させる。フォトレジストを除去した後、ｐ型ＩｎＧａＡｓコンタクト層６の上とｎ型ＩｎＰ基板１の下にＡｕ，Ｐｔ，Ｚｎ，Ｇｅ，Ｎｉ，Ｔｉ等を含む金属単体、透明電導膜又はこれらの金属の組み合わせを成膜し、ｐ型電極２とｎ型電極３を形成する。最後に最表面にｎ型ＩｎＰ層７が露出しているパッシブ部Ｂにダイヤモンドカッターで［１１０］方向および［１－１０］方向にスクライブを入れて劈開し、任意数のＬＥＤが並んだ２次元ＬＥＤアレイを製造する。

本実施の形態に係る光半導体装置をジャンクションダウン実装した場合に実施の形態１と同様の効果が得られる。また、電流注入によりアクティブ部Ａの活性層４で生じた光をＹ方向にｎ型電極３を透過させて取り出すことができる。このとき、ｎ型電極３に部分的に穴をあけてｎ型ＩｎＰ基板１を露出させるか、又は電極材料として透明導電膜を組み合わせると効率よく光を取り出すことができる。

実施の形態５
図１０は、実施の形態５に係る光半導体装置を示す斜視図である。図１１は図１０のＩ－ＩＩに沿った断面図である。ｐ型ＩｎＰクラッド層５から活性層４の下までエッチングされてマイクロピラー構造Ｈが形成されている。埋め込み層１２がマイクロピラー構造Ｈの側面を活性層４より高い位置まで覆うように形成されている。埋め込み層１２は、Ｒｕ又はＦｅをドーピングしたＩｎＰなどの半絶縁性材料であるが、キャリア濃度又は極性が異なる複数の半導体層を組み合わせたものでもよい。ｐ型ＩｎＧａＡｓコンタクト層６はマイクロピラー構造Ｈ及び埋め込み層１２の上に形成されている。パッシブ部Ｂは、ｎ型ＩｎＰ基板１の上に順に積層された埋め込み層１２、ｐ型ＩｎＧａＡｓコンタクト層６、ｎ型ＩｎＰ層７を有する。リッジ構造Ｄの最表面のｐ型ＩｎＰクラッド層５及び埋め込み層１２とｐ型ＩｎＧａＡｓコンタクト層６との間にｐ型ＩｎＰ層を設けてもよい。その他の構成は実施の形態４と同様である。

続いて、本実施の形態に係る光半導体装置の製造方法を説明する。まずｎ型ＩｎＰ基板１の上に、活性層４、ｐ型ＩｎＰクラッド層５を順に結晶成長する。次に、ｐ型ＩｎＰクラッド層５の上に円形又は多角形のマスクパターンを形成する。その後、活性層４の下までエッチングを行い、マイクロピラー構造Ｈを形成する。次に、埋め込み層１２を成長し、マイクロピラー構造Ｈ側面を活性層４の上まで覆う。次に、マスクを除去した後、埋め込み層１２およびリッジ構造最表面のｐ型ＩｎＰクラッド層５の上にｐ型ＩｎＧａＡｓコンタクト層６、ｎ型ＩｎＰ層７を成長し、結晶成長工程を完了する。その後の工程は実施の形態４と同様である。

本実施の形態は、実施の形態４の二次元アレイ構造の効果と実施の形態２の埋め込み層１２による効果を得ることができる。

なお、実施の形態１－５において基板と半導体層の極性を反転させてもよい。即ち、ｎ型ＩｎＰ基板１及びｎ型ＩｎＰ層７をｐ型に変更し、ｐ型ＩｎＰクラッド層５及びｐ型ＩｎＧａＡｓコンタクト層６をｎ型に変更してもよい。この場合にも同様のレーザアレイを作製し、動作させることができる。

１ ｎ型ＩｎＰ基板、２ ｐ型電極、４ 活性層、５ ｐ型ＩｎＰクラッド層、６ ｐ型ＩｎＧａＡｓコンタクト層、７ ｎ型ＩｎＰ層、８ 前端面、９ 後端面、１２ 埋め込み層、１３ 絶縁膜、Ａ アクティブ部、Ｂ パッシブ部、Ｄ リッジ構造、Ｅ 溝部、Ｈ マイクロピラー構造

Claims (5)

1. 第１導電型の半導体基板と、
   前記半導体基板の上において第１の方向に沿って交互に並んだアクティブ部及びパッシブ部と、
   前記アクティブ部の上に設けられた電極とを備え、
   前記アクティブ部は、前記半導体基板の上に順に積層された活性層、第２導電型クラッド層、第２導電型コンタクト層を有し、
   前記アクティブ部は、前記第１の方向に直交する第２の方向において前端面と後端面に挟まれた共振器構造となっており、
   前記アクティブ部の前記第２導電型コンタクト層は前記電極に接し、
   前記第２導電型クラッド層から前記活性層の下までエッチングされて前記第２の方向に延びるリッジ構造が形成され、
   埋め込み層が前記リッジ構造の側面を前記活性層より高い位置まで覆うように形成され、
   前記第２導電型コンタクト層は前記リッジ構造及び前記埋め込み層の上に形成され、
   前記パッシブ部は、前記半導体基板の上に順に積層された前記埋め込み層、前記第２導電型コンタクト層、前記第２導電型コンタクト層の上に設けられた第１導電型層を有することを特徴とする光半導体装置。
2. 前記アクティブ部と前記パッシブ部の間において前記第２導電型コンタクト層から前記埋め込み層の下までエッチングされて溝部が形成され、
   前記溝部は絶縁膜で覆われていることを特徴とする請求項１に記載の光半導体装置。
3. 第１導電型の半導体基板と、
   前記半導体基板の上において平面視で行列状に形成された複数のアクティブ部と、
   前記半導体基板の上に形成され、平面視で前記アクティブ部の四方を囲むパッシブ部と、
   前記アクティブ部の上に設けられた電極とを備え、
   前記アクティブ部は、前記半導体基板の上に順に積層された活性層、第２導電型クラッド層、第２導電型コンタクト層を有し、
   前記アクティブ部の前記第２導電型コンタクト層は前記電極に接し、
   前記第２導電型クラッド層から前記活性層の下までエッチングされてマイクロピラー構造が形成され、
   埋め込み層が前記マイクロピラー構造の側面を前記活性層より高い位置まで覆うように形成され、
   前記第２導電型コンタクト層は前記マイクロピラー構造及び前記埋め込み層の上に形成され、
   前記パッシブ部は、前記半導体基板の上に順に積層された前記埋め込み層、前記第２導電型コンタクト層、前記第２導電型コンタクト層の上に設けられた第１導電型層を有することを特徴とする光半導体装置。
4. 前記半導体基板、前記第２導電型クラッド層、及び前記第１導電型層はＩｎＰからなり、
   前記第２導電型コンタクト層はＩｎＧａＡｓからなることを特徴とする請求項１～３の何れか１項に記載の光半導体装置。
5. 前記第１導電型層の膜厚は５０ｎｍ以上であることを特徴とする請求項１～４の何れか１項に記載の光半導体装置。

Images