JP2873462B2 - 半導体発光素子およびその製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、活性層を含む多層構造を有する半導体発光
素子に関し、発光に関与しない無効電流を低減すること
で高発光効率化、高出力化を図り、さらに大電流時にお
いても高発光効率を維持するための技術に関する。さら
に詳述すれば、上記の半導体発光素子において、メサ部
の底部に隣接して、ある特定の形状の溝を基板に設ける
ことにより、活性層の両側部に形成される電流ブロック
層の成長工程を制御しやすいものとして、活性層の位置
と形成される電流ブロック層の第一の層の上面の高さと
を一致整合させる技術に関する。

〔従来の技術〕

光ファイバが開発されたことにより光通信は一躍注目
を浴び、それにともなって様々な特徴をもった半導体発
光素子が開発されつつある。特に、光ファイバを用いた
光通信の光源として半導体レーザは重要視されている。
この半導体レーザの必要条件として、光ファイバとの結
合効率が高くなければならないため、レーザの放射パタ
ーンである横モードが基本モードとして安定することが
求められる。半導体レーザの基本構造は大別すると以下
の二つになる。

その一つは利得導波型ストライプレーザで、これは活
性層を上下のクラッド層で挟みストライプ状に電流の集
中する領域、すなわち利得の高い領域を導波領域として
設けるものである。詳述すれば、電流の流れる領域を狭
く制限することにより注入キャリア密度が高い領域を生
じさせ、発生した光はその領域に沿ってのみ増幅が進む
ため、おのずと導波路が決まってくる。しかし、このキ
ャリア密度の分布は不安定であるためちょっとした分布
のゆらぎから光子密度分布のピークがわずかに動くこと
から、そのピーク位置を中心として空間的ホールバーニ
ングが生じ、注入キャリア密度の分布がストライプの中
方向で非対称となる。この結果、光は吸収損失の大きい
領域の影響を受けると同時に、反対側では無効の注入キ
ャリア密度が増加し外部微分量子効率は低下する。

これらの欠点を解消した第二のものに屈折率導波型ス
トライプレーザがある。このレーザは、注入キャリア分
布等が不安定になることによって光密度分布が影響を受
けないように活性領域の上下左右に屈折率差を設けてお
くものである。この構造のレーザにおいて基本横モード
を安定化するためには （イ）屈折率差が注入キャリアによる屈折率変動分より
大きい、 （ロ）注入キャリアの拡散長より導波路の幅を狭くす
る、 （ハ）光学的解析により高次モードが成立しない屈折率
差と導波路の厚さと幅を設定する、 などの条件が空間的ホールバーニングを発生させないた
めに必要である。これらの条件を満足した半導体レーザ
を実現させるために埋め込み型横造のレーザが考えられ
た。一例を挙げると、Ｐ型基板上にＰ型クラッド層、活
性層、Ｎ型クラッド層と成長を行いメサ部を設けて電流
の流れる領域と活性層とを決める。さらに、もう一度成
長を行ってメサ部の横にクラッド層と同じ、或いはそれ
に近い屈折率を有する電流を遮断する層を設ける。この
層は、Ｐ型の基板に対してＮ型の層とＰ型の層を重ねる
ことで電流を遮断することができる。特に電流を遮断す
るＮ型の層の上端がメサ部の活性層の横に位置すれば電
流は全て活性層に集中し、低いしきい値でレーザ発振を
行い高い効率で光出力が得られるようになる。しかし結
晶面の方位によってその面上に新たに成長する結晶の成
長速度は異なり、電流を遮断するＮ型の層の上端を厚さ
0.1μｍ程度の活性層に合わせるのは困難であった。も
し、電流を遮断するＮ型の層が活性層とずれると、Ｐ−
Ｐ或いはＮ−Ｎの電流リーク経路が生じ無効電流が流れ
てしまう。その結果、しきい値が上がり光出力も減少し
てしまう。さらに、このリークした電流は、電流を遮断
する層を含むサイリスタ構造におけるゲート電流の役目
をもち、低い印加電圧においても、電流を遮断する層を
透過するサイリスタ電流を発生させ、急激に光出力が低
下してしまう。

上記の欠点を除去するためにメサ部の底部に隣接して
溝を設け、その溝の埋め込みを利用して、メサ部の横の
電流を遮断する層の高さを制御しようとする考えがあっ
た（特開昭57−190391号公報）。

〔発明が解決しようとする課題〕

しかしながら、前記先行技術開示の埋め込み型の半導
体レーザにおいては電流を遮断する層（以下、電流ブロ
ック層と言う。）の第一の層の成長を制御する効果を得
るために、溝の幅と深さに着目することが指摘されては
いるが、実際には溝を構成する面の面方位を変えると電
流ブロック層の第一の層の成長形態が異なり、電流ブロ
ック層の第一の層の上端位置を完全に一致させて、一定
の性能を常に得ることはむずかしい。つまり単に溝を設
けただけでは電流ブロック層の第一の層の上端位置を活
性層位置に制御できないために、電流ブロック層から電
流のリークがおこり、半導体レーザの発光効率を向上さ
せることは困難であった。発明者は電流ブロック層の形
成にあたり、それを形成する溝を構成する面の形状が異
なった場合に、溝に埋め込む層の厚さを変えることによ
って、溝に隣接したメサ部の横の電流ブロック層の第一
の層の高さの変化を調べる実験を行った。その実験は以
下の通りである。

第３図に示す（ａ）〜（ｄ）の半導体レーザの断面の
形状はそれぞれ、メサ部の横に溝を有しないもの
（ａ）、溝の形状が曲面からなるもの（ｂ）、溝の形状
が垂直な面で構成されるもの（ｃ）、溝の形状が二つの
傾斜面と底面から構成されるもの（ｄ）になる。

そして、（ｄ）の形状は本発明によって形成される形
状である。

本実験では、第３図に示す（ａ）〜（ｄ）の面方位の
異なる面を持つ溝を幅３μｍ〜20μｍ、深さ1.5μｍと
し、平坦部における埋め込む層の厚さとメサ部の側面で
の電流ブロック層の第一の層の高さの関係を調べた。そ
の結果を第４図に示す。実験の結果、形状（ｃ）では平
坦部における埋め込み層の厚さを１μｍとした場合、厚
さを２μｍとした場合、それぞれグラフにおける傾斜な
急角度になりメサ部側面での誤差は非常に大きくなっ
た。

それに比して形状（ｄ）では平坦部における埋め込む
層の厚さを１μｍ、２μｍとしたときはそれぞれグラフ
の傾斜は非常に緩やかになった。

この場合には、電流ブロック層の第一の層の平坦部に
おける高さとメサ部の側面における高さの関係はメサ部
の底部に隣接する溝の幅と深さとその溝を構成する面の
面方位によって規則性を持つことがわかる。

また、第３図の（ａ）、（ｂ）の形状の溝では全てメ
サ部の上部まで電流ブロック層の第一の層が成長してし
まった。

以上の結果から、ある特殊な面をもった溝の場合、メ
サ部の横の電流ブロック層の第一の層の高さを注意の活
性層位置に制御できることがわかった。

本発明はこのような発明者が実験結果から帰納した事
実に基いてなされたものであり、電流ブロック層の成長
に最適な溝の幅と深さとを溝を構成する面の面方位を選
択し、それによってメサ部の横の電流ブロック層の第一
の層の高さを活性層の露出面の位置に一致するように制
御して作られた半導体発光素子及びそのように制御され
る半導体発光素子の製造方法を提供することを目的とす
る。

〔課題を解決するための手段〕

前記課題を解決するために請求項（１）の発明の半導
体発光素子では面指数が｛100｝（以下、単に｛100｝と
言う。）の基板１上に形成された活性層２とメサ部３の
両側に溝４とその溝４に形成された電流ブロック層５と
を有する。この場合に｛100｝面とは座標軸XYZを任意の
方向に取った場合であり、座標軸の方向によっては底面
は｛001｝面または、｛010｝面も考えられる。また、電
流の流れを活性層に集中させる電流ブロック層５は基板
に接している第一の層８とその層の上に形成される第二
の層９からなる。

そして請求項（１）の発明では、その溝（４）の形状
はメサ部（３）の側面に向かって延びる傾斜する面
（６）を｛111｝Ｂ面とし、メサ部（３）の側面と反対
の方向に延びる傾斜する（７）を｛111｝Ｂよりも緩や
かにした。その溝４の上方に形成される電流ブロック層
５の中、基板１に接している第一の層８は基板１とは別
の導電型を有している。半導体発光素子は主として周期
律表III−Ｖ族の金属間化合物（せん亜鉛鉱型結晶をも
つ）で作られるから、｛111｝にもIII族原子が並ぶＡ面
とＶ族原子が並ぶＢ面とがある。

また、上記の課題を解決するために請求項（２）の発
明の製造方法においては、半導体発光素子が以下の手順
により製造される。

その手順の概要は第２図のようになる。

基板１上に第一の導電型半導体層10と活性層２と第
二の導電型半導体層11とを順次形成させ半導体多層構造
16とする。そしてその上面に必要する活性層の幅のみの
マスクを形成しておき、その両側を活性層２に達するま
で第二の導電型半導体層11をエッチングする。

次に、活性層２をの手順に用いたエッチング剤と
は異なるエッチング剤によってエッチングし、さらに第
一の導電型半導体層10を前記活性層のエッチングで用い
たエッチング剤とは異なるエッチング剤によってエッチ
ングすることによって活性層２を含むメサ部３を得る。

メサ部３の両側のある幅にのみエッチング剤の侵入
を許すマスクを基板１上に設け所定の深さだけエッチン
グを行う。この結果、二つの傾斜面をもつ溝４がメサ部
３の両側に隣接して形成される。この手順により二つの
面（６）、（７）の傾斜は、メサ部側の面（６）の傾斜
が反対側に比べて峻になる。

の工程で設けられたマスクを除去し、前記基板１
の上に前記基板１とは異なる導電型の第一の層８をメサ
部３の側面に露出している活性層５の位置まで成長させ
る。

〔作用〕

このような請求項（２）の製造方法では、メサ部の横
の電流ブロック層の第一の層の高さを活性層の露出面の
位置に確実に一致させることができ、また、この製造方
法で製造された請求項（１）の半導体発光素子は、電流
ブロック層からの電流リークがおこらない。さらに、メ
サ部の側面の反対方向の面、すなわち反対側の溝の側面
の傾斜が緩やかであるため、電流ブロック層を厚くで
き、サイリスタ電流も生しにくい。

〔実施例〕

以下、図面により本発明を詳細に説明する。まず、完
成された本発明の半導体レーザ装置の断面を表す模式図
を第１図に示す。Ｐ型InP基板１上に活性層２を含むメ
サ部３を有し、そのメサ部３の両側に形成された溝４の
上に電流を活性層２に集中させるための電流ブロック層
５を持つ多層構造の半導体レーザである。上記の半導体
の基板１上の溝４の形状は溝の幅を７〜８μｍ、深さを
1.5〜２μｍ、メサ部３の側面の方向に向かって延びる
傾斜面６の面と反対側に位置するメサ部の側面と反対側
に延びる傾斜する面７の面方位を例えば、｛311｝Ｂに
設定する。溝４の側面がメサ部（３）に向かう方向は峻
であり、それと反対側の側面は、それよりも緩やかであ
る点に特徴がある。溝４の上にはＮ型InPである第一の
層８を有する。

また、電流ブロック層５の第一の層８であるＮ型InP
層の形状は溝４に対応する箇所に窪みをもち、電流ブロ
ック層５の第二の層９であるＰ型InP層を成長させると
きに電流ブロック層５の第二の層９であるＰ型InP層の
上面を平らかにするようにしている。

この半導体レーザの製造工程については第２図に示
す。

まず、第２図に示すように、InP溶融液による過冷
却液相成長によって、キャリア濃度５×10¹⁸cm^-3のZnド
ープＰ型InP基板１上にキャリア濃度５×10¹⁷cm^-3の第
一の導電型半導体層10であるZnドープＰ型InP層を成長
させ、次にInPと格子整合しバンドギャップ波長1.3μｍ
となるInGaAsP活性層２を成長させ、さらにキャリア濃
度７×10¹⁷cm^-3の第二の導電型半導体層11であるSnドー
プＮ型InP層を成長させる。

各層の厚さは光のしみだす領域、及び垂直方向の基本
横モードの条件を考慮して第一の導電型半導体層10であ
るＰ型InP層は1.5μｍ、活性層２は0.15μｍ、第二の導
電型半導体層11であるＮ型InP層は2.5μｍを目標値とし
てある。

以上のダブルヘテロ成長基板（以下、半導体多層構
造と言う。）上にプラズマCVDをもちいてSiNx膜を体積
させフォトリソグラフィ技術、エッチング技術によって
1.5μｍ〜２μｍの幅のSiNx膜ストライプ12を形成す
る。このSiNx膜ストライプ12をマスクとしてHCl:3H₃PO₄
の混合液でエッチングを行うと第２図（ｂ）のように第
二の導電型半導体層11であるＮ型InP層がマスクと同じ
幅だけ残り選択エッチングされる。この混合液はInGaAs
Pをエッチングしないので、活性層を達するとエッチン
グは停止する。ここでSiNx膜ストライプ12を1.5〜２μ
ｍとしたのは水平方向の基本横モードの条件を満たすた
めである。

第２図（ｃ）に示すようにInGaAsP活性層２を2HCl:
2H₂O₂:H₂Oの混合液でエッチングし、さらに活性層２の
位置と平坦部との差が電流ブロック層５の第一の層８の
Ｎ型InP層の平坦部での厚さとなる１μｍ分だけHCl:3H₃
PO₄混合液で選択エッチングをする。

第２図（ｄ）に示すようにフォトリソグラフィ技術
を用いレジストマスク13を設けてHClにより選択エッチ
ングを行い溝４を形成する。溝の形状が溝の幅を７〜８
μｍ、深さを1.5μｍ〜２μｍとし傾斜する面７の面の
方位を｛311｝Ｂとして、傾斜する面６の面方位を｛11
1｝Ｂ面となるように所定の温度と時間をとる。

電流ブロック層５の第一の層８であるＮ型InP層を
平坦部での厚さが１μｍとなるように成長させ、さらに
電流ブロック層５の第二の層９であるＰ型InP層の成長
を行うことで第２図（ｅ）の形状となる。埋め込み成長
には過冷却液相成長条件を用い、電流ブロック層５の第
一の層８であるＮ型InP層はSnドープにより５×10¹⁷cm
^-3のＮ型に、電流ブロック層５の第二の層９であるＰ型
InP層はZnドープにより５×10¹⁷cm^-3のＰ型にしてあ
る。

前記工程終了後Ｎ型の電極14にAuGeNiオーミック電極
をＰ型の電極15にAuZnオーミック電極を形成したものが
第１図である。

本実施例はＰ型基板半導体レーザを用いたが、Ｎ型基
板半導体レーザにおいても適用できることは明白であ
り、またInGaAsP活性層２に1.3μｍ帯を持たせたダブル
ヘテロ構造のみならず、各波長または多層構造を持つも
の、さらにGaAsなど別種の半導体結晶を用いた半導体発
光素子の全般においても同様である。

さらに、電流ブロック層５を二層に限定せず多層の埋
め込みを行うことも実施可能である。

また、第４図は、各形状と電流ブロック層５の第一の
層８の這い上がりの位置の関係を示す図であり、縦軸は
電流ブロック層の第一の層８の平坦部とメサ部３横での
高さの誤差を示し、横軸は溝の幅を示す。

〔発明の効果〕

本発明にかかる百数十個の半導体レーザダイオードの
電流−光出力特性（Ｉ−Ｌ）の分布を第５図に示す。ま
た、比較のために第３図の（ａ）の形状を有する素子群
の特性分布も同時に示す。

本発明にかかる素子群はしきい値電流が25mA以下にな
ったチップが80％を占め低い電流で発光していることを
示している。また、パルス電流400mA（２μs/200μｓ）
を流した場合における光出力が60mW以上になったものは
80％であった。このことは以前の形状の半導体レーザと
対比して本発明が大幅に性能を向上させていることを示
している。

このことから本発明の半導体レーザでは電流ブロック
層の第一の層の高さが活性層位置に高い確率で制御され
たことがわかる。つまり以前に比較して低いしきい値で
発光し電流のリークが少なく発光効率の高い半導体のレ
ーザの製造の歩留りの向上を達成できたといえる。

また、本発明では溝のふちにおいても電流ブロック層
を十分に厚くすることができるため、電流ブロック層を
通じて起こるサイリスタ電流は数ボルト以上電圧をかけ
ないとターンオンしなくなり、メサ部へ大きな電流を流
すことができ大きな光出力が得られる。

さらに別の効果として、本発明では電流ブロック層の
溝に対応する箇所が窪んでいるために、電流ブロック層
の第二の層の成長を行うときメサ部の上部と平坦に埋め
込むことができる。このことによりレーザチップのメサ
部側のヒートシンクのハンダ付けが良好となり、ボンデ
ィング時の応力分散も期待できる。また、優れた放熱性
も得ることができる。

【図面の簡単な説明】 第１図は本発明の一実施例（請求項１）の断面図、第２
図は本発明の一実施例（請求項２）の説明図、第３図は
ａ、ｂ、ｃ、ｄの溝の形状を表す説明図、第４図は本発
明の効果を示す特徴図、第５図は本発明の効果を示す特
徴図である。 １……基板、２……活性層、３……メサ部、４……溝、
５……電流ブロック部、６……面、７……面、８……第
一の層、９……第二の層、10……第一の導電型半導体
層、11……第二の導電型半導体層、12……SiNx層ストラ
イプ、13……レジストマスク、14……電極、15……電
極、16……半導体多層構造。

フロントページの続き (56)参考文献 特開 昭64−7586（ＪＰ，Ａ) 特開 昭60−136282（ＪＰ，Ａ) 特開 昭58−142589（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01S 3/18

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】｛100｝基板（１）上に形成された活性層
   （２）を含むメサ部（３）と、その両側に延びる溝
   （４）と該溝（４）に形成された電流ブロック層（５）
   とを備えた半導体発光素子において、 前記溝（４）はその底から前記メサ部（３）の側面に向
   けて延びる｛111｝Ｂ面の第１の傾斜面（６）とその底
   から前記メサ部の側面とは反対方向に延びる｛111｝Ｂ
   面よりも緩やかな傾斜面（７）とを有し、前記溝（４）
   の上方に形成された前記基板（１）とは別の導電型の第
   １の層（８）と該第１の層の上に形成された第２の層
   （９）からなる電流ブロック層（５）を備えていること
   を特徴とする半導体発光素子。
2. 【請求項２】次の工程（イ）（ロ）（ハ）（ニ）を含む
   第１項記載の半導体発光素子の製造方法。 （イ）基板（１）上に第一の導電型半導体層（10）と活
   性層（２）と第二の導電型半導体層（11）とを順次形成
   させた半導体多層構造（16）を、必要とする前記活性層
   と同じ幅だけマスクして、前記活性層（２）まで前記第
   二の導電型半導体層（11）をエッチングする工程、 （ロ）引き続き前記活性層（２）と前記第一の導電型半
   導体層（10）をエッチングして前記活性層（２）を含む
   メサ部（３）を得る工程、 （ハ）前記メサ部（３）の両側に所望の幅を残してエッ
   チング剤の浸入を一部許容するマスクを前記基板（１）
   上に形成して、前記エッチング剤で基板（１）を所定の
   深さまでエッチングして前記メサ部（３）側には峻なか
   つメサ部とは反対側には緩やかな側面をもって構成され
   る溝をメサ部（３）の両側に形成する工程、 （ニ）前記工程（ハ）で作られたマスクを除去し前記溝
   （４）に対して電流ブロック層（５）の第一の層（８）
   をその端部がメサ部（３）の側面に露出している活性層
   （２）に到達するまで形成する工程。