JPH05160509A - 量子井戸構造埋め込み半導体レーザ - Google Patents
量子井戸構造埋め込み半導体レーザInfo
- Publication number
- JPH05160509A JPH05160509A JP34882991A JP34882991A JPH05160509A JP H05160509 A JPH05160509 A JP H05160509A JP 34882991 A JP34882991 A JP 34882991A JP 34882991 A JP34882991 A JP 34882991A JP H05160509 A JPH05160509 A JP H05160509A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- quantum well
- semiconductor laser
- active layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 量子井戸構造埋め込み半導体レーザの漏れ電
流を低減し、低しきい値電流の量子井戸構造埋め込み半
導体レーザを得る。 【構成】 電流阻止層中に、多重量子井戸を無秩序化し
た層１３を設けるか、又は量子サイズ効果を有しない程
に十分厚い狭い禁制帯幅を有する層を設ける。
流を低減し、低しきい値電流の量子井戸構造埋め込み半
導体レーザを得る。 【構成】 電流阻止層中に、多重量子井戸を無秩序化し
た層１３を設けるか、又は量子サイズ効果を有しない程
に十分厚い狭い禁制帯幅を有する層を設ける。
Description
【０００１】
【産業上の利用分野】本発明は光通信や光情報処理用の
光源として用いられる高性能な半導体レーザに関する。
光源として用いられる高性能な半導体レーザに関する。
【０００２】
【従来の技術】埋め込み構造半導体レーザは、電子・正
孔を有効に発光活性層に閉じ込めることができるため低
しきい値・高効率動作が容易に実現でき広く実用化され
ている。特に発光活性層の両側に発光活性層と同一組成
の層を有し、電流阻止層領域にヘテロ接合を有する半導
体レーザでは、発光活性層外に流れるいわゆる漏れ電流
の多くは電流阻止領域のヘテロ接合における狭い禁制帯
幅層における電子・正孔対の再結合により流れる。そこ
で、半導体レーザへの印可電圧が上昇したときでも、電
子・正孔はヘテロ接合を越えることはなく、ヘテロ接合
における狭い禁制帯幅層での電子・正孔対の再結合率で
決まる割合で電流が流れるため、急激にこの漏れ電流が
上昇することはなく、高効率動作を実現できる。
孔を有効に発光活性層に閉じ込めることができるため低
しきい値・高効率動作が容易に実現でき広く実用化され
ている。特に発光活性層の両側に発光活性層と同一組成
の層を有し、電流阻止層領域にヘテロ接合を有する半導
体レーザでは、発光活性層外に流れるいわゆる漏れ電流
の多くは電流阻止領域のヘテロ接合における狭い禁制帯
幅層における電子・正孔対の再結合により流れる。そこ
で、半導体レーザへの印可電圧が上昇したときでも、電
子・正孔はヘテロ接合を越えることはなく、ヘテロ接合
における狭い禁制帯幅層での電子・正孔対の再結合率で
決まる割合で電流が流れるため、急激にこの漏れ電流が
上昇することはなく、高効率動作を実現できる。
【０００３】一方、近年研究開発が活発化している多重
量子井戸構造を発光活性層に有する多重量子井戸構造半
導体レーザでは、井戸層に閉じ込められた電子・正孔が
一次元的に量子化し、微分利得が上がり、しきい値電流
が下がる等の効果を奏することが知られている。
量子井戸構造を発光活性層に有する多重量子井戸構造半
導体レーザでは、井戸層に閉じ込められた電子・正孔が
一次元的に量子化し、微分利得が上がり、しきい値電流
が下がる等の効果を奏することが知られている。
【０００４】以上に説明した電流阻止域にヘテロ接合を
有する埋め込み構造と、活性層に多重量子井戸構造を有
する多重量子井戸構造半導体レーザを組み合わせること
により、より高性能な半導体レーザを構成することがで
きる。
有する埋め込み構造と、活性層に多重量子井戸構造を有
する多重量子井戸構造半導体レーザを組み合わせること
により、より高性能な半導体レーザを構成することがで
きる。
【０００５】従来、埋め込み構造として例えば２重チャ
ンネルプレーナ埋め込み（ＤＣ−ＰＢＨ）を用いた多重
量子井戸レーザ（ＭＱＷ−ＤＣ−ＰＢＨ ＬＤ）などが
試作され報告されている（例えばエム．キタムラほかエ
レクトロニクスレターズ １９８８ ２４巻 Ｎｏ．２
３，ｐｐ１４２４−１４２５）。従来の量子井戸構造埋
め込み半導体レーザは、発光活性層のみならず、電流阻
止領域にも量子井戸構造を有していた。
ンネルプレーナ埋め込み（ＤＣ−ＰＢＨ）を用いた多重
量子井戸レーザ（ＭＱＷ−ＤＣ−ＰＢＨ ＬＤ）などが
試作され報告されている（例えばエム．キタムラほかエ
レクトロニクスレターズ １９８８ ２４巻 Ｎｏ．２
３，ｐｐ１４２４−１４２５）。従来の量子井戸構造埋
め込み半導体レーザは、発光活性層のみならず、電流阻
止領域にも量子井戸構造を有していた。
【０００６】
【発明が解決しようとする課題】本発明者の計算機シミ
ュレーションの結果によれば、室温における発振しきい
値電流付近では、注入電流の約５０％が発光活性層以外
を流れる漏れ電流となり、漏れ電流の８５％は、電流阻
止領域のヘテロ接合における狭い禁制帯幅を有する層に
おいて電子・正孔が再結合して流れる電流であることが
判明した。従来の量子井戸構造埋め込み半導体レーザで
は、電流阻止領域のヘテロ接合における狭い禁制帯幅層
も多重量子井戸構造となるため、電流阻止領域における
井戸層に閉じ込められた電子・正孔の密度は高くなり、
その寿命時間は通常の０．１μｍ前後の狭い禁制帯幅層
における寿命時間に比べ短くなる。その結果、電流阻止
領域における漏れ電流が増加し、しきい値電流が増加す
る等の問題点があった。
ュレーションの結果によれば、室温における発振しきい
値電流付近では、注入電流の約５０％が発光活性層以外
を流れる漏れ電流となり、漏れ電流の８５％は、電流阻
止領域のヘテロ接合における狭い禁制帯幅を有する層に
おいて電子・正孔が再結合して流れる電流であることが
判明した。従来の量子井戸構造埋め込み半導体レーザで
は、電流阻止領域のヘテロ接合における狭い禁制帯幅層
も多重量子井戸構造となるため、電流阻止領域における
井戸層に閉じ込められた電子・正孔の密度は高くなり、
その寿命時間は通常の０．１μｍ前後の狭い禁制帯幅層
における寿命時間に比べ短くなる。その結果、電流阻止
領域における漏れ電流が増加し、しきい値電流が増加す
る等の問題点があった。
【０００７】
【課題を解決するための手段】従来技術の課題を解決す
るために本発明で提供する第１の量子井戸構造埋め込み
半導体レーザは、発光活性層は複数の量子井戸構造から
なる多重量子井戸からなり、多重量子井戸発光活性層の
両脇はこの多重量子井戸発光活性層よりも大きな禁制帯
幅を有する電流阻止層で埋め込まれ、前記多重量子井戸
発光活性層の両側に、該電流阻止層を挟んで、前記多重
量子井戸発光活性層と同一組成の多重量子井戸層が無秩
序化されてなる層を備えている。
るために本発明で提供する第１の量子井戸構造埋め込み
半導体レーザは、発光活性層は複数の量子井戸構造から
なる多重量子井戸からなり、多重量子井戸発光活性層の
両脇はこの多重量子井戸発光活性層よりも大きな禁制帯
幅を有する電流阻止層で埋め込まれ、前記多重量子井戸
発光活性層の両側に、該電流阻止層を挟んで、前記多重
量子井戸発光活性層と同一組成の多重量子井戸層が無秩
序化されてなる層を備えている。
【０００８】従来技術の課題を解決するために本発明で
提供する第２の量子井戸構造埋め込み半導体レーザは、
多重量子井戸活性層の両脇はこの多重量子井戸活性層よ
りも大きな禁制帯幅を有する第１導電型及び第２導電型
の電流阻止層で埋め込まれ、前記多重量子井戸活性層の
両脇に、該電流阻止層を挟んで、第１導電型クラッド層
及び第２導電型電流阻止層のいずれの層の禁制帯幅より
も狭い禁制帯幅を有し、量子サイズ効果を有しない程に
十分厚いキャリアトラップ層を備えている。
提供する第２の量子井戸構造埋め込み半導体レーザは、
多重量子井戸活性層の両脇はこの多重量子井戸活性層よ
りも大きな禁制帯幅を有する第１導電型及び第２導電型
の電流阻止層で埋め込まれ、前記多重量子井戸活性層の
両脇に、該電流阻止層を挟んで、第１導電型クラッド層
及び第２導電型電流阻止層のいずれの層の禁制帯幅より
も狭い禁制帯幅を有し、量子サイズ効果を有しない程に
十分厚いキャリアトラップ層を備えている。
【０００９】
【作用】多重量子井戸が無秩序化すると、量子井戸構造
が崩れ、量子サイズ効果の現れない均一組成の層とな
る。層厚が電子のドブロイ波長よりも十分長い、厚い無
秩序化された層では、電子・正孔密度は量子井戸層に比
べ小さくなり、このため電子の寿命時間は量子井戸層に
おける電子の寿命時間に比べ長くなる。従って、半導体
レーザに同一の印可電圧が加えられたとき、量子井戸が
無秩序化された層を有する量子井戸構造埋め込み半導体
レーザでは、活性層外を流れる漏れ電流は小さくなり、
従来の量子井戸構造埋め込み半導体レーザに比べ低しき
い値電流で発振する半導体レーザを実現することができ
る。
が崩れ、量子サイズ効果の現れない均一組成の層とな
る。層厚が電子のドブロイ波長よりも十分長い、厚い無
秩序化された層では、電子・正孔密度は量子井戸層に比
べ小さくなり、このため電子の寿命時間は量子井戸層に
おける電子の寿命時間に比べ長くなる。従って、半導体
レーザに同一の印可電圧が加えられたとき、量子井戸が
無秩序化された層を有する量子井戸構造埋め込み半導体
レーザでは、活性層外を流れる漏れ電流は小さくなり、
従来の量子井戸構造埋め込み半導体レーザに比べ低しき
い値電流で発振する半導体レーザを実現することができ
る。
【００１０】また、請求項２に記載された量子井戸構造
埋め込み半導体レーザでは、クラッド層及び電流ブロッ
ク層よりも狭い禁制帯幅を有し、量子サイズ効果を有し
ない程に十分厚いキャリアトラップ層を電流阻止領域に
挿入することにより、同様に、従来の量子井戸構造埋め
込み半導体レーザに比べ低しきい値電流で発振する半導
体レーザを実現することができる。
埋め込み半導体レーザでは、クラッド層及び電流ブロッ
ク層よりも狭い禁制帯幅を有し、量子サイズ効果を有し
ない程に十分厚いキャリアトラップ層を電流阻止領域に
挿入することにより、同様に、従来の量子井戸構造埋め
込み半導体レーザに比べ低しきい値電流で発振する半導
体レーザを実現することができる。
【００１１】また、請求項３に記載された分布帰還型量
子井戸構造埋め込み半導体レーザでは、従来の分布帰還
型量子井戸構造埋め込み半導体レーザ（例えば、ティ
ー．ササキほかエレクトロニクスレターズ ４ｔｈ Ａ
ｕｇｕｓｔ １９８８，Ｖｏｌ２４，Ｎｏ．１６ ｐｐ
１０４５−１０４６）に比べ漏れ電流を低減でき、一層
低しきい値電流で発振する分布帰還型半導体レーザを実
現することができる。
子井戸構造埋め込み半導体レーザでは、従来の分布帰還
型量子井戸構造埋め込み半導体レーザ（例えば、ティ
ー．ササキほかエレクトロニクスレターズ ４ｔｈ Ａ
ｕｇｕｓｔ １９８８，Ｖｏｌ２４，Ｎｏ．１６ ｐｐ
１０４５−１０４６）に比べ漏れ電流を低減でき、一層
低しきい値電流で発振する分布帰還型半導体レーザを実
現することができる。
【００１２】さらに、請求項４に記載された量子井戸構
造埋め込み双安定半導体レーザにおいては、従来の双安
定半導体レーザに比べ、漏れ電流を低減でき、少ない消
費電力でスイッチング動作する量子井戸構造埋め込み双
安定半導体レーザを実現することができる。
造埋め込み双安定半導体レーザにおいては、従来の双安
定半導体レーザに比べ、漏れ電流を低減でき、少ない消
費電力でスイッチング動作する量子井戸構造埋め込み双
安定半導体レーザを実現することができる。
【００１３】請求項５に記載されたレーザでは、電極分
離した電流注入領域に電流を注入することによって発生
するキャリア密度によりプラズマ効果が生じ、この領域
の屈折率が等価的に減少する。このため、この領域を通
る光はこの屈折率の影響をうけ波長が変化する。この波
長の変化量はプラズマ効果が大きい程すなわち注入電流
が大きい程大きくなる。特に本発明の構造のレーザでは
従来にくらべて漏れ電流を低減でき、より有効にプラズ
マ効果を引きおこす事ができるため、より安定な波長可
変レーザを得ることができる。
離した電流注入領域に電流を注入することによって発生
するキャリア密度によりプラズマ効果が生じ、この領域
の屈折率が等価的に減少する。このため、この領域を通
る光はこの屈折率の影響をうけ波長が変化する。この波
長の変化量はプラズマ効果が大きい程すなわち注入電流
が大きい程大きくなる。特に本発明の構造のレーザでは
従来にくらべて漏れ電流を低減でき、より有効にプラズ
マ効果を引きおこす事ができるため、より安定な波長可
変レーザを得ることができる。
【００１４】
【実施例】次に本発明について図面を参照して説明す
る。図１は請求項１に記載の発明の一実施例である半導
体レーザチップの断面図である。この半導体レーザチッ
プの製造にあたっては、まずＮ型ガリウムひ素（ＧａＡ
ｓ）半導体基板１０上にＮ型アルミニウムガリウムひ素
（ＡｌＧａＡｓ）層１１を１μｍ、厚み５０ÅのＧａＡ
ｓ井戸層と厚み１００ÅのＡｌＧａＡｓ障壁層１２を合
計１０対（計１５００Å）順次に有機金属気相成長法
（ＭＯＶＰＥ）によりエピタキシャル成長する。次にフ
ォトリソグラフィー及び化学エッチングにより発光活性
層の両脇に２本の溝１９を形成する。次に、量子井戸層
を有する半導体の表面にＳｉＯ2 を堆積させ、再びフォ
トリソグラフィー及び化学エッチングにより発光活性層
頂上部１２、及び溝表面１９を除いて、ＳｉＯ2 を除去
する。次に亜鉛（Ｚｎ）を真空拡散法により拡散し、発
光活性層両側の量子井戸層を無秩序化する。亜鉛の拡散
が終了した後は、残ったＳｉＯ2 膜を除去し、さらに液
相成長法（ＬＰＥ）により、Ｐ型アルミニウムガリウム
ひ素（ＡｌＧａＡｓ）層１４、Ｎ型ＡｌＧａＡｓ層１
５、Ｐ型ＡｌＧａＡｓ層１６、Ｐ+ 型ＧａＡｓ層１７を
順次エピタキシャル成長する。さらに、Ｎ型ＧａＡｓ基
板１０を１００μｍ程度まで研磨し、電極１８蒸着、ア
ニーリングをして全プロセスを終了する。
る。図１は請求項１に記載の発明の一実施例である半導
体レーザチップの断面図である。この半導体レーザチッ
プの製造にあたっては、まずＮ型ガリウムひ素（ＧａＡ
ｓ）半導体基板１０上にＮ型アルミニウムガリウムひ素
（ＡｌＧａＡｓ）層１１を１μｍ、厚み５０ÅのＧａＡ
ｓ井戸層と厚み１００ÅのＡｌＧａＡｓ障壁層１２を合
計１０対（計１５００Å）順次に有機金属気相成長法
（ＭＯＶＰＥ）によりエピタキシャル成長する。次にフ
ォトリソグラフィー及び化学エッチングにより発光活性
層の両脇に２本の溝１９を形成する。次に、量子井戸層
を有する半導体の表面にＳｉＯ2 を堆積させ、再びフォ
トリソグラフィー及び化学エッチングにより発光活性層
頂上部１２、及び溝表面１９を除いて、ＳｉＯ2 を除去
する。次に亜鉛（Ｚｎ）を真空拡散法により拡散し、発
光活性層両側の量子井戸層を無秩序化する。亜鉛の拡散
が終了した後は、残ったＳｉＯ2 膜を除去し、さらに液
相成長法（ＬＰＥ）により、Ｐ型アルミニウムガリウム
ひ素（ＡｌＧａＡｓ）層１４、Ｎ型ＡｌＧａＡｓ層１
５、Ｐ型ＡｌＧａＡｓ層１６、Ｐ+ 型ＧａＡｓ層１７を
順次エピタキシャル成長する。さらに、Ｎ型ＧａＡｓ基
板１０を１００μｍ程度まで研磨し、電極１８蒸着、ア
ニーリングをして全プロセスを終了する。
【００１５】次に請求項２に記載の量子井戸構造埋め込
み半導体レーザの実施例について、図２を参照にして説
明する。
み半導体レーザの実施例について、図２を参照にして説
明する。
【００１６】図２の半導体レーザの製造にあたっては、
まず、Ｎ型インジウム燐（ＩｎＰ）基板２０上にＮ型Ｉ
ｎＰ層２１を１μｍ、ノンドーピングインジウムガリウ
ムひ素燐層２３（ＩｎＧａＡｓＰ；λｇ＝１．５μｍ）
を０．２μｍ、Ｐ型ＩｎＰ層２９を０．５μｍ順次に有
機金属気相成長法（ＭＯＶＰＥ）によりエピタキシャル
成長する。次にエピタキシャル成長面全面にＳｉＯ2 を
堆積し、＜０，１，１＞方向に幅５μｍの間隙をフォト
リソグラフィー及び化学エッチングにより作製する。次
に幅５μｍの間隙部に化学エッチングにより、深さ約１
μｍの溝を形成する。次に溝外のＳｉＯ2 膜を残したま
ま、ＭＯＶＰＥ法により選択成長を用いて、幅５μｍの
溝内に、Ｎ型ＩｎＰ層３０−０．４μｍ、ノンドーピン
グＩｎＧａＡｓＰ層（λｇ＝１．３μｍ）５００Å、ノ
ンドーピングＩｎＧａＡｓウエル層７５Åとノンドーピ
ングＩｎＧａＡｓＰ（λｇ＝１．３μｍ）バリア層１５
０Åを５対２２、ノンドーピングＩｎＧａＡｓＰ層（λ
ｇ＝１．３μｍ）５００Å、Ｐ型ＩｎＰ層０．４μｍ３
１を順次エピタキシャル成長する。次にフォトリソグラ
フィー及び化学エッチングにより、幅約２μｍの発光活
性層部（メサ）を残して、両側に幅５〜７μｍの溝（深
さ２〜３μｍ）３２を形成する。そして、液相成長法に
より、Ｐ型ＩｎＰ層２４及びＮ型ＩｎＰ層２５をメサ頂
上部を除いて埋め込み成長し、さらにＰ型ＩｎＰ層２
６、Ｐ+ 型ＩｎＧａＡｓＰ層２７を順次液相成長する。
次にＮ型ＩｎＰ２０基板を１００μｍ程度にまで研磨
し、半導体表面両面に電極２８を蒸着し、アニーリング
して全プロセス工程を終了する。
まず、Ｎ型インジウム燐（ＩｎＰ）基板２０上にＮ型Ｉ
ｎＰ層２１を１μｍ、ノンドーピングインジウムガリウ
ムひ素燐層２３（ＩｎＧａＡｓＰ；λｇ＝１．５μｍ）
を０．２μｍ、Ｐ型ＩｎＰ層２９を０．５μｍ順次に有
機金属気相成長法（ＭＯＶＰＥ）によりエピタキシャル
成長する。次にエピタキシャル成長面全面にＳｉＯ2 を
堆積し、＜０，１，１＞方向に幅５μｍの間隙をフォト
リソグラフィー及び化学エッチングにより作製する。次
に幅５μｍの間隙部に化学エッチングにより、深さ約１
μｍの溝を形成する。次に溝外のＳｉＯ2 膜を残したま
ま、ＭＯＶＰＥ法により選択成長を用いて、幅５μｍの
溝内に、Ｎ型ＩｎＰ層３０−０．４μｍ、ノンドーピン
グＩｎＧａＡｓＰ層（λｇ＝１．３μｍ）５００Å、ノ
ンドーピングＩｎＧａＡｓウエル層７５Åとノンドーピ
ングＩｎＧａＡｓＰ（λｇ＝１．３μｍ）バリア層１５
０Åを５対２２、ノンドーピングＩｎＧａＡｓＰ層（λ
ｇ＝１．３μｍ）５００Å、Ｐ型ＩｎＰ層０．４μｍ３
１を順次エピタキシャル成長する。次にフォトリソグラ
フィー及び化学エッチングにより、幅約２μｍの発光活
性層部（メサ）を残して、両側に幅５〜７μｍの溝（深
さ２〜３μｍ）３２を形成する。そして、液相成長法に
より、Ｐ型ＩｎＰ層２４及びＮ型ＩｎＰ層２５をメサ頂
上部を除いて埋め込み成長し、さらにＰ型ＩｎＰ層２
６、Ｐ+ 型ＩｎＧａＡｓＰ層２７を順次液相成長する。
次にＮ型ＩｎＰ２０基板を１００μｍ程度にまで研磨
し、半導体表面両面に電極２８を蒸着し、アニーリング
して全プロセス工程を終了する。
【００１７】次に請求項３に記載の分布帰還型量子井戸
構造埋め込み半導体レーザの実施例について図４を参照
にして説明する。
構造埋め込み半導体レーザの実施例について図４を参照
にして説明する。
【００１８】図４の半導体レーザの製造にあたっては、
まず（１００）面を表面に有するＮ型インジウム燐（Ｉ
ｎＰ）基板５０上に＜０，１，１＞方向に周期的凹凸を
有する回折格子５１をフォトリソグラフィー及びレーザ
光の干渉現象を利用して作製する。次にＮ型インジウム
ガリウムひ素燐（ＩｎＧａＡｓＰ）光導波層５２（Ｉｎ
ＧａＡｓＰ；λｇ＝１．１５μｍ）０．２μｍ、ノンド
ーピングインジウムガリウムひ素燐キャリアトラップ層
５３（ＩｎＧａＡｓＰ；λｇ＝１．３μｍ）０．２μ
ｍ、Ｐ型インジウム燐層５４を０．５μｍ、それぞれ有
機金属気相成長法（ＭＯＶＰＥ）によりエピタキシャル
成長する。
まず（１００）面を表面に有するＮ型インジウム燐（Ｉ
ｎＰ）基板５０上に＜０，１，１＞方向に周期的凹凸を
有する回折格子５１をフォトリソグラフィー及びレーザ
光の干渉現象を利用して作製する。次にＮ型インジウム
ガリウムひ素燐（ＩｎＧａＡｓＰ）光導波層５２（Ｉｎ
ＧａＡｓＰ；λｇ＝１．１５μｍ）０．２μｍ、ノンド
ーピングインジウムガリウムひ素燐キャリアトラップ層
５３（ＩｎＧａＡｓＰ；λｇ＝１．３μｍ）０．２μ
ｍ、Ｐ型インジウム燐層５４を０．５μｍ、それぞれ有
機金属気相成長法（ＭＯＶＰＥ）によりエピタキシャル
成長する。
【００１９】次にエピタキシャル成長面全面にＳｉＯ2
を堆積し、＜０，１，１＞方向に幅５μｍの間隙部分を
フォトリソグラフィー及び化学エッチングにより作製す
る。次に幅５μｍの間隙部分に化学エッチングによりＰ
型インジウム燐層５４、及びノンドーピングインジウム
ガリウムひ素燐キャリアトラップ層５３を選択的に除去
し、深さ０．７μｍの溝を形成する。次に、溝外のＳｉ
Ｏ2 膜を残したまま、ＭＯＶＰＥ法による選択成長によ
り、幅５μｍの溝内にノンドーピングＩｎＧａＡｓウエ
ル層７５ÅとノンドーピングＩｎＧａＡｓＰ（λｇ＝
１．３μｍ）バリア層１５０Å２を５対、次にＰ型イン
ジウム燐層０．６μｍを順次エピタキシャル成長する。
それ以降のデバイスプロセスの行程は、請求項２に記載
の量子井戸構造埋め込み半導体レーザの実施例に示した
行程と全て同様にして行える。
を堆積し、＜０，１，１＞方向に幅５μｍの間隙部分を
フォトリソグラフィー及び化学エッチングにより作製す
る。次に幅５μｍの間隙部分に化学エッチングによりＰ
型インジウム燐層５４、及びノンドーピングインジウム
ガリウムひ素燐キャリアトラップ層５３を選択的に除去
し、深さ０．７μｍの溝を形成する。次に、溝外のＳｉ
Ｏ2 膜を残したまま、ＭＯＶＰＥ法による選択成長によ
り、幅５μｍの溝内にノンドーピングＩｎＧａＡｓウエ
ル層７５ÅとノンドーピングＩｎＧａＡｓＰ（λｇ＝
１．３μｍ）バリア層１５０Å２を５対、次にＰ型イン
ジウム燐層０．６μｍを順次エピタキシャル成長する。
それ以降のデバイスプロセスの行程は、請求項２に記載
の量子井戸構造埋め込み半導体レーザの実施例に示した
行程と全て同様にして行える。
【００２０】さらに、請求項４に記載の量子井戸構造埋
め込み双安定半導体レーザの実施例について図５を参照
にして説明する。
め込み双安定半導体レーザの実施例について図５を参照
にして説明する。
【００２１】図５の半導体レーザの製造にあたっては、
まず、請求項２に記載の量子井戸構造埋め込み半導体レ
ーザの実施例と同様にして、ＩｎＰ半導体基板の研磨、
電極蒸着行程以前の工程まで加工する。次に、ＳｉＯ2
を半導体表面全体に堆積させ、フォトリソグラフィー法
により、間隔５０μｍをおいて、幅１０μｍのＳｉＯ2
膜のストライプ状の間隙部分を＜０，１，−１＞方向に
形成する。次に、リアクティブイオンエッチング法（Ｒ
ＩＢＥ）を用いて、幅１０μｍのＳｉＯ2 膜の間隙部分
における半導体層の一部を除去し、電極７８を過飽和吸
収領域７９の上部を除いて、選択的に形成する。
まず、請求項２に記載の量子井戸構造埋め込み半導体レ
ーザの実施例と同様にして、ＩｎＰ半導体基板の研磨、
電極蒸着行程以前の工程まで加工する。次に、ＳｉＯ2
を半導体表面全体に堆積させ、フォトリソグラフィー法
により、間隔５０μｍをおいて、幅１０μｍのＳｉＯ2
膜のストライプ状の間隙部分を＜０，１，−１＞方向に
形成する。次に、リアクティブイオンエッチング法（Ｒ
ＩＢＥ）を用いて、幅１０μｍのＳｉＯ2 膜の間隙部分
における半導体層の一部を除去し、電極７８を過飽和吸
収領域７９の上部を除いて、選択的に形成する。
【００２２】このような作製工程を経て作製された量子
井戸構造埋め込み双安定半導体レーザは、漏れ電流が少
ないため低消費電力でスイッチング動作が可能で、しか
も、活性層に多重量子井戸構造を具備しているため、キ
ャリアの寿命時間が短く、高速のスイッチング動作が可
能となる。
井戸構造埋め込み双安定半導体レーザは、漏れ電流が少
ないため低消費電力でスイッチング動作が可能で、しか
も、活性層に多重量子井戸構造を具備しているため、キ
ャリアの寿命時間が短く、高速のスイッチング動作が可
能となる。
【００２３】図６の半導体レーザは、請求項５に記載の
半導体レーザの実施例であるが、上記図５の半導体レー
ザにおいて過飽和吸収領域を形成せずここに電流注入領
域を設ければ得られる。
半導体レーザの実施例であるが、上記図５の半導体レー
ザにおいて過飽和吸収領域を形成せずここに電流注入領
域を設ければ得られる。
【００２４】
【発明の効果】以上に説明したように、本発明の半導体
レーザでは、活性層に多重量子井戸構造を有し、活性層
以外の電流阻止層領域にヘテロ接合を有し、ヘテロ接合
の狭い禁制帯幅を有する層においては、量子サイズ効果
を有しない程十分厚く、活性層以外を流れるいわゆる漏
れ電流の大部分がこの電流阻止領域におけるヘテロ接合
の狭い禁制帯幅を有する層における電子・正孔対の再結
合により流れるから、従来の量子井戸構造埋め込み半導
体レーザよりも漏れ電流を小さくでき、従来より低しき
い値、高効率という効果が得られる。
レーザでは、活性層に多重量子井戸構造を有し、活性層
以外の電流阻止層領域にヘテロ接合を有し、ヘテロ接合
の狭い禁制帯幅を有する層においては、量子サイズ効果
を有しない程十分厚く、活性層以外を流れるいわゆる漏
れ電流の大部分がこの電流阻止領域におけるヘテロ接合
の狭い禁制帯幅を有する層における電子・正孔対の再結
合により流れるから、従来の量子井戸構造埋め込み半導
体レーザよりも漏れ電流を小さくでき、従来より低しき
い値、高効率という効果が得られる。
【図１】請求項１に記した本発明の一実施例の半導体チ
ップの断面図。
ップの断面図。
【図２】請求項２に記した本発明の一実施例の半導体チ
ップの断面図。
ップの断面図。
【図３】従来の量子井戸構造埋め込み半導体レーザの一
例を示す半導体チップの断面図。
例を示す半導体チップの断面図。
【図４】請求項３に記した本発明の一実施例の半導体レ
ーザの斜視図。
ーザの斜視図。
【図５】請求項４に記した本発明の一実施例の半導体レ
ーザの斜視図。
ーザの斜視図。
【図６】請求項５に記した本発明の一実施例の半導体レ
ーザの斜視図。
ーザの斜視図。
１０ Ｎ型ガリウムひ素基板 １１ Ｎ型アルミニウムガリウムひ素層 １２ ガリウムひ素井戸層、及びアルミニウムガリウ
ムひ素障壁層 １３ 無秩序化層 １４ Ｐ型アルミニウムガリウムひ素層 １５ Ｎ型アルミニウムガリウムひ素層 １６ Ｐ型アルミニウムガリウムひ素層 １７ Ｐ+ 型ガリウムひ素層 １８ 電極 ２０ Ｎ型インジウム燐基板 ２１ Ｎ型インジウム燐層 ２２ インジウムガリウムひ素井戸層、及びインジウ
ムガリウムひ素燐障壁層 ２３ インジウムガリウムひ素燐キャリアトラップ層 ２４ Ｐ型インジウム燐層 ２５ Ｎ型インジウム燐層 ２６ Ｐ型インジウム燐層 ２７ Ｐ+ 型インジウムガリウムひ素燐層 ２８ 電極 ２９ Ｐ型インジウム燐層 ３０ Ｎ型インジウム燐層 ３１ Ｐ型インジウム燐層 ３２ 溝 ４０ Ｎ型インジウム燐基板 ４１ Ｎ型インジウム燐層 ４２ インジウムガリウムひ素井戸層、及びインジウ
ムガリウムひ素燐障壁層 ４３ Ｐ型インジウム燐層 ４４ Ｐ型インジウム燐層 ４５ Ｎ型インジウム燐層 ４６ Ｐ型インジウム燐層 ４７ Ｐ型インジウムガリウムひ素層 ４８ 電極 ５０ Ｎ型インジウム燐（ＩｎＰ）基板 ５１ 回折格子 ５２ Ｎ型インジウムガリウムひ素燐光導波層 ５３ インジウムガリウムひ素燐キャリアトラップ層 ５４ Ｐ型インジウム燐層 ５５ Ｐ型インジウム燐電流阻止層 ５６ Ｎ型インジウム燐電流阻止層 ５７ Ｐ型インジウム燐層 ５８ Ｐ+ 型インジウムガリウムひ素燐コンタクト層 ５９ 電極 ６０ インジウムガリウムひ素井戸層、及びインジウ
ムガリウムひ素燐障壁層 ７０ 電極 ７１ Ｎ型半導体基板 ７２ インジウムガリウムひ素燐キャリアトラップ層 ７３ Ｐ型インジウム燐層 ７４ Ｐ型インジウム燐電流阻止層 ７５ Ｎ型インジウム燐電流阻止層 ７６ Ｐ型インジウム燐層 ７７ Ｐ+ 型インジウムガリウムひ素燐コンタクト層 ７８ 電極 ７９ 過飽和吸収領域 ８０ インジウムガリウムひ素井戸層、及びインジウ
ムガリウムひ素燐障壁層 ８１ 電極分離電流注入領域
ムひ素障壁層 １３ 無秩序化層 １４ Ｐ型アルミニウムガリウムひ素層 １５ Ｎ型アルミニウムガリウムひ素層 １６ Ｐ型アルミニウムガリウムひ素層 １７ Ｐ+ 型ガリウムひ素層 １８ 電極 ２０ Ｎ型インジウム燐基板 ２１ Ｎ型インジウム燐層 ２２ インジウムガリウムひ素井戸層、及びインジウ
ムガリウムひ素燐障壁層 ２３ インジウムガリウムひ素燐キャリアトラップ層 ２４ Ｐ型インジウム燐層 ２５ Ｎ型インジウム燐層 ２６ Ｐ型インジウム燐層 ２７ Ｐ+ 型インジウムガリウムひ素燐層 ２８ 電極 ２９ Ｐ型インジウム燐層 ３０ Ｎ型インジウム燐層 ３１ Ｐ型インジウム燐層 ３２ 溝 ４０ Ｎ型インジウム燐基板 ４１ Ｎ型インジウム燐層 ４２ インジウムガリウムひ素井戸層、及びインジウ
ムガリウムひ素燐障壁層 ４３ Ｐ型インジウム燐層 ４４ Ｐ型インジウム燐層 ４５ Ｎ型インジウム燐層 ４６ Ｐ型インジウム燐層 ４７ Ｐ型インジウムガリウムひ素層 ４８ 電極 ５０ Ｎ型インジウム燐（ＩｎＰ）基板 ５１ 回折格子 ５２ Ｎ型インジウムガリウムひ素燐光導波層 ５３ インジウムガリウムひ素燐キャリアトラップ層 ５４ Ｐ型インジウム燐層 ５５ Ｐ型インジウム燐電流阻止層 ５６ Ｎ型インジウム燐電流阻止層 ５７ Ｐ型インジウム燐層 ５８ Ｐ+ 型インジウムガリウムひ素燐コンタクト層 ５９ 電極 ６０ インジウムガリウムひ素井戸層、及びインジウ
ムガリウムひ素燐障壁層 ７０ 電極 ７１ Ｎ型半導体基板 ７２ インジウムガリウムひ素燐キャリアトラップ層 ７３ Ｐ型インジウム燐層 ７４ Ｐ型インジウム燐電流阻止層 ７５ Ｎ型インジウム燐電流阻止層 ７６ Ｐ型インジウム燐層 ７７ Ｐ+ 型インジウムガリウムひ素燐コンタクト層 ７８ 電極 ７９ 過飽和吸収領域 ８０ インジウムガリウムひ素井戸層、及びインジウ
ムガリウムひ素燐障壁層 ８１ 電極分離電流注入領域
Claims (5)
- 【請求項１】 第１導電型半導体基板上または第１導電
型クラッド層上に活性層及び第２導電型クラッド層がこ
の順に積層されてなる２重ヘテロ構造半導体レーザであ
って、発光活性層は複数の量子井戸構造からなる多重量
子井戸により構成され、該発光活性層の両脇は前記多重
量子井戸よりも大きな禁制帯幅を有する第１導電型及び
第２導電型の電流阻止層で埋め込まれ、前記発光活性層
の両側に、前記電流阻止層を挟んで、前記発光活性層と
同一組成の多重量子井戸層が無秩序化されてなる層を有
することを特徴とする量子井戸構造埋め込み半導体レー
ザ。 - 【請求項２】 第１導電型半導体基板上または第１導電
型クラッド層上に活性層及び第２導電型クラッド層がこ
の順に積層されてなる２重ヘテロ構造半導体レーザであ
って、発光活性層は複数の量子井戸構造からなる多重量
子井戸により構成され、該発光活性層の両脇は多重量子
井戸よりも大きな禁制帯幅を有する第１導電型及び第２
導電型の電流阻止層で埋め込まれ、該発光活性層の両側
に、前記電流阻止層を挟んで、前記第１導電型クラッド
層及び第２導電型電流阻止層のいずれの層の禁制帯幅よ
りも狭い禁制帯幅を有するキャリアトラップ層を有し、
該キャリアトラップ層は量子サイズ効果を有しない程に
十分な厚みを有することを特徴とする量子井戸構造埋め
込み半導体レーザ。 - 【請求項３】 請求項２に記載した量子井戸構造埋め込
み半導体レーザにおいて、第１導電型半導体基板上のレ
ーザ共振器方向に周期的な凹凸が設けられたことを特徴
とする分布帰還型量子井戸構造埋め込み半導体レーザ。 - 【請求項４】 請求項２に記載した量子井戸構造埋め込
み半導体レーザにおいて、多重量子井戸活性層の一部分
に電流が注入されない過飽和吸収領域が設けられている
ことを特徴とする量子井戸構造埋め込み双安定半導体レ
ーザ。 - 【請求項５】 請求項２に記載した量子井戸構造埋め込
み半導体レーザにおいて、共振器長て方向の一部に電極
を分離した電流注入領域を設け、この電流注入領域に電
流量を変化させて注入する事を特徴とする波長可変量子
井戸構造埋め込みレーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34882991A JPH05160509A (ja) | 1991-12-04 | 1991-12-04 | 量子井戸構造埋め込み半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34882991A JPH05160509A (ja) | 1991-12-04 | 1991-12-04 | 量子井戸構造埋め込み半導体レーザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160509A true JPH05160509A (ja) | 1993-06-25 |
Family
ID=18399660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34882991A Withdrawn JPH05160509A (ja) | 1991-12-04 | 1991-12-04 | 量子井戸構造埋め込み半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160509A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283799A (ja) * | 1993-03-25 | 1994-10-07 | Nec Corp | 半導体レーザ |
| US7515624B2 (en) | 2002-11-11 | 2009-04-07 | Sharp Kabushiki Kaisha | Semiconductor laser, semiconductor laser driver and method of driving semiconductor laser reducing feedback-induced noise by modulated optical output |
-
1991
- 1991-12-04 JP JP34882991A patent/JPH05160509A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283799A (ja) * | 1993-03-25 | 1994-10-07 | Nec Corp | 半導体レーザ |
| US7515624B2 (en) | 2002-11-11 | 2009-04-07 | Sharp Kabushiki Kaisha | Semiconductor laser, semiconductor laser driver and method of driving semiconductor laser reducing feedback-induced noise by modulated optical output |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6989550B2 (en) | Distributed feedback semiconductor laser equipment employing a grating | |
| US5143863A (en) | Method of manufacturing semiconductor laser | |
| JPH0750448A (ja) | 半導体レーザおよびその製造方法 | |
| JPH11330605A (ja) | 半導体レーザ | |
| JP2558744B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH0656906B2 (ja) | 半導体レ−ザ装置 | |
| JPH10229246A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
| JP2001057459A (ja) | 半導体レーザ | |
| JPH05160509A (ja) | 量子井戸構造埋め込み半導体レーザ | |
| JPH077232A (ja) | 光半導体装置 | |
| JPS59104188A (ja) | 半導体レ−ザ装置 | |
| JPH0560275B2 (ja) | ||
| JPH0671121B2 (ja) | 半導体レーザ装置 | |
| JP2940158B2 (ja) | 半導体レーザ装置 | |
| WO2023281741A1 (ja) | 半導体光素子 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH0634429B2 (ja) | 半導体レーザの形成のためにＧａＡｓを選択的に成長させる方法及び半導体レーザ | |
| JPH09116233A (ja) | ３−５族光半導体素子および３−５族光半導体集積素子 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP3191359B2 (ja) | 半導体レーザー | |
| JP2001077466A (ja) | 半導体レーザ | |
| JPH0728093B2 (ja) | 半導体レ−ザ素子 | |
| JP2908125B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH11317563A (ja) | 半導体レーザ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |