JPH0338893A - 半導体発光素子およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、活性層を含む多層構造を有する半導体発光素
子に関する。さらに詳述すれば、上記の半導体発光素子
において、メサ部の底部に隣接して、ある特定の形状の
溝を基板に設けることにより、活性層の両側部に形成さ
れる電流ブロック層の成長工程を制御しやすいものとし
て、活性層の位置と形成される電流ブロック層の第一の
層の上面の高さとを一致整合させる技術に関する。

〔従来の技術〕

光ファイバが開発されたことにより光通信は一躍注目を
浴び、それにともなって様々な特徴をもった半導体発光
素子が開発されつつある。特に、光ファイバを用いた光
通信の光源として半導体レーザは重要視されている。こ
の半導体レーザの必要条件として、光ファイバとの結合
効率が高くなければならないため、レーザの放射パター
ンである横モードが基本モードとして安定することが求
められる。半導体レーザの基本構造は大別すると以下の
二つになる。

その一つは利得導波型ストライプレーザで、これは活性
層を」−下のクラッド層で挟のストライブ状に電流の集
中する領域、すなわち利得の高い領域を導波領域として
設けるものである。詳述すれば、電流の流れる領域を狭
く制限することにより注入キャリア密度が高い領域を生
しさせ、発生した光はその領域に沿ってのみ増幅が進む
ため、おのずと導波路が決まってくる。しかし、このキ
ャリア密度の分布は不安定であるためちょっとした分布
のゆらぎから光子密度分布のピークがわずかに動くこと
から、そのピーク位置を中心として空間的ホールバーニ
ングが生じ、注入キャリア密度の分布がストライプの中
方向で非対称となる。この結果、光は吸収損失の大きい
領域の影響を受けると同時に、反対側では無効の注入キ
ャリア密度が増加し外部微分量子効率は低下する。

これらの欠点を解消した第二のものに屈折率導波型スト
ライプレーザがある。このレーザは、注入キャリア分布
等が不安定になることによって光密度分布が影響を受け
ないように活性領域の上下左右に屈折率差を設けておく
ものである。この構造のレーザにおいて基本横モードを
安定化するためには （イ）屈折率差が注入キャリアによる屈折率変動分より
大きい、 （ロ）注入キャリアの拡散長より導波路の幅を狭くする
、 （ハ）光学的解析により高次モードが成立しない屈折率
差と導波路の厚さと幅を設定する、などの条件が空間的
ホールバーニングを発生させないために必要である。こ
れらの条件を満足した半導体レーザを実現させるために
埋め込み型構造のレーザが考えられた。−例を挙げると
、Ｐ型基板上にＰ型りラッド層、活性層、Ｎ型クラッド
層と成長を行いメサ部を設けて電流の流れる領域と活性
層を決める。さらにもう−度成長を行ってメサ部の横に
クラッド層と同じ、或いはそれに近い屈折率を有する電
流を遮断する層を設ける。この層は、Ｐ型の基板に対し
てＮ型の層とＰ型の層を重ねることで電流を遮断するこ
とができる。特に電流を遮断するＮ型の層の上端がメサ
部の活性層の横に位置すれば電流は全て活性層に集中し
、低いしきい値でレーザ発振を行い高い効率で光出力が
得られるようになる。しかし結晶面の方位によって結晶
の成長速度は異なり、電流を遮断するＮ型の層の上端を
活性層に合わせるのは困難であった。もし電流を遮断す
るＮ型の層が活性層とずれると、Ｐ−Ｐ或いはＮ−Ｎの
電流リーク経路が生じ無効電流が流れてしまう。その結
果、しきい値が上がり光出力も減少してしまう。さらに
、このリークした電流は、電流を遮断する層を含むサイ
リスタ構造におけるゲート電流の役目をもち、低い印加
電圧においても、電流を遮断する層を透過するサイリス
ク電流を発生させ、急激に光出力が低下してしまう。

上記の欠点を除去するためにメサ部の底部に隣接して溝
を設け、その溝の埋め込みを利用して、メサ部の横の電
流を遮断する層の高さを制御しようとする考えがあった
（特開昭５７−１９０３９１公報）〔発明が解決しよう
とする課題］ しかしながら、前記先行技術開示の埋め込み型の半導体
レーザにおいては電流を遮断する層（以下、電流ブロッ
ク層と言う。）の第一の層の戊辰を制御する効果を得る
ために、溝の幅と深さに着目することが指摘されてはい
るが、実際には溝を構成する面の面方位を変えると電流
ブロック層の第一の層の成長形態が異なり、電流ブロッ
ク層の第一の層の」二端位置を完全に一致させて、一定
の性能を常に得ることはむずかしい。つまり単に溝を設
けただけでは電流ブロック層の第一の層の上端位置を活
性層位置に制御できないから、電流ブロック層から電流
のリークがおこり、半導体レーザの発光効率を向上させ
ることは困難であった。

発明者は電流ブロック層の形成にあたり、それを形成す
る溝を構成する面の形状が異なった場合に、溝に埋め込
む層の厚さを変えることによって、溝に隣接したメサ部
の横の電流ブロック層の第一の層の高さの変化を調べる
実験を行った。　その実験は以下の通りである。

第３図に示す（ａ）〜（ｄ）の半導体レーザの断面の形
状はそれぞれ、メサ部の横に溝を有しないもの（ａ）、
溝の形状が曲面からなるもの（ｂ）、溝の形状が垂直な
面で構成されるもの（ｃ）、溝の形状が二つの傾斜面と
底面から構成されるもの（ｄ）になる。

そして、（ｄ）の形状は本発明によって形成される形状
である。

本実験では、第３図に示す（ａ）〜（ｄ）の面方位の異
なる面を持つ溝を幅３μＩ１１〜２０μｍ、深さ１．５
μｍとし、平坦部における埋め込む層の厚さとメサ部の
側面での電流ブロック層の第一の層の高さの関係を調べ
た。その結果を第４図に示す。実験の結果、形状（ｃ）
では平坦部における埋め込む層の厚さを１μｍとした場
合、厚さを２μｍとした場合、それぞれグラフにおける
傾斜は急角度になりメサ部側面での誤差は非常に大きく
なった。

それに比して形状（ｄ）では平坦部における埋め込む層
の厚さを１μｍ、２μｍとしたときはそれぞれグラフの
傾斜は非常に緩やかになった。

この場合には、電流ブロック層の第一の層の平坦部にお
ける高さとメサ部の側面における高さの関係はメサ部の
底部に隣接する溝の幅と深さとその溝を構成する面の面
方位によって規則性を持つことがわかる。

また、第３図の（ａ）、（ｂ）の形状の溝では全てメサ
部の上部まで電流ブロック層の第一の層が戊辰しでしま
った。

以上の結果からある特殊な面をもった溝の場合、メサ部
の横の電流ブロック層の第一の層の高さを任意の活性層
位置に制御できることがわかった。

本発明はこのような発明者が実験結果から帰納した事実
に基いてなされたものであり、電流ブロック層の戊辰に
最適な溝の幅と深さと溝を構成する面の面方位を選択し
、それによってメサ部の横の電流ブロック層の第一の層
の高さを活性層の露出面の位置に一致するように制御し
て作られた半導体発光素子及びそのように制御される半
導体発光素子の製造方法を提供することを目的とする。

〔課題を解決するための手段〕

前記１題を解決するために請求項（１）の発明半導体発
光素子では面指数が（１００１（以下、単に（１００１
と言う。）の基板１上に形成された活性層（２）とメサ
部（３）の両側に溝（４）とその溝４に形成された電流
ブロック層５とを有する。

この場合に（１００１面とは座標軸ＸＹＺを任意の方向
に取った場合であり、座標軸の方向によっては底面は（
００１１面または、（０１０１面も考えられる。また、
電流の流れを活性層に集中させる電流ブロック層（５）
は基板に接している第一の層（８）とその層の上に形成
される第二の層（９）からなる。

そして請求項（］）の発明では、その溝（４）の形状は
メサ部（３）の側面に向かって延びる傾斜する面（６）
を（１１１，ｌ　Ｂ面とし、メサ部（３）の側面と反対
の方向に延びる傾斜する面（７）を（１，１１１Ｂと同
じか、または（１１，１｝Ｂよりも緩やかにした。その
溝（４）の上方に形成される電流ブロック層（５）の中
、基板（１）に接している第一の層（８）は基板（１）
とは別の導電型を有している。半導体発光素子は主とし
て周期率表■−■族の金属間化合物（せん亜鉛鉱型結晶
をもつ）で作られるから、（１１１１にも■族原子が並
ぶ４面とＶ族原子が並ぶＢ面とがある。

また、上記の課題を解決するために請求項（２）の発明
の製造方法においては、半導体発光素子が以下の手順に
より製造される。

その手順の概要は第２図のようになる。

■　基板（１）上に第一の導電型半導体層（１０）と活
性層（２）と第二の導電型半導体層（１１）とを順次形
成させ半導体多層構造（１６）とする。そしてその上面
を必要とする活性層（２）幅のみをマスクしておき、そ
の両側を活性層（２）の位置まで第二の導電型半導体層
（１１）をエツチングする。

■　次に、活性層（２）を■の手順に用いた異なる溶液
によってエツチングし、さらに第一の導電型半導体層（
１０）を■の手順でもちいた溶液によってエツチングす
ることによって活性層（２）を含むメサ部（３）を得る
。

■　メサ部（３）の両側にある幅を残してエツチング剤
に侵入を一部分だけ許すマスクを基板（１）上に設は所
定の深さエツチングを行う。この結果、二つの傾斜面を
もつ溝（４）がメサ部（３）の両側に形成される。この
手順により二つの面（６）、（７）の傾斜は同じになる
かまたは、メサ部側の面（６）は傾斜が反対側に比べて
峻になる。

■　■の工程で行われたマスクを除去し、基板（１）の
上に電流ブロック層（５）の第一の層（８）をメサ部（
３）の側面に露出している活性層（５）の位置まで成長
させる。

〔作用〕

このような請求項（２）の製造方法では、メサ部の横の
電流ブロック層の第一の層の高さを活性１ 層の露出面の位置に確実に一致させることができ、また
、この製造方法で製造された請求項（１）の半導体発光
素子は、電流ブロック層からの電流リークがおこらない
。さらに、メサ部の側面の反対方向の面の傾斜が緩やか
であるため、電流ブロック層を厚くできるためにサイリ
スク電流も発生しにくい。

〔実施例〕

以下、図面により本発明の詳細な説明する。

まず完成された本発明の半導体レーザ装置の断面を示す
模式図を第１図に示したように、Ｐ型ＩｎＰ基板１上に
活性層２を含むメサ部３を有し、そのメサ部３の両側に
形成された溝４の上に電流を活性層２に集中させるため
の電流ブロック層５を持つ多層構造の半導体レーザであ
る。上記の半導体の基板ｌ上の溝４の形状は溝の幅を７
〜８μｍ、深さを１．５〜２μｍ、メサ部３の側面の方
向に向かって延びる傾斜面６の面の面方位を（１１１｝
Ｂになるようにし、傾斜する面６と反対側に位置するメ
サ部の側面と反対側に延びる傾斜する面層２ ７の面方位を例えば、（１１１１Ｂから（３１１１Ｂに
設定する。溝４の側面がメサ部３に向かう方向は峻であ
り、それと反対側の側面は同じか、それよりも緩やかで
ある点に特徴がある。溝４の上にはＮ型１ｎＰである第
一の層５を有する。

また電流ブロック層５の第一の層８であるＮ型ＩｎＰ層
の形状は溝４に対応する箇所に窪みをもち、電流ブロッ
ク層５の第二の層９であるＰ型１ｎＰ層を成長させると
きに電流ブロック層５の第二の層９であるＰ型１ｎＰ層
の上面を平らかにするようにしている。

この半導体レーザの製造工程については第２図に示す。

■　まず、第２図に示すように、ＩｎＰ用融液による過
冷却液相成長によって、キャリア濃度５×ｌ　Ｑ　Ｉ　
８　ｃ　ｍ−３のＺｎｎドープ型１ｎＰ基板１上にキャ
リア濃度５　Ｘ　１０　Ｉ？ｃｍ−’の第一の導電型半
導体層１０であるＺｎドープＰ型１ｎＰ層を成長させ、
次にＩｎＰと格子整合しバンドギャップ波長１゜３μｍ
となるＩｎＣｒａＡｓＰ活性層２を成長させ、さらにキ
ャリア濃度７　Ｘ　Ｉ　０１７ｃｍ−”の第二の導電型
半導体層１１であるＳｎドープＮ型１ｎＰ層を成長させ
る。

各層の厚さは光のしみだす領域、及び垂直方向の基本横
モードの条件を考慮して第一の導電型半導体層１０であ
るＰ型１ｎＰ層は１．５μｍ、活性層２は０．１５μｍ
１第二の導電型半導体層１１であるＮ型１ｎＰ層は２．
５μｍを目標値としである。

■　以上のダブルへテロ成長基板（以下、半導体多層構
造と言う。）上にプラズマＣＶＤをもちいてＳｉＮｘ膜
を堆積させフォトリソグラフィ技術、エツチング技術に
よって１．５μｍ〜２μｍの幅のＳｉＮｘ膜ストライプ
１２を形成する。このＳｉＮｘ膜ストライプ１２をマス
クとしてＨＣＩ：３Ｈ，ＰＯ，の混合液でエツチングを
行うと第２図（ｂ）のように第二の導電型半導体層１１
であるＮ型１ｎＰ層がマスクと同じ幅だけ残り選択エツ
チングされる。

ここでＳｉＮｘ膜ストライプ１２を１．５〜２μｍとし
たのは水平方向の基本横モードの条件を満たすためであ
る。

■　第２図（ｃ）に示すようにＩｎＣ；ａＡｓＰ活性層
２を２ＨＣＩ　：２Ｈ２０２：Ｈ，Ｏの混合液でエツチ
ングし、さらに活性層２の位置と平坦部との差が電流ブ
ロック層５の第一の層８のＮ型ＩｎＰ層厚さとなる１μ
ｍ分だけＨＣＩ：３ＨｓＰＯ４混合液で選択エツチング
をする。

■　第２図（ｄ）に示すようにフォトリソグラフィ技術
を用いレジストマスク１３を設けてＭＣＩ原液により選
択エツチングを行い溝４を形成する。

溝４の形状が溝の幅を７〜８μｍ、深さを１．５〜２μ
ｍとし傾斜する面７の面方位を（１１１１Ｂから（３１
１１Ｂとして、傾斜する面６の面方位を（１１１１Ｂと
なるように所定の温度と時間をとる。

■　平坦部での電流ブロック層５の第一の層８であるＮ
型１ｎＰ層の厚さが１μｍとなるように埋め込み、さら
に電流ブロック層５の第二の層９であるＰ型１ｎＰｊｉ
の成長を行うことにより第２図（ｅ）の形状となる。埋
め込み成長には過冷却液相成長条件を用い、電流ブロッ
ク層５の第一の層８であるＮ型１ｎＰ層はＳｎドープに
より５×１０１？ｃ１！１−’　　のＮ型に、電流ブロ
ック層５の第二の層９であるＰ型１ｎＰ層はＺｎドープ
により５×１０”ｃｍ−３のＰ型にしである。

前記工程終了後Ｎ型の電極１４にＡｕＧｅＮｉオーミッ
クをＰ型の電極１５にＡｕ　Ｚｎオーミックを形成した
ものが第１図である。

本実施例はＰ型基板半導体レーザを用いたが、Ｎ型基板
半導体レーザにおいても適用できることは明白であり、
またｒｎＧａＡｓＰ活性層Ａｓ上。

３μｍ帯を持たせたダブルへテロ構造のみならず、各波
長また多層構造を持つもの、さらに別種の半導体結晶を
用いた半導体発光素子の全般においても同様である。

さらに、電流ブロック層５を二層に限定せず多層の埋め
込みを行うことも実施可能である。

〔発明の効果〕 本発明の百数十個の半導体レーザダイオードの電流−光
出力特性（１−Ｌ）の分布を第５図に示す。また、比較
のために第３図の（Ｃ）の形状の溝の分布も同時に示す
。

しきい値電流が２５ｍＡ以下になったチップは８０％で
あり低い電流で発光していることを示している。また、
パルス電流４００ｍＡ（２μｓ／２００ＩＩＳ）を流し
た場合における光出力が６０ｍＷ以上になったものは８
０％であった。このことは以前の形状の半導体レーザと
対比して本発明が大幅に性能を向上させていることを示
している。

このことから本発明の半導体レーザでは電流ブロック層
の第一の層の高さが活性層位置に高い確率で制御された
ことがわかる。つまり以前に比較して低いしきい値で発
光し電流のリークが少なく発光効率の高い半導体のレー
ザの製造の歩留りの向上を達成できたといえる。

また、本発明では溝のふちにおいても電流ブロック層を
十分に厚くすることができるため、電流ブロック層を通
して起こるサイリスク電流は数ボルト以上電圧をかけな
いとターンオンしなくなり、メサ部へ大きな電流を流す
ことができ大きな光出力が得られる。

さらに別の効果として、本発明では電流ブロック層の第
一の層で溝を埋めるときに溝を覆うとともに、溝に対応
する箇所が窪んでいる電流ブロック層の第一の層を有し
ているために、電流ブロック層の第二の層の成長を行う
ときメサ部の上部と面一に埋め込むことができる。この
ことによりレーザチップのメサ部の上部のヒートシンク
のハンダ付けが良好となり、ボンディング時の応力分散
も期待できる。そして、その結果として優れだ放熱性も
得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例（請求項１）の断面図、第２
図は本発明の一実施例（請求項２）の説明図、第３図は
ａ、ｂ、ｃ、ｄの溝の形状を表す説明図、第４図は本発
明の効果を示す特徴図、第５図は本発明の効果を示す特
徴図である。 ｌ・・基板、２・・活性層、３・・メサ部、４・溝、５
・・電流ブロック部、６パ・面、７・面、８・・第一の
層、９・・第二の層、１０・９ ・第一の導電型半導体層、１１・・第二の導電型半導体
層、１２・・ＳｉＮχ膜ストラストライブ・レジストマ
スク、１４・・電極、Ｉ５・・電極、Ｉ６・・半導体多
層構造。

Claims (1)

1. 【特許請求の範囲】 １）｛１００｝基板（１）上に形成された活性層（２）
   を含むメサ部（３）と、その両側に延びる溝（４）と該
   溝（４）に形成された電流ブロック層（５）とを備えた
   半導体発光素子において、前記溝（４）はその底から前
   記メサ部（３）の側面に向けて延びる｛１１１｝Ｂ面の
   第一の傾斜面（６）とその底から前記メサ部の側面とは
   反対方向に延びる｛１１１｝Ｂ面または同面よりも緩や
   かな傾斜面（７）とを有し、前記溝（４）の上方に形成
   された前記基板（１）とは別の導電型の第一の層（８）
   と該第一の層の上に形成された第二の層（９）からなる
   電流ブロック層（５）を備えていることを特徴とする半
   導体発光素子。 ２）次の工程（イ）（ロ）（ハ）（ニ）を含む第１項記
   載の半導体発光素子の製造方法。（イ）基板（１）上に
   第一の導電型半導体層（１０）と活性層（２）と第二の
   導電型半導体層（１１）とを順次形成させた半導体多層
   構造（１６）を、必要とする前記活性層（２）幅と同じ
   幅だけマスクして、前記活性層（２）まで前記第二の導
   電型半導体層（１１）をエッチングする工程、（ロ）引
   き続き前記活性層（２）と前記第一の導電型半導体層（
   １０）をエッチングして前記活性層（２）を含むメサ部
   （３）を得る工程、 （ハ）前記メサ部（３）の両側に所望の幅を残してエッ
   チング剤の侵入を一部許容するマスクを前記基板（１）
   上に形成して、前記エッチング剤で基板（１）を所定の
   深さまでエッチングして前記メサ部（３）側には峻なか
   つメサ部とは反対側には同じかまたは緩やかな溝をメサ
   部（３）の両側に形成する工程、 （ニ）前記工程（ハ）で作られたマスクを除去し前記溝
   （４）に対して電流ブロック層（５）の第一の層（８）
   をその端部がメサ部（３）の側面に露出している活性層
   （２）に到達するまで形成する工程。