JPS63104494A - 半導体レ−ザ装置 - Google Patents
半導体レ−ザ装置Info
- Publication number
- JPS63104494A JPS63104494A JP25230186A JP25230186A JPS63104494A JP S63104494 A JPS63104494 A JP S63104494A JP 25230186 A JP25230186 A JP 25230186A JP 25230186 A JP25230186 A JP 25230186A JP S63104494 A JPS63104494 A JP S63104494A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- resistance
- laser device
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract 7
- 239000000463 material Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 9
- 230000003287 optical effect Effects 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 125000005842 heteroatom Chemical group 0.000 abstract 1
- 238000005253 cladding Methods 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、横接合ストライプ(TJS)をもつ半導体
レーザ装置に関し、さらに詳しくは、同半導体レーザ装
置における漏れ電流の低減、および高出力化のための改
良構造に係るものである。
レーザ装置に関し、さらに詳しくは、同半導体レーザ装
置における漏れ電流の低減、および高出力化のための改
良構造に係るものである。
従来例によるこの種のTJS半導体レーザ装置の概要構
成を第6図に模式的に示す。
成を第6図に模式的に示す。
すなわち、この第6図従来例構成において、符号1は高
抵抗のGaAs基板を示し、また、2は高抵抗のn形A
文GaAsクラッド層、3はn形GaAsあるいはn形
AJIGaAs活性層、4はn形A!;LGaAsGa
As基板1上形GaAsコンタクト層であり、これらの
各層は、よく知られているように、前記GaAs基板1
上にあって、例えば、有機金属気相成長法(MOCVD
法)9分子線エピタキシャル法(MBE法)などを用い
て順次に形成される。
抵抗のGaAs基板を示し、また、2は高抵抗のn形A
文GaAsクラッド層、3はn形GaAsあるいはn形
AJIGaAs活性層、4はn形A!;LGaAsGa
As基板1上形GaAsコンタクト層であり、これらの
各層は、よく知られているように、前記GaAs基板1
上にあって、例えば、有機金属気相成長法(MOCVD
法)9分子線エピタキシャル法(MBE法)などを用い
て順次に形成される。
また、6はZn拡散によって形成したP4領域、7はド
ライブ拡散によって形成したp領域であり、さらに、8
.および8はストライプ溝を挟んで形成されたn側、お
よびp側の各電極である。そしてまた、矢印で示す11
.I、、、I3は前記の各層2,3.4内で、それぞれ
のpn接合を横切る方向に流れる電流である。
ライブ拡散によって形成したp領域であり、さらに、8
.および8はストライプ溝を挟んで形成されたn側、お
よびp側の各電極である。そしてまた、矢印で示す11
.I、、、I3は前記の各層2,3.4内で、それぞれ
のpn接合を横切る方向に流れる電流である。
しかして、この従来例による装置構成にあっては、電極
8.9間に電圧を印加することにより、活性層3に電流
が流れてpn接合近傍で発光し、かっこの光は、活性層
3とクラッド層2,4との屈折率差、およびp中領域8
.p領域7とn領域3との屈折率差により導波され、両
端のへき開面によって構成される共振器によりレーザ発
振する。
8.9間に電圧を印加することにより、活性層3に電流
が流れてpn接合近傍で発光し、かっこの光は、活性層
3とクラッド層2,4との屈折率差、およびp中領域8
.p領域7とn領域3との屈折率差により導波され、両
端のへき開面によって構成される共振器によりレーザ発
振する。
しかして、前記構成による従来のTJS半導体レーザ装
置においては、このように禁制帯幅の大きなりラッド層
2,4に挟まれた禁制帯幅の小さい活性層3に電流を注
入させる方式を採用しており、活性層3内に作られてい
るpn接合の作りつけ障壁(built in pot
ential)が、両クラッド層2,4のpn接合の作
りつけ障壁よりも小さいことから、注入される電流の大
部分は活性層3に集中して流れるが、この活性層3を流
れる電流I2のほかにも、漏れ電流としての、前記両ク
ラッド層2,4を流れる電流I、、I3が存在しており
、このため、例えば電流の注入レベルを上げるとか、あ
るいは周囲の温度が上昇したりすると、これらの両クラ
ッド層2.4 と活性層3との禁制帯幅の差が小さくな
り、前記した漏れ電流11.I3と共にレーザの動作電
流が増加するばかりか、その温度特性もまた悪くなるな
どの好ましくない問題点を生ずるものであった。
置においては、このように禁制帯幅の大きなりラッド層
2,4に挟まれた禁制帯幅の小さい活性層3に電流を注
入させる方式を採用しており、活性層3内に作られてい
るpn接合の作りつけ障壁(built in pot
ential)が、両クラッド層2,4のpn接合の作
りつけ障壁よりも小さいことから、注入される電流の大
部分は活性層3に集中して流れるが、この活性層3を流
れる電流I2のほかにも、漏れ電流としての、前記両ク
ラッド層2,4を流れる電流I、、I3が存在しており
、このため、例えば電流の注入レベルを上げるとか、あ
るいは周囲の温度が上昇したりすると、これらの両クラ
ッド層2.4 と活性層3との禁制帯幅の差が小さくな
り、前記した漏れ電流11.I3と共にレーザの動作電
流が増加するばかりか、その温度特性もまた悪くなるな
どの好ましくない問題点を生ずるものであった。
この発明は、従来のこのような問題点を改善するために
なされたもので、その目的とするところは、活性層を挟
んでいる両クラッド層からの漏れ電流を可及的に小さく
し得る。この種の半導体レーザ装置を提供することであ
る。
なされたもので、その目的とするところは、活性層を挟
んでいる両クラッド層からの漏れ電流を可及的に小さく
し得る。この種の半導体レーザ装置を提供することであ
る。
前記目的を達成させるために、この発明に係る半導体レ
ーザ装置は、高抵抗の基板上にあって、高抵抗の第1の
半導体層を形成すると共に、この第1の半導体層上に、
共振器方向に平行するストライプ状のリッジを形成し、
また、このストライプ状のリッジを有する第1の半導体
層上に、そのリッジ形状を残すようにして、第2.第3
.および第4の半導体層による。活性層を含んだダブル
へテロ構造を成長させ、かつこれらの各層にリッジ部上
の面でpn接合を形成したものである。
ーザ装置は、高抵抗の基板上にあって、高抵抗の第1の
半導体層を形成すると共に、この第1の半導体層上に、
共振器方向に平行するストライプ状のリッジを形成し、
また、このストライプ状のリッジを有する第1の半導体
層上に、そのリッジ形状を残すようにして、第2.第3
.および第4の半導体層による。活性層を含んだダブル
へテロ構造を成長させ、かつこれらの各層にリッジ部上
の面でpn接合を形成したものである。
〔作 用〕
すなわち、この発明の場合、リッジ部の斜面上に、例え
ばMOCiVD法、MBE法などで成長させたn形半導
体層は、平坦部に成長させた同層に比較するとき、その
比抵抗が約−桁高くなることから、活性層を挟むn形半
導体層での斜面部の抵抗が増加して漏れ電流を減少でき
、また、高抵抗の半導体層上に層厚の薄いn形半導体層
を成長させることで、同層を流れる電流通路の幅が狭め
られて、同様に漏れ電流を低減し得るのであり、さらに
付加的には、高抵抗の半導体層よりも禁制帯幅が狭くて
、かつ活性層よりも禁制帯幅が広いn形半導体層を、こ
れらの高抵抗の半導体層と活性層との間に形成すること
で、LOG(Large 0ptical Cavit
y)構造を形成でき、これによって高出力化を達成し得
るのである。
ばMOCiVD法、MBE法などで成長させたn形半導
体層は、平坦部に成長させた同層に比較するとき、その
比抵抗が約−桁高くなることから、活性層を挟むn形半
導体層での斜面部の抵抗が増加して漏れ電流を減少でき
、また、高抵抗の半導体層上に層厚の薄いn形半導体層
を成長させることで、同層を流れる電流通路の幅が狭め
られて、同様に漏れ電流を低減し得るのであり、さらに
付加的には、高抵抗の半導体層よりも禁制帯幅が狭くて
、かつ活性層よりも禁制帯幅が広いn形半導体層を、こ
れらの高抵抗の半導体層と活性層との間に形成すること
で、LOG(Large 0ptical Cavit
y)構造を形成でき、これによって高出力化を達成し得
るのである。
以下この発明に係る半導体レーザ装置の実施例につき、
第1図ないし第5図を参照して詳細に説明する。
第1図ないし第5図を参照して詳細に説明する。
第1図はこの発明の一実施例を適用したTJS半導体レ
ーザ装置の概要構成を模式的に示す斜視説明図である。
ーザ装置の概要構成を模式的に示す斜視説明図である。
すなわち、この第1図実施例構成において、符号11は
高抵抗のGaAs基板であり、また、12は、リッジ部
の層厚が、例えば1.5Bmの高抵抗(比抵抗p〉10
00m)のn形A l o 、 4o Ga o 、
s o A Sクラッド層(こ−では、第1の半導体層
)、13は、層厚が0.5 gm、キャリア濃度がn
〜5X 1017CII+−”(7) n形A9−0.
25GaO,75As光ガイド層(同、第2の半導体層
)、14は、層厚が0.1用m、キャリア濃度がn〜2
×1018CI11−3のn形GaAs活性層(同、第
3の半導体層)、15は、層厚が1.5ルm、キャリア
濃度がn〜5×10CIIl のn形AM 0.35
GaO,B5Asクラッド層(同、第4の半導体層)、
16は層厚が1μm。
高抵抗のGaAs基板であり、また、12は、リッジ部
の層厚が、例えば1.5Bmの高抵抗(比抵抗p〉10
00m)のn形A l o 、 4o Ga o 、
s o A Sクラッド層(こ−では、第1の半導体層
)、13は、層厚が0.5 gm、キャリア濃度がn
〜5X 1017CII+−”(7) n形A9−0.
25GaO,75As光ガイド層(同、第2の半導体層
)、14は、層厚が0.1用m、キャリア濃度がn〜2
×1018CI11−3のn形GaAs活性層(同、第
3の半導体層)、15は、層厚が1.5ルm、キャリア
濃度がn〜5×10CIIl のn形AM 0.35
GaO,B5Asクラッド層(同、第4の半導体層)、
16は層厚が1μm。
キャリア濃度がn −3X l018cm’のn形Ga
As=+ンタクト層であり、これらの各層は、前記Ga
As基板11」−にあって、例えばMOCiVD法、
MBE法などにより順次に形成される。
As=+ンタクト層であり、これらの各層は、前記Ga
As基板11」−にあって、例えばMOCiVD法、
MBE法などにより順次に形成される。
また、17はZn拡散によって形成したp+領領域18
はドライブ拡散によって形成したp領域であり、さらに
、19.および20はn側、およびp側の各電極である
。
はドライブ拡散によって形成したp領域であり、さらに
、19.および20はn側、およびp側の各電極である
。
しかして、この第1図実施例においても、前記従来例と
同様に動作される。そして、この第1図実施例構成の場
合には、光ガイド層13の層厚が薄いために、この部分
の電流通路は狭く、従って、従来例に比較するとき、漏
れ電流が減少する。
同様に動作される。そして、この第1図実施例構成の場
合には、光ガイド層13の層厚が薄いために、この部分
の電流通路は狭く、従って、従来例に比較するとき、漏
れ電流が減少する。
また、先にも述べたように、リッジ部の斜面上に成長し
たn形AuGaAs層は、平坦部に成長したn形A n
GaAs層に比較して、その比抵抗が約−桁高くなる
ために、こ\では、クラッド層15の抵抗が増加して、
同様に漏れ電流が低減する。
たn形AuGaAs層は、平坦部に成長したn形A n
GaAs層に比較して、その比抵抗が約−桁高くなる
ために、こ\では、クラッド層15の抵抗が増加して、
同様に漏れ電流が低減する。
さらに、こ〜では、高抵抗のAJIGaAs層をクラッ
ド層12として使用しているために、この部分には電流
が流れず、従って、従来例に比較して、漏れ電流の極め
て少ないTJSレーザ装置を実現できる。
ド層12として使用しているために、この部分には電流
が流れず、従って、従来例に比較して、漏れ電流の極め
て少ないTJSレーザ装置を実現できる。
そしてまた、付加的には、前記のように漏れ電流が低減
されることから、素子自体の余計な温度上賓が抑制され
、レーザの高効率化と高出力化とを達成でき、併せて、
この実施例の場合、LOC:構造のために、発光領域が
広く、こ〜でも、レーザの高出力化を期待できるのであ
る。
されることから、素子自体の余計な温度上賓が抑制され
、レーザの高効率化と高出力化とを達成でき、併せて、
この実施例の場合、LOC:構造のために、発光領域が
広く、こ〜でも、レーザの高出力化を期待できるのであ
る。
なお、前記第1図実施例構成においては、光ガイド層1
3として、高抵抗のn形/IJJ O,40”0.80
ASクラッド層12よりも禁制帯幅が狭く、かつ活性層
14よりも禁制帯幅の広いn形AIL o、25Gao
、75As層を用いる場合について述べたが、これを高
抵抗のn形AM 0.40Ga0.60Asクラッド層
12と同じ禁制帯幅としてもよく、かつ第2図実施例構
成に示すように、 p側、およびn側の各電極を離すよ
うにしてもよい。
3として、高抵抗のn形/IJJ O,40”0.80
ASクラッド層12よりも禁制帯幅が狭く、かつ活性層
14よりも禁制帯幅の広いn形AIL o、25Gao
、75As層を用いる場合について述べたが、これを高
抵抗のn形AM 0.40Ga0.60Asクラッド層
12と同じ禁制帯幅としてもよく、かつ第2図実施例構
成に示すように、 p側、およびn側の各電極を離すよ
うにしてもよい。
また、第1図実施例構成では、通常のTJSレーザにつ
いて述べたが、第3図実施例構成に示すように、窓構造
を有するクランク形のTJSレーザにも適用できる。
いて述べたが、第3図実施例構成に示すように、窓構造
を有するクランク形のTJSレーザにも適用できる。
さらに、第1図実施例構成の場合、高抵抗GaAs基板
上に高抵抗A文GaAs層を形成し、この高抵抗A f
L GaAg層に、例えば、エツチングによりリッジ部
を形成するようにしているが、必要に応じて、第4図に
示すように、基板上にリッジ部を形成させ、その上に高
抵抗A 文GaAs層を成長させてもよく、かつまた、
第1図実施例構成では、活性層の下側に光ガイド層を設
けているが、第5図実施例に示すように、この活性層の
−L下を光ガイド層で挟んでもよい。
上に高抵抗A文GaAs層を形成し、この高抵抗A f
L GaAg層に、例えば、エツチングによりリッジ部
を形成するようにしているが、必要に応じて、第4図に
示すように、基板上にリッジ部を形成させ、その上に高
抵抗A 文GaAs層を成長させてもよく、かつまた、
第1図実施例構成では、活性層の下側に光ガイド層を設
けているが、第5図実施例に示すように、この活性層の
−L下を光ガイド層で挟んでもよい。
すなわち、これらの第2図ないし第5図の各実施例構成
においても、それぞれに第1図実施例構成と同様な作用
、効果を奏し得るのである。
においても、それぞれに第1図実施例構成と同様な作用
、効果を奏し得るのである。
なおまた、前記各実施例においては、 AuGaAs系
の半導体材料を用いているが、1jGaInP系。
の半導体材料を用いているが、1jGaInP系。
またはInGaAsP系の四元混晶を用いる場合にも適
用できることは勿論である。
用できることは勿論である。
以上詳述したようにこの発明によれば、高抵抗基板上に
、高抵抗の第1の半導体層を形成させ、かつこの第1の
半導体層上に、共振器方向に平行するストライプ状のリ
ッジ部を形成した上で、そのリッジ形状を残すようにし
て、第2.第3.および第4の半導体層による。活性層
を含んだダブルへテロ構造を成長させ、これらの各層に
リッジ部上の面でpn接合を形成した構成としたので、
漏れ電流を減少できると共に、しきい値電流の低減を図
り得られ、また、高抵抗の半導体層上に層厚の薄い半導
体層を成長させであるため、同層を流れる電流通路の幅
が狭められて、同様に漏れ電流を低減でき、併せて、高
抵抗の半導体層よりも禁制帯幅が狭くて、かつ活性層よ
りも禁制帯幅が広い半導体層を、これらの各層間に形成
することによって、高効率化、高出力化を達成し得るな
どの優れた特長がある。
、高抵抗の第1の半導体層を形成させ、かつこの第1の
半導体層上に、共振器方向に平行するストライプ状のリ
ッジ部を形成した上で、そのリッジ形状を残すようにし
て、第2.第3.および第4の半導体層による。活性層
を含んだダブルへテロ構造を成長させ、これらの各層に
リッジ部上の面でpn接合を形成した構成としたので、
漏れ電流を減少できると共に、しきい値電流の低減を図
り得られ、また、高抵抗の半導体層上に層厚の薄い半導
体層を成長させであるため、同層を流れる電流通路の幅
が狭められて、同様に漏れ電流を低減でき、併せて、高
抵抗の半導体層よりも禁制帯幅が狭くて、かつ活性層よ
りも禁制帯幅が広い半導体層を、これらの各層間に形成
することによって、高効率化、高出力化を達成し得るな
どの優れた特長がある。
第1図はこの発明に係る半導体レーザ装置の一実施例を
適用した概要構成を模式的に示す斜視説明図、第2図な
いし第5図は同」二他の実施例による概要構成を模式的
に示すそれぞれ斜視説明図であり、また、第6図は従来
例による同上装置の概要構成を模式的に示す斜視説明図
である。 11・・・・高抵抗のGaAs基板、12・・・・高抵
抗のn形A n GaAsクラッド層、13・・・・n
形A I GaAs光ガイド層、14・・・・n形Ga
As 、またはn形A n GaAs活性層、15・・
・・n形A文GaAsクラッド層、16・・・・ n形
GaAsコンタクト層、17.および18・・・・p十
領域、およびp領域、19.および20・・・・n側、
およびP側の各電極。 代理人 大 岩 増 雄 手続補正書(臼7jl:)
適用した概要構成を模式的に示す斜視説明図、第2図な
いし第5図は同」二他の実施例による概要構成を模式的
に示すそれぞれ斜視説明図であり、また、第6図は従来
例による同上装置の概要構成を模式的に示す斜視説明図
である。 11・・・・高抵抗のGaAs基板、12・・・・高抵
抗のn形A n GaAsクラッド層、13・・・・n
形A I GaAs光ガイド層、14・・・・n形Ga
As 、またはn形A n GaAs活性層、15・・
・・n形A文GaAsクラッド層、16・・・・ n形
GaAsコンタクト層、17.および18・・・・p十
領域、およびp領域、19.および20・・・・n側、
およびP側の各電極。 代理人 大 岩 増 雄 手続補正書(臼7jl:)
Claims (6)
- (1)半導体基板上に、順次に形成された第1、第2、
第3、および第4の半導体層を有し、前記第3の半導体
層の禁制帯幅が、これを挟む第2、および第3の半導体
層の禁制帯幅よりも狭く、かつ前記高抵抗の第1の半導
体層の禁制帯幅が、第3の半導体層の禁制帯幅よりも広
く、これらの各半導体層の境界面と交わるpn接合によ
つて、p形領域とn形領域とに分かれた構造の注入形半
導体レーザ装置において、少なくとも前記第1、第2、
第3、および第4の半導体層に、レーザ共振器方向に平
行するストライプ状のリッジ部を設け、このリッジ部上
の面で前記pn接合を形成したことを特徴とする半導体
レーザ装置。 - (2)半導体基板上に、レーザ共振器方向に平行するス
トライプ状のリッジ部を設け、かつこのリッジ部を含む
半導体基板上に、第1、第2、第3、および第4の半導
体層を、順次にエピタキシャル成長させたことを特徴と
する特許請求の範囲第1項に記載の半導体レーザ装置。 - (3)半導体基板上に、高抵抗の第1の半導体層をエピ
タキシャル成長させると共に、この第1の半導体層上に
、レーザ共振器方向に平行するストライプ状のリッジ部
を設け、かつこのリッジ部を含む第1の半導体層上に、
第2、第3、および第4の半導体層を、順次にエピタキ
シャル成長させたことを特徴とする特許請求の範囲第1
項に記載の半導体レーザ装置。 - (4)半導体材料として、基板にはGaAs、第1、第
2、および第4の半導体層にはAlGaAs、第3の半
導体層にはGaAs、またはAlGaAsを用いたこと
を特徴とする特許請求の範囲第1項、第2項、または第
3項に記載の半導体レーザ装置。 - (5)半導体材料として、AlGaInP系による四元
混晶を用いたことを特徴とする特許請求の範囲第1項、
第2項、または第3項に記載の半導体レーザ装置。 - (6)半導体材料として、InGaAsP系による四元
混晶を用いたことを特徴とする特許請求の範囲第1項、
第2項、または第3項に記載の半導体レーザ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25230186A JPS63104494A (ja) | 1986-10-22 | 1986-10-22 | 半導体レ−ザ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25230186A JPS63104494A (ja) | 1986-10-22 | 1986-10-22 | 半導体レ−ザ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63104494A true JPS63104494A (ja) | 1988-05-09 |
Family
ID=17235344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25230186A Pending JPS63104494A (ja) | 1986-10-22 | 1986-10-22 | 半導体レ−ザ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63104494A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02201990A (ja) * | 1989-01-30 | 1990-08-10 | Agency Of Ind Science & Technol | 二方向注入型半導体レーザ装置 |
-
1986
- 1986-10-22 JP JP25230186A patent/JPS63104494A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02201990A (ja) * | 1989-01-30 | 1990-08-10 | Agency Of Ind Science & Technol | 二方向注入型半導体レーザ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06112594A (ja) | 面発光型半導体発光装置およびその製造方法 | |
JP2553731B2 (ja) | 半導体光素子 | |
US4948753A (en) | Method of producing stripe-structure semiconductor laser | |
JPH0243351B2 (ja) | ||
JPH01239980A (ja) | 半導体レーザ装置 | |
US5335241A (en) | Buried stripe type semiconductor laser device | |
JPS6243357B2 (ja) | ||
US5400355A (en) | Semiconductor double-channel-planar-buried-heterostructure laser diode effective against leakage current | |
US4592061A (en) | Transverse junction stripe laser with steps at the end faces | |
JPS62282482A (ja) | 半導体レ−ザ装置 | |
JPS63104494A (ja) | 半導体レ−ザ装置 | |
JPS589592B2 (ja) | 半導体発光装置の製造方法 | |
JP3403915B2 (ja) | 半導体レーザ | |
JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
JP2751306B2 (ja) | 半導体発光素子 | |
JP2865325B2 (ja) | 半導体レーザ装置 | |
JPH0590706A (ja) | 半導体レーザ素子 | |
JP2550711B2 (ja) | 半導体レーザ | |
JPS6261383A (ja) | 半導体レ−ザおよびその製造方法 | |
JPS61137386A (ja) | 二重ヘテロ構造半導体レ−ザ | |
JP2643370B2 (ja) | 半導体レーザー | |
JP2801346B2 (ja) | 半導体レーザ素子 | |
JPH04120788A (ja) | 半導体レーザ装置 | |
JPH04257284A (ja) | 埋め込みヘテロ構造半導体レーザ | |
JPS6167285A (ja) | 半導体レ−ザ装置 |