JPH02246289A - 半導体発光素子 - Google Patents

半導体発光素子

Info

Publication number
JPH02246289A
JPH02246289A JP6804189A JP6804189A JPH02246289A JP H02246289 A JPH02246289 A JP H02246289A JP 6804189 A JP6804189 A JP 6804189A JP 6804189 A JP6804189 A JP 6804189A JP H02246289 A JPH02246289 A JP H02246289A
Authority
JP
Japan
Prior art keywords
mesa
layer
substrate
type inp
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6804189A
Other languages
English (en)
Inventor
Soichi Kimura
木村 壮一
Nagataka Ishiguro
永孝 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6804189A priority Critical patent/JPH02246289A/ja
Publication of JPH02246289A publication Critical patent/JPH02246289A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、光フアイバ通信あるいは光記録再生等に利用
される半導体発光素子に関するものである。
(従来の技術) 光フアイバ通信等の発光源として用いられる半導体レー
ザあるいはLED(端面発光型)は、従来−船釣に2回
のエピタキシャル成長により作製されていた。
第10図に、従来の2回のエピタキシャル成長により作
製されたInGaAsP/ InPレーザの構造断面図
を示す、これは、まず1回目のエピタキシャル成長によ
りn型InP基板51にn型InPクラッド層52とI
nGaAsP活性層53とp型InPクラッド層54を
成長した後1選択的にメサエッチングを行い、2回目の
エピタキシャル成長によりメサを埋め込むことにより形
成される。2回目のエピタキシャル成長では、メサ領域
に電流を閉じ込めるためにp型InPブロック層55と
n型InPブロック層56とP型InP埋込み層57と
p型InGaAsPキャップfi58を成長する。
この時、p型InPブロックM55とn型1nPブロッ
ク層56はメサ上には成長させずメサ以外の領域のみ成
長させ、また、P型InP埋込み層57とp型InGa
AsPキャップ層58はメサ上も含めた全面に成長させ
る。これは、メルト溶液中の過飽和度を適当に調整する
ことにより行っている。
このようにして形成されるInGaAsP / InP
レーザにおいては、電流と光の閉じ込めがなされている
ため低しきい値電流で発振し、効率も高いため実用化さ
れている。
(発明が解決しようとする課題) ところが、このような従来の構造のレーザでは、以下の
ような欠点を有している。
すなわち、2回目のエピタキシャル成長では、バッファ
層を成長させず直接高温にさらされた基板に成長させる
ので、基板表面のn型InPクラッド層52とp型In
Pブロックff155で形成されるpn接合が劣化しや
すい。このpn接合が劣化すると、活性層以外に流れる
リーク電流が増加するため、発振しきい値が増大し、効
率も減少する。また。
2回目のエピタキシャル成長で昇温する際、1回目のエ
ピタキシャル成長で成長したp型InPクラッド層54
の不純物(例えば、Zn等)が拡散しやすく、n型In
Pクラッド層52とInGaAsP活性層53とP型I
nPクラッド層54とで構成される、いわゆるダブルへ
テロ接合において、pn接合位置が変化しやすくなる。
このpn接合位置が変化した場合、レーザの発振しきい
値や効率にばらつきを生じる。
以上のことは、レーザの歩留り低下および信頼性の低下
を招く。これらのことは、全て2回のエピタキシャル成
長を行うことにより生ずる問題である。
また、2回のエピタキシャル成長を行うこと自体コスト
が高くなり、また、工程が長くなるため、歩留りが低下
するという欠点がある。
本発明は、このような問題を解決することを目的とする
(課題を解決するための手段) 本発明は、第1の導電型の半導体基板に選択的にメサを
形成したメサ付基板上に、基板と逆の導電型の第2の導
電型の第1の層をメサ上を除いて選択的に成長させ、連
続して第1の導電型の第2の層を成長させ、さらに第1
の導電型あるいは第2の導電型の第3の層を少なくとも
メサ上に成長させ、続けて第2の導電型の第4の層をメ
サ上も含めた基板全面に連続して成長させた半導体発光
素子である。
(作 用) 本発明による半導体発光素子においては、1回のエピタ
キシャル成長だけで作製できるため、従来の2回のエピ
タキシャル成長を行うことにより生ずる問題点を解決で
きる。
(実施例) 本発明による実施例を、 InGaAsP/ InP系
レーザについて説明する。第1図に第1の実施例の断面
図を示す。この構造は、第2図に示すようなメサ付基板
上に液相エピタキシャル成長することにより得られる。
第2図に示すメサ付基板は、p型InP基板11上に通
常の絶縁膜工程とフォトリソグラフィ工程とエツチング
工程により選択的に絶縁膜(図示せず)を形成した後、
基板をエツチングして形成する。基板のエツチングは、
 HCfl系のエツチング液(例えば、HCQ : H
,PO4−1: 2)を用いると容易にできる。この時
、メサ16の高さは3〜4μm、幅は1.5〜2.(l
pmが望ましい、これは、HCQ :H,PO,= 1
 : 2を用い、3〜4分エツチングすることにより容
易にできる。次に、エツチングマスクに用いた絶縁膜を
除去し、H,So4系溶液溶液板を洗浄した後、液相エ
ピタキシャル成長を行う。
エピタキシャル成長は、p型InP基板11上に、n型
InPブロック層12(厚み〜0.5μl11)とp型
InPクラッド層13(厚み〜0.5μl11)とI 
n G a As P活性層14(組成λ、=1.3μ
m、厚み〜0.1μ11)とn型InPクラッド層15
(厚み〜6μ■)を成長する。この時、n型InPブロ
ック層12のみメサ16上を除いて選択的に成長させ、
他の3層はメサ16上も含めた基板全面に成長させる。
これは、メルト溶液中の過飽和度を適当に調整すること
により可能である。すなわち、メサの側面では成長速度
が速いので、過飽和度が小さい場合は、メサ上での過飽
和度が非常に小さくなってメサ上に成長しない、ところ
が、過飽和度が大きい場合は、メサ上でも過飽和度が存
在するためメサ上にも成長する。従って、n型InPブ
ロック層12のみ過飽和度を小さくし、他の3層の過飽
和度を大きくしてやれば、n型InPブロック層12の
みメサ16上には成長せず、他の3層はメサ16上にも
成長させることができる。
成長後、p型InP基板11およびn型InPグラツド
層15に、それぞれp側電極18(例えば、Au/Zn
)およびn側電極17(例えば、Au/Sn)を通常の
電子ビーム蒸着法により形成する。
このようにして作製されたレーザを順方向にバイアスす
ると、メサ16以外の領域ではn型InPブロック層1
2が存在するため、pnpnサイリスタ構造により電流
が流れない、従って、電流は第1図に示されるように、
矢印aのようにメサ16のみ流れる。さらに、メサ16
に流れた電流は、p型InPクラッド層13が薄いため
横方向へほとんど広がらず、メサ16上の活性層へ効率
的に注入される。
また、 InGaAsP層は平面上への成長に比べ曲面
上への成長の方が成長速度が速いという特徴があるため
、第1図に示されるように、 InGaAsP活性層1
4はメサ16上で厚く、メサ16の側面で薄く、あるい
は途切れて成長する。よって1発光領域19の活性層の
両側はInPで囲まれることになり、InPとInGa
AsPの屈折率差により発光した光が活性層内に閉じ込
められる。すなわち、発光領域19においては電流と光
の閉じ込めがなされており、これは。
従来例で示したような2回のエピタキシャル成長で作製
したレーザと同様である。実際に、以上のようにして作
製したレーザの特性を調べたところ、発振しきい値とし
て20〜30mA、外部微分量子効率(片端衝当たり)
25〜30%が得られ、2回のエピタキシャル成長で作
製されるレーザと同等の特性が得られた。さらに、信頼
性試験の結果1歩留り60%で1万時間以上の寿命を持
つ素子が得られ、従来のレーザに比べ大幅に改善された
。これは、2回のエピタキシャル成長を行わず、1回の
エピタキシャル成長だけでレーザを作製するため、従来
問題となっていた埋込み層のpn接合の劣化や不純物の
拡散を防ぐことができたことによるものである。
次に、第2の実施例について説明する。第3図は、第2
の実施例の断面図を示している。第1の実施例と異なる
ところは、基板に形成するメサの形状であるが、成長層
の条件は第1の実施例と同じである。第1の実施例にお
いて、メサ16上の活性層に十分な光の閉じ込めを行わ
せるためには。
メサ16での段差をある程度大きく L/、 InGa
AsP活性層14がメサ16上で厚く、メサ16の側面
で薄く成長するようにしなければならない、メサ16の
高さは、エツチングの制御性を考慮すると3〜4μmが
限界であるので、段差を大きくするためにはn型InP
ブロックM12をある程度薄く(〜0.5μm)成長す
る必要がある。そこで、第1の実施例においてn型In
Pブロック512を薄く成長すると、メルト溶液中の過
飽和度のわずかな変化により、第9図に示すような段切
れ91が発生し、リーク電流の原因となる場合がある。
これは、メサ16の側面側の領域92における成長速度
が平坦部に比べ速いため。
その外側の平坦部における過飽和度が小さくなることに
より、わずかなメルト溶液の過飽和度の変化でもメサ周
囲に部分的な不飽和領域が生じるためである。第2の実
施例では、これを改善するために、メサ部の形成方法に
さらに工夫を加えた。
メサの形成は、まず、第4図に示すように、ネガレジス
ト42のパターンを通常のフォトリソグラフィ工程によ
り形成後、これをマスクとして1例えばr3r・メタノ
ール溶液(0,4%)によりエツチングする。約1分間
エツチング後の断面形状を第5図に示す1図に示される
ように、エツチングにより2つの溝40が形成され、同
時に2つの溝40に挟まれた領域にメサ36が形成され
る。この時、メサ36の幅は1.5〜2.0趨、高さ、
すなわち2つの溝40の深さは〜3.0μ墓が望ましい
、然る後、ネガレジスト42を除去後、再びネガレジス
ト43を塗布し、通常のフォトリソグラフィ工程により
、第6図に示すように、メサ36のみを覆うようにパタ
ーニングする。これをマスクとして1例えばBr・メタ
ノール溶液(0,6%)を用い、約45秒エツチングす
ると、第7図に示すような形状となる0図に示されるよ
うに、 Br・メタノール溶液によりエツチングすると
、2つの溝40と基板表面との境となる角(領域41)
が滑らかになる。
第7図に示す形状のp型InP基板31に、n型InP
ブロック層32とp型InPクラッド層33とInGa
AsP活性層34とn型InPクラッド層35を第1の
実施例と同様の条件で成長し、さらに、第1の実施例と
同様に電極を形成した後の断面を第3図に示す0図に示
されるように、第7図の形状のメサ付基板に成長させる
と、n型InPブロック層32を薄くしても段切れは発
生しない、これは、溝40内の表面はどの部分において
もある曲率をもった面があられれているため、成長速度
がどの部分においてもほぼ一定となり、よって、過飽和
度の分布が起きないためである。従って、n型InPブ
ロック層32をできるだけ薄くして、活性層のメサ36
における段差を大きくすることができる。実際に、n型
InPブロック層の厚みを0.3〜0.4μ墓として成
長させても段切れは発生しなかった。この時、活性層の
厚みはメサ36上で〜0.1μ−となり、メサ36の側
面ではほとんど成長しなかった。これは、n型InPブ
ロック層の厚みを薄くしたことによって、活性層のメサ
36における段差を2.8〜3.2μ■と大きくできた
ことによるものである。
ところで、基板にメサを形成する工程において。
第6図と第7図に示される工程は、次のような理由によ
り必要となる。すなわち、第6図、第7図の工程なしに
第5図のp型InP基板31に成長すると、第8図に示
されているように、2つの溝40と基板表面との境とな
る角(矢印すの部分)においてn型InPブロック層4
6が途切れ、バイアス時に矢印すのごとくリーク電流が
流れる。これは、n型InPブロック層46をメサ36
上に成長させないため過飽和度を小さくしているが、そ
のため、2つの溝40ど基板表面との境となる角(矢印
すの部分)において過飽和度が非常に小さくなるためと
考えられる。第6図、第7図に示す工程により、2つの
溝40と基板表面との境となる角をエツチングすると1
図に示されるように領域41が滑らかになり。
成長時にn型InPブロック層46がこの領域で途切れ
ることはない、これは、領域41が滑らかになると2つ
の溝40と基板表面とが曲面でつながることになり、よ
って、この領域において成長速度の差がなくなり、過飽
和度の分布が起こらないためによるものと考えられる。
実際、第3図に示されるように、n型ZnPブロック層
32の厚みを0.3〜0.4μ讃と薄く成長した場合に
おいても、領域41において途切れが発生することはな
かった。
以上のような理由により実際に作製されたレーザにおい
ては、n型InPブロック層を0.3〜0.4pmと薄
くしても段切れが発生せず、よって、リーク電流をなく
した状態でメサの段差を制御性よく高くでき、活性層の
形状の再現性が第1の実施例に比べ大幅に改善される。
これらのことにより1発振しきい値が15〜25mA、
外部微分量子効率が27〜32%(片面当たり)と、第
1の実施例に比べ同等もしくはより良好な特性が得られ
た。さらに、第2の実施例の特徴として、ウェハ内およ
びウェハ間でのばらつきの少ない1歩留りの高い素子が
再現性よく得られた。
以上、2つの実施例について述べたが、2つの実施例と
も成長層である第2層、すなわちp型InPクラッド層
をメサ上にも成長させている。これは、通常基板に直接
活性層を成長させると基板欠陥の影響を受けやすいとい
われているためであるが、我々の実験によれば、P型I
nPクラッド層をメサ上に成長させず直接活性層をメサ
上に成長させた場合においても、p型InPクラッド層
をメサ上に成長させた場合と同様の結果が得られた。
従って、先に述べた実施例においては、p型InPクラ
ッド層をメサ上にも成長させる場合を示したが、p型I
nPクラッド層をn型InPブロック層と同じようにメ
サ上を除いて選択的に成長させてもかまわない、この時
は、p型InPクラッド層の過飽和度を実施例の場合よ
り適当に小さくしてやればよい。
なお1本実施例ではInGaAsP/InP系レーザに
ついて述べたが、他の化合物半導体材料(例えば。
GaAs系)を用いてもかなわない、また、レーザ以外
にも1例えば端面発光型LED等にも応用できる。さら
に、実施例ではp型基板を用いたが、特にこれに限定す
る必要はなく、n型基板を用いても同様に形成できるこ
とはいうまでもない。
(発明の効果) 以上述べたように、本発明によれば、1回のエピタキシ
ャル成長により素子を作製できるため。
工程を簡略化でき、従来2回のエピタキシャル成長を行
うことによって生じていた問題点、すなわち歩留りの低
下、信頼性の低下およびコスト高という点を解決しうる
ものである。
【図面の簡単な説明】
第1図は本発明による第1の実施例の断面図、第2図は
第1の実施例の作製プロセスを説明する断面図、第3図
は第2の実施例の断面図、第4図ないし第7図は第2の
実施例の作製プロセスを説明する断面図、第8図は第5
図の基板に成長した場合の断面図、第9図はn型InP
ブロック層の段切れ発生時の断面図、第10図は従来例
の断面図を示す。 11・・・p型InP基板、12・・・n型InPブロ
ック層、 13・・・p型InPクラッド層、 14・
・・InGaAsP活性層、 15−n型InPクラッ
ド層。 16・・・メサ、 17・・・n側電極、 18・・・
p側電極、 19・・・発光領域。 特許出願人 松下電器産業株式会社 第1図 第2図 第6図 あ り2 92携戚 手 続 補 正 書 (自発) 平成 1年 月26日

Claims (4)

    【特許請求の範囲】
  1. (1)第1の導電型の半導体基板に選択的にメサを形成
    したメサ付基板上に、前記基板と逆の導電型の第2の導
    電型の第1の層を前記メサ上を除いて選択的に成長させ
    、連続して第1の導電型の第2の層を前記メサ上も含め
    た基板全面に、あるいは前記メサ上を除いて選択的に成
    長させ、さらに連続して第1の導電型あるいは第2の導
    電型の第3の層を少なくとも前記メサ上に成長させ、さ
    らに連続して第2の導電型の第4の層を前記メサ上も含
    めた基板全面に成長させてなることを特徴とする半導体
    発光素子。
  2. (2)第3の層の禁制帯幅が第2の層および第4の層よ
    り小さいことを特徴とする請求項(1)記載の半導体発
    光素子。
  3. (3)メサ付基板は、エッチングにより形成された2つ
    の溝に挟まれた領域をメサとし、前記溝と基板表面の境
    となる角をエッチングし、滑らかにしてなることを特徴
    とする請求項(1)記載の半導体発光素子。
  4. (4)エッチングはBr・メタノール溶液で行われたこ
    とを特徴とする請求項(3)記載の半導体発光素子。
JP6804189A 1989-03-20 1989-03-20 半導体発光素子 Pending JPH02246289A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6804189A JPH02246289A (ja) 1989-03-20 1989-03-20 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6804189A JPH02246289A (ja) 1989-03-20 1989-03-20 半導体発光素子

Publications (1)

Publication Number Publication Date
JPH02246289A true JPH02246289A (ja) 1990-10-02

Family

ID=13362316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6804189A Pending JPH02246289A (ja) 1989-03-20 1989-03-20 半導体発光素子

Country Status (1)

Country Link
JP (1) JPH02246289A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314200A (ja) * 2001-04-19 2002-10-25 Sony Corp 半導体レーザ素子及びその作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314200A (ja) * 2001-04-19 2002-10-25 Sony Corp 半導体レーザ素子及びその作製方法
JP4724946B2 (ja) * 2001-04-19 2011-07-13 ソニー株式会社 半導体レーザ素子及びその作製方法

Similar Documents

Publication Publication Date Title
US5143863A (en) Method of manufacturing semiconductor laser
EP0025362B1 (en) A semiconductor light emitting device
US4296387A (en) Semiconductor laser
KR960027091A (ko) 반도체 레이저 장치 및 반도체 레이저 장치의 제조방법
JPH08148752A (ja) 半導体レーザ装置の製造方法、及び半導体レーザ装置
US5518954A (en) Method for fabricating a semiconductor laser
US5770471A (en) Method of making semiconductor laser with aluminum-free etch stopping layer
JPH02246289A (ja) 半導体発光素子
JPH077232A (ja) 光半導体装置
JP2629678B2 (ja) 半導体レーザ装置およびその製造方法
JPS6342871B2 (ja)
JPS5925399B2 (ja) 半導体レ−ザの製造方法
JPS60137088A (ja) 半導体レ−ザ装置
JPH0634426B2 (ja) 半導体レ−ザ装置の製造方法
JP2973215B2 (ja) 半導体レーザ装置
JPS6344311B2 (ja)
JPS6318874B2 (ja)
JPS61104687A (ja) 埋込み型半導体レ−ザの製造方法
KR100287202B1 (ko) 반도체레이저소자및그제조방법
JPH0349282A (ja) 半導体発光装置
US4725450A (en) Method for fabricating a semiconductor laser device
JPS622718B2 (ja)
JPH05129723A (ja) 埋込ヘテロ構造半導体レーザ及びその製造方法
JPS6136720B2 (ja)
JPH0680868B2 (ja) 半導体レーザ素子