JPS61104687A - 埋込み型半導体レ−ザの製造方法 - Google Patents
埋込み型半導体レ−ザの製造方法Info
- Publication number
- JPS61104687A JPS61104687A JP22740184A JP22740184A JPS61104687A JP S61104687 A JPS61104687 A JP S61104687A JP 22740184 A JP22740184 A JP 22740184A JP 22740184 A JP22740184 A JP 22740184A JP S61104687 A JPS61104687 A JP S61104687A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- film
- semiconductor laser
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ヘテロ接合型の半導体レーザに係わり、特に
活性層以外を流れるリーク電流の量を極力減少させるこ
とを目的とした埋込み型半導体レーザの製造方法に関す
る。
活性層以外を流れるリーク電流の量を極力減少させるこ
とを目的とした埋込み型半導体レーザの製造方法に関す
る。
近年、化合物半導体を用いた各種の半導体レーザ素子が
研究開発されており、その−例としてＩｎＧａＡｓＰ／
ＩｎＰ系埋込み構造がある。この構造にＪ：るレーザ素
子は、発光部をＰＮ接合を持った埋込み層で埋込まれて
おり、電流の通路を活性層であることろの発光部のみに
集中し、且つ埋込み層と発光部との屈折率差により光の
閉込めを行っている。これにより、低しきい値で高いレ
ーザ利得が得られると同時に、安定な基本横モード発振
も可能である等の優れた性能を有する。そして、上記の
埋込み型半導体レーザは、次のような方法で作られる。
研究開発されており、その−例としてＩｎＧａＡｓＰ／
ＩｎＰ系埋込み構造がある。この構造にＪ：るレーザ素
子は、発光部をＰＮ接合を持った埋込み層で埋込まれて
おり、電流の通路を活性層であることろの発光部のみに
集中し、且つ埋込み層と発光部との屈折率差により光の
閉込めを行っている。これにより、低しきい値で高いレ
ーザ利得が得られると同時に、安定な基本横モード発振
も可能である等の優れた性能を有する。そして、上記の
埋込み型半導体レーザは、次のような方法で作られる。
まず、第３図（ａ）に示す如く１回目のエピタキシャル
成長（Ｌ Ｐ Ｅ ） Ｔ−１百方位（１００）のＮ型
ｒｎＰ基板３１上にＮ型１ｎＰバツフア厨３２、Ｉｒ＋
ＧａＡｓｐ活性層３３．Ｐ型１ ｎ ｐクラッド層３４
及びＰ型Ｉ ｎＧａＡｓＰオーミック］ンタクト層３５
を上記類にエピタキシャル成長させる。次いで、第３図
（ｂ）に示す如くフッ１１〜リソグラフイにより＜０１
１＞方向と平行に幅５〜６［μｍ］の５ｉＱ２膜３６を
ストライプ状に形成し、この５ｉＯ２１１Ｉ３６をマス
クとしてバッファ層３２に到達するまでメサエッチング
を行い、逆メサ状のストライプ３７を形成する。次いで
、第３図（Ｃ）に示す如く２回目のＬ Ｐ Ｅにより、
５ｉ０２膜３６を残したまま最初にＰ型１ｎＰ電流ブロ
ック層３８を成長し、さらにＮ型ＩｎＰＩｉ流閉込め層
３９を成長し、これらの層３８．３９で上記ストライプ
３７を埋込む。続いて、５ｉＯ２膜３６を一旦除去した
後、Ｓ ｉ ０２膜４ｏを表面全面に形成し、この５ｉ
０２膜４ｏのコンタクト層３５上に窓を開ける。そして
、この窓内にＡｕ−７ｎ系の［）型Ａ−ミック電極４１
を形成し、［）側電極としてのＣｒ−Ａｕ膜４２で表面
全面を覆う。、さらに、基板４１の下面側にＮ型電極ど
してＡ ＩＪ−Ｑ ｅ膜４３を形成することによって、
埋込み型半導体レーザが完成することになる。
成長（Ｌ Ｐ Ｅ ） Ｔ−１百方位（１００）のＮ型
ｒｎＰ基板３１上にＮ型１ｎＰバツフア厨３２、Ｉｒ＋
ＧａＡｓｐ活性層３３．Ｐ型１ ｎ ｐクラッド層３４
及びＰ型Ｉ ｎＧａＡｓＰオーミック］ンタクト層３５
を上記類にエピタキシャル成長させる。次いで、第３図
（ｂ）に示す如くフッ１１〜リソグラフイにより＜０１
１＞方向と平行に幅５〜６［μｍ］の５ｉＱ２膜３６を
ストライプ状に形成し、この５ｉＯ２１１Ｉ３６をマス
クとしてバッファ層３２に到達するまでメサエッチング
を行い、逆メサ状のストライプ３７を形成する。次いで
、第３図（Ｃ）に示す如く２回目のＬ Ｐ Ｅにより、
５ｉ０２膜３６を残したまま最初にＰ型１ｎＰ電流ブロ
ック層３８を成長し、さらにＮ型ＩｎＰＩｉ流閉込め層
３９を成長し、これらの層３８．３９で上記ストライプ
３７を埋込む。続いて、５ｉＯ２膜３６を一旦除去した
後、Ｓ ｉ ０２膜４ｏを表面全面に形成し、この５ｉ
０２膜４ｏのコンタクト層３５上に窓を開ける。そして
、この窓内にＡｕ−７ｎ系の［）型Ａ−ミック電極４１
を形成し、［）側電極としてのＣｒ−Ａｕ膜４２で表面
全面を覆う。、さらに、基板４１の下面側にＮ型電極ど
してＡ ＩＪ−Ｑ ｅ膜４３を形成することによって、
埋込み型半導体レーザが完成することになる。
しかしながら、この種の方法にあっては次のよう２）問
題があった。即ち、本来逆メサエツチングにより決定さ
れる活性層３３の幅は、オーミックニ］ンタクｉ・層３
５上のＳ ｉ ０２膜３６の幅と、該ＳｉＯ２膜３６か
らバッファ層３２までのエツチング深さとの関係により
制御されるが、このエツチングを精度良く目つシャープ
に行うことは甚だ困ガである。このため、ストライプ方
向の活性層３３の側面に凹凸が生じ、素子特性の一つで
あるｎ−入電流一光出力特性にキンクが発生して安定な
横モード発振を阻止したり、遠視野像の形を乱してしま
う虞れがある。
題があった。即ち、本来逆メサエツチングにより決定さ
れる活性層３３の幅は、オーミックニ］ンタクｉ・層３
５上のＳ ｉ ０２膜３６の幅と、該ＳｉＯ２膜３６か
らバッファ層３２までのエツチング深さとの関係により
制御されるが、このエツチングを精度良く目つシャープ
に行うことは甚だ困ガである。このため、ストライプ方
向の活性層３３の側面に凹凸が生じ、素子特性の一つで
あるｎ−入電流一光出力特性にキンクが発生して安定な
横モード発振を阻止したり、遠視野像の形を乱してしま
う虞れがある。
また、電流ブロッキング領域である埋込みＭ２Ｓ、３９
は、活性層光導波路領域を含むメ１ノストライプを形成
した後のエツチングにより露出されたバッファ層３２上
と、該メサストライプ側面とを埋込む形で成長を行うた
め、埋込み層３８．３９の界面の位置を再現性良くクラ
ッド層３４の側面に合わせることが難しい。このため、
発光部である活性層３３を通らない電流が増加し、発振
しきい値電流を上昇させてしまう。さらには、ブロック
層３８から不純物である７０等がバッフ１層３２及び活
性層３３等に人込み、埋込み層３８゜３９のＰＮ特性が
悪化し、電流ブロック層の役目を果せなくなる等の問題
があった。
は、活性層光導波路領域を含むメ１ノストライプを形成
した後のエツチングにより露出されたバッファ層３２上
と、該メサストライプ側面とを埋込む形で成長を行うた
め、埋込み層３８．３９の界面の位置を再現性良くクラ
ッド層３４の側面に合わせることが難しい。このため、
発光部である活性層３３を通らない電流が増加し、発振
しきい値電流を上昇させてしまう。さらには、ブロック
層３８から不純物である７０等がバッフ１層３２及び活
性層３３等に人込み、埋込み層３８゜３９のＰＮ特性が
悪化し、電流ブロック層の役目を果せなくなる等の問題
があった。
このような理由で、特性の良好なＩｎＧａＡＳＰ／Ｉｎ
Ｐ系の埋込みレーザ素子を歩留り良く製造することは困
難であった。
Ｐ系の埋込みレーザ素子を歩留り良く製造することは困
難であった。
（発明の目的〕
本発明の目的は、活性層の幅を精密に制御すると共に活
性層光導波路の側面から凹凸をなくすことができ、且つ
埋込み層の良好なＰＮ特性を保つことができ、良好な素
子特性が得られ素子製造歩留りの向上をはかり得る埋込
み型半導体レーザの製造方法を提供することにある。
性層光導波路の側面から凹凸をなくすことができ、且つ
埋込み層の良好なＰＮ特性を保つことができ、良好な素
子特性が得られ素子製造歩留りの向上をはかり得る埋込
み型半導体レーザの製造方法を提供することにある。
本発明の骨子は、マス・トランスボートと称される熱変
形処理方法を用い、活性層の側面をクラッド層形成物質
で囲繞して、活性層の光閉込めと活性層以外に電流が流
れるのを阻止する電流ブロッキングとを行うことにある
。
形処理方法を用い、活性層の側面をクラッド層形成物質
で囲繞して、活性層の光閉込めと活性層以外に電流が流
れるのを阻止する電流ブロッキングとを行うことにある
。
ここで、上記の熱変形処理とは、次のような現象を用い
た方法である。例えば、第２図（ａ）に示す如く表面に
幅が狭く浅い溝２５が形成されているｌｎＰ結晶２６を
、水素雰囲気中で燐圧を加えながら加熱すると、該満２
５の肩２７付近の燐分子が気相中へ拡散され、また同所
のインジウム分子は表面拡散により底部２８に移動する
。これと同時に、気相中の燐分子がインジウム分子と再
結合して、第２図（ｂ）に示す如く溝２５の底部２８の
みにＩｎＰ結晶が形成され、これにより溝２５が埋込ま
れることになる。
た方法である。例えば、第２図（ａ）に示す如く表面に
幅が狭く浅い溝２５が形成されているｌｎＰ結晶２６を
、水素雰囲気中で燐圧を加えながら加熱すると、該満２
５の肩２７付近の燐分子が気相中へ拡散され、また同所
のインジウム分子は表面拡散により底部２８に移動する
。これと同時に、気相中の燐分子がインジウム分子と再
結合して、第２図（ｂ）に示す如く溝２５の底部２８の
みにＩｎＰ結晶が形成され、これにより溝２５が埋込ま
れることになる。
本発明はこのような点に着目し、埋込み型半導体レーザ
を製造する方法において、半導体基板上に少なくとも第
１導電型のバッフ１層を成長したのち、このバッファ層
上に所望の幅だけストライプ状に残して絶縁膜を形成し
、次いでストライプ状窓 型のクラッド層を順次成長し、次いで上記絶縁膜をエツ
チングにより除去し、しかるのち熱処理を施すことによ
り前記活性層の側部を前記クラッド層形成物質で囲繞す
るようにした方法である。
を製造する方法において、半導体基板上に少なくとも第
１導電型のバッフ１層を成長したのち、このバッファ層
上に所望の幅だけストライプ状に残して絶縁膜を形成し
、次いでストライプ状窓 型のクラッド層を順次成長し、次いで上記絶縁膜をエツ
チングにより除去し、しかるのち熱処理を施すことによ
り前記活性層の側部を前記クラッド層形成物質で囲繞す
るようにした方法である。
（発明の効果〕
本発明によれば、マス・トランスボートと称される熱変
形処理方法を用いて活性層の側部を埋込むことにより、
次の■〜■のような効果が１ｑられる。
形処理方法を用いて活性層の側部を埋込むことにより、
次の■〜■のような効果が１ｑられる。
■ 従来方法のように深い逆メサエツチングを行うこと
なく、単にＳｉＯ２等の絶縁膜の窓部のフォトリソグラ
フィと該絶縁膜のエツチングとにより活性層の幅が決定
されるので、活性層の幅を高い１６度で設定することが
できる。さらに、活性層側面からの凹凸もなくなり、注
入電流−光出力特性においてキングの発生は見られず、
かなりの高注入レベルまで安定な横モード発振が可能と
なった。そして、遠視野像もきれいな形となった。
なく、単にＳｉＯ２等の絶縁膜の窓部のフォトリソグラ
フィと該絶縁膜のエツチングとにより活性層の幅が決定
されるので、活性層の幅を高い１６度で設定することが
できる。さらに、活性層側面からの凹凸もなくなり、注
入電流−光出力特性においてキングの発生は見られず、
かなりの高注入レベルまで安定な横モード発振が可能と
なった。そして、遠視野像もきれいな形となった。
■ クラッド層形成物質からなる埋込み層の位置が絶縁
膜の膜厚のみで決定されるので、電流ブロッキングを簡
単且つ確実に行うことができ、電流を全て活性層のみへ
注入できるので、低しきい値での発振が可能となる。
膜の膜厚のみで決定されるので、電流ブロッキングを簡
単且つ確実に行うことができ、電流を全て活性層のみへ
注入できるので、低しきい値での発振が可能となる。
■ 熱変形処理方法による埋込み閣には不純物を意識的
にドープしていないので、従来のように拡散により不純
物が活性層やバッファ層へ入込まなくなり、レーザ発振
の低しきい値化や発振効率の向トをはかり得る。
にドープしていないので、従来のように拡散により不純
物が活性層やバッファ層へ入込まなくなり、レーザ発振
の低しきい値化や発振効率の向トをはかり得る。
■ 製造Ｔ稈における精度が良くなったことから、レー
ザ素子の製造歩留りが大幅に向上する。
ザ素子の製造歩留りが大幅に向上する。
以下、本発明の詳細を図示の実施例によって説明する。
第１図（ａ）〜（ｆ）は本発明の一実施例方法に係わる
埋込み型半導体レーザの製造工程を示す断面図である。
埋込み型半導体レーザの製造工程を示す断面図である。
まず、第１図（ａ）に示す如く面方位（１００）で不純
物濃度２Ｘ １０” ［ｃｒｎ” ］のＮ型ＩｎＰ基
板（半導体基板）１１上に、１回目のＬＰＥ成艮Ｔ１１
ｘ１０” Ｔ Ｅｃｍ’ ］の不純物濃度からなるＮ型
１ｎＰバッファ層１２を２［μｍ］程度の厚さに形成す
る。次いで、第１図（ｂ）に示す如くバッファ層１２上
に厚さ０．２［μｍ］の５１０２膜（絶縁膜）１３を形
成し、このＳｉＯ２膜１３にフォトリソグラフィにより
幅が２．０［μｍ］のストライプ状の窓１４を＜０１１
＞方向に開口する。
物濃度２Ｘ １０” ［ｃｒｎ” ］のＮ型ＩｎＰ基
板（半導体基板）１１上に、１回目のＬＰＥ成艮Ｔ１１
ｘ１０” Ｔ Ｅｃｍ’ ］の不純物濃度からなるＮ型
１ｎＰバッファ層１２を２［μｍ］程度の厚さに形成す
る。次いで、第１図（ｂ）に示す如くバッファ層１２上
に厚さ０．２［μｍ］の５１０２膜（絶縁膜）１３を形
成し、このＳｉＯ２膜１３にフォトリソグラフィにより
幅が２．０［μｍ］のストライプ状の窓１４を＜０１１
＞方向に開口する。
次に、第１図（Ｃ）に示す如く２回目のＬＰＥ成長で、
バッファ層１２上に格子整合のとれた発光波長にして１
．３［μｍ］のバンドギャップエネルギを有するＩ ｎ
ＧａＡｓＰ活性層１５（膜厚０．１５μｍ）、Ｐ型Ｔｎ
Ｐクラッド層１６（膜厚５μＴｒＬ）及びＩｎＰに整合
のとれた発光波長にして１．１５［μｍ］組成のＰ型Ｉ
ｎＧａＡｓＰオーミックコンタクト層１７（膜厚０．７
μｍ。
バッファ層１２上に格子整合のとれた発光波長にして１
．３［μｍ］のバンドギャップエネルギを有するＩ ｎ
ＧａＡｓＰ活性層１５（膜厚０．１５μｍ）、Ｐ型Ｔｎ
Ｐクラッド層１６（膜厚５μＴｒＬ）及びＩｎＰに整合
のとれた発光波長にして１．１５［μｍ］組成のＰ型Ｉ
ｎＧａＡｓＰオーミックコンタクト層１７（膜厚０．７
μｍ。
Ｚｎ不純物濃度２Ｘ１０１８ｃｍ” ）の３層を連続成
長する。なお、本発明者等は上記説明の如く、（１００
）面１ｎＰ上においＴ＜０１１＞方向に形成された２［
μｍ］程度のＳｉＯ２窓部へＩｎＧ ａ Ａ Ｓ Ｐ層
を薄く、続いてＩｎＰ層を十分に厚く成長させた際、該
ＩｎＰ層は５ｉ０２１！上を＜０１１＞方向にも成長が
進行する事実を実験の結采見出している。
長する。なお、本発明者等は上記説明の如く、（１００
）面１ｎＰ上においＴ＜０１１＞方向に形成された２［
μｍ］程度のＳｉＯ２窓部へＩｎＧ ａ Ａ Ｓ Ｐ層
を薄く、続いてＩｎＰ層を十分に厚く成長させた際、該
ＩｎＰ層は５ｉ０２１！上を＜０１１＞方向にも成長が
進行する事実を実験の結采見出している。
次に、第１図（（１）に示す如＜ＳｉＯ２膜１３をエツ
チングにより除去したのち、前述の熱変形処理を施し同
図（ｅ）に示す如く活性層１５の側面をＩｎＰ埋込み層
１８で埋込む。この熱変形によって形成された埋込み層
１８の結晶性は多結晶に近く、導電性に乏しいので、電
流は殆ど流れないことも確認している。これ以降は、通
常の工程と同様に、ＳｉＯ２膜１９．Ａｕ−Ｚｎオーミ
ック電極２０．Ｐ側電極としてのＣｒ−Ａｕ膜２１及び
Ｎ側電極としてのＡＬＩ−Ｇｅｌｌを形成することによ
って、埋込み型半導体レーザが完成することになる。
チングにより除去したのち、前述の熱変形処理を施し同
図（ｅ）に示す如く活性層１５の側面をＩｎＰ埋込み層
１８で埋込む。この熱変形によって形成された埋込み層
１８の結晶性は多結晶に近く、導電性に乏しいので、電
流は殆ど流れないことも確認している。これ以降は、通
常の工程と同様に、ＳｉＯ２膜１９．Ａｕ−Ｚｎオーミ
ック電極２０．Ｐ側電極としてのＣｒ−Ａｕ膜２１及び
Ｎ側電極としてのＡＬＩ−Ｇｅｌｌを形成することによ
って、埋込み型半導体レーザが完成することになる。
かしくて作成されたレーザは、活性層１５の幅が５ｉ０
２１１１３のストライプ状窓１４の幅で確実に規定され
たものとなり、活性層１５の側面に凹凸が生じる等の不
都合は全く見られなかった。
２１１１３のストライプ状窓１４の幅で確実に規定され
たものとなり、活性層１５の側面に凹凸が生じる等の不
都合は全く見られなかった。
そして、キンクの発生もなく、低しきい値化が可能であ
り、さらに安定した横モード発振を得ることができた。
り、さらに安定した横モード発振を得ることができた。
なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、前記各層の厚さは前述した値に何等限
定されるものではなく、仕様に応じて適宜変更可能であ
る。さらに、前記バッファ゛層上に形成する絶縁膜の厚
さは、その後に成長形成すべき活性層の厚さより厚いも
のであればよい。
はない。例えば、前記各層の厚さは前述した値に何等限
定されるものではなく、仕様に応じて適宜変更可能であ
る。さらに、前記バッファ゛層上に形成する絶縁膜の厚
さは、その後に成長形成すべき活性層の厚さより厚いも
のであればよい。
また、前記ＩｎＰ基板はＮ型に限るものではなく、Ｐ型
であってもよい。この場合、各層の導電型も逆にすれば
よい。さらに、使用する半導体材料はＩ ｎＧａＡｓＰ
／Ｉ ｎｐ系に限るものではなく、前述した熱変形処理
により溝が埋込まれる性質を有する化合物半導体であれ
ばよい。その他、本発明の要旨を逸脱しない範囲で、種
々変形して実施することができる。
であってもよい。この場合、各層の導電型も逆にすれば
よい。さらに、使用する半導体材料はＩ ｎＧａＡｓＰ
／Ｉ ｎｐ系に限るものではなく、前述した熱変形処理
により溝が埋込まれる性質を有する化合物半導体であれ
ばよい。その他、本発明の要旨を逸脱しない範囲で、種
々変形して実施することができる。
第１図（ａ）〜（ｆ）は本発明の一実施例方法に係わる
埋込み型半導体レーザの製造■稈を示す断面図、第２図
（ａ）（ｂ）は本発明の詳細な説明するための断面図、
第３図（ａ）〜（Ｃ）は従来の半導体レーザ製造工程を
示す断面図である。 １１・・・Ｎ−１ｎｐ基板（半導体基板）、１２・・・
Ｎ−１ｎＰバッファ層、１３−８ ｉ ０２膜（絶縁膜
）、１４・・・ストライプ状窓、１５・・・ＩｎＧａＡ
ｓｐ活性層、１６−Ｐ−１ｎＰクラッド層、１７・・・
Ｐ−１ｎＧａＡｓＰオーミックコンタク１へ層、１８
・Ｉ ｎ Ｐ埋込み層、１９ ・＝Ｓ ｉ ０２膜、２
０＝・Ａ ｕ −ｚ ｎオーミック電極、２１−Ｃｒ
−Ａ Ｕ膜（Ｐ側電極） 、２２・Ａｕ−Ｇｅ膜（Ｎ（
ｌ！１ＩＴｆ極）出願人代理人 弁理士 鈴江武彦 、−（Ｎ” １） 、０＾
八へ
、０； −
埋込み型半導体レーザの製造■稈を示す断面図、第２図
（ａ）（ｂ）は本発明の詳細な説明するための断面図、
第３図（ａ）〜（Ｃ）は従来の半導体レーザ製造工程を
示す断面図である。 １１・・・Ｎ−１ｎｐ基板（半導体基板）、１２・・・
Ｎ−１ｎＰバッファ層、１３−８ ｉ ０２膜（絶縁膜
）、１４・・・ストライプ状窓、１５・・・ＩｎＧａＡ
ｓｐ活性層、１６−Ｐ−１ｎＰクラッド層、１７・・・
Ｐ−１ｎＧａＡｓＰオーミックコンタク１へ層、１８
・Ｉ ｎ Ｐ埋込み層、１９ ・＝Ｓ ｉ ０２膜、２
０＝・Ａ ｕ −ｚ ｎオーミック電極、２１−Ｃｒ
−Ａ Ｕ膜（Ｐ側電極） 、２２・Ａｕ−Ｇｅ膜（Ｎ（
ｌ！１ＩＴｆ極）出願人代理人 弁理士 鈴江武彦 、−（Ｎ” １） 、０＾
八へ
、０； −
Claims (3)
- （１）半導体基板上に少なくとも第１導電型のバッファ
層を成長する工程と、上記バッファ層上に所望の幅だけ
ストライプ状に残して絶縁膜を形成する工程と、ストラ
イプ状に露出したバッファ層から活性層及び第２導電型
のクラッド層を順次成長する工程と、次いで上記絶縁膜
をエッチングにより除去する工程と、次いで熱処理を施
すことにより前記活性層の側部を前記バッファ層の形成
物質で囲繞する工程とを含むことを特徴とする埋込み型
半導体レーザの製造方法。 - （２）前記絶縁膜の厚さを、前記活性層の厚さ以上にし
たことを特徴とする特許請求の範囲第１項記載の埋込み
型半導体レーザの製造方法。 - （３）前記基板及び各層の材料として、ＩｎＧａＡｓＰ
／ＩｎＰ系のIII−Ｖ族化合物半導体を用いたことを特
徴とする特許請求の範囲第１項記載の埋込み型半導体レ
ーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22740184A JPS61104687A (ja) | 1984-10-29 | 1984-10-29 | 埋込み型半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22740184A JPS61104687A (ja) | 1984-10-29 | 1984-10-29 | 埋込み型半導体レ−ザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61104687A true JPS61104687A (ja) | 1986-05-22 |
Family
ID=16860248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22740184A Pending JPS61104687A (ja) | 1984-10-29 | 1984-10-29 | 埋込み型半導体レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61104687A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0472221A2 (en) * | 1990-08-24 | 1992-02-26 | Nec Corporation | Method for fabricating an optical semiconductor device |
| EP0503729A2 (en) * | 1991-03-15 | 1992-09-16 | Koninklijke Philips Electronics N.V. | Optoelectronic semiconductor device and method of manufacturing such a device |
| US5912475A (en) * | 1996-06-12 | 1999-06-15 | Mitsubishi Denki Kabushiki Kaisha | Optical semiconductor device with InP |
-
1984
- 1984-10-29 JP JP22740184A patent/JPS61104687A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0472221A2 (en) * | 1990-08-24 | 1992-02-26 | Nec Corporation | Method for fabricating an optical semiconductor device |
| US5250462A (en) * | 1990-08-24 | 1993-10-05 | Nec Corporation | Method for fabricating an optical semiconductor device |
| EP0643461A2 (en) * | 1990-08-24 | 1995-03-15 | Nec Corporation | Method for fabricating an optical semiconductor device |
| EP0643461A3 (en) * | 1990-08-24 | 1996-01-03 | Nec Corp | Method for manufacturing an optical semiconductor device. |
| EP0503729A2 (en) * | 1991-03-15 | 1992-09-16 | Koninklijke Philips Electronics N.V. | Optoelectronic semiconductor device and method of manufacturing such a device |
| US5912475A (en) * | 1996-06-12 | 1999-06-15 | Mitsubishi Denki Kabushiki Kaisha | Optical semiconductor device with InP |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09186402A (ja) | 半導体構造 | |
| JPH05304337A (ja) | 半導体素子の製造方法 | |
| JPS6318877B2 (ja) | ||
| CN112259649B (zh) | 一种超辐射发光二极管及其制作方法 | |
| JPH08148752A (ja) | 半導体レーザ装置の製造方法、及び半導体レーザ装置 | |
| JPH0474877B2 (ja) | ||
| JPS61104687A (ja) | 埋込み型半導体レ−ザの製造方法 | |
| JPH02156588A (ja) | 半導体レーザおよびその製造方法 | |
| JPH0945999A (ja) | 半導体デバイス及びその製造方法 | |
| JPH03227086A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS60137088A (ja) | 半導体レ−ザ装置 | |
| JPS6342871B2 (ja) | ||
| JPS6237913B2 (ja) | ||
| JPH065969A (ja) | 半導体レーザ装置 | |
| JP3080643B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2000174388A (ja) | 半導体レーザその製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPH05129723A (ja) | 埋込ヘテロ構造半導体レーザ及びその製造方法 | |
| JPH03183182A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH01166592A (ja) | 半導体レーザ素子 | |
| JPS58131787A (ja) | 半導体レ−ザ | |
| JPH04120788A (ja) | 半導体レーザ装置 | |
| JPS62281384A (ja) | 半導体レ−ザ素子およびその製造方法 | |
| JPH04130692A (ja) | 半導体レーザ装置とその製造方法 | |
| JPH0233993A (ja) | 半導体レーザ |