JPH01166592A - 半導体レーザ素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体レーザ素子に関し、特に極めて低いしき
い値電流を有しかつ安定な基本横モード発振が得られる
屈折率導波型半導体レーザの素子構造に関するものであ
る。

〈従来の技術〉 従来、半導体レーザの素子構造Ω中でしきい値電流が最
も小さいものは、通称埋め込み型レーザと呼ばれるもの
で、具体的にはＢＨ（ｂｕｒｉｅｄｈｅｔｅｒｏｓｔｒ
ｕｃｔｕｒｅ　）レーザ（特公昭５２−４０９５８号、
同５２−４１１０７号、同５２−４８０６６号〕及びＤ
Ｃ−ＰＢＨ（ｄｏｕｂｌｅ　−ｃｈａｎｎｅｌ　ｐｌａ
ｎａｒ　ｂｕｒｉｅｄ　ｈｅｔｅｒｏｓｔｒｕｃｔｕｒ
ｅ）レーザ（特公昭６２−２７１８号、同６２−７７１
９号）がある。

第３図、Ｍ４図にそれぞれＢＪ（レーザ、Ｉ　ｎＧａＡ
ｓＰ／ＩｎＰ系のＤＣ−ＰＢＨレーザの断面構造図を示
す。これらの埋め込み型レーザはレーザ発振用活性層に
形成される導波路が完全な屈折率導波作用に基づくレー
ザ発振動作を示し、しきい値電流が２０ｍＡ程度以下の
非常に小さな値になるという利点を有する。

しかしながら、活性層３１の左右に堆積された低屈折率
物質の埋め込み層３２の屈折率及び導波路幅と一致する
メサ幅Ｗを適当に選択しなければ、高次横モードで発振
し易いという欠点がある。即ち、発光スポットが２個以
上の複数になった場合、使用上不適当となる。この高次
横モード発振を避けるためには、メサ幅Ｗを１〜２μｍ
と非常に狭くする必要があシ、従って比較的小さな光出
力でもレーザ端面が破壊し易くなる。また、狭いメサ幅
の形成が困難で、量産性にも問題がある。

一方、屈折率導波型レーザの他の構造としてＶＳ　Ｉ　
Ｓ　（Ｖ−ｃｈａｎｎｅｌｅｄ　５ｕｂｓｔｒａｔｅ　
ＩｎｎｅｒＳｔｒｉｐｅ　）レーザと呼ばれるものがあ
る。

（Ａｐｐｌ、Ｐｈｙｓ、　Ｌｅｔｔ、　４０．１９８２
．　Ｐ、　３７２　）このレーザは、第５図に示すよう
にｐ−ＧａＡｓ基板４０上に１×１０　ｔＭ　以上のキ
ャリア濃度を有するｎ−ＧａＡｓ電流阻止層４１を堆積
した後、幅Ｗｃのストライプ状７字溝を刻設して基板４
０上から電流阻止層４１の除去された電流通路を開通さ
せた後、ｐ−ＧａＡｔＡｓクラッド層４２、ＧａＡｔＡ
ｓ活性層４３、ｎ−ＧａＡｔＡｓクラッド層４４、ｎ−
ＧａＡｓキャップ層４５を順次積層してダブルヘテロ接
合レーザ動作を形成したものであり、導波路幅Ｗｃを４
〜７μｍと広くしても、活性層４３内で発生したレーザ
光のうち、導波路の外側の光が電流阻止層４１と基板４
０に吸収されるため、高次モード利得が抑制され、高次
横モードが発生しないという利点を有している。しかし
、しきい値電流が４０〜６０ｍＡとなり埋め込み型レー
ザに比べて高く、非点収差が１０〜２０μｍで比較的大
きいといった欠点がある。しきい値電流が高い理由は、
電流が電流阻止層４１による内部ストライプ構造によっ
て狭宇されているのに対して、活性層４３内に注入され
たキャリアは活性層３の横方向両側へ拡散するので、レ
ーザ発振に無効なキャリアが発生するためである。この
無効なキャリアは不必要な自然放出光及び発熱に消費さ
れ、レーザ素子の信頼性に悪影響を与える。また、ｖｓ
ｒｓレーザの大きな非点収差は、導波路両側の光が吸収
されるため、その光の波面が中央部に対して遅れること
から起こる。

以上述べた従来の埋め込み型レーザ及びＶＳＩＳレーザ
の欠点を改良するために第６図に示すようなＶＳＩＳレ
ーザのＶ−チャネル溝の両側に埋込層４６．４７．４８
を堆積して埋め込んだＢ　−Ｖ　Ｓ　Ｉ　Ｓ　（Ｂｕｒ
ｉｅｄ−ＶＳ　Ｉ　Ｓ　）レーザと呼ばれる半導体レー
ザが提案されている（　Ｊ、　Ａｐｐｌ、Ｐｈｙｓ。

６１．１９８７．ｐ、３１０８）ｏ図中第５図と同一符
号は同一内容を示す。

この半導体レーザは導波路幅を４〜７μｍと広くしても
安定基本横モード発振するというＶＳＩＳレーザの特徴
を生かしたままで、活性層内キャリアの横方向拡散を防
止するので、２０　ｍＡ以下の低しきい値電流を示すと
いう大きな利点がある。

〈発明が解決しようとする問題点〉 しかしながら、第６図で示すようなり−ＶＳＩＳレーザ
ではレーザ発振動作部となるストライプ状メサ部以外の
すべての領域の多層構造４２，４３゜４４．４５をエツ
チングによシ除去していたが、液相エピタキシャル（Ｌ
ＰＥ）成長法によって成長が行なわれる場合、キャップ
層４５の表面に直径数ミクロン以上のピンホールと呼ば
れる欠陥が存在する場合が多い。この欠陥の数は１チツ
プの大きさ（通常、３００Ｘ２５０μｍ）内に数個以上
在るといった程度の多さである。このような表面ヲエノ
チングしていくと、ピンホールの大きさと深さは益々増
大し、エツチング面がｎ−ＧａＡｓ電流阻止層４１に到
達したときは、ピンホールの先端はｎ−ＧａＡｓ電流阻
止層４１を貫通しｐ−ＧａＡｓ基板４０に達してしまう
。このような、メサエッチ後の基板上に第６図に示すよ
うに、埋込層４６゜４７．４８を成長させて製作したＢ
−ＶＳＩＳレーザは、ピンホールの存在する部分で電流
阻止が不可能となり、電流リークを発生する。このよう
にして、しきい値電流のウェハー内での分布がばらつい
たものとなり、再現性、信頼性及び量産性の点で問題が
あった。

さらに、第６図に示すＢ−ＶＳＩＳレーザはｎ−ＧａＡ
ｓ電流阻止層４１の成長、電流阻止層４１上に構成され
るダブルヘテロ接合構造の成長、埋め込み層４６．４７
．４８の成長と合計３回のエビタキャル成長を必要とし
、工程数がやや多いという問題があった。また、電流阻
止用の埋め込み層４７がキャップ層４５上にも成長して
しまうという不良が発生することがあった。

く問題点を解決するだめの手段〉 本発明は、第６図に例示されるような従来のＢ−ＶＳＩ
Ｓレーザのような埋め込み型レーザ素子の電流阻止層の
成長工程を不要なものとすることによシ、製造工程を簡
略化するとともに、上述のピンホールによる歩留まり低
下問題を解決した新規なり−ＶＳＩＳレーザを提供する
ことを目的とするものである。

即ち、本発明は、上記目的を達成するため、ストライプ
状メサ部以外の全ての領域のダブルヘテロ接合構造体を
除去するのではなく、メサ部の両側に幅５〜１５μｍの
平行な２本のストライプ状溝を形成して、その部分のダ
ブルヘテロ接合構造体を除去した後、さらにメサ部上の
キャップ層を除去してクラッド層を露出させた基板上に
埋込成長を行なうことを特徴とする。

埋込成長として、まず２本の溝内を高抵抗層で埋め、ｐ
ｎ逆バイアス接合を形成するようなｐ型層やｎ型層を順
次成長させる。これらの高抵抗層や電流阻止用の埋込層
はメサ部のクラッド層表面には成長せず、その他の領域
には成長する。埋込最終層として、メサ表面のクラッド
層と同じ導電型のＧａＡｓをメサ表面全体に成長させ、
成長表面を平坦にした。この最終層はＧａ溶液を接触さ
せたまま室温まで冷却しても良い。このとき、ＧａＡｓ
最終層は３０〜４０μｍの厚さとなる。

く作　用〉 本発明のＢ−ＶＳＩＳレーザはダブルヘテロ接合を構成
する成長層表面に在るピンホール等の欠陥の影響がなく
、成長回数も従来の３回から２回へ減少させることがで
きる。また、電流阻止用の埋込層をメサ表面より高くな
るように厚く成長させても、２０分間程度はメサ表面上
には成長しないので、ストライプ状の電流通路を確実に
形成することができるという大きな利点がある。最終埋
込層は十分に成長時間を長くすることにより、メサ表面
上にも成長し、表面は平坦となる。

以上の効果により、本発明のＢ−ＶＳＩＳレーザはしき
い値電流のウエノ・−内での分布が均一とな９、低いし
きい電流によく揃ったものとなる。

〈実施例〉 以下、各実施例を説明する前にその特徴について説明す
る。各実施例の従来の埋込型レーザと異なる第１の点は
光導波路が低屈折物質で取り囲まれたメサ部全体で形成
されるのではなく、メサ部内に含まれる矩形もしくは７
字型の基板溝により形成されることである。従って、横
モード等の光導波条件は埋込層の屈折率やメサ幅によっ
て決定されるのではなく、基板溝の両肩で光が吸収され
る量によって決定されることとなる。

従って、本発明の半導体レーザはいわゆる埋め込み（Ｂ
Ｈ）型レーザと呼ばれるものではない。

なぜなら、ＢＨレーザは埋め込み層によって光導波路が
形成されるが、本発明は基板方向への光吸収に基く実効
屈折率分布によって光導波路が形成される。

第２の点は活性層内キャリアの横方向拡散を阻止するた
めの埋込層をＧａ　１−ｘＡｔｘＡｓ　（０，５＜　ｘ
く１）等を利用した高抵抗層としたことである。

このようなＡｔ組成比（ｘ）の大きいＧａＡｔＡｓはア
ンドープ、ＧｅドープまたはＳｎドープとしても、不純
物のレベルが深くなシ、低キヤリア濃度となる結果、高
抵抗になる性質がある。従来の埋込型レーザでは、横モ
ード制御の制約があり、このよりなＡｔ組成比の大きな
ＧａＡｔＡｓを埋込層として用いることはできなかった
。

第３の点は活性層内キャリアの横方向拡散を阻止するた
めの埋込層をメサ部の両側の５〜１５μｍの幅に限定し
たことである。

第４の点は２本の平行な溝の間に挾まれたメサ部表面の
キャップ層をエツチング除去することにより、ＧａＡｔ
Ａｓクラッド層ｆｔ露出した後、埋込成長を行なったこ
とである。

第１図（Ａ）及び第１図（Ｂ）はそれぞれ本発明の半導
体レーザの各実施例を示す断面図である。また、第２図
（Ａ）〜第２図（Ｅ）は製造工程の説明に供する断面図
である。

第２図（Ａ）に示すように、順メサ方向＜１１０＞にＶ
−チャネル１３を形成したｎ−ＧａＡｓ基板ｌ上にｎ　
　Ｇａ０５Ａｔ（１５ＡＳクラッド層２’　Ｇａ０８５
Ａ’Ｏ１５Ａｓ活性層３、ｐ−Ｇａ０５Ａｔｏ、５Ａｓ
クラッド層４、及びｐ−ＧａＡｓキャップ層５を液相エ
ピタキシャル（ＬＰＥ）成長し、キャップ層５の表面に
レジスト（Ａｚ　　１３５０）を塗布し、ホトリソグラ
フィ技術によシＶ−チャネルの両側に平行なストライプ
窓２１を開ける。窓の幅すは７μｍとし、■−チャネル
上に残されるレジスト２０の幅ａは１０μｍとした。こ
の窓２１を通して、エツチング液（Ｈ２Ｏ：Ｈ２０□：
Ｈ２Ｓｏ４＝５０　：　２　：　１　）を用いて、ｎ−
ＧａＡｓ基板１に達するまでエツチングを行った（第２
図（Ｂ）。このとき、溝の深さは３．５μｍ１メサ幅Ｗ
は５．５μｍとなシ、エツチングされた溝１４の幅は１
２μｍ程度となった。尚、■−チャネル幅Ｗは４μｍで
ある。次に、メサ表面上に残っているレジストのみを露
光し、現像することにより除去した（第２図（Ｃ））。

このクエ・・−を前述のエツチング液に浸すことにより
、メサ部のＧａＡｓキャップ層１６を除去した（第２図
（Ｄ））。

最後に、Ａｚレジストをアセ／トにより除去した。

次に、第１図（Ａ）で示すように、ＬＰＥ成長法により
ｐ−−Ｇａｏ、１５Ａｔｏ、８５Ａ８（Ｇｅドープラの
第１埋込高抵抗層６、ｎ＋　ＧａＯ，４Ａｔ、）、６Ａ
ｓ（Ｔｅドープ）の第２埋込層７を７８０℃の温度でそ
れぞれ４分間、５分間成長させた。第１埋込層６はスト
ライプ溝１４を埋めてしまい、その上に第２埋込層７が
約１μｍの厚さに成長した。これらの第１、第２埋込層
６，７は、その成長面がメサ表面１５よりも高くなって
も、メサ表面１５上には成長が起らなかった。

引き続き、ｐ　　ＧａＡｓ（Ｍｇドープ）の埋込最終層
８は１０〜３０μｍの厚さに成長させた。この埋込最終
層はメサ表面１５上にも成長し、成長面は完全に平坦と
なった。

ｐ−ＧａＡｓ埋込最終層８上にはｐ−電極（Ａｕ−Ｚｎ
　）　１１が形成され、基板１の裏面にはｐ−電極（Ａ
ｕＧｅ）１２が形成される。

第１図（Ｂ）は第１埋込層９をｎ−−Ｇａ　ｏ、　１５
ＡｔＯ，Ｂ５Ａｓ　（アンドープ、又はＳｎドープ）、
第２埋込層１０をｐ　−Ｇａ　ｏ７Ａｔｏ３Ａａ　（Ｇ
ｅドープ）、第３埋込層７をｎ”−Ｇａ（、，４Ａｔ（
１，６Ａｓ（Ｔｅドープ）、埋込最終層８をｐ−ＧａＡ
ｓ（Ｍｇドープ）とした場合の概略斜視図である。

上記Ｂ−ＶＳＩＳレーザは骨間技術により共振面を形成
し、その共振器長（ｃａｖｉ　ｔｙ　ｔｅｎｇｔｈ　）
ｆ２５０μｍとして特性を測定した。７８０　ｎｍ　　
前後の発振波長で、２０ｍＡ前後のしきい値電流のレー
ザ素子が非常に高い歩留まりで得られた。

また、活性層に平行方向と垂直方向との焦点位置の差、
即ち非点隔差が５μｍ以下と従来のＶＳＩＳレーザより
改善されていることがわかった。

横モードはＶＳＩＳレーザと同様に非常に安定なもので
あった。

本実施例ではｎ−ＧａＡｓ基板を用いた場合について述
べたが、ｐ−ＧａＡｓ基板を用いた場合は、第１図（Ａ
）、第２図（Ａ）の導電型を反転させればよい。

〈発明の効果ン 本発明の半導体レーザは、低しきい値電流、低非点収差
、安定横モードと実用上非常に望ましい特性を有してお
り、製造工程も簡略化され、歩留まシも改善されるので
大量生産に適しており産業上の貢献度は大きい。

【図面の簡単な説明】 第１図（Ａ）及び第１図（Ｂ）はそれぞれ本発明の実施
例を示す半導体レーザ素子の概略斜視図である。第２図
（Ａ）〜第２図（Ｅ）は第１図に示す半導体レーザ素子
の製作工程の説明に供する断面図である。第３図は従来
のＢＨレーザの断面図であるっ第４図は従来のＤＣ−Ｐ
ＢＨレーザの断面図である。第５図は従来のＶＳＩＳレ
ーザの断面図である。第６図は従来のＢ−ＶＳＩＳレー
ザの断面図である。 １・＝ＧａＡｓ基板、２　、４−ＧａＡｔＡｓクラッド
層、５−ＧａＡｓキャンプ層、６．９・・・高抵抗Ｇａ
ＡｔＡｓ第１埋込層、７・・・ｎ＋−ＧａＡｔＡｓ埋込
層、８・・・埋込最終層、１０−＝ｐ−ＧａＡｔＡｓ埋
込層、１１．１２・・・電極、１３・・・Ｖ−チャネノ
へ　１４・・・平行なストライプ溝、１５・・・メサ表
面、１６・・・メサ部ＧａＡｓキャップ層、２０・・・
レジスト、２１・・・レジスト窓代理人　弁理士　杉　
山　毅　至（他１名）第２図

Claims (1)

1. 【特許請求の範囲】 １、ストライプ溝を有する基板上に形成されたダブルヘ
   テロ接合構造多層結晶体内の活性層より発生される光の
   一部が前記ストライプ溝両肩部で吸収されることによっ
   て得られる実効屈折率差光導波路と、 該光導波路の左右両側に前記基板に達する深さを有して
   形成された互いに平行な２本の溝と、該２本の溝に挾ま
   れた領域で形成されるレーザ動作用メサ部と、 前記２本の溝内で側面の活性層に接する部分が、活性層
   内キャリアの拡散を阻止する物質により形成されている
   埋込領域と、を具備して成ることを特徴とする半導体レ
   ーザ素子。２、前記メサ部のクラッド層表面直上には、
   電流阻止用の多層半導体が成長していない特許請求の範
   囲第１項記載の半導体レーザ素子。