JPS62142387A - 半導体レ−ザ - Google Patents
半導体レ−ザInfo
- Publication number
- JPS62142387A JPS62142387A JP28402385A JP28402385A JPS62142387A JP S62142387 A JPS62142387 A JP S62142387A JP 28402385 A JP28402385 A JP 28402385A JP 28402385 A JP28402385 A JP 28402385A JP S62142387 A JPS62142387 A JP S62142387A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- compound semiconductor
- active layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体レーザに関し、特に漏れ電流を少なく
した埋込み型の半導体レーザに係わる。
した埋込み型の半導体レーザに係わる。
有機金属気相成長法（ＭＯＣＶＤ法）は、量産性に優れ
ているばかりか、膜厚及び組成の制御性に優れているた
め、結晶成長法として注目されている。
ているばかりか、膜厚及び組成の制御性に優れているた
め、結晶成長法として注目されている。
上ｆａＭＯｃＶＤ法を利用した半導体レーザの一つとし
て、第２図に示す構造のものが知られている。即ち、図
中の１はｎ型ＧａＡｓ基板であり、この基板１上にはｎ
型ＧａＡ、ｆ？Ａｓのクラッド層２、ノンドープＧａＡ
ノＡｓの活性層３、ｐ型ＧａＡノＡｓのクラッド層４及
びｐ型ＧａＡｓのキャップ層５が順次積層されている。
て、第２図に示す構造のものが知られている。即ち、図
中の１はｎ型ＧａＡｓ基板であり、この基板１上にはｎ
型ＧａＡ、ｆ？Ａｓのクラッド層２、ノンドープＧａＡ
ノＡｓの活性層３、ｐ型ＧａＡノＡｓのクラッド層４及
びｐ型ＧａＡｓのキャップ層５が順次積層されている。
そして、前記キャップ層５からｐ型のクラッド層４の活
性層３近傍に亙る領域に溝部が開孔されており、該クラ
ッド層４とキャップ層５をストライブ状に残存されてい
る。前記溝部には、Ｔｕ流阻止と光吸収を兼ねるｎ型Ｇ
ａＡｓ層６が埋込まれている。また、図中の７．８は金
属電極である。こうした構造の半導体レーザは、基板１
上にｎ型ＧａＡノＡｓクラッド層２からｐ型ＧａＡｓの
キャップ層５を順次堆積する１回目の結晶成長と、５ｉ
０２パターンをマスクとしてストライプ部分を残してｐ
型のクラッド層４の途中までエツチングした後、同Ｓｉ
Ｏ２パターンをマスクとしてエツチング部にｎ型ＧａＡ
ｓ層６を選択的に埋込む２回目の結晶成長とにより製造
される。ここで、２回目の結晶成長の開始時点における
エツチング部へのｎ型ＧａＡｓ層６の成長は、一旦空気
に曝されたｐ型ＧａＡノＡｓのクラッド層４への成長で
ある。このため、従来のＬＰＥ法では成長が難しいが、
ＭＯＣＶＤ法では問題なくｎ型ＧａＡｓ層６を成長でき
る。
性層３近傍に亙る領域に溝部が開孔されており、該クラ
ッド層４とキャップ層５をストライブ状に残存されてい
る。前記溝部には、Ｔｕ流阻止と光吸収を兼ねるｎ型Ｇ
ａＡｓ層６が埋込まれている。また、図中の７．８は金
属電極である。こうした構造の半導体レーザは、基板１
上にｎ型ＧａＡノＡｓクラッド層２からｐ型ＧａＡｓの
キャップ層５を順次堆積する１回目の結晶成長と、５ｉ
０２パターンをマスクとしてストライプ部分を残してｐ
型のクラッド層４の途中までエツチングした後、同Ｓｉ
Ｏ２パターンをマスクとしてエツチング部にｎ型ＧａＡ
ｓ層６を選択的に埋込む２回目の結晶成長とにより製造
される。ここで、２回目の結晶成長の開始時点における
エツチング部へのｎ型ＧａＡｓ層６の成長は、一旦空気
に曝されたｐ型ＧａＡノＡｓのクラッド層４への成長で
ある。このため、従来のＬＰＥ法では成長が難しいが、
ＭＯＣＶＤ法では問題なくｎ型ＧａＡｓ層６を成長でき
る。
上述した構造の半導体レーザでは、電流が電流阻止と光
吸収を兼ねるｎ型ＧａＡｓ層６によりストライプ状に形
成されたｎ型クラッド層４を通して活性層３に流れると
共に、該活性層３に導波された光が該活性層３より禁制
帯幅の狭いｎ型ＧａＡｓの層６までしみ出すため、スト
ライプ部分とそれ以外の部分で異なった複素屈折率差を
生じ、ストライプ部分にのみ光が導波されることになる
。また、ストライブ幅やｎ型クラッド層２の厚さを調整
するこによって、横モードを制御することができる。
吸収を兼ねるｎ型ＧａＡｓ層６によりストライプ状に形
成されたｎ型クラッド層４を通して活性層３に流れると
共に、該活性層３に導波された光が該活性層３より禁制
帯幅の狭いｎ型ＧａＡｓの層６までしみ出すため、スト
ライプ部分とそれ以外の部分で異なった複素屈折率差を
生じ、ストライプ部分にのみ光が導波されることになる
。また、ストライブ幅やｎ型クラッド層２の厚さを調整
するこによって、横モードを制御することができる。
しかしながら、上記構造の従来の半導体レーザでは電流
阻止と光吸収を兼ねる層６が ｎ型ＧａＡｓのみで形成
されているため、ストライプ部分に対応する活性層以外
を流れる漏れ電流が大きくなるため、発振閾値電流が大
きくなるという問題がある。
阻止と光吸収を兼ねる層６が ｎ型ＧａＡｓのみで形成
されているため、ストライプ部分に対応する活性層以外
を流れる漏れ電流が大きくなるため、発振閾値電流が大
きくなるという問題がある。
本発明は、上記問題点を解決するためのなされたもので
、横モードの発振効率を低下させることなく漏れ電流成
分を小さくした埋込み型の半導体レーザを提供しようと
するものである。
、横モードの発振効率を低下させることなく漏れ電流成
分を小さくした埋込み型の半導体レーザを提供しようと
するものである。
〔問題点を解決するための手段及び作用〕本発明は、第
１導電型化合物半導体の基板上に形成された少なくとも
第１導電型化合物半導体のクラッド層、該クラッド層よ
りも狭い禁制帯幅を有するノンドープ化合物半導体の活
性層及び第２導電型化合物半導体のクラッド層からなる
ダブルヘテロ接合構造と、ストライプ領域を除く前記第
２導電型化合物半導体のクラッド層の途中まで開孔され
た溝部と、この溝部内に設けられた埋込み層とを具備し
た半導体レーザにおいて、前記埋込み層が少なくとも２
つの層より形成され、かつ前記活性層に近い側の層は該
活性層の禁制帯幅と等しいかもしくはそれより狭い第１
導電型化合物半導体の光吸収層であり、前記活性層に遠
い側の層は化合物半導体の高抵抗電流阻止層であること
を特徴とするものである。かかる本発明によれば、埋込
み層を少なくとも２つの層より形成し、かつ前記活性層
に近い側の層を該活性層の禁制帯幅と等しいかもしくは
それより狭い第１導電型化合物半導体の光吸収層とし、
前記活性層に遠い側の層は化合物半導体の高抵抗電流阻
止層とすることによって、該埋込み層を構成する光吸収
層で基本横モード動作を維持でき、他方の高抵抗電流阻
止層により漏れ電流を著しく小さくして発振閾値電流を
低減できる。
１導電型化合物半導体の基板上に形成された少なくとも
第１導電型化合物半導体のクラッド層、該クラッド層よ
りも狭い禁制帯幅を有するノンドープ化合物半導体の活
性層及び第２導電型化合物半導体のクラッド層からなる
ダブルヘテロ接合構造と、ストライプ領域を除く前記第
２導電型化合物半導体のクラッド層の途中まで開孔され
た溝部と、この溝部内に設けられた埋込み層とを具備し
た半導体レーザにおいて、前記埋込み層が少なくとも２
つの層より形成され、かつ前記活性層に近い側の層は該
活性層の禁制帯幅と等しいかもしくはそれより狭い第１
導電型化合物半導体の光吸収層であり、前記活性層に遠
い側の層は化合物半導体の高抵抗電流阻止層であること
を特徴とするものである。かかる本発明によれば、埋込
み層を少なくとも２つの層より形成し、かつ前記活性層
に近い側の層を該活性層の禁制帯幅と等しいかもしくは
それより狭い第１導電型化合物半導体の光吸収層とし、
前記活性層に遠い側の層は化合物半導体の高抵抗電流阻
止層とすることによって、該埋込み層を構成する光吸収
層で基本横モード動作を維持でき、他方の高抵抗電流阻
止層により漏れ電流を著しく小さくして発振閾値電流を
低減できる。
上記埋込み層の一方を構成する光吸収層は、薄くし過ぎ
ると先導波を上層のストライブ状のクラッド層に封じ込
むことが難しくなって、横モードの発振効率が低下し、
かといって厚くし過ぎると先導波の前記ストライプ部分
への封じ込めは良好となるものの、漏れ電流が大きくな
る。このため、該光吸収層の厚さはそのｎ型不純物の濃
度を５Ｘ１０１８ａ−３前後に設定した場合、０，４〜
０．６μｍにすることが望ましい。
ると先導波を上層のストライブ状のクラッド層に封じ込
むことが難しくなって、横モードの発振効率が低下し、
かといって厚くし過ぎると先導波の前記ストライプ部分
への封じ込めは良好となるものの、漏れ電流が大きくな
る。このため、該光吸収層の厚さはそのｎ型不純物の濃
度を５Ｘ１０１８ａ−３前後に設定した場合、０，４〜
０．６μｍにすることが望ましい。
以下、本発明の実施例を第１図（ａ）〜（ｄ）の製造工
程を併記して説明する。
程を併記して説明する。
まず、面方位（１００）ｎ型ＧａＡｓＪに板１１（Ｓｉ
ドープ２Ｘ１０１ＢＣ７１−３）上にＭＯＣＶＤＡＩ！
Ａｓ 法により厚さ３ｕｍのｎ型ＧａＯ，７０，３のクラッド
層（ＩＸＩＯ’ ８ａｎ−３、Ｓｅドープ）ｌ２、厚さ
０． １μｍのノンドープ Ｇａ Ａ、＆ Ａｓの活性層１３、厚さ１．５
０．９５ ０．０５ μｍのｎ型Ｇａ Ａ、ｆｆ Ａｓのクラッド層
０．７ ０．３ （５×１０１７ｃｍ−３、Ｚｎドープ）１４及び厚さ０
．５μｍのｎ型ＧａＡｓのキャップ層（５×１０１８７
１−３、Ｚｎドープ）１５を順次成長させた（第１図（
ａ）図示）。この工程では、・必ずしもＭＯＣＶＤ法を
採用しなくてもよいが、大面積で均一な結晶成長が可能
なＭＯＣＶＤ法か量産性等の観点からＬＰＥ法に比べて
有利である。
ドープ２Ｘ１０１ＢＣ７１−３）上にＭＯＣＶＤＡＩ！
Ａｓ 法により厚さ３ｕｍのｎ型ＧａＯ，７０，３のクラッド
層（ＩＸＩＯ’ ８ａｎ−３、Ｓｅドープ）ｌ２、厚さ
０． １μｍのノンドープ Ｇａ Ａ、＆ Ａｓの活性層１３、厚さ１．５
０．９５ ０．０５ μｍのｎ型Ｇａ Ａ、ｆｆ Ａｓのクラッド層
０．７ ０．３ （５×１０１７ｃｍ−３、Ｚｎドープ）１４及び厚さ０
．５μｍのｎ型ＧａＡｓのキャップ層（５×１０１８７
１−３、Ｚｎドープ）１５を順次成長させた（第１図（
ａ）図示）。この工程では、・必ずしもＭＯＣＶＤ法を
採用しなくてもよいが、大面積で均一な結晶成長が可能
なＭＯＣＶＤ法か量産性等の観点からＬＰＥ法に比べて
有利である。
次いで、キャップ層１５上に５ｉ０２膜を堆積した後、
該５ｉ０２膜を通常のフォトリソグラフィー法によりバ
ターニングして幅５〜７μｍのストライブ状の５ｉ０２
パターン１６を形成した。
該５ｉ０２膜を通常のフォトリソグラフィー法によりバ
ターニングして幅５〜７μｍのストライブ状の５ｉ０２
パターン１６を形成した。
つづいて、該５ｉ０２パターン１６をマスクとしてキャ
ップ層１５からｐ型のクラッド層１４の途中までエツチ
ングして溝部１７を形成した（同図（ｂ）図示）。この
時、残存したキャップ層１４及びクラッド層１５はスト
ライブ状をなすと共に、側面が逆テーパ状となる。また
、溝部１７下に残存したクラッド層１４の厚さは０．２
〜０．４μｍ程度とした。
ップ層１５からｐ型のクラッド層１４の途中までエツチ
ングして溝部１７を形成した（同図（ｂ）図示）。この
時、残存したキャップ層１４及びクラッド層１５はスト
ライブ状をなすと共に、側面が逆テーパ状となる。また
、溝部１７下に残存したクラッド層１４の厚さは０．２
〜０．４μｍ程度とした。
次いで、同５ｉ０２パターン１６を選択成長マスクとし
て用い、Ｍ ＯＣＶ Ｄ法により溝部１７に厚さ０．４
μｍのｎ型ＧａＡｓ （５Ｘ１０’ ”ＣＨｌ−３、Ｓ
ｅドープ）からなる前記活性層１３の禁制帯幅より狭い
光吸収層１８を成長させ、更に表面がキャップ層１５表
面と面一となるまてＧａ Ａ、ｆ７ Ａｓの高
抵抗電流阻止層１９を０．７ ０．３ 成長させた（同図（ｃ）図示）。これら光吸収層１８及
び高抵抗電流阻止層１９とにより埋込み層２０が構成さ
れる。この後、５ｉ０２パターン１６を除去し、キャッ
プ層１５を含む埋込み層２０上に金属からなる正電極２
１、前記ｎ型ＧａＡｓ基板１１上に金属からなる負電極
２２を夫々形成して半導体レーザを製造した（同図（ｄ
）図示）。
て用い、Ｍ ＯＣＶ Ｄ法により溝部１７に厚さ０．４
μｍのｎ型ＧａＡｓ （５Ｘ１０’ ”ＣＨｌ−３、Ｓ
ｅドープ）からなる前記活性層１３の禁制帯幅より狭い
光吸収層１８を成長させ、更に表面がキャップ層１５表
面と面一となるまてＧａ Ａ、ｆ７ Ａｓの高
抵抗電流阻止層１９を０．７ ０．３ 成長させた（同図（ｃ）図示）。これら光吸収層１８及
び高抵抗電流阻止層１９とにより埋込み層２０が構成さ
れる。この後、５ｉ０２パターン１６を除去し、キャッ
プ層１５を含む埋込み層２０上に金属からなる正電極２
１、前記ｎ型ＧａＡｓ基板１１上に金属からなる負電極
２２を夫々形成して半導体レーザを製造した（同図（ｄ
）図示）。
本発明の半導体レーザは、第１図（ｄ）に示すようにｎ
型Ｇ ａ Ａ ｓ基板１１−トに形成されたｎ型Ｇａ
Ａノ Ａｓ Ｏ，７０，３のクラッド層１２、厚さ ０．１μｍのノンドープＧａ Ａノ Ａｓの０．
９５ ０．０５ 活性層１３、ｐ型Ｇ ａ Ａ 、ｆ７Ａ ｓのクラ
ラ０．７ ０．３ ド層１４及びｎ型ＧａＡｓのキャップ層１５からなるダ
ブルヘテロ接合構造と、ストライブ部分を除く前記ｐ型
のクラッド層１４の途中まで開孔された溝部１７と、こ
の溝部１７内に設けられ、活性層１３側に位置するｎ型
ＧａＡｓの光吸収層１８及び表面側に位置するＧａ
Ａノ ＡｓＯ，７０，３ の高抵抗電流阻止層１９からなる埋込み層２０とにより
構成されている。従って、かかる構成によればｌＩＬ性
層１３以外を流れる漏れ電流を高抵抗電流阻止層１９に
より大幅に小さくして発振閾値電流を低減でき、かつ光
吸収層１８により（苗モード発振を安定化できる。
型Ｇ ａ Ａ ｓ基板１１−トに形成されたｎ型Ｇａ
Ａノ Ａｓ Ｏ，７０，３のクラッド層１２、厚さ ０．１μｍのノンドープＧａ Ａノ Ａｓの０．
９５ ０．０５ 活性層１３、ｐ型Ｇ ａ Ａ 、ｆ７Ａ ｓのクラ
ラ０．７ ０．３ ド層１４及びｎ型ＧａＡｓのキャップ層１５からなるダ
ブルヘテロ接合構造と、ストライブ部分を除く前記ｐ型
のクラッド層１４の途中まで開孔された溝部１７と、こ
の溝部１７内に設けられ、活性層１３側に位置するｎ型
ＧａＡｓの光吸収層１８及び表面側に位置するＧａ
Ａノ ＡｓＯ，７０，３ の高抵抗電流阻止層１９からなる埋込み層２０とにより
構成されている。従って、かかる構成によればｌＩＬ性
層１３以外を流れる漏れ電流を高抵抗電流阻止層１９に
より大幅に小さくして発振閾値電流を低減でき、かつ光
吸収層１８により（苗モード発振を安定化できる。
なお、上記実施例ではクラッド層や活性層をＧａＡｌＡ
ｓ系の材料より形成したか、これに限定されず、Ｇａ
ＩｎＡｓＰＳＡＩ！Ｇａ ＩｎＰ等の他の化合物半導体
で形成してもよい。
ｓ系の材料より形成したか、これに限定されず、Ｇａ
ＩｎＡｓＰＳＡＩ！Ｇａ ＩｎＰ等の他の化合物半導体
で形成してもよい。
」二記実施例では、結晶成長をＭＯＣＶＤ法により行な
ったが、ＭＢＥ法により行なってもよい。
ったが、ＭＢＥ法により行なってもよい。
クラッド層、活性層等の各層の組成や厚さは、上記実施
例に限定されず、適宜変更することが可能である。
例に限定されず、適宜変更することが可能である。
以上詳述した如く、本発明によればμ水溝モード動作を
維持しつつ漏れ電流を著しく小さくして発振閾値電流を
低減させた高性能、高信頼性の゛］３導体レーザを提供
できる。
維持しつつ漏れ電流を著しく小さくして発振閾値電流を
低減させた高性能、高信頼性の゛］３導体レーザを提供
できる。
第１図（ａ）〜（ｄ）は本発明の実施例における半導体
レーザを得るための製造工程を示す断面図、第２図は従
来の半導体レーザを示す断面図である。 １１・・・ｎ型ＧａＡｓの括板、１２・・・ｎ型のクラ
ッド層、１３・・・活性層、工４・・・ｐ型のクラッド
層、１６−５ｉ０２パターン、１７・・溝部、１ Ｂ
・−・ｎ型の光吸収層、１９・・・高抵抗電流阻止層、
２ｏ・・埋込み層、２１．２２・・・電極。 出願人代理人 弁理士 鈴江武彦 第１図 第２図
レーザを得るための製造工程を示す断面図、第２図は従
来の半導体レーザを示す断面図である。 １１・・・ｎ型ＧａＡｓの括板、１２・・・ｎ型のクラ
ッド層、１３・・・活性層、工４・・・ｐ型のクラッド
層、１６−５ｉ０２パターン、１７・・溝部、１ Ｂ
・−・ｎ型の光吸収層、１９・・・高抵抗電流阻止層、
２ｏ・・埋込み層、２１．２２・・・電極。 出願人代理人 弁理士 鈴江武彦 第１図 第２図
Claims (1)
- 第１導電型化合物半導体の基板上に形成された少なくと
も第１導電型化合物半導体のクラッド層、該クラッド層
よりも狭い禁制帯幅を有するノンドープ化合物半導体の
活性層及び第２導電型化合物半導体のクラッド層からな
るダブルヘテロ接合構造と、ストライプ領域を除く前記
第２導電型化合物半導体のクラッド層の途中まで開孔さ
れた溝部と、この溝部内に設けられた埋込み層とを具備
した半導体レーザにおいて、前記埋込み層が少なくとも
２つの層より形成され、かつ前記活性層に近い側の層は
該活性層の禁制帯幅と等しいかもしくはそれより狭い第
１導電型化合物半導体の光吸収層であり、前記活性層に
遠い側の層は化合物半導体の高抵抗電流阻止層であるこ
とを特徴とする半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28402385A JPS62142387A (ja) | 1985-12-17 | 1985-12-17 | 半導体レ−ザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28402385A JPS62142387A (ja) | 1985-12-17 | 1985-12-17 | 半導体レ−ザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62142387A true JPS62142387A (ja) | 1987-06-25 |
Family
ID=17673302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28402385A Pending JPS62142387A (ja) | 1985-12-17 | 1985-12-17 | 半導体レ−ザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62142387A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6337684A (ja) * | 1986-08-01 | 1988-02-18 | Hitachi Ltd | 半導体レ−ザ装置 |
| EP0359542A2 (en) * | 1988-09-14 | 1990-03-21 | Sharp Kabushiki Kaisha | A semiconductor laser device |
| JPH02202086A (ja) * | 1989-01-31 | 1990-08-10 | Fuji Electric Co Ltd | 半導体レーザ装置及びその製造方法 |
| US5003549A (en) * | 1988-07-20 | 1991-03-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
| JPH03206679A (ja) * | 1990-01-08 | 1991-09-10 | Nec Corp | 半導体レーザー |
| JPH03227090A (ja) * | 1990-01-31 | 1991-10-08 | Nec Corp | 半導体レーザ |
-
1985
- 1985-12-17 JP JP28402385A patent/JPS62142387A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6337684A (ja) * | 1986-08-01 | 1988-02-18 | Hitachi Ltd | 半導体レ−ザ装置 |
| US5003549A (en) * | 1988-07-20 | 1991-03-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
| US5053356A (en) * | 1988-07-20 | 1991-10-01 | Mitsubishi Denki Kabushiki Kaisha | Method for production of a semiconductor laser |
| EP0359542A2 (en) * | 1988-09-14 | 1990-03-21 | Sharp Kabushiki Kaisha | A semiconductor laser device |
| JPH02202086A (ja) * | 1989-01-31 | 1990-08-10 | Fuji Electric Co Ltd | 半導体レーザ装置及びその製造方法 |
| JPH03206679A (ja) * | 1990-01-08 | 1991-09-10 | Nec Corp | 半導体レーザー |
| JPH03227090A (ja) * | 1990-01-31 | 1991-10-08 | Nec Corp | 半導体レーザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| JPS62142387A (ja) | 半導体レ−ザ | |
| JPH10229246A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
| JPH0474877B2 (ja) | ||
| JPH01220492A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH07254750A (ja) | 半導体レーザ | |
| JPH077232A (ja) | 光半導体装置 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| KR100311459B1 (ko) | 레이져다이오드의제조방법 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH04150087A (ja) | 可視光半導体レーザ装置 | |
| JPH01166592A (ja) | 半導体レーザ素子 | |
| JP2736382B2 (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JPH01185988A (ja) | 半導体発光素子及びその製造方法 | |
| JPS6317586A (ja) | 半導体レ−ザ装置 | |
| JPS59231885A (ja) | 光半導体装置 | |
| JPS61104687A (ja) | 埋込み型半導体レ−ザの製造方法 | |
| KR100290861B1 (ko) | 반도체레이저다이오드의제조방법 | |
| JPH04243180A (ja) | 半導体レーザとその製造方法 | |
| JPH01244690A (ja) | 半導体レーザ装置 | |
| JPH01239894A (ja) | 半導体レーザ装置 | |
| JPH02114583A (ja) | 半導体レーザの製造方法 | |
| JPH02246289A (ja) | 半導体発光素子 | |
| JPH07202352A (ja) | 半導体発光素子 | |
| JPH04206795A (ja) | 量子細線レーザ装置の製造方法 |