JPH05304337A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH05304337A JPH05304337A JP4090033A JP9003392A JPH05304337A JP H05304337 A JPH05304337 A JP H05304337A JP 4090033 A JP4090033 A JP 4090033A JP 9003392 A JP9003392 A JP 9003392A JP H05304337 A JPH05304337 A JP H05304337A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ridge
- semiconductor device
- manufacturing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
- H01S5/1237—Lateral grating, i.e. grating only adjacent ridge or mesa
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
- Optical Integrated Circuits (AREA)
- Weting (AREA)
- Led Devices (AREA)
- Bipolar Transistors (AREA)
- Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
- Recrystallisation Techniques (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【目的】 製造が容易で変調速度が高速のリッジ導波路
型半導体レーザ素子を製造する。 【構成】 プレーナ半導体表面に誘電体層およびレジス
ト膜を形成し、このレジスト膜に窓を設け、この窓を通
して誘電体層をレジスト膜に沿って廻り込むようにエッ
チングし、露出したプレーナ半導体表面に窓の形状で金
属層を堆積させ、レジスト膜およびその上に堆積した金
属を除去し、窓の形状で形成された金属層をマスクとし
てリッジを形成する。
型半導体レーザ素子を製造する。 【構成】 プレーナ半導体表面に誘電体層およびレジス
ト膜を形成し、このレジスト膜に窓を設け、この窓を通
して誘電体層をレジスト膜に沿って廻り込むようにエッ
チングし、露出したプレーナ半導体表面に窓の形状で金
属層を堆積させ、レジスト膜およびその上に堆積した金
属を除去し、窓の形状で形成された金属層をマスクとし
てリッジを形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子に関する。特
に、リッジ導波路レーザ素子等のリッジ導波路光学素子
に関する。リッジ導波路とは、薄膜導波路であり、面に
沿う特定の狭い帯状の領域に導波作用があり、その領域
が他の部分に対して盛り上がった形状のものである。リ
ッジ導波路はエッチングあるいは選択成長によって形成
できる。
に、リッジ導波路レーザ素子等のリッジ導波路光学素子
に関する。リッジ導波路とは、薄膜導波路であり、面に
沿う特定の狭い帯状の領域に導波作用があり、その領域
が他の部分に対して盛り上がった形状のものである。リ
ッジ導波路はエッチングあるいは選択成長によって形成
できる。
【０００２】
【従来の技術】半導体レーザ素子の構造は、ｐ型半導体
の領域からｎ型半導体の領域の方向に電流を流すｐ−ｎ
接合と、電子と正孔との結合により光子を誘導放射する
「活性領域」とを備えている。活性領域は適当なバンド
ギャップを有し、誘導放射時の光子を適度に「閉じ込
め」るために、他の半導体の部分と異なる屈折率を有し
ている。活性領域の両側の層は「閉じ込め層」と呼ばれ
ている。
の領域からｎ型半導体の領域の方向に電流を流すｐ−ｎ
接合と、電子と正孔との結合により光子を誘導放射する
「活性領域」とを備えている。活性領域は適当なバンド
ギャップを有し、誘導放射時の光子を適度に「閉じ込
め」るために、他の半導体の部分と異なる屈折率を有し
ている。活性領域の両側の層は「閉じ込め層」と呼ばれ
ている。
【０００３】半導体レーザ素子は、主に、光ファイバ通
信装置に用いられる。近年製造される二酸化ケイ素の光
ファイバは、ほぼ１．３μｍあるいは１．５５μｍの波
長で損失が極小となり、後者の方がより損失が少ない。
このため、１．１ないし１．６５μｍの範囲、さらには
１．３ないし１．６μｍの範囲で動作する素子が特に必
要である。これらの波長は、特に断らない場合には真空
中の波長を示す。赤外線の領域で動作する半導体レーザ
素子は、通常は、インジウムリンＩｎＰの領域と、４元
系材料のインジウムガリウム砒素リンＩｎx Ｇａ1-x Ａ
ｓy Ｐ1-y の領域とを含んでいる。ｘおよびｙを選択す
ることにより、格子定数を一定にしたままバンドギャッ
プの異なる領域を形成することができる。バンドギャッ
プは、例えば光ルミネッセンスにより、実験的に測定す
ることができる。さらに、インジウムリンおよびインジ
ウムガリウム砒素リンには、ｐ型またはｎ型の不純物を
添加することができる。
信装置に用いられる。近年製造される二酸化ケイ素の光
ファイバは、ほぼ１．３μｍあるいは１．５５μｍの波
長で損失が極小となり、後者の方がより損失が少ない。
このため、１．１ないし１．６５μｍの範囲、さらには
１．３ないし１．６μｍの範囲で動作する素子が特に必
要である。これらの波長は、特に断らない場合には真空
中の波長を示す。赤外線の領域で動作する半導体レーザ
素子は、通常は、インジウムリンＩｎＰの領域と、４元
系材料のインジウムガリウム砒素リンＩｎx Ｇａ1-x Ａ
ｓy Ｐ1-y の領域とを含んでいる。ｘおよびｙを選択す
ることにより、格子定数を一定にしたままバンドギャッ
プの異なる領域を形成することができる。バンドギャッ
プは、例えば光ルミネッセンスにより、実験的に測定す
ることができる。さらに、インジウムリンおよびインジ
ウムガリウム砒素リンには、ｐ型またはｎ型の不純物を
添加することができる。
【０００４】ガリウムアルミニウム砒素の領域およびガ
リウム砒素の領域を備えた半導体レーザ素子も通信に使
用することができる。動作波長は０．９μｍ近傍であ
る。
リウム砒素の領域を備えた半導体レーザ素子も通信に使
用することができる。動作波長は０．９μｍ近傍であ
る。
【０００５】リッジ導波路レーザ素子については、例え
ば、カミノー（Kaminow ）およびその共同研究者による
文献、「エレクトロニクス・レターズ（Electronics Le
tters)」第１５巻（１９７９年）、第７６３頁から第７
６５頁、「エレクトロニクス・レターズ」第１７巻（１
９８１年）、第３１８頁から第３２０頁、「エレクトロ
ニクス・レターズ」第１９巻（１９８３年）、第８７７
頁から第８７９頁に詳しい。リッジ導波路レーザ素子の
リッジは、横方向の光ビームを閉じ込める働きをする。
しかし、カミノーおよびその共同研究者が用いたリッジ
の構造では、リッジおよびリッジの両側の溝を覆う誘電
体層に窓を設け、この窓を通してリッジの電極を取り付
けている。このため、リッジが狭くなるほど、素子の発
振効率が低下する傾向がある。原理的には、リッジ導波
路レーザ素子の横方向の閉じ込め効率を、さらに高める
ことが可能である。
ば、カミノー（Kaminow ）およびその共同研究者による
文献、「エレクトロニクス・レターズ（Electronics Le
tters)」第１５巻（１９７９年）、第７６３頁から第７
６５頁、「エレクトロニクス・レターズ」第１７巻（１
９８１年）、第３１８頁から第３２０頁、「エレクトロ
ニクス・レターズ」第１９巻（１９８３年）、第８７７
頁から第８７９頁に詳しい。リッジ導波路レーザ素子の
リッジは、横方向の光ビームを閉じ込める働きをする。
しかし、カミノーおよびその共同研究者が用いたリッジ
の構造では、リッジおよびリッジの両側の溝を覆う誘電
体層に窓を設け、この窓を通してリッジの電極を取り付
けている。このため、リッジが狭くなるほど、素子の発
振効率が低下する傾向がある。原理的には、リッジ導波
路レーザ素子の横方向の閉じ込め効率を、さらに高める
ことが可能である。
【０００６】シーメンス社の出願による西ドイツ国特許
公開第２４ ２２ ２８７号公報には、プロトン照射し
た半導体材料に窓を形成し、この窓を通してリッジの電
極を形成する例を開示している。しかし、この構造で
も、リッジが狭くなるほど素子の発振効率が低下する。
公開第２４ ２２ ２８７号公報には、プロトン照射し
た半導体材料に窓を形成し、この窓を通してリッジの電
極を形成する例を開示している。しかし、この構造で
も、リッジが狭くなるほど素子の発振効率が低下する。
【０００７】リッジ導波路素子は、高速の変調速度を得
ることのできる利点がある。これに関しては、特に、上
記の１９８３年の文献に詳しい。高速の変調速度を得る
ことができることにより、同等の構成で高速のデータ伝
送が可能になる。
ることのできる利点がある。これに関しては、特に、上
記の１９８３年の文献に詳しい。高速の変調速度を得る
ことができることにより、同等の構成で高速のデータ伝
送が可能になる。
【０００８】半導体レーザ素子の構造を考慮する場合に
は、「縦」モードの制御も重要な因子となる。通常の半
導体レーザ素子は、異なる出力波長に対応する複数の縦
モードで動作する傾向がある。これに対して、遠距離通
信や他の用途では、レーザ出力が非常に狭い波長領域に
集中している必要がある場合が多い。二酸化ケイ素ファ
イバを用いた遠距離通信の場合には、１．３μｍ近傍の
波長に比べてファイバ内の分散が非常に大きい１．５５
μｍ近傍の波長で通信を行うために、縦モードの制御が
特に重要である。波長の制御が可能なレーザ素子とし
て、ファブリペローレーザ素子が公知である。しかし、
ファブリペローレーザ素子を光集積回路に集積すること
は現実的に困難である。
は、「縦」モードの制御も重要な因子となる。通常の半
導体レーザ素子は、異なる出力波長に対応する複数の縦
モードで動作する傾向がある。これに対して、遠距離通
信や他の用途では、レーザ出力が非常に狭い波長領域に
集中している必要がある場合が多い。二酸化ケイ素ファ
イバを用いた遠距離通信の場合には、１．３μｍ近傍の
波長に比べてファイバ内の分散が非常に大きい１．５５
μｍ近傍の波長で通信を行うために、縦モードの制御が
特に重要である。波長の制御が可能なレーザ素子とし
て、ファブリペローレーザ素子が公知である。しかし、
ファブリペローレーザ素子を光集積回路に集積すること
は現実的に困難である。
【０００９】縦モードの制御は、回折格子を用いること
により可能である。回折格子を用いたレーザ素子として
は、分布帰還形レーザ素子が公知である。分布帰還形レ
ーザ素子については、トンプソン（G.H.B.Thompson）
著、ワイリィ（Willy)社刊の「半導体レーザ（Semicond
uctor lasers) 」に詳しく説明されている。分布帰還形
レーザ素子では、電流の流れるｐｎ接合が回折格子の下
または上に設けられる。これに対して、ブラグ反射形レ
ーザ素子（分布反射形レーザ素子）では、ｐｎ接合は格
子の下には設けられていない。ここで、「下」、
「上」、「上方向」、「高い」等の用語は、相対的な方
向を示すもので、素子の空間的な方向を示すものではな
い。
により可能である。回折格子を用いたレーザ素子として
は、分布帰還形レーザ素子が公知である。分布帰還形レ
ーザ素子については、トンプソン（G.H.B.Thompson）
著、ワイリィ（Willy)社刊の「半導体レーザ（Semicond
uctor lasers) 」に詳しく説明されている。分布帰還形
レーザ素子では、電流の流れるｐｎ接合が回折格子の下
または上に設けられる。これに対して、ブラグ反射形レ
ーザ素子（分布反射形レーザ素子）では、ｐｎ接合は格
子の下には設けられていない。ここで、「下」、
「上」、「上方向」、「高い」等の用語は、相対的な方
向を示すもので、素子の空間的な方向を示すものではな
い。
【００１０】埋め込みヘテロ構造の分布帰還形レーザ素
子のいくつかの例については、ウタケ他、「エレクトロ
ニクス・レターズ」第１７巻（１９８１年）、第９６１
頁から第９６３頁、イタヤ他、「エレクトロニクス・レ
ターズ」第１８巻（１９８２年）、第１００６頁から第
１００８頁、キタムラ他 「エレクトロニクス・レター
ズ」第１９巻（１９８３年）、第８４０頁から第８４１
頁に記述されている。埋め込みヘテロ構造により横方向
の光学的閉じ込めが可能であり、低しきい値電流でレー
ザ発振を実現できる。出力が３８ｍＷ程度で単一縦モー
ドの安定発振が観測されている。しかし、埋め込みヘテ
ロ構造を形成するためには、正確な成長およびエッチン
グを複雑に繰り返す工程を含んでいる。このため、歩留
り良く良好な素子を製造することができない。さらに、
埋め込みヘテロ構造には、逆方向電流を防ぐための層が
設けられているが、この層が寄生容量となり、変調速度
を制限する。
子のいくつかの例については、ウタケ他、「エレクトロ
ニクス・レターズ」第１７巻（１９８１年）、第９６１
頁から第９６３頁、イタヤ他、「エレクトロニクス・レ
ターズ」第１８巻（１９８２年）、第１００６頁から第
１００８頁、キタムラ他 「エレクトロニクス・レター
ズ」第１９巻（１９８３年）、第８４０頁から第８４１
頁に記述されている。埋め込みヘテロ構造により横方向
の光学的閉じ込めが可能であり、低しきい値電流でレー
ザ発振を実現できる。出力が３８ｍＷ程度で単一縦モー
ドの安定発振が観測されている。しかし、埋め込みヘテ
ロ構造を形成するためには、正確な成長およびエッチン
グを複雑に繰り返す工程を含んでいる。このため、歩留
り良く良好な素子を製造することができない。さらに、
埋め込みヘテロ構造には、逆方向電流を防ぐための層が
設けられているが、この層が寄生容量となり、変調速度
を制限する。
【００１１】
【発明が解決しようとする課題】本発明は、以上の問題
点を軽減または解決し、製造が容易で変調速度が高速で
ある半導体レーザ素子を製造するための半導体素子の製
造方法を提供することを目的とする。
点を軽減または解決し、製造が容易で変調速度が高速で
ある半導体レーザ素子を製造するための半導体素子の製
造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の半導体素子の製
造方法は、半導体材料により形成された基底部上にその
基底部の面から盛り上がった形状のリッジを形成する半
導体素子の製造方法において、基底部上にプレーナ半導
体層を形成する第一の工程と、このプレーナ半導体層の
表面に最初に誘電体層、次にレジスト膜を形成する第二
の工程と、このレジスト膜に窓を設ける第三の工程と、
この窓を通して誘電体層をエッチングすることにより、
プレーナ半導体層の表面を露出させるとともに、レジス
ト膜に沿って廻り込む形状に誘電体層を除去する第四の
工程と、これにより露出したプレーナ半導体層の表面に
前記窓の形状で金属層を堆積させる第五の工程と、レジ
スト膜およびその上に堆積した金属を除去する第六の工
程と、第五の工程で形成された金属層をマスクとしてそ
の領域にリッジが残るようにプレーナ半導体層をエッチ
ングする第七の工程とを含むことを特徴とする。
造方法は、半導体材料により形成された基底部上にその
基底部の面から盛り上がった形状のリッジを形成する半
導体素子の製造方法において、基底部上にプレーナ半導
体層を形成する第一の工程と、このプレーナ半導体層の
表面に最初に誘電体層、次にレジスト膜を形成する第二
の工程と、このレジスト膜に窓を設ける第三の工程と、
この窓を通して誘電体層をエッチングすることにより、
プレーナ半導体層の表面を露出させるとともに、レジス
ト膜に沿って廻り込む形状に誘電体層を除去する第四の
工程と、これにより露出したプレーナ半導体層の表面に
前記窓の形状で金属層を堆積させる第五の工程と、レジ
スト膜およびその上に堆積した金属を除去する第六の工
程と、第五の工程で形成された金属層をマスクとしてそ
の領域にリッジが残るようにプレーナ半導体層をエッチ
ングする第七の工程とを含むことを特徴とする。
【００１３】基底部の上部の層には分布帰還格子を形成
しておくことがよい。この場合に、分布帰還格子の波形
とリッジとの角度がほぼ直角になるように形成する。分
布帰還格子は、製造に便利なようにリッジの内部または
下部に伸びていてもよい。
しておくことがよい。この場合に、分布帰還格子の波形
とリッジとの角度がほぼ直角になるように形成する。分
布帰還格子は、製造に便利なようにリッジの内部または
下部に伸びていてもよい。
【００１４】第七の工程において、第四の工程でエッチ
ングされずに残った誘電体層をマスクとし、リッジと溝
を隔てた領域に基底部から盛り上がった形状の部分を形
成することが望ましい。
ングされずに残った誘電体層をマスクとし、リッジと溝
を隔てた領域に基底部から盛り上がった形状の部分を形
成することが望ましい。
【００１５】リッジの幅は１５μｍ以下であることが望
ましい。
ましい。
【００１６】基底部とリッジの部分との間には、エッチ
ング速度の異なる材料により境界を設けることが望まし
い。この場合に、境界をガリウムインジウムヒ素リンと
インジウムリンとの間で形成することがよい。
ング速度の異なる材料により境界を設けることが望まし
い。この場合に、境界をガリウムインジウムヒ素リンと
インジウムリンとの間で形成することがよい。
【００１７】
【作用】本発明の方法では、金属層をマスクとしてリッ
ジを形成するので、リッジの表面にあらためて電極用の
金属層を設ける必要がない。また、リッジの形成すると
き、そのリッジとは別に基底部から盛り上がった形状の
領域を同時に形成できるので、それを利用すれば製造後
の素子の強度を高めることができる。この領域を以下
「補強部」という。
ジを形成するので、リッジの表面にあらためて電極用の
金属層を設ける必要がない。また、リッジの形成すると
き、そのリッジとは別に基底部から盛り上がった形状の
領域を同時に形成できるので、それを利用すれば製造後
の素子の強度を高めることができる。この領域を以下
「補強部」という。
【００１８】レジストの窓を介してその下の領域をレジ
ストを廻り込む形状にアンダカットし、その窓を通して
金属層を堆積させてからレジストおよびその表面上の金
属を除去する方法については、英国特許第１，４７５，
８８４号の明細書および図面に開示された内容と同等と
である。しかし、この特許は磁気バブルメモリを製造す
るためのものであり、製造すべき目的物は本発明とは全
く異なっている。
ストを廻り込む形状にアンダカットし、その窓を通して
金属層を堆積させてからレジストおよびその表面上の金
属を除去する方法については、英国特許第１，４７５，
８８４号の明細書および図面に開示された内容と同等と
である。しかし、この特許は磁気バブルメモリを製造す
るためのものであり、製造すべき目的物は本発明とは全
く異なっている。
【００１９】リッジは、その表面に電極が設けられ、基
底部への電流の流れの範囲を限定する。さらに、基底部
には直接に光学的閉じ込めを行う効果がある。十分な閉
じ込め効果を得るためには、リッジの幅を１５μｍより
狭くすることが適当であり、望ましくは１０μｍ以下、
さらには５μｍより狭いことが望ましい。一般的には、
この幅は１μｍ以上であり、通常は２μｍまたはそれ以
上である。このように狭くするとリッジの強度が問題に
なるが、このリッジの上の金属層を電極および熱溜（ヒ
ートシンク）に取り付けるときに、このリッジと溝を隔
てて設けられた補強部についても電極および熱溜に接触
させれば、リッジを補強できる。補強部の表面には誘電
体層が残っているので、基底部に流れる電流をリッジの
領域に制限することができる。
底部への電流の流れの範囲を限定する。さらに、基底部
には直接に光学的閉じ込めを行う効果がある。十分な閉
じ込め効果を得るためには、リッジの幅を１５μｍより
狭くすることが適当であり、望ましくは１０μｍ以下、
さらには５μｍより狭いことが望ましい。一般的には、
この幅は１μｍ以上であり、通常は２μｍまたはそれ以
上である。このように狭くするとリッジの強度が問題に
なるが、このリッジの上の金属層を電極および熱溜（ヒ
ートシンク）に取り付けるときに、このリッジと溝を隔
てて設けられた補強部についても電極および熱溜に接触
させれば、リッジを補強できる。補強部の表面には誘電
体層が残っているので、基底部に流れる電流をリッジの
領域に制限することができる。
【００２０】補強部の上には、誘電体層に加え、その上
にさらに金属層を設けてもよい。この金属層は半導体に
電気的に接触するわけではない。半導体素子を銅製のス
タッド等に取り付け、これを熱溜および電極として用い
てリッジの領域だけに電流を供給するのであるが、補強
部の上の金属層は、この取り付けを容易にするためのも
のである。
にさらに金属層を設けてもよい。この金属層は半導体に
電気的に接触するわけではない。半導体素子を銅製のス
タッド等に取り付け、これを熱溜および電極として用い
てリッジの領域だけに電流を供給するのであるが、補強
部の上の金属層は、この取り付けを容易にするためのも
のである。
【００２１】プレーナ半導体層の表面に誘電体層とレジ
スト膜とを形成するとき、その間にさらに金属層を設け
ることもできる。このようにすると、リッジおよび補強
部を残してエッチングするとき、有効なマスクとして働
く。
スト膜とを形成するとき、その間にさらに金属層を設け
ることもできる。このようにすると、リッジおよび補強
部を残してエッチングするとき、有効なマスクとして働
く。
【００２２】補強部の上の誘電体層の上に二つの金属
層、例えばチタンとその上に金、または亜鉛とその上に
金を設けることにより、良好な接着を実現できる。
層、例えばチタンとその上に金、または亜鉛とその上に
金を設けることにより、良好な接着を実現できる。
【００２３】本発明により製造される半導体素子は光学
素子であり、半導体材料の活性層と、その上側および下
側でそれぞれレーザ光を閉じ込める閉じ込め層とが設け
られる。使用する半導体材料によっては、リッジを閉じ
込め層として用いることもできる。その場合には、基底
部から閉じ込め層を除去してもよい。さらに、可能な場
合には、活性層および一方または双方の閉じ込め層を基
底部ではなくリッジ内に設けてもよい。
素子であり、半導体材料の活性層と、その上側および下
側でそれぞれレーザ光を閉じ込める閉じ込め層とが設け
られる。使用する半導体材料によっては、リッジを閉じ
込め層として用いることもできる。その場合には、基底
部から閉じ込め層を除去してもよい。さらに、可能な場
合には、活性層および一方または双方の閉じ込め層を基
底部ではなくリッジ内に設けてもよい。
【００２４】波型の分布帰還格子を設ける場合には、活
性層の上または下の、屈折率が不連続となる界面、特に
閉じ込め層の外面に設ける。分布帰還格子の波型は、上
の閉じ込め層の上の面に設けることが特に便利である。
性層の上または下の、屈折率が不連続となる界面、特に
閉じ込め層の外面に設ける。分布帰還格子の波型は、上
の閉じ込め層の上の面に設けることが特に便利である。
【００２５】基底部の材料としては、下から順に、Ｉｎ
Ｐ、ＩｎＧａＡｓＰ下側閉じ込め層、ＩｎＡｓＡｓＰ活
性層およびＩｎＧａＡｓＰ上側閉じ込め層を用いること
が適している。リッジの部分は、基底部側から順に、Ｉ
ｎＰ層と、多量にドープされたＩｎＧａＡｓまたはＩｎ
ＧａＡｓＰ層とにより構成することが望ましい。上の層
は、金属と低電気抵抗で接続するためのものである。
Ｐ、ＩｎＧａＡｓＰ下側閉じ込め層、ＩｎＡｓＡｓＰ活
性層およびＩｎＧａＡｓＰ上側閉じ込め層を用いること
が適している。リッジの部分は、基底部側から順に、Ｉ
ｎＰ層と、多量にドープされたＩｎＧａＡｓまたはＩｎ
ＧａＡｓＰ層とにより構成することが望ましい。上の層
は、金属と低電気抵抗で接続するためのものである。
【００２６】
【実施例】図１ないし図５は本発明第一実施例の製造工
程を段階的に示す同一面の断面図であり、図６は最終的
な素子の上の部分の断面図である。これらの図は理解の
ために概略的に描いており、拡大比については実際の素
子と必ずしも一致していない。
程を段階的に示す同一面の断面図であり、図６は最終的
な素子の上の部分の断面図である。これらの図は理解の
ために概略的に描いており、拡大比については実際の素
子と必ずしも一致していない。
【００２７】図１は製造方法の第一段階の工程を示す。
【００２８】基板として厚さが２００μｍで多量にイオ
ウＳがドープされたｎ+ 型１００インジウムリンＩｎＰ
基板１を用い、このＩｎＰ基板１の１００面２の上に、
液相エピタキシにより、三つの４元系材料（図中ではＱ
で示す）層、すなわちガリウムインジウム砒素リンＧａ
ＩｎＡｓＰ層３、４、５をそれぞれ０．２μｍの厚さに
順番に成長させた。ＧａＩｎＡｓＰ層３はテルルＴｅを
ドープしたｎ型であり、その組成比はＧａ0.17Ｉｎ0.83
Ａｓ0.36Ｐ0.64であり、そのバンドギャップは、光ルミ
ネッセッスによる測定では、１．１５μｍの波長に対応
する値であった。ＧａＩｎＡｓＰ層４は不純物をドープ
していない真性半導体であり、その組成比はＧａ0.39Ｉ
ｎ0.61Ａｓ0.88Ｐ0.12であり、バンドギャップは１．５
２μｍであった。ＧａＩｎＡｓＰ層５は、亜鉛をドープ
したｐ型であることを除けば、ＧａＩｎＡｓＰ層３と同
等である。後で詳しく説明するが、ＧａＩｎＡｓＰ層４
は、最終的な素子では活性層となる。また、ＧａＩｎＡ
ｓＰ層３、５は、上および下の閉じ込め層（「緩衝
層」）となる。
ウＳがドープされたｎ+ 型１００インジウムリンＩｎＰ
基板１を用い、このＩｎＰ基板１の１００面２の上に、
液相エピタキシにより、三つの４元系材料（図中ではＱ
で示す）層、すなわちガリウムインジウム砒素リンＧａ
ＩｎＡｓＰ層３、４、５をそれぞれ０．２μｍの厚さに
順番に成長させた。ＧａＩｎＡｓＰ層３はテルルＴｅを
ドープしたｎ型であり、その組成比はＧａ0.17Ｉｎ0.83
Ａｓ0.36Ｐ0.64であり、そのバンドギャップは、光ルミ
ネッセッスによる測定では、１．１５μｍの波長に対応
する値であった。ＧａＩｎＡｓＰ層４は不純物をドープ
していない真性半導体であり、その組成比はＧａ0.39Ｉ
ｎ0.61Ａｓ0.88Ｐ0.12であり、バンドギャップは１．５
２μｍであった。ＧａＩｎＡｓＰ層５は、亜鉛をドープ
したｐ型であることを除けば、ＧａＩｎＡｓＰ層３と同
等である。後で詳しく説明するが、ＧａＩｎＡｓＰ層４
は、最終的な素子では活性層となる。また、ＧａＩｎＡ
ｓＰ層３、５は、上および下の閉じ込め層（「緩衝
層」）となる。
【００２９】次に、電子ビームを照射したレジストマス
クを用いて、ＧａＩｎＡｓＰ層５を化学的エッチングに
より波状層６を形成し、分布帰還格子とした。この方法
については、ウエストブルック（Westbrook ）等の論
文、「エレクトロニクス・レターズ」第１８巻（１９８
２年）、第８６３頁から第８６５頁に説明されている。
分布帰還格子の波型の周期は、
クを用いて、ＧａＩｎＡｓＰ層５を化学的エッチングに
より波状層６を形成し、分布帰還格子とした。この方法
については、ウエストブルック（Westbrook ）等の論
文、「エレクトロニクス・レターズ」第１８巻（１９８
２年）、第８６３頁から第８６５頁に説明されている。
分布帰還格子の波型の周期は、
【００３０】
【外１】 方向に周期０．４６μｍのマスクを用いて形成した。こ
の化学的エッチングは異方性エッチングであるため、１
１１Ａ面に対するエッチング速度が非常に小さい。した
がって、１１１Ａ面を側面とする三角の溝が形成され、
そこでエッチングの進行が制限される。溝の深さはほぼ
０．１６μｍである。エッチングの進行が自動的に制限
されるため、再現性が良く、レーザの帰還の強さを制御
できる。
の化学的エッチングは異方性エッチングであるため、１
１１Ａ面に対するエッチング速度が非常に小さい。した
がって、１１１Ａ面を側面とする三角の溝が形成され、
そこでエッチングの進行が制限される。溝の深さはほぼ
０．１６μｍである。エッチングの進行が自動的に制限
されるため、再現性が良く、レーザの帰還の強さを制御
できる。
【００３１】波型の形状をしたＧａＩｎＡｓＰ層５の上
には、亜鉛Ｚｎをドープしたｐ型のＩｎＰ層７を大気圧
の有機金属化学気相成長（ＭＯＣＶＤ）により成長させ
た。格子の完全性を公知の手段により保った。この手段
については、ヨーロッパ特許出願第８４．３００２４
０．３およびネルソン(Nelson)等の論文、「エレクトロ
ニクス・レターズ」第１９巻（１９８３年）、第３４頁
から第３６頁に詳しい。これを実施するため、１００℃
で、トリメチルインジウム、トリエチルリン、ジメチル
亜鉛、リン酸、および水素を試料上に通過させ、この後
に試料を急速に６５０℃に加熱して成長をさせた。Ｉｎ
Ｐ層７の厚さは約１．５μｍであった。
には、亜鉛Ｚｎをドープしたｐ型のＩｎＰ層７を大気圧
の有機金属化学気相成長（ＭＯＣＶＤ）により成長させ
た。格子の完全性を公知の手段により保った。この手段
については、ヨーロッパ特許出願第８４．３００２４
０．３およびネルソン(Nelson)等の論文、「エレクトロ
ニクス・レターズ」第１９巻（１９８３年）、第３４頁
から第３６頁に詳しい。これを実施するため、１００℃
で、トリメチルインジウム、トリエチルリン、ジメチル
亜鉛、リン酸、および水素を試料上に通過させ、この後
に試料を急速に６５０℃に加熱して成長をさせた。Ｉｎ
Ｐ層７の厚さは約１．５μｍであった。
【００３２】次に、再びＭＯＣＶＤにより、多量に亜鉛
Ｚｎをドープしたｐ+ 型のＩｎＧａＡｓ層８を約０．１
μｍの厚さに成長させた。このＩｎＧａＡｓ層８は三元
系材料（図中ではＴで示す）であり、組成比は、Ｉｎ
0.53Ｇａ0.47Ａｓであった。
Ｚｎをドープしたｐ+ 型のＩｎＧａＡｓ層８を約０．１
μｍの厚さに成長させた。このＩｎＧａＡｓ層８は三元
系材料（図中ではＴで示す）であり、組成比は、Ｉｎ
0.53Ｇａ0.47Ａｓであった。
【００３３】図１の構造を完成させるため、シランおよ
び酸素を用いて、化学気相成長により、厚さ０．２μｍ
の二酸化ケイ素ＳｉＯ2 層９をＩｎＧａＡｓ層８の上に
成長させた。
び酸素を用いて、化学気相成長により、厚さ０．２μｍ
の二酸化ケイ素ＳｉＯ2 層９をＩｎＧａＡｓ層８の上に
成長させた。
【００３４】この後に、ＩｎＰ基板１を化学エッチング
により１００μｍに薄くし、レーザの裏面電極（すなわ
ち薄くされたＩｎＰ基板１の下側の電極）を、スズＳｎ
と金Ａｕとを蒸着して形成した。
により１００μｍに薄くし、レーザの裏面電極（すなわ
ち薄くされたＩｎＰ基板１の下側の電極）を、スズＳｎ
と金Ａｕとを蒸着して形成した。
【００３５】図２は図１に示した工程の次の工程を示
す。
す。
【００３６】この工程では、まず、０．１μｍのチタン
Ｔｉ層１０および０．１μｍの金Ａｕ層１１をＳｉＯ2
層９上に蒸着した。次に、厚さ約１μｍのポジレジスト
（コダック８２０）をＡｕ層１１上に塗布し、回折格子
と直角の帯状の部分が除去されるように、帯状の窓１３
の部分に光を照射してレジスト１２および１２′の部分
を残し、これをマスクとして使用する。帯状の窓１３を
一つのウェハ上に２μｍ、４μｍ、６μｍおよび１５μ
ｍの幅で形成した。
Ｔｉ層１０および０．１μｍの金Ａｕ層１１をＳｉＯ2
層９上に蒸着した。次に、厚さ約１μｍのポジレジスト
（コダック８２０）をＡｕ層１１上に塗布し、回折格子
と直角の帯状の部分が除去されるように、帯状の窓１３
の部分に光を照射してレジスト１２および１２′の部分
を残し、これをマスクとして使用する。帯状の窓１３を
一つのウェハ上に２μｍ、４μｍ、６μｍおよび１５μ
ｍの幅で形成した。
【００３７】図３はさらに次の工程を示す。
【００３８】以上の工程により得られた構造物を４０ミ
リリットルの水にヨウ化カリ４ｇおよびヨウ素１ｇを溶
かした溶液で、２０℃で１ないし１．５分間処理した。
この溶液は、Ａｕ層１１をエッチングする。次に、「カ
ウントダウン二酸化ケイ素エッチ（１０：１）」により
２０℃で２ないし２．５分間処理し、Ｔｉ層１０および
ＳｉＯ2 層９をエッチングした。この結果、ＩｎＧａＡ
ｓ層８の上の部分がアンダカットされる。これにＴｉ線
およびＡｕ線を熱して蒸着し、露出している半導体（Ｉ
ｎＧａＡｓ層８）に、窓の形状のＴｉ層１４およびＡｕ
層１５を形成した。同時に、Ｔｉ層１６、１６′、Ａｕ
層１７、１７′が、レジスト１２、１２′の上に堆積し
た。Ｔｉ線およびＡｕ線のフィラメントは、ターゲット
から１０ｃｍ離し、それぞれの堆積した金属の厚さは約
０．１μｍであった。
リリットルの水にヨウ化カリ４ｇおよびヨウ素１ｇを溶
かした溶液で、２０℃で１ないし１．５分間処理した。
この溶液は、Ａｕ層１１をエッチングする。次に、「カ
ウントダウン二酸化ケイ素エッチ（１０：１）」により
２０℃で２ないし２．５分間処理し、Ｔｉ層１０および
ＳｉＯ2 層９をエッチングした。この結果、ＩｎＧａＡ
ｓ層８の上の部分がアンダカットされる。これにＴｉ線
およびＡｕ線を熱して蒸着し、露出している半導体（Ｉ
ｎＧａＡｓ層８）に、窓の形状のＴｉ層１４およびＡｕ
層１５を形成した。同時に、Ｔｉ層１６、１６′、Ａｕ
層１７、１７′が、レジスト１２、１２′の上に堆積し
た。Ｔｉ線およびＡｕ線のフィラメントは、ターゲット
から１０ｃｍ離し、それぞれの堆積した金属の厚さは約
０．１μｍであった。
【００３９】これにより得られた構造物をアセトンに２
分間浸し、レジスト１２、１２′を除去した。レジスト
１２、１２′に伴って、Ｔｉ層１６、１６′、Ａｕ層１
７、１７′も除去された。
分間浸し、レジスト１２、１２′を除去した。レジスト
１２、１２′に伴って、Ｔｉ層１６、１６′、Ａｕ層１
７、１７′も除去された。
【００４０】図４は以上の工程により得られた構造物を
示す。
示す。
【００４１】この構造物には、金属層（Ｔｉ層１４およ
びＡｕ層１５）およびこの層から分離された二つの誘電
体層（ＳｉＯ2 層９、９′）が形成されている。これら
の二つの誘電体の上には、この場合には、Ｔｉ層１０、
Ａｕ層１１およびＴｉ層１０′、Ａｕ層１１′が形成さ
れている。金属層と誘電体層の端との間の距離は約４μ
ｍである。
びＡｕ層１５）およびこの層から分離された二つの誘電
体層（ＳｉＯ2 層９、９′）が形成されている。これら
の二つの誘電体の上には、この場合には、Ｔｉ層１０、
Ａｕ層１１およびＴｉ層１０′、Ａｕ層１１′が形成さ
れている。金属層と誘電体層の端との間の距離は約４μ
ｍである。
【００４２】この構造物を、１６重量％のヨウ素酸（Ｈ
ＩＯ3 ）水溶液で２０秒ないし１分間処理した。この溶
液は、ＩｎＧａＡｓ層８に反応する。次に、濃塩酸と９
０％正リン酸（Ｈ3 ＰＯ5 ）との体積比１対１の混合
液、２０℃で３０秒ないし４０秒間処理した。この混合
液はＧａＩｎＡｓＰ層８とほとんど反応せずに、ＩｎＰ
層７と反応する。
ＩＯ3 ）水溶液で２０秒ないし１分間処理した。この溶
液は、ＩｎＧａＡｓ層８に反応する。次に、濃塩酸と９
０％正リン酸（Ｈ3 ＰＯ5 ）との体積比１対１の混合
液、２０℃で３０秒ないし４０秒間処理した。この混合
液はＧａＩｎＡｓＰ層８とほとんど反応せずに、ＩｎＰ
層７と反応する。
【００４３】図５は、以上の工程により得られた構造物
を示す。
を示す。
【００４４】図５では、ＩｎＧａＡｓ層８およびＩｎＰ
層７の側壁が、垂直にエッチングされたように示してい
る。しかし、現実には垂直にはならない。「問題点を解
決するための手段」の項および「作用」の項で用いた用
語と対応させると、基底部はＩｎＰ基板１およびＧａＩ
ｎＡｓＰ層３、４、５により構成される。レーザ素子の
リッジはＩｎＰ層７″およびＩｎＧａＡｓ層８″により
構成される。補強部はＩｎＰ層７およびＩｎＧａＡｓ層
８、ＩｎＰ層７′およびＩｎＧａＡｓ層８′により構成
される。リッジ上にはＴｉ層１４およびＡｕ層１５から
なる電極が設けられ、他の部分には誘電体のＳｉＯ2 層
９、９′が設けられている。溝２０、２１の内側には、
実質的に誘電体も金属層を設けられていない。
層７の側壁が、垂直にエッチングされたように示してい
る。しかし、現実には垂直にはならない。「問題点を解
決するための手段」の項および「作用」の項で用いた用
語と対応させると、基底部はＩｎＰ基板１およびＧａＩ
ｎＡｓＰ層３、４、５により構成される。レーザ素子の
リッジはＩｎＰ層７″およびＩｎＧａＡｓ層８″により
構成される。補強部はＩｎＰ層７およびＩｎＧａＡｓ層
８、ＩｎＰ層７′およびＩｎＧａＡｓ層８′により構成
される。リッジ上にはＴｉ層１４およびＡｕ層１５から
なる電極が設けられ、他の部分には誘電体のＳｉＯ2 層
９、９′が設けられている。溝２０、２１の内側には、
実質的に誘電体も金属層を設けられていない。
【００４５】図６は以上の工程により得られた半導体素
子の一例を示す。
子の一例を示す。
【００４６】従来の半導体素子製造方法と同様に、上述
の全ての工程を一枚のウェハ上に行い、複数の素子に切
り分けた。図６に示した半導体素子は、切り分けられた
素子の一例である。図６には、リッジと分布帰還格子の
相対的な方向を明確にするため、補強部については省略
した。素子の端面１８は劈開面であり、面１９等の他の
三つの面は、分布帰還格子により選択されるモード以外
のファブリペローレーザモードを抑制するように削られ
た面である。図６におけるリッジの側部の傾斜は任意に
描いている。実際には、図７の走査電子顕微鏡像に示す
ように、反対の方向に傾斜している。
の全ての工程を一枚のウェハ上に行い、複数の素子に切
り分けた。図６に示した半導体素子は、切り分けられた
素子の一例である。図６には、リッジと分布帰還格子の
相対的な方向を明確にするため、補強部については省略
した。素子の端面１８は劈開面であり、面１９等の他の
三つの面は、分布帰還格子により選択されるモード以外
のファブリペローレーザモードを抑制するように削られ
た面である。図６におけるリッジの側部の傾斜は任意に
描いている。実際には、図７の走査電子顕微鏡像に示す
ように、反対の方向に傾斜している。
【００４７】この半導体素子を、金メッキした半円筒状
のスタッドの長方形の面上に、インジウムを用いてろう
付けした。スタッドは、電極として用いると同時に熱溜
として用いられる。「上側」、すなわちＡｕ層１１、１
５、１１′が、ろう付けにより接続される。しかし、Ｓ
ｉＯ2 層９、９′で絶縁されるために、スタッドと電気
的に接続されるのは、リッジの部分、すなわち、ＩｎＰ
層７″およびＩｎＧａＡｓ層８″だけである。溝２０、
２１にはインジウムは流れ込まない。基底部の下側、す
なわち裏面には、メタライゼーションを施してこれに裏
面電極をろう付けする。
のスタッドの長方形の面上に、インジウムを用いてろう
付けした。スタッドは、電極として用いると同時に熱溜
として用いられる。「上側」、すなわちＡｕ層１１、１
５、１１′が、ろう付けにより接続される。しかし、Ｓ
ｉＯ2 層９、９′で絶縁されるために、スタッドと電気
的に接続されるのは、リッジの部分、すなわち、ＩｎＰ
層７″およびＩｎＧａＡｓ層８″だけである。溝２０、
２１にはインジウムは流れ込まない。基底部の下側、す
なわち裏面には、メタライゼーションを施してこれに裏
面電極をろう付けする。
【００４８】図８は試作した半導体素子の電流対連続波
光出力特性を示す。
光出力特性を示す。
【００４９】半導体素子の試験として、スタッドと裏面
電極との間に正の電圧を印加し、劈開された端面１８か
らの出力光を観測した。図８は、長さが３００μｍでリ
ッジの幅が２μｍの半導体素子を用いて、２０℃で連続
発振を行った結果を示す。しきい値電流は約４５ｍＡで
あった。最も高い微分量子化効率は、一方の面からの２
７％であった。最大連続発振出力は約１５ｍＷであっ
た。
電極との間に正の電圧を印加し、劈開された端面１８か
らの出力光を観測した。図８は、長さが３００μｍでリ
ッジの幅が２μｍの半導体素子を用いて、２０℃で連続
発振を行った結果を示す。しきい値電流は約４５ｍＡで
あった。最も高い微分量子化効率は、一方の面からの２
７％であった。最大連続発振出力は約１５ｍＷであっ
た。
【００５０】図９はこの半導体素子の連続波放射スペク
トルを示す。
トルを示す。
【００５１】図９に示すように、１．４８μｍ近傍の波
長に対応する完全な単一縦モードのレーザ出力が得られ
た。励起電流およびレーザ光出力電力が増加しても、活
性層の温度上昇に伴う緩やかな出力波長の移動以外に
は、スペクトルは変化しなかった。
長に対応する完全な単一縦モードのレーザ出力が得られ
た。励起電流およびレーザ光出力電力が増加しても、活
性層の温度上昇に伴う緩やかな出力波長の移動以外に
は、スペクトルは変化しなかった。
【００５２】図１０はこの半導体素子の予備的な応答速
度測定で得られたオシロ波形を示す。
度測定で得られたオシロ波形を示す。
【００５３】この半導体素子の応答速度の傾向を調べる
ために、予備的な応答速度測定を行った。この応答速度
測定では、被測定半導体素子にあらかじめしきい値電流
を供給し、短い（約３ｎｓ）５０ｍＡの電流パルスを５
０Ωの線を介して供給した。このパルスは、１０から９
０％への上昇時間および９０から１０％への下降時間が
ほぼ同じで、２００ｐｓより小さい。レーザ光出力の検
出にはＩｎＧａＡｓのＰＩＮ形フォトダイオードを用い
た。この測定方法については、モス（R.H.Moss）他、
「ブリティッシュ・テレコム・ジャーナル（British Te
lecom Jurnal）」第１巻（１９８３年）、第７頁から第
２２頁に詳しく説明されている。図１０のオシロ波形で
は、９０％から１０％への下降時間が７５０ｐｓより短
い。この値は、電極の接続が完全でなく、これを補償す
る手立てもとっていないので、本発明により製造される
半導体素子の本質的な性能の最大の値の限度より非常に
大きい。これに対して、長波長のレーザ光を出力するダ
ブルチャネル・プレーナ埋め込みヘテロ構造のファブリ
ペローレーザ素子を用いて同様の測定を行ったところ、
下降時間が１ｎｓ以上であった。したがって、本発明の
方法により製造される分布帰還形レーザ素子の応答速度
は非常に高速であると予想される。
ために、予備的な応答速度測定を行った。この応答速度
測定では、被測定半導体素子にあらかじめしきい値電流
を供給し、短い（約３ｎｓ）５０ｍＡの電流パルスを５
０Ωの線を介して供給した。このパルスは、１０から９
０％への上昇時間および９０から１０％への下降時間が
ほぼ同じで、２００ｐｓより小さい。レーザ光出力の検
出にはＩｎＧａＡｓのＰＩＮ形フォトダイオードを用い
た。この測定方法については、モス（R.H.Moss）他、
「ブリティッシュ・テレコム・ジャーナル（British Te
lecom Jurnal）」第１巻（１９８３年）、第７頁から第
２２頁に詳しく説明されている。図１０のオシロ波形で
は、９０％から１０％への下降時間が７５０ｐｓより短
い。この値は、電極の接続が完全でなく、これを補償す
る手立てもとっていないので、本発明により製造される
半導体素子の本質的な性能の最大の値の限度より非常に
大きい。これに対して、長波長のレーザ光を出力するダ
ブルチャネル・プレーナ埋め込みヘテロ構造のファブリ
ペローレーザ素子を用いて同様の測定を行ったところ、
下降時間が１ｎｓ以上であった。したがって、本発明の
方法により製造される分布帰還形レーザ素子の応答速度
は非常に高速であると予想される。
【００５４】本発明の第二実施例として、第一実施例と
同様にしてファブリペロー・リッジ導波波レーザ素子を
作成した。ただし、第二実施例では分布帰還格子を設け
ず、全ての半導体層の成長に液相エピタキシャルを用い
た。これに対して第一実施例では、分布帰還波型の破損
を防ぐため、ＭＯＣＶＤを用いていた。
同様にしてファブリペロー・リッジ導波波レーザ素子を
作成した。ただし、第二実施例では分布帰還格子を設け
ず、全ての半導体層の成長に液相エピタキシャルを用い
た。これに対して第一実施例では、分布帰還波型の破損
を防ぐため、ＭＯＣＶＤを用いていた。
【００５５】レーザの特性を第一実施例と同様にして測
定したので、その結果を図１１および図１２に示す。
定したので、その結果を図１１および図１２に示す。
【００５６】図１１は素子の電流に対する光出力特性を
示す図であり、図１２は素子の放射スペクトルを示す。
示す図であり、図１２は素子の放射スペクトルを示す。
【００５７】図１２から明らかなように、分布帰還格子
がないことによるいくつかのモードが観測された。
がないことによるいくつかのモードが観測された。
【００５８】
【発明の効果】以上説明したように、本発明の方法は、
リッジ導波路をもつ半導体素子を簡単な工程で製造で
き、得られるリッジ導波路レーザ素子の発振効率を高め
ることができる。本発明の方法は製造工程が簡単なの
で、上記半導体素子を安価に製造することができる。
リッジ導波路をもつ半導体素子を簡単な工程で製造で
き、得られるリッジ導波路レーザ素子の発振効率を高め
ることができる。本発明の方法は製造工程が簡単なの
で、上記半導体素子を安価に製造することができる。
【００５９】したがって、本発明による半導体素子は、
光ファイバ通信の光源等に用いて大きな効果がある。
光ファイバ通信の光源等に用いて大きな効果がある。
【図１】本発明第一実施例の製造方法における最初の工
程を示す断面図。
程を示す断面図。
【図２】第一実施例の製造工程を示す断面図。
【図３】第一実施例の製造工程を示す断面図。
【図４】第一実施例の製造工程を示す断面図。
【図５】第一実施例により得られた半導体素子の断面
図。
図。
【図６】試作した半導体素子の斜視図。
【図７】試作した半導体素子の走査電子顕微鏡像を示す
図。
図。
【図８】試作した半導体素子の電流対連続光出力特性を
示す図。
示す図。
【図９】試作した半導体素子の連続出力スペクトルを示
す図。
す図。
【図１０】試作した半導体素子の応答速度のオシロ波形
を示す図。
を示す図。
【図１１】第二実施例により得られた半導体素子の電流
対連続光出力特性を示す図。
対連続光出力特性を示す図。
【図１２】この半導体素子の連続出力スペクトルを示す
図。
図。
１ ＩｎＰ基板 ２ １００面 ３、４、５ ＧａＩｎＡｓＰ層 ６ 波状層 ７、７′、７″ ＩｎＰ層 ８、８′、８″ ＩｎＧａＡｓ層 ９、９′ ＳｉＯ2 層 １０、１０′１４、１６、１６′ Ｔｉ層 １１、１１′１５、１７、１７′ Ａｕ層 １２、１２′ レジスト １８ 端面 １９ 面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 レスリー・デビッド・ウェストブルック 英国・サフォーク・イプスウッチ・トリム レイセントメアリ・ダインスプレイス26番 地 (72)発明者 アンドリュー・ウィリアム・ネルソン 英国・アイピー11・９エスエフ・サフォー ク・フェリクストーエケンダルグリーン13 番地
Claims (6)
- 【請求項１】 半導体材料により形成された基底部上に
その基底部の面から盛り上がった形状のリッジを形成す
る半導体素子の製造方法において、 前記基底部上にプレーナ半導体層を形成する第一の工程
と、 このプレーナ半導体層の表面に最初に誘電体層、次にレ
ジスト膜を形成する第二の工程と、 このレジスト膜に窓を設ける第三の工程と、 この窓を通して前記誘電体膜層をエッチングすることに
より、前記プレーナ半導体層を露出させるとともに、前
記レジスト膜に沿って廻り込む形状に前記誘電体層を除
去する第四の工程と、 これにより露出したプレーナ半導体層の表面に前記窓の
形状で金属層を堆積させる第五の工程と、 前記レジスト膜およびその上に堆積した金属を除去する
第六の工程と、 前記金属層をマスクとしてその領域にリッジが残るよう
に前記プレーナ半導体層をエッチングする第七の工程と
を含むことを特徴とする半導体素子の製造方法。 - 【請求項２】 基底部の上部の層に分布帰還格子を形成
する請求項１記載の半導体素子の製造方法。 - 【請求項３】 第七の工程において、第四の工程でエッ
チングされずに残った誘電体層をマスクとし、リッジと
溝を隔てた領域に基底部から盛り上がった形状の部分を
形成する請求項１または２記載の半導体素子の製造方
法。 - 【請求項４】 リッジの幅は１５μｍ以下である請求項
１ないし４のいずれか記載の半導体素子の製造方法。 - 【請求項５】 基底部とリッジの部分との間には、エッ
チング速度の異なる材料により境界を設ける請求項１な
いし４のいずれか記載の半導体素子の製造方法。 - 【請求項６】 境界をガリウムインジウムヒ素リンとイ
ンジウムリンとの間で形成する請求項５記載の半導体素
子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB848406432A GB8406432D0 (en) | 1984-03-12 | 1984-03-12 | Semiconductor devices |
| GB8406432 | 1984-03-12 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60049175A Division JPH0710016B2 (ja) | 1984-03-12 | 1985-03-12 | リツジ導波路半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05304337A true JPH05304337A (ja) | 1993-11-16 |
| JPH07112098B2 JPH07112098B2 (ja) | 1995-11-29 |
Family
ID=10557944
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60049175A Expired - Lifetime JPH0710016B2 (ja) | 1984-03-12 | 1985-03-12 | リツジ導波路半導体素子 |
| JP9003392A Expired - Lifetime JPH07112098B2 (ja) | 1984-03-12 | 1992-03-12 | 半導体素子の製造方法 |
| JP9309250A Pending JPH10145008A (ja) | 1984-03-12 | 1997-10-22 | リッジ導波路半導体素子 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60049175A Expired - Lifetime JPH0710016B2 (ja) | 1984-03-12 | 1985-03-12 | リツジ導波路半導体素子 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9309250A Pending JPH10145008A (ja) | 1984-03-12 | 1997-10-22 | リッジ導波路半導体素子 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US4728628A (ja) |
| EP (1) | EP0156566B2 (ja) |
| JP (3) | JPH0710016B2 (ja) |
| AT (1) | ATE64244T1 (ja) |
| CA (1) | CA1228936A (ja) |
| DE (1) | DE3583053D1 (ja) |
| GB (1) | GB8406432D0 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2175442B (en) * | 1985-05-15 | 1989-05-24 | Stc Plc | Laser manufacture |
| JPS62257783A (ja) * | 1986-04-30 | 1987-11-10 | Sharp Corp | 半導体レ−ザ素子 |
| JPH02188729A (ja) * | 1989-01-17 | 1990-07-24 | Sharp Corp | 光学素子の回析格子製造方法 |
| GB2228617A (en) * | 1989-02-27 | 1990-08-29 | Philips Electronic Associated | A method of manufacturing a semiconductor device having a mesa structure |
| GB8907304D0 (en) * | 1989-03-31 | 1989-05-17 | British Telecomm | Distributed feedback lasers |
| US5069561A (en) * | 1990-07-24 | 1991-12-03 | Gte Laboratories Incorporated | Monolithically integrated ridge waveguide semiconductor optical preamplifier |
| JPH04162689A (ja) * | 1990-10-26 | 1992-06-08 | Mitsubishi Electric Corp | 半導体発光装置の製造方法 |
| JP2754957B2 (ja) * | 1991-07-10 | 1998-05-20 | 日本電気株式会社 | 半導体光制御素子およびその製造方法 |
| US5307357A (en) * | 1992-11-05 | 1994-04-26 | International Business Machines Corporation | Protection means for ridge waveguide laser structures using thick organic films |
| US5317588A (en) * | 1992-11-05 | 1994-05-31 | Eastman Kodak Company | Ridge waveguide distributed-feedback laser diode with a depressed-index cladding layer |
| US5311539A (en) * | 1992-11-25 | 1994-05-10 | International Business Machines Corporation | Roughened sidewall ridge for high power fundamental mode semiconductor ridge waveguide laser operation |
| US5305340A (en) * | 1992-12-16 | 1994-04-19 | International Business Machines Corporation | Waveguide ridge laser device with improved mounting and ridge protection |
| US5434943A (en) * | 1993-11-03 | 1995-07-18 | At&T Corp. | Nanosecond fast electrically tunable Fabry-Perot filter |
| DE19502684A1 (de) * | 1995-01-28 | 1996-08-01 | Sel Alcatel Ag | Verfahren zur Herstellung von Mehrsegment-Rippenwellenleitern |
| JP3728332B2 (ja) * | 1995-04-24 | 2005-12-21 | シャープ株式会社 | 化合物半導体発光素子 |
| JP3977920B2 (ja) * | 1998-05-13 | 2007-09-19 | 富士通株式会社 | 半導体装置の製造方法 |
| JP3434706B2 (ja) | 1998-05-21 | 2003-08-11 | 富士写真フイルム株式会社 | 半導体レーザおよびその製造方法 |
| US6365968B1 (en) | 1998-08-07 | 2002-04-02 | Corning Lasertron, Inc. | Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device |
| DE29815522U1 (de) * | 1998-08-31 | 1998-12-03 | Forchel, Alfred, Prof. Dr., 97074 Würzburg | Halbleiterlaser mit Gitterstruktur |
| US6647046B1 (en) * | 1999-11-23 | 2003-11-11 | Corning Lasertron, Inc. | Mode-selective facet layer for pump laser |
| WO2001047076A2 (en) * | 1999-12-20 | 2001-06-28 | Corning Lasertron, Inc. | Wide ridge pump laser |
| US6375364B1 (en) | 2000-01-06 | 2002-04-23 | Corning Lasertron, Inc. | Back facet flared ridge for pump laser |
| TW443019B (en) * | 2000-02-18 | 2001-06-23 | Ind Tech Res Inst | Self-aligned manufacturing method and the structure of ridge-waveguide semiconductor laser |
| JP4008180B2 (ja) * | 2000-03-29 | 2007-11-14 | パイオニア株式会社 | 分布帰還リッジ型半導体レーザ |
| EP1283571B1 (de) | 2001-08-06 | 2015-01-14 | nanoplus GmbH Nanosystems and Technologies | Laser mit schwach gekoppeltem Gitterbereich |
| ATE361565T1 (de) * | 2002-03-08 | 2007-05-15 | Nanoplus Gmbh Nanosystems And | Ein halbleiterlaserarray mit seitlicher gratingstruktur |
| WO2005094316A2 (en) * | 2004-03-26 | 2005-10-13 | Sarnoff Corporation | Low optical overlap mode (loom) waveguiding system and method of making same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5180187A (ja) * | 1975-01-09 | 1976-07-13 | Kogyo Gijutsuin | Handotaisochi |
| JPS5620165A (en) * | 1979-07-25 | 1981-02-25 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Formation of pattern |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4178604A (en) * | 1973-10-05 | 1979-12-11 | Hitachi, Ltd. | Semiconductor laser device |
| DE2422287A1 (de) * | 1974-05-08 | 1975-11-13 | Siemens Ag | Halbleiter-laserdiode fuer dauerbetrieb |
| GB1531238A (en) * | 1975-01-09 | 1978-11-08 | Standard Telephones Cables Ltd | Injection lasers |
| JPS6027180B2 (ja) * | 1975-09-16 | 1985-06-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JPS5245296A (en) * | 1975-10-07 | 1977-04-09 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductive phototransmission pass and semiconductor emission devic e used it |
| US4053349A (en) * | 1976-02-02 | 1977-10-11 | Intel Corporation | Method for forming a narrow gap |
| JPS52116185A (en) * | 1976-03-26 | 1977-09-29 | Hitachi Ltd | Mesa-type semiconductor laser |
| US4061530A (en) * | 1976-07-19 | 1977-12-06 | Fairchild Camera And Instrument Corporation | Process for producing successive stages of a charge coupled device |
| US4269635A (en) * | 1977-12-28 | 1981-05-26 | Bell Telephone Laboratories, Incorporated | Strip buried heterostructure laser |
| US4236122A (en) * | 1978-04-26 | 1980-11-25 | Bell Telephone Laboratories, Incorporated | Mesa devices fabricated on channeled substrates |
| US4230997A (en) * | 1979-01-29 | 1980-10-28 | Bell Telephone Laboratories, Incorporated | Buried double heterostructure laser device |
| NL7903197A (nl) * | 1979-04-24 | 1980-10-28 | Philips Nv | Werkwijze voor het vervaardigen van een elektrolumines- cerende halfgeleiderinrichting en elektroluminescerende halfgeleiderinrichting vervaardigd volgens de werkwijze |
| JPS55153389A (en) * | 1979-05-18 | 1980-11-29 | Nec Corp | Semiconductor laser device |
| US4377865A (en) * | 1979-12-20 | 1983-03-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser |
| US4366568A (en) * | 1979-12-20 | 1982-12-28 | Matsushita Electric Industrial Co. Ltd. | Semiconductor laser |
| US4354898A (en) * | 1981-06-24 | 1982-10-19 | Bell Telephone Laboratories, Incorporated | Method of preferentially etching optically flat mirror facets in InGaAsP/InP heterostructures |
| US4400813A (en) * | 1981-07-20 | 1983-08-23 | Bell Telephone Laboratories, Incorporated | Crenelated-ridge waveguide laser |
| JPS5864044A (ja) * | 1981-10-14 | 1983-04-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPS5878487A (ja) * | 1981-10-29 | 1983-05-12 | Kokusai Denshin Denwa Co Ltd <Kdd> | 分布帰還形半導体レ−ザ |
| JPS5878488A (ja) * | 1981-11-05 | 1983-05-12 | Kokusai Denshin Denwa Co Ltd <Kdd> | 分布帰還形半導体レーザの駆動方法 |
| US4390393A (en) * | 1981-11-12 | 1983-06-28 | General Electric Company | Method of forming an isolation trench in a semiconductor substrate |
| US4468850A (en) * | 1982-03-29 | 1984-09-04 | Massachusetts Institute Of Technology | GaInAsP/InP Double-heterostructure lasers |
| US4573163A (en) * | 1982-09-13 | 1986-02-25 | At&T Bell Laboratories | Longitudinal mode stabilized laser |
| US4545114A (en) * | 1982-09-30 | 1985-10-08 | Fujitsu Limited | Method of producing semiconductor device |
| CA1204525A (en) * | 1982-11-29 | 1986-05-13 | Tetsu Fukano | Method for forming an isolation region for electrically isolating elements |
-
1984
- 1984-03-12 GB GB848406432A patent/GB8406432D0/en active Pending
-
1985
- 1985-03-07 AT AT85301599T patent/ATE64244T1/de not_active IP Right Cessation
- 1985-03-07 EP EP85301599A patent/EP0156566B2/en not_active Expired - Lifetime
- 1985-03-07 DE DE8585301599T patent/DE3583053D1/de not_active Expired - Lifetime
- 1985-03-07 US US06/709,196 patent/US4728628A/en not_active Expired - Lifetime
- 1985-03-07 CA CA000475924A patent/CA1228936A/en not_active Expired
- 1985-03-12 JP JP60049175A patent/JPH0710016B2/ja not_active Expired - Lifetime
-
1986
- 1986-11-04 US US06/926,720 patent/US4805184A/en not_active Expired - Lifetime
-
1992
- 1992-03-12 JP JP9003392A patent/JPH07112098B2/ja not_active Expired - Lifetime
-
1997
- 1997-10-22 JP JP9309250A patent/JPH10145008A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5180187A (ja) * | 1975-01-09 | 1976-07-13 | Kogyo Gijutsuin | Handotaisochi |
| JPS5620165A (en) * | 1979-07-25 | 1981-02-25 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Formation of pattern |
Also Published As
| Publication number | Publication date |
|---|---|
| US4805184A (en) | 1989-02-14 |
| JPH10145008A (ja) | 1998-05-29 |
| DE3583053D1 (de) | 1991-07-11 |
| EP0156566A1 (en) | 1985-10-02 |
| EP0156566B1 (en) | 1991-06-05 |
| ATE64244T1 (de) | 1991-06-15 |
| CA1228936A (en) | 1987-11-03 |
| JPH0710016B2 (ja) | 1995-02-01 |
| US4728628A (en) | 1988-03-01 |
| JPH07112098B2 (ja) | 1995-11-29 |
| GB8406432D0 (en) | 1984-04-18 |
| JPS61179588A (ja) | 1986-08-12 |
| EP0156566B2 (en) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05304337A (ja) | 半導体素子の製造方法 | |
| JP2547001B2 (ja) | 半導体構造の製造方法 | |
| EP0038085B1 (en) | Buried heterostructure laser diode and method for making the same | |
| DE69032451T2 (de) | Halbleiterlaser und Verfahren zur Herstellung desselben | |
| CA2072632A1 (en) | Structure and method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers | |
| EP1750336A1 (en) | Semiconductor optical device and a method of fabricating the same | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JP2003229635A (ja) | 半導体光集積素子 | |
| DE60215131T2 (de) | Integriertes Halbleiterlaser-Wellenleiter-Element | |
| JPH0864907A (ja) | 平面埋込型レーザダイオードの製造方法 | |
| JP2002232080A (ja) | 電流閉じ込め構造を持つ半導体素子及びその製造方法 | |
| JPS6362392A (ja) | 反射防止層を有するｄｆｂレ−ザ | |
| US5887011A (en) | Semiconductor laser | |
| JPS61242091A (ja) | 半導体発光素子 | |
| JPH03183182A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH0983077A (ja) | 半導体光装置 | |
| JPH05226767A (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JPS61104687A (ja) | 埋込み型半導体レ−ザの製造方法 | |
| JP2000174388A (ja) | 半導体レーザその製造方法 | |
| CN117581433A (zh) | 半导体光元件 | |
| JPH0377675B2 (ja) | ||
| JPS61191087A (ja) | 半導体発光装置 | |
| Both et al. | InGaAsP/InP DCPBH laser diode with a symmetric waveguide for 1.3 μm wavelength | |
| JPH1012972A (ja) | 光半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |