JPS6027180B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6027180B2 JPS6027180B2 JP11097675A JP11097675A JPS6027180B2 JP S6027180 B2 JPS6027180 B2 JP S6027180B2 JP 11097675 A JP11097675 A JP 11097675A JP 11097675 A JP11097675 A JP 11097675A JP S6027180 B2 JPS6027180 B2 JP S6027180B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- etching
- oxide film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は半導体基板上に微細パターンを高い精度で形成
する新規な方法を提供することによって高性能半導体装
置を製造する方法に関する。
する新規な方法を提供することによって高性能半導体装
置を製造する方法に関する。
従来半導体装置を製造する場合、フオト・エッチとよば
れる光学的パターン形成とエッチング処理を組合わせた
方法が用いられている。この方法は光学的方法を用いて
いるため、光の干渉、回折によるパターンのぼけがあり
、加工精度、土０．３仏を達成することはきわめて困難
な状態にある。この欠点をのがれるため光のかわりに電
子線を用いる方法、Ｘ線を用いる方法などの実用化が急
がれているが、現在なお広く実用されるに至っていない
。微細パターンを精度よく形成できると、例えばＩＣ，
瓜１内の抵抗の形状を小型化でき、かつ抵抗値の精度が
向上する。
れる光学的パターン形成とエッチング処理を組合わせた
方法が用いられている。この方法は光学的方法を用いて
いるため、光の干渉、回折によるパターンのぼけがあり
、加工精度、土０．３仏を達成することはきわめて困難
な状態にある。この欠点をのがれるため光のかわりに電
子線を用いる方法、Ｘ線を用いる方法などの実用化が急
がれているが、現在なお広く実用されるに至っていない
。微細パターンを精度よく形成できると、例えばＩＣ，
瓜１内の抵抗の形状を小型化でき、かつ抵抗値の精度が
向上する。
トランジスタではェミッタ面積を小さくしても特性のバ
ラツキの増加がないので、トランジスタが小型化できＩ
Ｃ，偽１の集積度が向上する。また縦型電界効果トラン
ジスタでは加工精度の向上により、ドレィン電流−ゲー
ト電圧特性の均一性が良くなるなどその効果はきわめて
大きい。本発明は上述の微細パターンを高精度で形成す
るための新しい微細パターン形成法を提供しようとする
ものである。以下実施例にしたがって詳細に説明する。
実施例 １ 第１図〜第４図はＳｉ基板上に細い窓を形成する方法を
説明するための図である。
ラツキの増加がないので、トランジスタが小型化できＩ
Ｃ，偽１の集積度が向上する。また縦型電界効果トラン
ジスタでは加工精度の向上により、ドレィン電流−ゲー
ト電圧特性の均一性が良くなるなどその効果はきわめて
大きい。本発明は上述の微細パターンを高精度で形成す
るための新しい微細パターン形成法を提供しようとする
ものである。以下実施例にしたがって詳細に説明する。
実施例 １ 第１図〜第４図はＳｉ基板上に細い窓を形成する方法を
説明するための図である。
この図にそって説明する。第１図はＳｉ基板１上にＳｉ
０２膜２を約５００△、Ｓｉ３Ｎ４膜３を約１０００Ａ
、多結晶Ｓｊ膜４約２０００Ａ、Ｓｉ３Ｎ４膜５を約１
０００△、Ｓｉ０２膜６を約５０００Ａ形成して、フオ
ト。
０２膜２を約５００△、Ｓｉ３Ｎ４膜３を約１０００Ａ
、多結晶Ｓｊ膜４約２０００Ａ、Ｓｉ３Ｎ４膜５を約１
０００△、Ｓｉ０２膜６を約５０００Ａ形成して、フオ
ト。
エッチ法にてレジスト７を所定の箇所に残した状態を示
している。第２図はこのＳｉ基板をＨＦ：ＮＨ４Ｆ＝１
：６に混合したエッチ液に約３０秒浸し、Ｓｉ０２膜６
を除去し、さらに、プラズマ・エッチ法にてＳｉ３Ｎ４
膜５を除去する。次にＨＦ：ＮＨ４Ｆ＝１：６、エッチ
液に約２分間浸した後の構造を示している。このＳｉ基
板上のフオト。
している。第２図はこのＳｉ基板をＨＦ：ＮＨ４Ｆ＝１
：６に混合したエッチ液に約３０秒浸し、Ｓｉ０２膜６
を除去し、さらに、プラズマ・エッチ法にてＳｉ３Ｎ４
膜５を除去する。次にＨＦ：ＮＨ４Ｆ＝１：６、エッチ
液に約２分間浸した後の構造を示している。このＳｉ基
板上のフオト。
レジストを除去し、１０００００、ウェット酸素（パプ
ラ温度９ぴ０）中で１時間酸化さるとＳｉ３Ｎ４膜５に
覆われていない部分の多結晶歩ｉ膜４はＳｉ０２膜８と
なる。（第３図）このＳｉ０２膜８とＳｉ０２膜６をマ
スクにしてＳｉ３Ｎ４膜５、多結晶Ｓｉ膜４、Ｓｉ３Ｎ
４膜３、Ｓｉ０２膜２をェッチして第４図の構造を得る
。このときの窓１０の幅のゥェハー内分布、再現性は窓
幅の±１０％以内という結果が得られた。上記のように
、本実施例においては、Ｓｊ０２膜の露出部分を除去し
、さらにサイドエッチを行ない、このサイドエッチによ
って露出された下層膜を除去して微細パターンが形成さ
れる。
ラ温度９ぴ０）中で１時間酸化さるとＳｉ３Ｎ４膜５に
覆われていない部分の多結晶歩ｉ膜４はＳｉ０２膜８と
なる。（第３図）このＳｉ０２膜８とＳｉ０２膜６をマ
スクにしてＳｉ３Ｎ４膜５、多結晶Ｓｉ膜４、Ｓｉ３Ｎ
４膜３、Ｓｉ０２膜２をェッチして第４図の構造を得る
。このときの窓１０の幅のゥェハー内分布、再現性は窓
幅の±１０％以内という結果が得られた。上記のように
、本実施例においては、Ｓｊ０２膜の露出部分を除去し
、さらにサイドエッチを行ない、このサイドエッチによ
って露出された下層膜を除去して微細パターンが形成さ
れる。
上記微細パターンの寸法（幅）は、上記サイドエッチの
鼻によって定まるが、Ｓｉ０２膜のサイドエッチ量は、
フッ酸系のエッチ液を用いた湿式エッチングによって正
確に制御できるので、所望の寸法を有する微細パターン
を、高い精度で形成することができる。
鼻によって定まるが、Ｓｉ０２膜のサイドエッチ量は、
フッ酸系のエッチ液を用いた湿式エッチングによって正
確に制御できるので、所望の寸法を有する微細パターン
を、高い精度で形成することができる。
Ｓｉ０２膜以外の膜として、たとえば、ポリイミド樹脂
などの有機材料膜を用い、ヒドラジンなどによってサイ
ドェッチして、微細パターンを形成することも一応可能
である。
などの有機材料膜を用い、ヒドラジンなどによってサイ
ドェッチして、微細パターンを形成することも一応可能
である。
しかし、ポリィミドのような有機材料膜をヒドラジンな
どによって高い精度でサイドエッチするのは困難である
ため、微細パターンを正確に形成するのは難かしい。
どによって高い精度でサイドエッチするのは困難である
ため、微細パターンを正確に形成するのは難かしい。
また、上記のように、本実施例において、ホトレジン膜
の下にある上記Ｓｉ０２膜のサイドエッチは、Ｓｉ３Ｎ
４膜と多結晶シリコン膜の表面を露出させて行なわれる
。
の下にある上記Ｓｉ０２膜のサイドエッチは、Ｓｉ３Ｎ
４膜と多結晶シリコン膜の表面を露出させて行なわれる
。
ホトレジスト膜以外の部分をニッケルなどの金属膜によ
って覆い、Ｓｊ０２膜のサイドエッチを行なうこともで
きるが、微細パターン形成後、使用した金属膜を完全に
除去するのは困難であり、残留した極微量の金属によっ
て、絶縁膜の特性低下など、種々の障害が発生する恐れ
がある。
って覆い、Ｓｊ０２膜のサイドエッチを行なうこともで
きるが、微細パターン形成後、使用した金属膜を完全に
除去するのは困難であり、残留した極微量の金属によっ
て、絶縁膜の特性低下など、種々の障害が発生する恐れ
がある。
本発明は、サイドヱツチの際にそのような金属を使用し
ないため「上記障害の発生する恐れはなく、高い特性を
有する半導体装涜を形成することが可能である。
ないため「上記障害の発生する恐れはなく、高い特性を
有する半導体装涜を形成することが可能である。
実施例 ２
実施例１では細い窓を形成する方法について述べた。
本実施例では細い島状パターン形成法に関して、縦型電
界効果トランジスタの製造方法をのべる。第５図はＮ型
不純物を高濃度に導入したＳｉ基板上に２０一肌、Ｎ型
ェピタキシャル成長層を約５仏形成し、その上にＳｉ０
２膜２、Ｓｊ３Ｎ４膜３、Ｓｉ膜４、Ｓｉ０２腰５２、
ＳらＮ４膜５３をそれぞれ５００Ａ，１０００Ａ，２０
００Ａ，１０００Ａ，１０００△の厚さに形成し、フオ
ト・エッチ法で所定部分にレジストを残した状態を示し
ている。
界効果トランジスタの製造方法をのべる。第５図はＮ型
不純物を高濃度に導入したＳｉ基板上に２０一肌、Ｎ型
ェピタキシャル成長層を約５仏形成し、その上にＳｉ０
２膜２、Ｓｊ３Ｎ４膜３、Ｓｉ膜４、Ｓｉ０２腰５２、
ＳらＮ４膜５３をそれぞれ５００Ａ，１０００Ａ，２０
００Ａ，１０００Ａ，１０００△の厚さに形成し、フオ
ト・エッチ法で所定部分にレジストを残した状態を示し
ている。
次にプラズマ・エッチにより、フオト・レジスト７をマ
スクにしてＳｊ３Ｎ４腰５３を除去し、さらにＳｉ３Ｎ
４膜５３をマスクにしてＳｉ０２膜５２、Ｓｉ膜４をエ
ッチング除去、さらにＨＦ：ＮＨ４Ｆ；１：６に混合し
たエッチ液に３０分間浸してＳｊ０２膜５２を約３ムサ
ィド・エッチさせると第６図の構造が得られる。このＳ
ｉ基板を１１００ｑｏ、水蒸気中に３０分間処理してＳ
ｉ３Ｎ４膜５３に覆われていないＳｉ膜４をＳｉ０２膜
５４とし、このＳｉ０２膜をマスクにしてＳｊ３Ｎ４膜
３、Ｓｉ０２膜２をヱッチして第８図のように微細の島
状パターンを形成する。次にＳｉ３Ｎ４膜３、Ｓｊ０２
膜２をマスクにして、ほう素を高濃度に拡散させて（拡
散層シート抵抗：〜５００、接合深さ〜０．４ｒ）第９
図の構造が得られる。第１０図は、このＳｉ基板を上記
１：６エッチ液に１０分間浸してＳｉ０２膜２をサイド
エッチさせ（第１０図）次に４０％ＫＯＨ液でＳｉ層５
１をエッチすると第１１図の形状となる。次にこのＳｉ
基板を１１００００ ６０分間水蒸気中にて処理し、Ｓ
ｉ０２膜５５を第１ ２図のように形成する。この処理
でほう素拡散層５４は拡散がすすみ第１２図の構造が得
られる。Ｓｉ０２膜５５をマスクにしＳｉ３Ｎ４膜３、
薄いＳｉ０２膜２を除去し、その部分にりんを９５０ｑ
０にて２雌ご間拡散させ、露極取出し用高濃度領域５８
を形成して第１３図の構造が得られ電極をとりつけて縦
型電界効果トランジスタ（第１４図）を得る。このよう
にして製作したトランジスタの伝達特性のバラッキは士
２０％以内となり従来のものにくらべて１／沙〆下に低
減された。
スクにしてＳｊ３Ｎ４腰５３を除去し、さらにＳｉ３Ｎ
４膜５３をマスクにしてＳｉ０２膜５２、Ｓｉ膜４をエ
ッチング除去、さらにＨＦ：ＮＨ４Ｆ；１：６に混合し
たエッチ液に３０分間浸してＳｊ０２膜５２を約３ムサ
ィド・エッチさせると第６図の構造が得られる。このＳ
ｉ基板を１１００ｑｏ、水蒸気中に３０分間処理してＳ
ｉ３Ｎ４膜５３に覆われていないＳｉ膜４をＳｉ０２膜
５４とし、このＳｉ０２膜をマスクにしてＳｊ３Ｎ４膜
３、Ｓｉ０２膜２をヱッチして第８図のように微細の島
状パターンを形成する。次にＳｉ３Ｎ４膜３、Ｓｊ０２
膜２をマスクにして、ほう素を高濃度に拡散させて（拡
散層シート抵抗：〜５００、接合深さ〜０．４ｒ）第９
図の構造が得られる。第１０図は、このＳｉ基板を上記
１：６エッチ液に１０分間浸してＳｉ０２膜２をサイド
エッチさせ（第１０図）次に４０％ＫＯＨ液でＳｉ層５
１をエッチすると第１１図の形状となる。次にこのＳｉ
基板を１１００００ ６０分間水蒸気中にて処理し、Ｓ
ｉ０２膜５５を第１ ２図のように形成する。この処理
でほう素拡散層５４は拡散がすすみ第１２図の構造が得
られる。Ｓｉ０２膜５５をマスクにしＳｉ３Ｎ４膜３、
薄いＳｉ０２膜２を除去し、その部分にりんを９５０ｑ
０にて２雌ご間拡散させ、露極取出し用高濃度領域５８
を形成して第１３図の構造が得られ電極をとりつけて縦
型電界効果トランジスタ（第１４図）を得る。このよう
にして製作したトランジスタの伝達特性のバラッキは士
２０％以内となり従来のものにくらべて１／沙〆下に低
減された。
第１図〜第４図は微細なマスク窓を形成する方法を説明
するためのＳｉ基板断面図、第６図〜第１４図は微細な
島状パターンを形成する方法を縦型電界効果トランジス
タの製造方法について説明するためのＳｉ基板断面図で
ある。 溝、ー因 努２８ 第３図 第４８ 多５四 劣る紅 努ヮ幻 髪８図 劣？図 努’ｏ図 努川図 鷲′２図 繁′３図 努’４図
するためのＳｉ基板断面図、第６図〜第１４図は微細な
島状パターンを形成する方法を縦型電界効果トランジス
タの製造方法について説明するためのＳｉ基板断面図で
ある。 溝、ー因 努２８ 第３図 第４８ 多５四 劣る紅 努ヮ幻 髪８図 劣？図 努’ｏ図 努川図 鷲′２図 繁′３図 努’４図
Claims (1)
- １ 半導体基板上に絶縁膜、多結晶シリコン膜、チツ化
シリコン膜、酸化シリコン膜および所望の形状を有する
レジスト膜を順次積層して形成する工程と、上記レジス
ト膜をマスクに用いて上記酸化シリコン膜の露出された
部分および該露出された部分の下にある上記チツ化シリ
コン膜を除去した後、上記酸化シリコン膜をサイドエツ
チする工程と、上記レジスト膜を除去した後、上記多結
晶シリコン膜の露出された部分を酸化する工程と、上記
酸化シリコン膜のサンドエツチによつて露出された部分
の上記チツ化シリコン膜、上記多結晶シリコン膜および
上記絶縁膜を上記酸化シリコン膜および上記多結晶シリ
コン膜を酸化して形成された酸化シリコン膜をマスクに
用いてエツチングして上記半導体基板表面に達する開孔
部を形成する工程を含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11097675A JPS6027180B2 (ja) | 1975-09-16 | 1975-09-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11097675A JPS6027180B2 (ja) | 1975-09-16 | 1975-09-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5235980A JPS5235980A (en) | 1977-03-18 |
| JPS6027180B2 true JPS6027180B2 (ja) | 1985-06-27 |
Family
ID=14549248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11097675A Expired JPS6027180B2 (ja) | 1975-09-16 | 1975-09-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027180B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220170741A (ko) * | 2021-05-28 | 2022-12-30 | 주식회사 코클 | 음향정보 분석을 통한 매칭정보 제공방법, 장치 및 프로그램 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5454577A (en) * | 1977-10-11 | 1979-04-28 | Hitachi Ltd | Material working method with photo resist |
| JPS5518096A (en) * | 1978-07-27 | 1980-02-07 | Nec Corp | Manufacture of semiconductor device |
| GB8406432D0 (en) * | 1984-03-12 | 1984-04-18 | British Telecomm | Semiconductor devices |
| US5356513A (en) * | 1993-04-22 | 1994-10-18 | International Business Machines Corporation | Polishstop planarization method and structure |
-
1975
- 1975-09-16 JP JP11097675A patent/JPS6027180B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220170741A (ko) * | 2021-05-28 | 2022-12-30 | 주식회사 코클 | 음향정보 분석을 통한 매칭정보 제공방법, 장치 및 프로그램 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5235980A (en) | 1977-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4253888A (en) | Pretreatment of photoresist masking layers resulting in higher temperature device processing | |
| US3244555A (en) | Semiconductor devices | |
| JPS5599744A (en) | Manufacture of semiconductor device | |
| JPS6027180B2 (ja) | 半導体装置の製造方法 | |
| JPH0133933B2 (ja) | ||
| JPS5956740A (ja) | 半導体装置の製造方法 | |
| US3615940A (en) | Method of forming a silicon nitride diffusion mask | |
| JPS5923105B2 (ja) | 軟ｘ線露光用マスクの製造方法 | |
| US3783046A (en) | Method of making a high-speed shallow junction semiconductor device | |
| JPS54117690A (en) | Production of semiconductor device | |
| JPS5633841A (en) | Manufacture of semiconductor device | |
| JPS582047A (ja) | 半導体装置の製造方法 | |
| JPS5676534A (en) | Manufacture of semiconductor device | |
| JPS5679446A (en) | Production of semiconductor device | |
| JPS5685853A (en) | Manufacture of semiconductor device | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JPS593853B2 (ja) | 半導体素子の製造方法 | |
| JPS6366419B2 (ja) | ||
| JPS5650577A (en) | Manufacture of semiconductor device | |
| JPS6424460A (en) | Manufacture of semiconductor device | |
| JPS6359532B2 (ja) | ||
| JPS61174635A (ja) | 半導体装置の製造方法 | |
| JPS55102269A (en) | Method of fabricating semiconductor device | |
| JPS5821418B2 (ja) | 半導体装置の製造方法 | |
| JPS57164547A (en) | Manufacture of semiconductor device |