JPS61174635A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61174635A JPS61174635A JP1473585A JP1473585A JPS61174635A JP S61174635 A JPS61174635 A JP S61174635A JP 1473585 A JP1473585 A JP 1473585A JP 1473585 A JP1473585 A JP 1473585A JP S61174635 A JPS61174635 A JP S61174635A
- Authority
- JP
- Japan
- Prior art keywords
- parts
- etching
- semiconductor substrate
- film
- photosensitive resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 150000001875 compounds Chemical class 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000011347 resin Substances 0.000 claims abstract description 15
- 229920005989 resin Polymers 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 14
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000001947 vapour-phase growth Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にＩｎＰやＧ
ａ Ａ ｓ等の化合物半導体基板に凹部を微細にかつ
高精度に形成する方法に関する。
ａ Ａ ｓ等の化合物半導体基板に凹部を微細にかつ
高精度に形成する方法に関する。
従来、化合物半導体の基板に凹部を形厘する方法として
感光性樹脂をマスクとして化合物半導体の基板をエツチ
ングしてい友。
感光性樹脂をマスクとして化合物半導体の基板をエツチ
ングしてい友。
上述し几従来の方法では感光性樹脂と化合物半導体との
密着性が悪く、これらの密着状態が十分でない領域が生
じ基板のエツチング時に横方向のエツチングすなわちサ
イドエツチングに大巾なばらつきが生じる欠点があった
。その結果上述した凹部の巾が一定とならず特性不良が
発生する。
密着性が悪く、これらの密着状態が十分でない領域が生
じ基板のエツチング時に横方向のエツチングすなわちサ
イドエツチングに大巾なばらつきが生じる欠点があった
。その結果上述した凹部の巾が一定とならず特性不良が
発生する。
本発明の目的はサイドエツチングを一定にすると共に微
細な凹部を化合物半導体の基板に精度曳く形成てきる半
導体装置の製造方法を得ることにある。
細な凹部を化合物半導体の基板に精度曳く形成てきる半
導体装置の製造方法を得ることにある。
本発明によれば、化合物半導体基板上に絶縁膜を形成す
る工程と、この絶縁膜上に感光性樹脂を選択的に形成す
る工程と、この感光性樹脂をマスクとして絶縁膜を選択
的に除去する工程と、しかるのら感光性樹脂及び絶縁膜
をマスクとして、化金物半導体基板をエツチングする工
程とを含む半導体装置の製造方法を得る。
る工程と、この絶縁膜上に感光性樹脂を選択的に形成す
る工程と、この感光性樹脂をマスクとして絶縁膜を選択
的に除去する工程と、しかるのら感光性樹脂及び絶縁膜
をマスクとして、化金物半導体基板をエツチングする工
程とを含む半導体装置の製造方法を得る。
本発明の製造方法によれば、絶縁膜と化合物半導体基板
との密着性が良好で安定しており、所望のサイドエツチ
ングを再現性工く実現することができ、微細な凹部を形
成することができる。
との密着性が良好で安定しており、所望のサイドエツチ
ングを再現性工く実現することができ、微細な凹部を形
成することができる。
以下、本発明について図［１ｌｒｆ：参照して説明する
。
。
第１図（ａ）乃至（Ｃ）は本発明の一実施例を説明する
几めに示した断面図である。まずＩｎＰ等の化合物半導
体基板１上に８ ｉ０２等の絶縁膜２を形成する。本実
施例では低温での気相成長法で５ｉ０２を約５０００Ａ
形取した。しかるのち感光性樹脂を酸化膜２上に形成す
る６本実施例では感光性樹脂としてポジ型フォトレジス
ト３ｔ−使用した。このフォトレジスト３に微細なパタ
ーンニングを所望部に施し開口部を形成する。次にフォ
トレジスト３をマスクとしてフォトレジストの開口部の
酸化膜２をドライエツチング法でエツチングし、微細な
開口部４を形成する。しかるのち、フォトレジスト３及
び酸化膜２をマスクとして化合物半導体基板１を所望量
エツチングする。本実施例では硫酸と過酸化水素水との
混合液を使用して深さＬ５μの凹部５ｔ−形成した。
几めに示した断面図である。まずＩｎＰ等の化合物半導
体基板１上に８ ｉ０２等の絶縁膜２を形成する。本実
施例では低温での気相成長法で５ｉ０２を約５０００Ａ
形取した。しかるのち感光性樹脂を酸化膜２上に形成す
る６本実施例では感光性樹脂としてポジ型フォトレジス
ト３ｔ−使用した。このフォトレジスト３に微細なパタ
ーンニングを所望部に施し開口部を形成する。次にフォ
トレジスト３をマスクとしてフォトレジストの開口部の
酸化膜２をドライエツチング法でエツチングし、微細な
開口部４を形成する。しかるのち、フォトレジスト３及
び酸化膜２をマスクとして化合物半導体基板１を所望量
エツチングする。本実施例では硫酸と過酸化水素水との
混合液を使用して深さＬ５μの凹部５ｔ−形成した。
次に第２図＋！）乃至（Ｃ）は本発明の他の実施例を説
明するための断面図である。化合物半導体基板１半導体
基板としてのＩｎＰ 上に形成した。しかるのち感光性
樹脂を酸化膜２上に形成する。本実施例では感光性樹脂
ネガ型フォトレジスト３′を使用し、紫外線の選択的照
射等によりパターンニングを施し所望部全開口した。次
にフォトレジスト３′をマスクとして開口部の酸化膜２
を弗酸系の溶液でエツチングし開口部４ｔ−形成する。
明するための断面図である。化合物半導体基板１半導体
基板としてのＩｎＰ 上に形成した。しかるのち感光性
樹脂を酸化膜２上に形成する。本実施例では感光性樹脂
ネガ型フォトレジスト３′を使用し、紫外線の選択的照
射等によりパターンニングを施し所望部全開口した。次
にフォトレジスト３′をマスクとして開口部の酸化膜２
を弗酸系の溶液でエツチングし開口部４ｔ−形成する。
しかるのち、フォトレジスト３′及び酸化膜２をマスク
として化合物半導体基板１を所望量エツチングして半導
体基板１に凹部５′を形成する。本実施例では硫酸と過
酸化水素と水との混合液を使用し、凹部５′間の活性層
領域５の巾ｉ１５μ とした。
として化合物半導体基板１を所望量エツチングして半導
体基板１に凹部５′を形成する。本実施例では硫酸と過
酸化水素と水との混合液を使用し、凹部５′間の活性層
領域５の巾ｉ１５μ とした。
以上説明し几エクに、本発ａＡは化合物半導体基板とマ
スク効果のある物質との密着性を増し、かつ微細な開口
部の形成を可能とすることに工り、化合物半導体基板の
サイドエツチング量を一定にすることができ、かつ微細
な凹部を形成することが可能となる。
スク効果のある物質との密着性を増し、かつ微細な開口
部の形成を可能とすることに工り、化合物半導体基板の
サイドエツチング量を一定にすることができ、かつ微細
な凹部を形成することが可能となる。
８１！１図（ａ）乃至（Ｃ）は本発明の一実施例による
製造方法を示す各工程での断面図である。 ＠２図［ａ）乃至（Ｃ）框本発明の他の実施例による製
造方法を示す各工程での断面図である。 １・・・・・・半導体基板、２・・・・・・酸化膜、３
．３’・・・・・・フォトレジスト、４・・・・・・開
口部、５・・・・・・凹部、６・・・・・・活性層領域
。 箔ｔＩ！Ｉ
製造方法を示す各工程での断面図である。 ＠２図［ａ）乃至（Ｃ）框本発明の他の実施例による製
造方法を示す各工程での断面図である。 １・・・・・・半導体基板、２・・・・・・酸化膜、３
．３’・・・・・・フォトレジスト、４・・・・・・開
口部、５・・・・・・凹部、６・・・・・・活性層領域
。 箔ｔＩ！Ｉ
Claims (1)
- 化合物半導体基板上に絶縁膜を形成する工程と、該絶
縁膜上に感光性樹脂を選択的に形成する工程と、前記感
光性樹脂をマスクとして前記絶縁膜をエッチングする工
程と、しかるのち前記絶縁膜及び前記感光性樹脂膜をマ
スクとして前記半導体基板を所定量エッチング除去する
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1473585A JPS61174635A (ja) | 1985-01-29 | 1985-01-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1473585A JPS61174635A (ja) | 1985-01-29 | 1985-01-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61174635A true JPS61174635A (ja) | 1986-08-06 |
Family
ID=11869379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1473585A Pending JPS61174635A (ja) | 1985-01-29 | 1985-01-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61174635A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011166059A (ja) * | 2010-02-15 | 2011-08-25 | Nippon Telegr & Teleph Corp <Ntt> | ドライエッチング方法 |
| JP2011258695A (ja) * | 2010-06-08 | 2011-12-22 | Nippon Telegr & Teleph Corp <Ntt> | ドライエッチング方法 |
-
1985
- 1985-01-29 JP JP1473585A patent/JPS61174635A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011166059A (ja) * | 2010-02-15 | 2011-08-25 | Nippon Telegr & Teleph Corp <Ntt> | ドライエッチング方法 |
| JP2011258695A (ja) * | 2010-06-08 | 2011-12-22 | Nippon Telegr & Teleph Corp <Ntt> | ドライエッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| JPS61174635A (ja) | 半導体装置の製造方法 | |
| JPS6015155B2 (ja) | 半導体装置の製造方法 | |
| JPS6040702B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS5923105B2 (ja) | 軟ｘ線露光用マスクの製造方法 | |
| JPS6027180B2 (ja) | 半導体装置の製造方法 | |
| JPS63157444A (ja) | 選択酸化膜の製造方法 | |
| JPH02142117A (ja) | 半導体集積回路の製造方法 | |
| JPS60240131A (ja) | 半導体装置の製造方法 | |
| JPS62108528A (ja) | 半導体製造方法 | |
| JPS6324635A (ja) | 半導体装置の製造方法 | |
| JPH0563296A (ja) | 光導波路の形成方法 | |
| JPS5947480B2 (ja) | 半導体装置の製造方法 | |
| JPS597222B2 (ja) | 半導体装置の製造方法 | |
| JPH09181177A (ja) | 半導体素子の製造方法 | |
| JPH0766277A (ja) | 素子分離方法及び半導体装置 | |
| JPS62247530A (ja) | マスクパタ−ンの形成方法 | |
| JPS63204730A (ja) | 微細パタ−ン形成法 | |
| JPS61150329A (ja) | 半導体装置の製造方法 | |
| KR950033662A (ko) | 얼라인패턴형성방법 | |
| JPS6017916A (ja) | 半導体装置の製造方法 | |
| JPS63155758A (ja) | 半導体装置の製造方法 | |
| JPH02210837A (ja) | 半導体素子製造方法 | |
| JPH02186643A (ja) | リセス型ゲート構造を有する化合物半導体装置の製造方法 | |
| JPH05347457A (ja) | 半導体装置の製法 |