JPS63204730A - 微細パタ−ン形成法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は微細パターン形成法に関するものであり、特に
、半導体装置の製造工程における微細・（ターンの形成
法に関する。

従来の技術 現在、最も多用されている微細パターンの形成方法は、
フォトリングラフイー技術を用いたもので、第３図ａ−
ｄに示すように、被エツチング層２２を備えた半導体基
板２１上にレジスト膜２３を形成し、紫外線を利用した
縮小露光によって微細パターンを転写、現像してレジス
ト膜２３にパターンを形成後、レジスト膜２３に形成さ
れたパターンをマスクにして被エツチング層２２に選択
エツチングを施し、被エツチング層２２にパターンを形
成するものである。

発明が解決しようとする問題点 現在、半導体装置の高集積化・高性能化を図るために、
サブミクロンの線幅パターン形成が要求されている。

しかし、上記の紫外線を利用したフォトリソグラフィー
技術による方法では、光の回折・散乱・干渉等のため１
μｍ以下の線幅の）ζターンを形成することは極めて困
難であった。

また、サブミクロンパターン形成のためにフォトレジス
トの改良や遠紫外線・電子線・Ｘ線等を利用した露光な
どいろいろな方法が考案されているが、量産の段階へは
いたっていない。

そこで、本発明は従来のフォトリソグラフィー技術を用
いてのサブミクロン線幅のパターン形成方法を提供する
ことを目的とする。

問題点を解決するための手段 上記の目的を達成させるために、本発明は次のような手
段を用いる。

まず、第１の物質を被エツチング層として備えた基板上
に第１の物質とは異なる第２の物質の膜を形成し、フォ
トエツチングによって第２の物質の膜に所定のパターン
を形成する。次に、パターン形成後の第２の物質をマス
クにして第１の物質の被エツチング層を選択エツチング
する。このとき、被エツチング層に所定のサイドエツチ
ングが生じるようにエツチング時間を調整してエツチン
グする。そして、パターンが形成された第１の物質、第
２の物質を備えた状態の基板に第２の物質とは異なる物
質を蒸着した後、第２の物質の膜を除去すると同時に第
２の物質の膜上に蒸着された物質を除去する。

作　　用 第２の物質とは異なる物質を蒸着する工程において、被
エツチング層に生じさせた所定のサイドエツチングの部
分には、第２の物質がマスクとなって、第２の物質と異
なる物質は蒸着されない。

したがって、第２の物質の膜を除去すると同時に第２の
物質の膜上の蒸着された物質を除去すると、被エツチン
グ層に生じさせた所定のサイドエツチングの幅パターン
が形成される。

実施例 以下、被エツチング層、第２の物質の膜、第２の物質と
は異なる物質がそれぞれ５１０２膜、レジスト膜、８１
０２である場合を実施例として説明する。

〔実施例１〕 本発明の第１実施例を第１図を参照しながら説明する。

第１図において、１は半導体基板、２は５ｉ０２膜、３
はレジスト膜、４は５１ｏ２蒸着膜である。

まず、第１図ａに示すように半導体基板１上にＳｉＯ膜
２を形成し、ＳｉＯ２膜２上にレジスト膜３を形成した
後、第１図すのように、フォトエツチングによってレジ
スト膜３にパターンを形成する。次に、前記レジスト膜
３のパターンをマスクにしてＳｉＯ□Ｍ２をフッ酸系エ
ツチング液によシ選択エツチングする。この際、エツチ
ング時間を調整して５１０２膜２を横方向へもエツチン
グして、所定のサイドエツチングを生じさせ、第１図Ｃ
の構造を得る。その後、電子銃を用いた蒸着によって５
ｉ０２蒸着膜４を第１図ｄに示すように形成してから、
レジスト膜３を除去する。レジスト膜３を除去すると同
時に、レジスト膜３上のＳ１０□蒸着膜４も除去され、
第１図ｅに示すパターン断面を得る。

上記の方法によって、容易に８１０２膜の０．５μｍ以
下の幅の溝パターンを形成することができる。

〔実施例２〕 本発明の第２実施例を第２図を参照しながら説明する。

１１はＩｎＰ基板、１２はＩｎＧａＡｓＰ層、１３は５
１０２膜、１４は第２レジスト膜、１５はＳｔ○２蒸着
膜、１６は第２レジスト膜である。

まず、ＩｎＧａＡｓ＋Ｐ層１２，５ｉｎ層膜２３を備え
たＩｎＰ基板１１上に第ルジスト膜１４を形成し、フォ
トエツチングによシ第ルジスト膜１４にパターンを形成
した後、このレジストパターンをマスクにしてＳｌＯ□
膜１３全１３酸系エツチング液によシ所定のサイドエツ
チングが生ずるようにエツチングして、第２図とに示す
構造を得る。次に、第２図ａの状態のウェハーに電子銃
を用いた蒸着によって第２図すのように５１０２蒸着膜
１５を形成してから、第ルジスト膜１４を除去すると、
第２レジスト膜１４上のＳ　Ｘ　０２蒸着膜１５も除去
されて、第２図Ｃのようになる。そして、第２レジスト
膜１６を形成し、第２図ｄのようにＳ　Ｘ　Ｏ２膜に形
成された一方の溝パターンのみ露出するようにフォトエ
ツチングによって第２レジスト膜１６にパターンを形成
する。その後、硫酸系エツチング液によ５ＩｎＧａＡｓ
Ｐ層１２を第２図ｅのように選択エツチングしてから、
第２レジスト膜１６゜５ｉ０２膜１３　、　Ｓ　１０２
蒸着膜１６を除去して第２図ｆに示すパターン断面を得
る。

上記の方法によって容易に０．５μｍ以下の幅の溝パタ
ーンをＩｎＧａＡｓＰ　層１２に形成することができる
。

また、第１実施例では、同時に２つの溝パターンが形成
され、第２実施例では、１つの溝パターンを形成するこ
とができる。

発明の効果 以上のように、本発明によれば、従来のフォトリソグラ
フィー技術を利用して容易にサブミクロン線幅の微細パ
ターンを形成することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の微細パターン形成法の工程
図、第２図本発明の異なる実施例の工程図、第３図は従
来例の工程図である。 １．２１・・・・・・半導体基板、２，１３・・・・・
・５ｉ０２膜、３．２３・・・・・・レジスト膜、４．
１５・・・・・・５ｌｏ２蒸着膜、１１・・・・・・Ｉ
ｎＰ基板、１２・・・・・・Ｉ　ｎＧａＡｓ　珊、１４
・・・・・・第２レジスト膜、１６・・・・・・第２レ
ジスト膜、２２・・・・・・被エツチング層。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第　２！！！

Claims (1)

【特許請求の範囲】
1. 　第１の物質を被エッチング層として備えた基板上に第
   １の物質とは異なる第２の物質の膜を形成する工程と、
   前記第２の物質にパターンを形成する工程と、前記パタ
   ーン形成後の第２の物質をマスクにして前記被エッチン
   グ層を選択エッチングし、前記選択エッチングの際に被
   エッチング層にサイドエッチングを生じさせる工程と、
   前記被エッチング層を選択エッチング後の基板上に第２
   の物質とは異なる物質を蒸着する工程と、第２の物質を
   除去すると同時に第２の物質の膜上に蒸着された物質を
   除去する工程とを有する微細パターン形成法。