JPS6289324A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6289324A JPS6289324A JP23161785A JP23161785A JPS6289324A JP S6289324 A JPS6289324 A JP S6289324A JP 23161785 A JP23161785 A JP 23161785A JP 23161785 A JP23161785 A JP 23161785A JP S6289324 A JPS6289324 A JP S6289324A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- photoresist
- insulating film
- oxide film
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシリコンエピタキシャル成長に関し、特にシリ
コン選択エピタキシャル成長前処理に関するものである
。
コン選択エピタキシャル成長前処理に関するものである
。
従来、この種の選択エピタキシャル技術は、第４図に示
すように、シリコンウエノ・−１上に絶縁膜３全形成し
た後、絶縁膜３の一部を除去しく同図（ａｌ ） 、絶
縁膜除去領域にシリコンエピタキシャル層７金成艮する
ようになっていた。
すように、シリコンウエノ・−１上に絶縁膜３全形成し
た後、絶縁膜３の一部を除去しく同図（ａｌ ） 、絶
縁膜除去領域にシリコンエピタキシャル層７金成艮する
ようになっていた。
上述した従来の選択エピタキシャル成長方法はウェハー
１のエピタキシャル成長面が平面で、周囲を絶縁膜３で
囲まれて＄・す、エピタキシャル成長時に使用されるＳ
ｉ及びＣ１原子の移動度がエピタキシャル成長中央と絶
縁膜近傍とで異なシ、エピタキシャル成長時に所請ファ
セット８が生じ、エピタキシャル成長と共にファセット
面が広がシ、半導体装置として使用できるシリコンエピ
タキシャル層の表面７ａが狭く斤るという欠点がある。
１のエピタキシャル成長面が平面で、周囲を絶縁膜３で
囲まれて＄・す、エピタキシャル成長時に使用されるＳ
ｉ及びＣ１原子の移動度がエピタキシャル成長中央と絶
縁膜近傍とで異なシ、エピタキシャル成長時に所請ファ
セット８が生じ、エピタキシャル成長と共にファセット
面が広がシ、半導体装置として使用できるシリコンエピ
タキシャル層の表面７ａが狭く斤るという欠点がある。
本発明の選択エピタキシャル成長前処理はシリコンウェ
ハーの一部にイオン注入する工程と、シリコンウェハー
上に絶縁ｋｋ影形成る工程と、シリコンウェハーのイオ
ン注入さ扛た領域を含む絶縁膜を除去する工程と選択エ
ピタキシャル層を形成する工程ＴｉＪＨしている。
ハーの一部にイオン注入する工程と、シリコンウェハー
上に絶縁ｋｋ影形成る工程と、シリコンウェハーのイオ
ン注入さ扛た領域を含む絶縁膜を除去する工程と選択エ
ピタキシャル層を形成する工程ＴｉＪＨしている。
次に本発明について図面を参照して説明する。
第１図に本発明の一部に１例全示し、選択エピタキシャ
ル層全形成する前の断面図である。１はシリコンウェハ
ー、２はイオン注入された領域を含むシリコンウェハー
面、３は絶縁膜、４はイオン注入によってアモルファス
化したシリコン層である。
ル層全形成する前の断面図である。１はシリコンウェハ
ー、２はイオン注入された領域を含むシリコンウェハー
面、３は絶縁膜、４はイオン注入によってアモルファス
化したシリコン層である。
このような構造は第２図のようにして得られる。
すなわち、第２（ａ）図に示す様にシリコンウェハー１
上に熱酸化膜５’ｔ５０００Ａ形成し、フォトレジスト
６を塗布して、これをパターンニングする。
上に熱酸化膜５’ｔ５０００Ａ形成し、フォトレジスト
６を塗布して、これをパターンニングする。
次に第２（６）図に示す様に７オトレジストパターン６
をマスクとして酸化膜５會除去し、イオン注入（たとえ
は、Ｓ＋、Ｆ、Ａｒ）を行ない、選択エピタキシャル成
長時に単結晶化するよりも厚く（２０００八以上）アモ
ルファス化したシリコン層４を形成する。この後記２（
Ｃ）図に示すように、フォトレジスト６、および酸化膜
５を除去した後、絶縁膜（たとえは酸化膜又はＳｉ３Ｎ
４膜３ｒ１μｍ形成し、シリコンウェハー上に形成さｎ
たアモルファス層を有する領域合金む絶縁膜を反応性ス
パッタエツチングで除去し、第１図の様な構造を形成す
る。
をマスクとして酸化膜５會除去し、イオン注入（たとえ
は、Ｓ＋、Ｆ、Ａｒ）を行ない、選択エピタキシャル成
長時に単結晶化するよりも厚く（２０００八以上）アモ
ルファス化したシリコン層４を形成する。この後記２（
Ｃ）図に示すように、フォトレジスト６、および酸化膜
５を除去した後、絶縁膜（たとえは酸化膜又はＳｉ３Ｎ
４膜３ｒ１μｍ形成し、シリコンウェハー上に形成さｎ
たアモルファス層を有する領域合金む絶縁膜を反応性ス
パッタエツチングで除去し、第１図の様な構造を形成す
る。
この後、第１図の構造を有するシリコンウェーに選択エ
ピタキシャル成長前のＨＣｌ による気相エツチング葡
することにより、単結晶とアセ９フフ１層のエツチング
速度の違いから、第３（ａ）図に示すように、シリコン
ウェハー面２と、絶縁膜３の境界に窪み４ａを形成する
。この後、第３（ａ）図の構造全方するシリコンウェハ
ーに通常行なわれている選択エピタキシャル成長７行な
うことにより、第３（ｂ）図に示す様なエピタキシャル
層７が得られる。第３（ｂ）図において、７ａに半導体
装置として、利用できるエピタキシャル成長層の表面、
８けファセットである。この結果、半２Ｈ体素子領域形
成として利用できるエピタキシャル層７０表面積が増大
する。
ピタキシャル成長前のＨＣｌ による気相エツチング葡
することにより、単結晶とアセ９フフ１層のエツチング
速度の違いから、第３（ａ）図に示すように、シリコン
ウェハー面２と、絶縁膜３の境界に窪み４ａを形成する
。この後、第３（ａ）図の構造全方するシリコンウェハ
ーに通常行なわれている選択エピタキシャル成長７行な
うことにより、第３（ｂ）図に示す様なエピタキシャル
層７が得られる。第３（ｂ）図において、７ａに半導体
装置として、利用できるエピタキシャル成長層の表面、
８けファセットである。この結果、半２Ｈ体素子領域形
成として利用できるエピタキシャル層７０表面積が増大
する。
以上説明したように、本発明は選択エピタキシャル成長
の前処理として、シリコンウニノー−の一部にイオン注
入することにより、該シリコンウェハー全アモルファス
化し、ＨＣｌ による気相エツチングで、シリコンウ
ェハーの一部に段差を形成することにより、選択エピタ
キシャル成長時に発生するファセットが半導体装置とし
て利用する領域に発生することを防き、半導体装置とし
て使用できる領域を広くすることができる。換言すれば
。
の前処理として、シリコンウニノー−の一部にイオン注
入することにより、該シリコンウェハー全アモルファス
化し、ＨＣｌ による気相エツチングで、シリコンウ
ェハーの一部に段差を形成することにより、選択エピタ
キシャル成長時に発生するファセットが半導体装置とし
て利用する領域に発生することを防き、半導体装置とし
て使用できる領域を広くすることができる。換言すれば
。
半導体装置を縮小できる効果がある。
第１図に不発明の一実施例を示し、選択エピタキシャル
層形成前の断面図、第２図（ａｌ乃至（ＣＩＵ、第１図
の構造全形成するための各工程の縦断面図、第３図（ａ
ｌはＨＣ７により気相工・ソチングした後の縦断面図、
第３図（ｂｌは選択エピタキシャル成長した後の縦断面
図、第４図（ａｌ 、 （ｂｌは従来例の工程断面図で
ある。 １・・・・・・シリコンウェハー、２・・・・・・イオ
ン注入された領域を含むシリコンウニノ・−面、３・・
・・・・絶縁膜、４・・・・・・イオン注入によってア
モルファス化したシリコン層、４ａ・・・・・・Ｈ，Ｃ
ｌによる気相エツチングによる窪、５・・・・・酸化膜
、６ ・・・・フォトレジスト、７・・・・シリコンエ
ピタキシャルＩＥｌ’％７ａ・・・・・・半導体装置と
して使用できるシリコンエピタキシャル成長層の表面、
８・・・・・ファセット。 與 １ 面 （ＯＬ） （ｂ） （ａ−ジ （ｂ） 第３ 図 （Ｃ） 彬 ２ ｖ （ａ−） ＜ｂ） 第４ｖＪ
層形成前の断面図、第２図（ａｌ乃至（ＣＩＵ、第１図
の構造全形成するための各工程の縦断面図、第３図（ａ
ｌはＨＣ７により気相工・ソチングした後の縦断面図、
第３図（ｂｌは選択エピタキシャル成長した後の縦断面
図、第４図（ａｌ 、 （ｂｌは従来例の工程断面図で
ある。 １・・・・・・シリコンウェハー、２・・・・・・イオ
ン注入された領域を含むシリコンウニノ・−面、３・・
・・・・絶縁膜、４・・・・・・イオン注入によってア
モルファス化したシリコン層、４ａ・・・・・・Ｈ，Ｃ
ｌによる気相エツチングによる窪、５・・・・・酸化膜
、６ ・・・・フォトレジスト、７・・・・シリコンエ
ピタキシャルＩＥｌ’％７ａ・・・・・・半導体装置と
して使用できるシリコンエピタキシャル成長層の表面、
８・・・・・ファセット。 與 １ 面 （ＯＬ） （ｂ） （ａ−ジ （ｂ） 第３ 図 （Ｃ） 彬 ２ ｖ （ａ−） ＜ｂ） 第４ｖＪ
Claims (1)
- シリコンウェハー上に絶縁膜を選択的に形成する工程と
、前記絶縁膜と前記シリコンウェハーとの境界近傍にイ
オン注入する工程と、選択エピタキシャル成長を行なう
工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23161785A JPS6289324A (ja) | 1985-10-16 | 1985-10-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23161785A JPS6289324A (ja) | 1985-10-16 | 1985-10-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6289324A true JPS6289324A (ja) | 1987-04-23 |
Family
ID=16926313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23161785A Pending JPS6289324A (ja) | 1985-10-16 | 1985-10-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6289324A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148833A (ja) * | 1988-11-30 | 1990-06-07 | Toshiba Corp | 選択気相成長方法 |
| US5104824A (en) * | 1990-11-06 | 1992-04-14 | Bell Communications Research, Inc. | Selective area regrowth for surface-emitting lasers and other sharp features |
| FR2995134A1 (fr) * | 2012-09-05 | 2014-03-07 | Commissariat Energie Atomique | Procede de gravure d'un materiau semiconducteur cristallin par implantation ionique puis gravure chimique a base de chlorure d'hydrogene |
| US11264479B2 (en) | 2012-09-05 | 2022-03-01 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Process for producing FET transistors |
-
1985
- 1985-10-16 JP JP23161785A patent/JPS6289324A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148833A (ja) * | 1988-11-30 | 1990-06-07 | Toshiba Corp | 選択気相成長方法 |
| US5104824A (en) * | 1990-11-06 | 1992-04-14 | Bell Communications Research, Inc. | Selective area regrowth for surface-emitting lasers and other sharp features |
| FR2995134A1 (fr) * | 2012-09-05 | 2014-03-07 | Commissariat Energie Atomique | Procede de gravure d'un materiau semiconducteur cristallin par implantation ionique puis gravure chimique a base de chlorure d'hydrogene |
| WO2014037410A1 (fr) * | 2012-09-05 | 2014-03-13 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de gravure d'un matériau semiconducteur cristallin par implantation ionique puis gravure chimique à base de chlorure d'hydrogène |
| US20150214099A1 (en) * | 2012-09-05 | 2015-07-30 | Commissariat A L'energie Atomique Et Aux Ene Alt | Method of etching a crystalline semiconductor material by ion implantation and then chemical etching based on hydrogen chloride |
| US9570340B2 (en) | 2012-09-05 | 2017-02-14 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method of etching a crystalline semiconductor material by ion implantation and then chemical etching based on hydrogen chloride |
| US11264479B2 (en) | 2012-09-05 | 2022-03-01 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Process for producing FET transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003731B1 (ko) | 반도체 장치의 소자 격리막 제조방법 | |
| JPS6289324A (ja) | 半導体装置の製造方法 | |
| JP3717348B2 (ja) | ステンシルマスク製造方法 | |
| JPH07326621A (ja) | 半導体素子の微細パターン形成方法 | |
| JP3080400B2 (ja) | 半導体装置 | |
| US20040092126A1 (en) | Method for preventing reworked photoresist from collapsing | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| EP0766138A2 (en) | Spun-on glass layer as a dry etch-mask, for fabricating a metallic mask by means of a bi-level process | |
| KR20040095731A (ko) | 하전 입자선 노광용 마스크 및 그 제조 방법 | |
| JPH11186253A (ja) | 半導体装置の製造方法 | |
| JPH08186115A (ja) | 金属膜の形成方法 | |
| JPS61114536A (ja) | 半導体装置の製造方法 | |
| JPH04307735A (ja) | 半導体装置の製造方法 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS63312632A (ja) | 半導体装置の製造方法 | |
| JPH06167802A (ja) | 位相シフトマスクの製造方法 | |
| JPS63257249A (ja) | 半導体装置の製造方法 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPH02205014A (ja) | 半導体装置の製造方法 | |
| JPS62136026A (ja) | 半導体装置の製造方法 | |
| JPH0357269A (ja) | 半導体装置の製造方法 | |
| JPS58197853A (ja) | 半導体装置の製造方法 | |
| JPH01265512A (ja) | 半導体装置の製造方法 | |
| JPS59143329A (ja) | 半導体装置の製造方法 | |
| JPH03245538A (ja) | 半導体装置の製造方法 |