JPS63257249A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63257249A JPS63257249A JP9273287A JP9273287A JPS63257249A JP S63257249 A JPS63257249 A JP S63257249A JP 9273287 A JP9273287 A JP 9273287A JP 9273287 A JP9273287 A JP 9273287A JP S63257249 A JPS63257249 A JP S63257249A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- resist
- nitride film
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 150000004767 nitrides Chemical class 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 abstract 1
- 230000035515 penetration Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の素子分離に用いる酸化膜の形
成方法に関するものである。
成方法に関するものである。
従来、この種の半導体装置として、金属酸化膜率・導体
（以下ＭＯ３と称する）集積回路装置を例にその製造工
程を説明する。
（以下ＭＯ３と称する）集積回路装置を例にその製造工
程を説明する。
＠２図（ａｌに示すように、シリコン基板（１１の一主
面上に、下敷酸化膜（２）を３５０λ形成した後窒化膜
（３）を約７５０Ｘ堆積し、写真製版技術を用いて窒化
膜（３）をＣＦ＜ガスにより異方性プラズマエツチング
する。
面上に、下敷酸化膜（２）を３５０λ形成した後窒化膜
（３）を約７５０Ｘ堆積し、写真製版技術を用いて窒化
膜（３）をＣＦ＜ガスにより異方性プラズマエツチング
する。
次に、第２図（ｂｌに示すように下敷酸化膜（２）を窒
化膜（３）をマスクとして熱酸化することにより、フィ
ールド酸化膜（４１が、約ａｏｏｏＸ形成される。この
従来技術では下敷酸化膜（２；を９５０’Ｏで熱錯化し
た場合、窒化膜（３）下へのくい込みは約ａｏｏ。
化膜（３）をマスクとして熱酸化することにより、フィ
ールド酸化膜（４１が、約ａｏｏｏＸ形成される。この
従来技術では下敷酸化膜（２；を９５０’Ｏで熱錯化し
た場合、窒化膜（３）下へのくい込みは約ａｏｏ。
Ａであった。
従来の半導体装置は以上のように製造されるので、下敷
酸化膜（２）を熱酸化した際、フィールド酸化膜（４）
の窒化膜（３）下へのくい込みが大きくなり、活性゛領
域が狭くなるという問題点がめった。
酸化膜（２）を熱酸化した際、フィールド酸化膜（４）
の窒化膜（３）下へのくい込みが大きくなり、活性゛領
域が狭くなるという問題点がめった。
この発明は上記のような問題点を解消するためになされ
たもので、選択酸化法によるフィールド酸化膜形成時の
窒化膜下への酸化膜のくい込みが小さい半導体装置の製
造方法を得ることを目的とする。
たもので、選択酸化法によるフィールド酸化膜形成時の
窒化膜下への酸化膜のくい込みが小さい半導体装置の製
造方法を得ることを目的とする。
この発明に係る半導体装置は、下敷酸化膜上に窒化膜を
部分的に形成し、前記窒化膜が形成されていない部分の
前記下敷酸化膜をエツチングし、シリコン基板表面を露
出した後、この露出したシリコン基板表面を前記窒化膜
をマスクとして熱酸化するものである。
部分的に形成し、前記窒化膜が形成されていない部分の
前記下敷酸化膜をエツチングし、シリコン基板表面を露
出した後、この露出したシリコン基板表面を前記窒化膜
をマスクとして熱酸化するものである。
この発明は、部分的に形成した下敷酸化膜端部上に、窒
化膜を他の部分よりも厚く堆積しておくことにより、フ
ィー件ド酸化膜の窒化膜下へのくい込みを小さくする。
化膜を他の部分よりも厚く堆積しておくことにより、フ
ィー件ド酸化膜の窒化膜下へのくい込みを小さくする。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。第１
図（ａｌＫ示すように、従来技術と同様、シリコン基板
（１）の−主面上に下敷酸化膜（２）を約２０００Ｘ形
成した後、写真製版技術を用いて、レジスト（５）をマ
スクに、第２図（ｂｌのように、下敷酸化膜（２）を異
方性プラズマエッチジグする。
図（ａｌＫ示すように、従来技術と同様、シリコン基板
（１）の−主面上に下敷酸化膜（２）を約２０００Ｘ形
成した後、写真製版技術を用いて、レジスト（５）をマ
スクに、第２図（ｂｌのように、下敷酸化膜（２）を異
方性プラズマエッチジグする。
この際、下敷酸化膜（２）を約１６５０′Ａエツチジグ
する。
する。
次に第１図（０）に示すように、下敷酸化膜＋２１上に
窒化膜（３）を約７５０大形成し、さらに窒化膜（３）
上にレジスト（６）を塗布する。この後、第１図（ｄＫ
示すように、レジスト（６１と窒化膜（３）全同一のレ
ートでエツチングする。いわゆるエッチバックを行ない
下敷酸化膜（２）の厚さの厚い部分の表面を露出する。
窒化膜（３）を約７５０大形成し、さらに窒化膜（３）
上にレジスト（６）を塗布する。この後、第１図（ｄＫ
示すように、レジスト（６１と窒化膜（３）全同一のレ
ートでエツチングする。いわゆるエッチバックを行ない
下敷酸化膜（２）の厚さの厚い部分の表面を露出する。
次に残ったレジストを除去する。
最後に、第１図（ｅ）に示すように、窒化膜（３）をマ
スクに、露出したシリコン基板を熱酸化し、第１図ｆｆ
ｌに示すようにフィールド酸化膜（４）を形成する。
スクに、露出したシリコン基板を熱酸化し、第１図ｆｆ
ｌに示すようにフィールド酸化膜（４）を形成する。
以上のように構成した場合、フィールド酸化膜（４）と
なる下敷酸化膜（２）の一部をエツチングしておき、残
っている下敷酸化膜（２）の端部上に窒化膜（３）を他
の部分よりも厚く、予め堆積したので、窒化膜（３）の
他の部分より厚い部分は下敷酸化膜（２）の上方および
水平方向への成長を抑制するため、窒化膜（３）下への
フィールド酸化膜（４）のくい込みが小さくなる。
なる下敷酸化膜（２）の一部をエツチングしておき、残
っている下敷酸化膜（２）の端部上に窒化膜（３）を他
の部分よりも厚く、予め堆積したので、窒化膜（３）の
他の部分より厚い部分は下敷酸化膜（２）の上方および
水平方向への成長を抑制するため、窒化膜（３）下への
フィールド酸化膜（４）のくい込みが小さくなる。
以上のようにこの発明によれば、フィールド酸化膜（４
）となる下敷酸化膜（２１の一部をエッチジグしておき
、残っている下敷酸化膜（２）の端部上に、窒化膜（３
）ヲ他の部分よりも厚く堆積したので、窒化膜（３）下
へのフィールド酸化膜（４）のくい込みが小さくなシ、
それによって活性領域が広くなるので、微細化に適し、
また特性の良好な半導体装置を得ることができるという
優れた効果を有する。
）となる下敷酸化膜（２１の一部をエッチジグしておき
、残っている下敷酸化膜（２）の端部上に、窒化膜（３
）ヲ他の部分よりも厚く堆積したので、窒化膜（３）下
へのフィールド酸化膜（４）のくい込みが小さくなシ、
それによって活性領域が広くなるので、微細化に適し、
また特性の良好な半導体装置を得ることができるという
優れた効果を有する。
第１図はこの発明の実施を示す工程別断面図、第２図は
従来の半導体装置の製造方法を示す工程別断面図である
。 （１）：シリコン基板、（２）：下敷酸化膜、（３）二
車化膜、（４）：フィールド酸化膜、＋５１＋６１ ニ
レジストなお、図中同一符号は同一、又は相当部分をさ
すＯ 第１図 （α）（ｄ、） （ｂ） （ｅ） 第２図 （α） （ｂ） 手続補正書（自発） ２、発明の名称 半導体装置の製造方法 ３、補正をする者 名 称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 ５、補正の対象 明細書の特許請求の範囲および発明の詳細な説明の欄６
、補正の内容 （１）明細書をつぎのとおり訂正する。 （２）明細書の特許請求の範囲の欄を別紙の通り訂正す
る。 ７、 添付釘類の目録 補正後の特許請求の範囲を記載した告１面１通 以 −ヒ 特許請求の範囲 （１）シリコン基板の一主面、ヒに、下敷酸化膜を形成
する工程と、写真製版技術によりレジストをマスクに前
記下敷酸化膜をエツチングする工程と、前記下敷酸化膜
上に窒化膜を形成する工程と、前記呈上膜上にレジスト
を塗布する工程と、前記窒化膜と前記レジストを同一レ
ートでエツチングするエッチバック工程と、前記レジス
トを除去する工程と、前記下敷酸化膜を前記窒化膜をマ
スクに、シリコン基板表面までエツチングする工程と、
前記シリコン基板を熱酸化する工程を有する二七を特徴
とする半導体装置の製造方法。
従来の半導体装置の製造方法を示す工程別断面図である
。 （１）：シリコン基板、（２）：下敷酸化膜、（３）二
車化膜、（４）：フィールド酸化膜、＋５１＋６１ ニ
レジストなお、図中同一符号は同一、又は相当部分をさ
すＯ 第１図 （α）（ｄ、） （ｂ） （ｅ） 第２図 （α） （ｂ） 手続補正書（自発） ２、発明の名称 半導体装置の製造方法 ３、補正をする者 名 称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 ５、補正の対象 明細書の特許請求の範囲および発明の詳細な説明の欄６
、補正の内容 （１）明細書をつぎのとおり訂正する。 （２）明細書の特許請求の範囲の欄を別紙の通り訂正す
る。 ７、 添付釘類の目録 補正後の特許請求の範囲を記載した告１面１通 以 −ヒ 特許請求の範囲 （１）シリコン基板の一主面、ヒに、下敷酸化膜を形成
する工程と、写真製版技術によりレジストをマスクに前
記下敷酸化膜をエツチングする工程と、前記下敷酸化膜
上に窒化膜を形成する工程と、前記呈上膜上にレジスト
を塗布する工程と、前記窒化膜と前記レジストを同一レ
ートでエツチングするエッチバック工程と、前記レジス
トを除去する工程と、前記下敷酸化膜を前記窒化膜をマ
スクに、シリコン基板表面までエツチングする工程と、
前記シリコン基板を熱酸化する工程を有する二七を特徴
とする半導体装置の製造方法。
Claims (1)
- （１）シリコン基板の一主面上に、下敷酸化膜を形成す
る工程と、写真製版技術によりレジストをマスクに前記
下敷酸化膜をエッチングする工程と、前記下敷酸化膜上
に窒化膜を形成する工程と、前記窒化膜上にレジストを
塗布する工程と、前記窒化膜と前記レジストを同一レー
トでエッチングするエッチバックする工程と、前記レジ
ストを除去する工程と、前記下敷酸化膜を前記窒化膜を
マスクに、シリコン基板表面までエッチングする工程と
、前記シリコン基板を熱酸化する工程を有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9273287A JPS63257249A (ja) | 1987-04-14 | 1987-04-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9273287A JPS63257249A (ja) | 1987-04-14 | 1987-04-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63257249A true JPS63257249A (ja) | 1988-10-25 |
Family
ID=14062592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9273287A Pending JPS63257249A (ja) | 1987-04-14 | 1987-04-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63257249A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970051889A (ko) * | 1995-12-26 | 1997-07-29 | 김주용 | 반도체 소자의 자기 정렬 마스크 형성방법 |
-
1987
- 1987-04-14 JP JP9273287A patent/JPS63257249A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970051889A (ko) * | 1995-12-26 | 1997-07-29 | 김주용 | 반도체 소자의 자기 정렬 마스크 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0282629A (ja) | 多層レジストを利用した自己整合型砒化ガリウム（ＧａＡｓ）電界効果トランジスタの製造方法 | |
| JPS63257249A (ja) | 半導体装置の製造方法 | |
| JP3080400B2 (ja) | 半導体装置 | |
| JPS5893270A (ja) | 半導体装置の製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS6289324A (ja) | 半導体装置の製造方法 | |
| JPS6197826A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH0258778B2 (ja) | ||
| JPS63202953A (ja) | 半導体装置の製造方法 | |
| JPS6143484A (ja) | 半導体装置の電極形成方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH01135016A (ja) | 半導体装置の製造方法 | |
| JPS63257248A (ja) | 半導体装置の製造方法 | |
| JPS6020563A (ja) | 半導体装置の製造方法 | |
| JPS6271247A (ja) | 半導体装置の製造方法 | |
| JPH01155641A (ja) | 半導体集積回路装置 | |
| JPS6340367A (ja) | 半導体装置の製造方法 | |
| JPH0484422A (ja) | 微細な金属配線の形成方法 | |
| JPH11354523A (ja) | 半導体装置の製造方法 |