JPS6340367A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6340367A
JPS6340367A JP18445686A JP18445686A JPS6340367A JP S6340367 A JPS6340367 A JP S6340367A JP 18445686 A JP18445686 A JP 18445686A JP 18445686 A JP18445686 A JP 18445686A JP S6340367 A JPS6340367 A JP S6340367A
Authority
JP
Japan
Prior art keywords
film
titanium nitride
nitride film
liquid containing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18445686A
Other languages
English (en)
Inventor
Yuzo Irie
入江 祐三
Shinji Kimura
真二 木村
Kenji Saito
健二 斉藤
Katsuhiro Hirata
勝弘 平田
Atsushi Tominaga
淳 富永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18445686A priority Critical patent/JPS6340367A/ja
Publication of JPS6340367A publication Critical patent/JPS6340367A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 との発明は、半導体装置の製造方法に関し、特に金属配
線の形成に関するものである。
〔従来の技術〕
第2図は従来の半導体装置の製造方法を示す工程別断面
図であり、以下これを用いて従来の方法を説明する。ま
ず、第2図(&)に示すようにシリコン基板(1)にイ
オン注入法によ〉拡散層(2)を形成した後、シリコン
基板(1)上にOTD法などにより絶縁膜(例えばP3
G膜)(3)を形成し、写真製版及びエツチング法によ
り絶縁膜(3)を加工して所望のコンタクト穴(4)を
形成する0次に、第2図(b)に示すように絶縁膜(3
)及びコンタクト穴(4)上にスパッタ法などにより窒
化チタン膜(5)及びアルミニウム合金膜(6)を形成
する・次いで、第2図(c)に示すように写真製版及び
エツチング法によりアルミニウム合金膜(6)及び窒化
チタン膜(5)を加工して所定の金属配線を形成する。
〔発明が解決しようとする問題点〕
従来の半導体装置の製造方法では窒化チタン膜と下地の
Pi9G膜(あるいは二醗化ケイ素膜)との反応により
酸化チタンが形成され、この酸化チタンが窒化チタン膜
のエツチングで除去されず、配線間容量の増大やデバイ
スの信頼性劣化を招くなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
なもので、配線間容量を低減し、デバイスの信頼性を高
めることのできる半導体装置の製造方法を得ることを目
的とする。
〔問題点を解決するための手段〕
この発明に係る半導体装置の製造方法は、バリアメタル
の窒化チタン膜のエツチングを過酸化水素を含む液及び
弗酸を含む液を用いて二段階で行うようにしたものであ
る。
〔作用〕
この発明においては、窒化チタン展を過酸化水素を含む
液でエツチングした後、残った酸化チタン薄膜を弗酸を
含む液で除去することによって配線間容量を低減し、信
頼性の高いデバイスを得ることができる。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図は本発明の一実施例による半導体装置の製造方法を示
す工程別断面図である。まず、第1図(&)は従来方法
と同様にしてシリコン基板(1)に拡散層(2)と絶縁
膜(3)を形成し念後、窒化チタン膜(5)とアルミニ
ウム合金R(6)を形成し写真製版によりレジストパタ
ーン(7)を形成した状態である。
次に、第1図(b)に示すようにレジストパターン(7
)をマスクとしてアルミニウム合金膜(6)をドライエ
ツチング又はウェットエツチングする。次に、第1図(
0)に示すように窒化チタン膜(5)を過酸化水素を含
む液でウェットエツチングする。この時、窒化チタン膜
(5)を除去した面の一部あるいは全面に酸化チタン膜
(8)が残るので、最後に第1図(d)に示すように弗
酸を含む液でこの酸化チタン膜(8)を除去して所望の
金属配線を形成する〇〔発明の効果〕 以上のように、この発明によれば、バリアメタルの窒化
チタン膜を過酸化水素を含す液でエツチングした後、残
った酸化チタン膜を弗酸を含心液で除去するようにした
ので、配線間容量の低い曳信頼性の優れた金属配線を有
する半導体装置が得られる効果がある。
【図面の簡単な説明】
第1図(、) (b) (0) (d)はこの発明の一
実施例による半導体装置の製造方法を示す工程別断面図
、第2図(−) (b) (o)は従来の半導体装置の
製造方法を示す工程別断面図である。 図において、(1)はシリコン基板、(2)は拡散層、
(3) Jd絶縁戻、(4)はコンタクト穴、(5)は
窒化チタン11、(a)はアルミニウム合金膜、(8)
は酸化チタン膜である。 なお、各図中、同一符号は同一、又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板表面をおゝう絶縁膜上とこの絶縁膜の
    コンタクト穴部分にある前記基板の拡散層上とに窒化チ
    タン膜、金属配線材料膜の順に形成する成膜工程と 前記窒化チタン膜と前記金属配線材料膜を微細加工する
    パターニング工程と 前記絶縁膜と前記窒化チタン膜の界面に生ずる両者の反
    応膜のうちの前記パターニング工程で除去すべき部分に
    ありながら除去されずに残つた部分を除去する工程とを 備えた半導体装置の製造方法。
  2. (2)反応膜が窒化チタンの酸化物からなり、これを弗
    酸を含む液で除去することを特徴とする特許請求の範囲
    第1項記載の半導体装置の製造方法。
JP18445686A 1986-08-05 1986-08-05 半導体装置の製造方法 Pending JPS6340367A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18445686A JPS6340367A (ja) 1986-08-05 1986-08-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18445686A JPS6340367A (ja) 1986-08-05 1986-08-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6340367A true JPS6340367A (ja) 1988-02-20

Family

ID=16153466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18445686A Pending JPS6340367A (ja) 1986-08-05 1986-08-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6340367A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS493237A (ja) * 1972-04-22 1974-01-12
JPS5198957A (ja) * 1975-02-26 1976-08-31

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS493237A (ja) * 1972-04-22 1974-01-12
JPS5198957A (ja) * 1975-02-26 1976-08-31

Similar Documents

Publication Publication Date Title
EP0293979A2 (en) Zero bird-beak oxide isolation scheme for integrated circuits
JPS6340367A (ja) 半導体装置の製造方法
JPH0210730A (ja) 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造
JPS6039848A (ja) 半導体装置の製造方法
JPS61222236A (ja) 半導体装置及びその製造方法
JPH0485829A (ja) 半導体装置及びその製造方法
JPS6387741A (ja) 半導体装置の製造方法
JPS60236244A (ja) 半導体装置の製造方法
JPS6254427A (ja) 半導体装置の製造方法
JPH0194623A (ja) 多層配線半導体装置の製造方法
JPH02134818A (ja) 配線構造体の形成法
JPS63278256A (ja) 半導体装置およびその製造方法
JPH01119028A (ja) 半導体装置の製造方法
JPS6279625A (ja) 半導体装置の製造方法
JPS5815249A (ja) コンタクトホ−ル形成法
JPH01244636A (ja) 半導体装置の製造方法
JPS63257249A (ja) 半導体装置の製造方法
JPS63213930A (ja) 半導体装置の製造方法
JPH0282527A (ja) 半導体装置の製造方法
JPS58192338A (ja) 半導体装置及びその製造方法
JPH0346328A (ja) 半導体装置の製造方法
JPS61279689A (ja) 側壁保護膜を有したエツチングマスク構造とその製造方法
JPS6132427A (ja) 半導体装置の製造方法
JPS6046049A (ja) 半導体装置の製造方法
JPS63257248A (ja) 半導体装置の製造方法