JPS5815249A - コンタクトホ−ル形成法 - Google Patents
コンタクトホ−ル形成法Info
- Publication number
- JPS5815249A JPS5815249A JP11230281A JP11230281A JPS5815249A JP S5815249 A JPS5815249 A JP S5815249A JP 11230281 A JP11230281 A JP 11230281A JP 11230281 A JP11230281 A JP 11230281A JP S5815249 A JPS5815249 A JP S5815249A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- contact hole
- insulating film
- vapor phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体集積回路におけるコンタクトホール
形成法に関するもので６る。
形成法に関するもので６る。
半導体集積回路における従来のコンタクトホール形成法
を第１図によシ説明する。第１図（ａ） Ｋ ？いて、
ｌはシリコン基板、２は拡散層、３はフィールド酸化膜
であり、まず、それらの上に第１図（ｂ）に示すように
絶縁膜４ｔ−被着する。この絶縁膜４はＰＳＧ単層膜か
らな）、また場合によってはＣＶ Ｄ Ｓｉへ膜とＰＳ
Ｇ膜の２層構造からなる。次に、その絶縁膜４上に第１
図（ｃ） Ｋ示すように所定のホトレジストノ譬ターン
５を形成する。そして、このホトレジストノ母ターン５
をマスクとして前記絶縁膜４をウェットケミカルエツチ
ングするととＫよシ、第１図（ｄ）に示すようにコンタ
クトホール６を形成する。しかる後は、第１図−）Ｋ示
すようにアルミ電極配線７を形成する。
を第１図によシ説明する。第１図（ａ） Ｋ ？いて、
ｌはシリコン基板、２は拡散層、３はフィールド酸化膜
であり、まず、それらの上に第１図（ｂ）に示すように
絶縁膜４ｔ−被着する。この絶縁膜４はＰＳＧ単層膜か
らな）、また場合によってはＣＶ Ｄ Ｓｉへ膜とＰＳ
Ｇ膜の２層構造からなる。次に、その絶縁膜４上に第１
図（ｃ） Ｋ示すように所定のホトレジストノ譬ターン
５を形成する。そして、このホトレジストノ母ターン５
をマスクとして前記絶縁膜４をウェットケミカルエツチ
ングするととＫよシ、第１図（ｄ）に示すようにコンタ
クトホール６を形成する。しかる後は、第１図−）Ｋ示
すようにアルミ電極配線７を形成する。
しかるに１このような方法（ウェットケミカル法）では
、絶縁１１４をエツチングした場合、その絶縁膜４とし
てのＰＳＧ膜と、マスクとしてのホトレジストとの密着
力が弱く、またＰＳＧ膜のエツチング速度が速いために
非常に大きなアンダーカットが生じるので、微細コンタ
クトホールの形成が困難であった。そして、微細コンタ
クトホールを形成できないということは、他ノ譬ターン
との余裕が少なくなるので、半導体集積回路の高集積化
に対して大きな障害であった。
、絶縁１１４をエツチングした場合、その絶縁膜４とし
てのＰＳＧ膜と、マスクとしてのホトレジストとの密着
力が弱く、またＰＳＧ膜のエツチング速度が速いために
非常に大きなアンダーカットが生じるので、微細コンタ
クトホールの形成が困難であった。そして、微細コンタ
クトホールを形成できないということは、他ノ譬ターン
との余裕が少なくなるので、半導体集積回路の高集積化
に対して大きな障害であった。
そのような問題を解決する方法として、前記絶縁膜４を
、平行平板型ドライエツチング装置を用イテトライエッ
チングする方法グ、！提唱されている。
、平行平板型ドライエツチング装置を用イテトライエッ
チングする方法グ、！提唱されている。
その手法によると、第１図（ｄ′）に示すように微細な
コンタクトホール６′を形成できる。
コンタクトホール６′を形成できる。
しかるに、平行平板型ドライエツチング装置により絶縁
膜４をエツチングした賜金は、エツチングが方向性を持
って進行するために、コンタクトホール部における段が
急峻なコンタクトホール６′となシ、そのようなコンタ
クトホール６′にアルミ電極配線７′を形成した場合は
第１図（ｅ’） Ｋ示すようにアルミが蒸着され、しば
しばアルミ電極配線段切れ現象が起きた。
膜４をエツチングした賜金は、エツチングが方向性を持
って進行するために、コンタクトホール部における段が
急峻なコンタクトホール６′となシ、そのようなコンタ
クトホール６′にアルミ電極配線７′を形成した場合は
第１図（ｅ’） Ｋ示すようにアルミが蒸着され、しば
しばアルミ電極配線段切れ現象が起きた。
アルミ電極配線段切れ防止策として、ドライエツチング
を行った後にウェットケミカルエツチングを追加してコ
ンタクトホールにテーパをつケル方法などもとられてい
るが、ウェットケミカルエツチング時のＰＳＧ膜（絶縁
膜）のエツチング速度が前述のように速いため、コンタ
クトホールが大きくなってしまうことが多かった。
を行った後にウェットケミカルエツチングを追加してコ
ンタクトホールにテーパをつケル方法などもとられてい
るが、ウェットケミカルエツチング時のＰＳＧ膜（絶縁
膜）のエツチング速度が前述のように速いため、コンタ
クトホールが大きくなってしまうことが多かった。
この発明は前記の点に鑑みなされたもので、微細かつア
ルミ電極配線段切れのないコンタクトホールを容易に形
成することができるコンタクトホール形成法を提供する
ことを目的とする。
ルミ電極配線段切れのないコンタクトホールを容易に形
成することができるコンタクトホール形成法を提供する
ことを目的とする。
以下この発明の実施例を第２図を参照して説明する。第
２図（ａ）において、１１はシリコン基板、１２は拡散
層％ １３はフィールド酸化膜であり、まず、それらの
上に第２図（ｂ）に示すように命化シリコン膜（以下、
Ｓｉ、Ｎ、膜と略す）１４を絶縁膜の下層として５
００〜２０００Ｘ被着する。さらに、そのＳ ｉ ＃
Ｎａ膜膜種４上同図に示すようにリンドーグ気相化学蒸
着酸化膜（以下、ＰＳＧ膜と略す）１５を絶縁膜の上層
として３０００〜＝ｉ ５００芙被着する。
２図（ａ）において、１１はシリコン基板、１２は拡散
層％ １３はフィールド酸化膜であり、まず、それらの
上に第２図（ｂ）に示すように命化シリコン膜（以下、
Ｓｉ、Ｎ、膜と略す）１４を絶縁膜の下層として５
００〜２０００Ｘ被着する。さらに、そのＳ ｉ ＃
Ｎａ膜膜種４上同図に示すようにリンドーグ気相化学蒸
着酸化膜（以下、ＰＳＧ膜と略す）１５を絶縁膜の上層
として３０００〜＝ｉ ５００芙被着する。
次に、ＰＳＧ膜１膜上５上２図（ｅ）に示すようにホト
レノストパターン１６を形成する。そして、このホトレ
ノストパターン１６をマスクトシて平行平板型ドライエ
ツチング装置で前記ＰＳＧ膜１５およびＳｉ、Ｎ４膜１
４を選択的に方向性エツチングすることによシ、ＰＥＧ
膜１５およびＳ ｂ Ｎａ膜膜種４第２図Ｏ）に示すよ
うにコンタクトホール１７を形成する。この時、レジス
トおよび基板シリｄン（下地層）Ｋ対してＰｓＧ膜１５
およびＳ ｌ ｓ Ｎａ膜１４ｆｔ−選択的にエツチン
グすることが重要である。
レノストパターン１６を形成する。そして、このホトレ
ノストパターン１６をマスクトシて平行平板型ドライエ
ツチング装置で前記ＰＳＧ膜１５およびＳｉ、Ｎ４膜１
４を選択的に方向性エツチングすることによシ、ＰＥＧ
膜１５およびＳ ｂ Ｎａ膜膜種４第２図Ｏ）に示すよ
うにコンタクトホール１７を形成する。この時、レジス
トおよび基板シリｄン（下地層）Ｋ対してＰｓＧ膜１５
およびＳ ｌ ｓ Ｎａ膜１４ｆｔ−選択的にエツチン
グすることが重要である。
％Ｋ 、 ５ｉｓＮ＜ ｊ［１４は、レジストあるいは
基板シリコンとの選択比を上げるのが絃しいが、この実
施例においては、ＣｓＦｅ３０〜１２０ ＣＣにＣＨＦ
ｍ を５〜４０％混合したガスを用いるとともに、エツ
チング圧力を０．４〜０．８ｔｏｒｒ、エツチングノ臂
ワーを約０・８ Ｗ／−としてドライエツチングを行う
ことにより、基板シリコンに対するＳ ｉ 、Ｎ、膜１
４のエツチング速度比を３〜１０倍とすることができた
。また、このような条件で、ＰＳＧ膜１５も充分に速く
エツチングすることができる。
基板シリコンとの選択比を上げるのが絃しいが、この実
施例においては、ＣｓＦｅ３０〜１２０ ＣＣにＣＨＦ
ｍ を５〜４０％混合したガスを用いるとともに、エツ
チング圧力を０．４〜０．８ｔｏｒｒ、エツチングノ臂
ワーを約０・８ Ｗ／−としてドライエツチングを行う
ことにより、基板シリコンに対するＳ ｉ 、Ｎ、膜１
４のエツチング速度比を３〜１０倍とすることができた
。また、このような条件で、ＰＳＧ膜１５も充分に速く
エツチングすることができる。
しかる後、基板シリコンおよび５ｉｓＮｎ ＩＩＫ １
４ Ｋ対して選択的に１ＰＳＧ膜１５をウェットケミカ
ルエツチングによりｓｏｏ〜２０００Ｘエツチングする
。この時のエツチング液としては、通常、パ ７ツ化水
素酸にフッ化アンモンを加えた緩衝溶液を用いるが、リ
ン酸水素アンモニウムの飽和溶液とフッ化アンモンの混
合液を用いると、ＰＳＧＭ１５のエツチング速度が遅く
、エツチングコントロールが容易になる。
４ Ｋ対して選択的に１ＰＳＧ膜１５をウェットケミカ
ルエツチングによりｓｏｏ〜２０００Ｘエツチングする
。この時のエツチング液としては、通常、パ ７ツ化水
素酸にフッ化アンモンを加えた緩衝溶液を用いるが、リ
ン酸水素アンモニウムの飽和溶液とフッ化アンモンの混
合液を用いると、ＰＳＧＭ１５のエツチング速度が遅く
、エツチングコントロールが容易になる。
このようにしてウェットケミカルエツチングを施すと、
５１ｍＮａ膜１４はエツチングされないためにコンタク
トホール１７の下部は小さいまま保持され、一方ＰＳＧ
膜１５がテーノ臂状にエツチングされるため、第２図（
・）Ｋ示すようにコンタクトホール１７の上部はテーパ
４状となる。しかる後、第２図（ｆ）Ｋ示すようにアル
５電極配４１１８を形成する。なお、図示していないが
、ドライエツチング時のホトレジスト／母ターン１６を
、ウェットケミカルエツチング時のマスクとして連続的
に使用するものである。
５１ｍＮａ膜１４はエツチングされないためにコンタク
トホール１７の下部は小さいまま保持され、一方ＰＳＧ
膜１５がテーノ臂状にエツチングされるため、第２図（
・）Ｋ示すようにコンタクトホール１７の上部はテーパ
４状となる。しかる後、第２図（ｆ）Ｋ示すようにアル
５電極配４１１８を形成する。なお、図示していないが
、ドライエツチング時のホトレジスト／母ターン１６を
、ウェットケミカルエツチング時のマスクとして連続的
に使用するものである。
以上説明したように、実施例では、コンタクトホール１
７の上部のみにチー／ｌが形成され、コンタクトホール
１７の下部は方向性ドライエツチングによシ形成された
微細な状態を保持する。したがって、コンタクトホール
１７上にアルミ電極配線１８を形成した場合、コンタク
トホール部でアルミ電極配線段切れが発生することがな
く、またコンタクトホール１７と他ノやターンとの余裕
も充分とれるので半導体集積回路の高集積化が容易とな
る。
７の上部のみにチー／ｌが形成され、コンタクトホール
１７の下部は方向性ドライエツチングによシ形成された
微細な状態を保持する。したがって、コンタクトホール
１７上にアルミ電極配線１８を形成した場合、コンタク
トホール部でアルミ電極配線段切れが発生することがな
く、またコンタクトホール１７と他ノやターンとの余裕
も充分とれるので半導体集積回路の高集積化が容易とな
る。
なお、上記実施例では、絶縁膜の上層としてＰ２Ｏ膜を
形成したが、これに代えてノンドープ気相化学蒸着酸化
膜（以下、ＣＶＤＳｉへ膜と略す）を用いてもよい。あ
るいは、Ｐａ（４とＣＶＤ５ＩＯＩ展の２層で絶縁膜の
上層を形成してもよい。
形成したが、これに代えてノンドープ気相化学蒸着酸化
膜（以下、ＣＶＤＳｉへ膜と略す）を用いてもよい。あ
るいは、Ｐａ（４とＣＶＤ５ＩＯＩ展の２層で絶縁膜の
上層を形成してもよい。
また、上記実施例では、拡散層が形成された基板シリコ
ン上にコンタクトホールを形成する場合について説明し
たが、多結晶シリコンあるいはアル電層の上にコンタク
トホール奢形成する場合にも同様に夾施して同様の効果
を得ることができる〇し九がって、多層配線構造のスル
ーホール形成にも利用することができる。 、、１ 以上よシ明らかなように、この発明のコンタクトホール
形成法では、下層が窒化シリコン膜、上層がノンドープ
気相化学蒸着酸化膜あるいはりンドー！気相化学蒸着酸
化膜またはこれらの２層からなる絶縁膜を用いて、方向
性ドライエツチングによシコンタクトホールを形成した
後、絶縁膜の上層をウェットケミカルエツチング処理す
ることによシ前記コンタクトホールの上部をテーノ臂状
に成形するようｋしたので、微細かつアルミ電極配線段
切れのないコンタクトホールを容易に形成できる。
ン上にコンタクトホールを形成する場合について説明し
たが、多結晶シリコンあるいはアル電層の上にコンタク
トホール奢形成する場合にも同様に夾施して同様の効果
を得ることができる〇し九がって、多層配線構造のスル
ーホール形成にも利用することができる。 、、１ 以上よシ明らかなように、この発明のコンタクトホール
形成法では、下層が窒化シリコン膜、上層がノンドープ
気相化学蒸着酸化膜あるいはりンドー！気相化学蒸着酸
化膜またはこれらの２層からなる絶縁膜を用いて、方向
性ドライエツチングによシコンタクトホールを形成した
後、絶縁膜の上層をウェットケミカルエツチング処理す
ることによシ前記コンタクトホールの上部をテーノ臂状
に成形するようｋしたので、微細かつアルミ電極配線段
切れのないコンタクトホールを容易に形成できる。
第１図社従来のコンタクトホール形成法を説明するため
の断面図、第２図はこの発明によるコンタクトホール形
成法の実施例を説明するための断面図であゐ。 １１・・・シリコン基板、１４・・・窒化シリコン展、
１５・・・りンドーグ気相化学蒸着酸化展、１６・・・
ホトレジス） ａ４ターン、１７・・・コンタクトホー
ル。 瀉２図 第２因 手続補正書（方式） ％式％ １、事件の表示 昭和５６年 特 許 願第１１２３０２ 号２、発明の
名称 ツノタクトホール形成法 ３、補正をする者 事件との関係 特 許 出願人 ’ （０２９）沖電気工業株式会社 ４、代理人 ５、補正命令の日付 昭和５６年１１月２４日（発送
日）６、補正の対象 明細書の発明の詳細な説明の欄および図面の一部 ７、補正の内容 別紙の通り ７、補正の内容 １）明細書３頁５行ｒ （ｄ’） ｊをｒ （ｆ） Ｊ
と訂正する□。 ２）同３頁１２行ｒ （ｅつ」をｒ （ｇ） Ｊと訂正
する。 ３）図面中、図番［第１図（ｄ） Ｊ ｔ−ｒ第１図（
ｆ）」と、同［第１図（ｅ’）Ｊを「第１図−）」とそ
れぞれ別紙朱書で示すように訂正する。
の断面図、第２図はこの発明によるコンタクトホール形
成法の実施例を説明するための断面図であゐ。 １１・・・シリコン基板、１４・・・窒化シリコン展、
１５・・・りンドーグ気相化学蒸着酸化展、１６・・・
ホトレジス） ａ４ターン、１７・・・コンタクトホー
ル。 瀉２図 第２因 手続補正書（方式） ％式％ １、事件の表示 昭和５６年 特 許 願第１１２３０２ 号２、発明の
名称 ツノタクトホール形成法 ３、補正をする者 事件との関係 特 許 出願人 ’ （０２９）沖電気工業株式会社 ４、代理人 ５、補正命令の日付 昭和５６年１１月２４日（発送
日）６、補正の対象 明細書の発明の詳細な説明の欄および図面の一部 ７、補正の内容 別紙の通り ７、補正の内容 １）明細書３頁５行ｒ （ｄ’） ｊをｒ （ｆ） Ｊ
と訂正する□。 ２）同３頁１２行ｒ （ｅつ」をｒ （ｇ） Ｊと訂正
する。 ３）図面中、図番［第１図（ｄ） Ｊ ｔ−ｒ第１図（
ｆ）」と、同［第１図（ｅ’）Ｊを「第１図−）」とそ
れぞれ別紙朱書で示すように訂正する。
Claims (1)
- 下層が窒化シリコン膜、上層がノンドーグ気相化学蒸着
酸化膜あるいはリンドープ気相化学蒸着酸化膜またはこ
れらの２層からなる絶縁膜を半導体集積回路の基板上に
形成する工程と、この絶縁膜を方向性ドライエツチング
によシ選択的にエツチングしてコンタクトホールを形成
する工程と、その後、前記絶縁膜の上層をウェットケミ
カルエツチング処理することにより、前記コンタクトホ
ールの上部をテーノ母状に成形する工程とを具備してな
るコンタクトホール形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11230281A JPS5815249A (ja) | 1981-07-20 | 1981-07-20 | コンタクトホ−ル形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11230281A JPS5815249A (ja) | 1981-07-20 | 1981-07-20 | コンタクトホ−ル形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5815249A true JPS5815249A (ja) | 1983-01-28 |
| JPS6358373B2 JPS6358373B2 (ja) | 1988-11-15 |
Family
ID=14583275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11230281A Granted JPS5815249A (ja) | 1981-07-20 | 1981-07-20 | コンタクトホ−ル形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5815249A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01119042A (ja) * | 1987-10-31 | 1989-05-11 | Nec Corp | 半導体装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0340665U (ja) * | 1989-08-30 | 1991-04-18 |
-
1981
- 1981-07-20 JP JP11230281A patent/JPS5815249A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01119042A (ja) * | 1987-10-31 | 1989-05-11 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6358373B2 (ja) | 1988-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59181032A (ja) | 集積回路の電気接触口上に相互接続線を配置する方法 | |
| JPS5815249A (ja) | コンタクトホ−ル形成法 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JPS61171151A (ja) | 多層配線の製造方法 | |
| JPS61242018A (ja) | 半導体装置の製造方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPS61287146A (ja) | 多層配線の形成方法 | |
| JPH02170553A (ja) | 半導体装置の製造方法 | |
| JPS58197748A (ja) | 半導体装置の製造方法 | |
| JPH03254141A (ja) | 半導体装置の製造方法 | |
| JPH0391243A (ja) | 半導体装置の製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS5910232A (ja) | 半導体装置の製造方法 | |
| JPS6340367A (ja) | 半導体装置の製造方法 | |
| JPS63307744A (ja) | 半導体装置の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPS61288445A (ja) | 半導体装置の製造方法 | |
| JPS63257249A (ja) | 半導体装置の製造方法 | |
| JPS58197853A (ja) | 半導体装置の製造方法 | |
| JPS61247052A (ja) | 多層配線構造体およびその形成方法 | |
| JPS6046049A (ja) | 半導体装置の製造方法 |