JPS58197853A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58197853A JPS58197853A JP8093182A JP8093182A JPS58197853A JP S58197853 A JPS58197853 A JP S58197853A JP 8093182 A JP8093182 A JP 8093182A JP 8093182 A JP8093182 A JP 8093182A JP S58197853 A JPS58197853 A JP S58197853A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulation film
- insulating film
- aperture
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置とくに半導体集積回路装置の製造方
法に関するものである。
法に関するものである。
従来の半導体装置はたとえば第１図のように、下部配線
層２を設けた半導体基板１上に酸化シリコン膜３を設け
、ここに開孔部を形成していたが、コンタクト開孔部は
急峻な段のため、上部の金属配４１ｊｉｉ４がコンタク
ト開孔段で切れるかあるいは薄くつながっていてもアル
ミマイグレーシ謬ン等により信頼性上の問題を引き起こ
す恐れがあった。
層２を設けた半導体基板１上に酸化シリコン膜３を設け
、ここに開孔部を形成していたが、コンタクト開孔部は
急峻な段のため、上部の金属配４１ｊｉｉ４がコンタク
ト開孔段で切れるかあるいは薄くつながっていてもアル
ミマイグレーシ謬ン等により信頼性上の問題を引き起こ
す恐れがあった。
本発明はこのような欠点をなくしコンタクト開孔段にお
けるアルミのステップカバレッジを良くした半導体装置
を提供することにある。
けるアルミのステップカバレッジを良くした半導体装置
を提供することにある。
本発明の特徴は、たとえば半導体集積回路装置において
半導体基体上に下部導電層を形成する工程と、前記下部
導電層上に第１の絶縁膜を形成する工程と、前記第１の
絶縁膜に比べ同−尋方性食刻液において食刻される速度
の速い第２の絶縁膜たとえば酸化膜系皮膜を形成する工
程と、前記第２の絶縁膜上に開孔部を有するフォトレジ
スト膜を形成する工程と、前記フォトレジスト膜をマス
クとして前記第２の絶縁膜及び前記第１の絶縁膜を順次
等方性食刻液で食刻し、開孔部に傾斜をつける工程と、
少なくとも前記開孔部内に上部導電層を形成する工程と
を含む半導体装置の製造方法にある。
半導体基体上に下部導電層を形成する工程と、前記下部
導電層上に第１の絶縁膜を形成する工程と、前記第１の
絶縁膜に比べ同−尋方性食刻液において食刻される速度
の速い第２の絶縁膜たとえば酸化膜系皮膜を形成する工
程と、前記第２の絶縁膜上に開孔部を有するフォトレジ
スト膜を形成する工程と、前記フォトレジスト膜をマス
クとして前記第２の絶縁膜及び前記第１の絶縁膜を順次
等方性食刻液で食刻し、開孔部に傾斜をつける工程と、
少なくとも前記開孔部内に上部導電層を形成する工程と
を含む半導体装置の製造方法にある。
以下本発明の一実施例についての図面を参照して詳述す
る。
る。
第２図ｔａｒ〜（ｄ）は本実施例の各工程に従い説明す
るための断面図である。先ず第２図（Ｊｌ）のように従
来と同様の工程を用いて半導体基板１１内に下部配線層
１２を形成した後、第１の絶縁膜１３を設ける。第１の
絶縁１！１３は前記下部配線層１２と上部配線層とを絶
縁する為のもので酸化シリコン膜あるいはＰ２Ｏ膜（リ
ンドープされたシリコンガラス膜）である。ついで熱処
理を行なう０次に第２図（ｂｌのように第２の絶縁膜で
ある酸化シリコン膜１４をＣＶＤ法等ｒｃｘｖ １ＯＯ
ＯＡ 〜２ｏｏｏｉ成長する。前記醸化シリコン膜１４
は例えばＣＶＤ法で成長させた場合、次に熱処理等を加
えない状態ではフッ酸系エツチング液によりエツチング
される速度が通常の酸化シリコン膜に比べ３〜５倍程大
きい。この後第２図（Ｃ）のようにコンタクト孔開孔の
為の７オトレジスト１５を塗布し、写真食刻法によりパ
ターンコンタし、フッ酸系エツチング液により酸化シリ
コン膜１４及びその下の第１の絶縁膜１３をエツチング
する。この際酸化ンリコン膜１４がエツチングされ終シ
、第１の絶縁膜がエツチングされている時、上部の酸化
シリコン膜１４のエツチングの速度が大きい為横力向の
エツチングが速くなる。その結果コンタクト開孔穴に傾
斜が生じる。傾斜の角度は酸化シリコン膜１４の膜厚と
酸化シリコン膜と第１の絶縁膜とのエツチング速度の比
によって決まる。しかる後に従来と四様に金属配線層１
６を成長し、写真食刻法によりパターンコンタする（第
２図（ｄ））。
るための断面図である。先ず第２図（Ｊｌ）のように従
来と同様の工程を用いて半導体基板１１内に下部配線層
１２を形成した後、第１の絶縁膜１３を設ける。第１の
絶縁１！１３は前記下部配線層１２と上部配線層とを絶
縁する為のもので酸化シリコン膜あるいはＰ２Ｏ膜（リ
ンドープされたシリコンガラス膜）である。ついで熱処
理を行なう０次に第２図（ｂｌのように第２の絶縁膜で
ある酸化シリコン膜１４をＣＶＤ法等ｒｃｘｖ １ＯＯ
ＯＡ 〜２ｏｏｏｉ成長する。前記醸化シリコン膜１４
は例えばＣＶＤ法で成長させた場合、次に熱処理等を加
えない状態ではフッ酸系エツチング液によりエツチング
される速度が通常の酸化シリコン膜に比べ３〜５倍程大
きい。この後第２図（Ｃ）のようにコンタクト孔開孔の
為の７オトレジスト１５を塗布し、写真食刻法によりパ
ターンコンタし、フッ酸系エツチング液により酸化シリ
コン膜１４及びその下の第１の絶縁膜１３をエツチング
する。この際酸化ンリコン膜１４がエツチングされ終シ
、第１の絶縁膜がエツチングされている時、上部の酸化
シリコン膜１４のエツチングの速度が大きい為横力向の
エツチングが速くなる。その結果コンタクト開孔穴に傾
斜が生じる。傾斜の角度は酸化シリコン膜１４の膜厚と
酸化シリコン膜と第１の絶縁膜とのエツチング速度の比
によって決まる。しかる後に従来と四様に金属配線層１
６を成長し、写真食刻法によりパターンコンタする（第
２図（ｄ））。
以上詳細に述べたように本発明によれはコンタ、１１６
Ｋｌｊｉ！ｄＥＱｅ□。Ｎｊ−ｉｓｚ：ｙｐｐｈ
“開孔部段で切れることなく接続できる。尚本実施例
では第２の絶縁膜として酸化シリコン膜を使用したが第
１の絶縁膜をエツチングする液でエツチングされかつ、
第１の絶縁膜よりエツチング速度の大きいものはすべて
使用できる。又、第２の絶縁膜は第３図のように金属配
線層成長前に除去しても良い。
Ｋｌｊｉ！ｄＥＱｅ□。Ｎｊ−ｉｓｚ：ｙｐｐｈ
“開孔部段で切れることなく接続できる。尚本実施例
では第２の絶縁膜として酸化シリコン膜を使用したが第
１の絶縁膜をエツチングする液でエツチングされかつ、
第１の絶縁膜よりエツチング速度の大きいものはすべて
使用できる。又、第２の絶縁膜は第３図のように金属配
線層成長前に除去しても良い。
第１図は従来技術の半導体装置の製造方法を示す断面図
である。第２図（ａｌ〜（ｄ）と第３図はそれぞれ本発
明の実施例の半導体装置の製造方法を示す断面図である
。 尚、図において、１．１１・・・・・・半導体基板、２
゜１２・・・・・・下部配線層、３．１３・旧・・酸化
シリコン膜又はリンガラス層、４．１６・旧・・金属配
線層、１４・・・・・・酸化シリコン膜、１５・・・・
・・フォトレジストである。 ＼２ ネＩ 閉 早２ 図 （ｄ） ／４ 牟 ２．ｄ（ｔ）） ＄ ２ 目（Ｃ） 草２図（ｄ） 第３ 聞
である。第２図（ａｌ〜（ｄ）と第３図はそれぞれ本発
明の実施例の半導体装置の製造方法を示す断面図である
。 尚、図において、１．１１・・・・・・半導体基板、２
゜１２・・・・・・下部配線層、３．１３・旧・・酸化
シリコン膜又はリンガラス層、４．１６・旧・・金属配
線層、１４・・・・・・酸化シリコン膜、１５・・・・
・・フォトレジストである。 ＼２ ネＩ 閉 早２ 図 （ｄ） ／４ 牟 ２．ｄ（ｔ）） ＄ ２ 目（Ｃ） 草２図（ｄ） 第３ 聞
Claims (2)
- （１）半導体基体上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に誼第１の絶縁膜に比べ同−等方性
食刻液において食刻される速度の速い第２の絶縁膜を形
成する工程と、前記第２の絶縁膜上に開孔部を有するフ
ォトレジスト膜を形成する工程と、前記フォトレジスト
族をマスクとして前記第２の絶縁膜及び前記第１の絶縁
膜を順次等方性食刻液で食刻し、傾斜を有する開孔部を
形成する工程と、少なくとも前記開孔部内に上部電層を
形成する工程とを含むことを特徴とする半導体装置の製
造方法。 - （２）前記第２の絶縁膜が酸化膜系皮膜であることを特
徴とする特許請求の範囲第（１）項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8093182A JPS58197853A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8093182A JPS58197853A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58197853A true JPS58197853A (ja) | 1983-11-17 |
Family
ID=13732184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8093182A Pending JPS58197853A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197853A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110808318A (zh) * | 2019-11-11 | 2020-02-18 | 厦门乾照光电股份有限公司 | 一种倒装高压发光二极管及其制作方法 |
-
1982
- 1982-05-14 JP JP8093182A patent/JPS58197853A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110808318A (zh) * | 2019-11-11 | 2020-02-18 | 厦门乾照光电股份有限公司 | 一种倒装高压发光二极管及其制作方法 |
| CN110808318B (zh) * | 2019-11-11 | 2021-04-27 | 厦门乾照光电股份有限公司 | 一种倒装高压发光二极管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0135495B2 (ja) | ||
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| EP0406025A2 (en) | Method for fabricating a semiconductor device in which an insulating layer thereof has a uniform thickness | |
| EP0188735B1 (en) | Tailoring of via-hole sidewall slope in an insulating layer | |
| JPS58202545A (ja) | 半導体装置の製造方法 | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| US6004729A (en) | Methods of improving photoresist adhesion for integrated circuit fabrication | |
| JPS58197853A (ja) | 半導体装置の製造方法 | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPS622654A (ja) | 半導体装置およびその製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS6161545B2 (ja) | ||
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0249017B2 (ja) | ||
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JPS60202954A (ja) | 半導体装置の製造方法 | |
| JPS6116545A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07249633A (ja) | 半導体装置の製造方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPS60233840A (ja) | 段差の被覆方法 | |
| JPH02216828A (ja) | 半導体装置の製造方法 | |
| JPS61292916A (ja) | コンタクト孔形成法 | |
| JPH02105529A (ja) | 半導体装置の製造方法 |