JPS6242522A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6242522A JPS6242522A JP18226685A JP18226685A JPS6242522A JP S6242522 A JPS6242522 A JP S6242522A JP 18226685 A JP18226685 A JP 18226685A JP 18226685 A JP18226685 A JP 18226685A JP S6242522 A JPS6242522 A JP S6242522A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- window
- film
- layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
電極窓内に選択的に多結晶シリコン(ポリシリコン)を
残し、続いて全面にポリシリコンを成長させる。
残し、続いて全面にポリシリコンを成長させる。
本発明は半導体装置の製造方法に関するもので、さらに
詳しく言えば、配線工程で段差部の被覆性(step
coverage )を改良すべく平坦な電極構造を形
成する方法に関するものである。
詳しく言えば、配線工程で段差部の被覆性(step
coverage )を改良すべく平坦な電極構造を形
成する方法に関するものである。
例えば、シリコン基板にベース領域とエミッタ領域を形
成し、そこにそれぞれベース電極とエミッタ電極を形成
することはバイポーラトランジスタの形成における重要
な工程である。そのような電極の形成に際しては、基板
表面に設けられた絶縁膜に基板表面を露出する電極窓を
窓開きし、その電極窓を埋める如くに電極材料を堆積し
、この電極材料をパターニングして所望の電極を作る。
成し、そこにそれぞれベース電極とエミッタ電極を形成
することはバイポーラトランジスタの形成における重要
な工程である。そのような電極の形成に際しては、基板
表面に設けられた絶縁膜に基板表面を露出する電極窓を
窓開きし、その電極窓を埋める如くに電極材料を堆積し
、この電極材料をパターニングして所望の電極を作る。
最近は集積回路の集積度を高める目的でパターンが微細
化される傾向にあり、前記した絶縁膜に形成される電極
窓もドライエツチングによって段差の急峻な、すなわち
真直ぐに立った窓が作られる。第2図を参照すると、シ
リコン基板21の表面の絶縁膜22に電極窓23を形成
するときは、絶縁膜22(7) 上ニレジスト膜を塗布
形成し、それをパターニングして得られるレジスト膜を
マスクにして異方性エツチングで真直ぐな電極窓23を
形成するものである。
化される傾向にあり、前記した絶縁膜に形成される電極
窓もドライエツチングによって段差の急峻な、すなわち
真直ぐに立った窓が作られる。第2図を参照すると、シ
リコン基板21の表面の絶縁膜22に電極窓23を形成
するときは、絶縁膜22(7) 上ニレジスト膜を塗布
形成し、それをパターニングして得られるレジスト膜を
マスクにして異方性エツチングで真直ぐな電極窓23を
形成するものである。
このような急峻な段差をもった電極窓に電極材料を堆積
すると、電極材料(例えばアルミニウム(AI))は第
2図に示される如くに成長し、段差の部分25でAIの
被覆性が悪く、そこで断線したり絶縁不良を発生するな
どの問題がある。
すると、電極材料(例えばアルミニウム(AI))は第
2図に示される如くに成長し、段差の部分25でAIの
被覆性が悪く、そこで断線したり絶縁不良を発生するな
どの問題がある。
本発明はこのような点に鑑みて創作されたもので、平坦
な電極構造を形成する方法を提供することを目的とする
。
な電極構造を形成する方法を提供することを目的とする
。
第1図(a)ないし+d)は本発明の一実施例の断面図
で、同図において、11は半導体基板(例えばシリコン
基板)、12は二酸化シリコン(5iOz )の絶縁膜
、13は電極窓、14と15はそれぞれ第1層と第2層
のポリシリコン層を示す。
で、同図において、11は半導体基板(例えばシリコン
基板)、12は二酸化シリコン(5iOz )の絶縁膜
、13は電極窓、14と15はそれぞれ第1層と第2層
のポリシリコン層を示す。
本発明の方法においては、絶縁膜12に電極−窓13を
開口した後に、第1ポリシリコン層14を選択的に電極
窓13内に成長し、次いで全面に第2ポリシリコン層1
5を成長し、しかる後に電極19を形成する。
開口した後に、第1ポリシリコン層14を選択的に電極
窓13内に成長し、次いで全面に第2ポリシリコン層1
5を成長し、しかる後に電極19を形成する。
上記方法においては、第1ポリシリコン層14で電極窓
13を部分的に埋め、しかる後に第2ポリシリコン層を
成長するのであるから、第2シリコン層からみると電極
窓は浅くなっているので、第2ポリシリコン層は被覆性
良く成長し、加えて第2ポリシリコン層は絶縁膜12の
表面あるいは、絶縁膜12と第1ポリシリコン層14の
界面を保護する機能をも果すものである。
13を部分的に埋め、しかる後に第2ポリシリコン層を
成長するのであるから、第2シリコン層からみると電極
窓は浅くなっているので、第2ポリシリコン層は被覆性
良く成長し、加えて第2ポリシリコン層は絶縁膜12の
表面あるいは、絶縁膜12と第1ポリシリコン層14の
界面を保護する機能をも果すものである。
以下、図面を参照して本発明実施例を詳細に説明する。
本発明の一実施例を、バイポーラトランジスタ形成に関
連して説明する。
連して説明する。
第1図(al参照:
シリコン基板11には、従来の技術によって、埋込み層
、エピタキシャル層、アイソレーション層およびベース
領域などが形成され、絶縁膜12に異方性エツチングに
よって段差が急峻な電極窓13が開口されている。次い
で、電極窓13内に第1ポリシリコン層14を選択的に
成長する。かかる選択的成長は、図示の如くに電極窓1
3内にのみポリシリコンを成長するか、全面にポリシリ
コンを成長しその表面から均一に例えばりアクティブ・
イオン・エツチングでエツチングして電極窓13内にポ
リシリコンを残すか、または研磨によって、表面を機械
的に研削すると共に化学的なエツチング(ウェットエツ
チング)によって表面を削ってもよい。
、エピタキシャル層、アイソレーション層およびベース
領域などが形成され、絶縁膜12に異方性エツチングに
よって段差が急峻な電極窓13が開口されている。次い
で、電極窓13内に第1ポリシリコン層14を選択的に
成長する。かかる選択的成長は、図示の如くに電極窓1
3内にのみポリシリコンを成長するか、全面にポリシリ
コンを成長しその表面から均一に例えばりアクティブ・
イオン・エツチングでエツチングして電極窓13内にポ
リシリコンを残すか、または研磨によって、表面を機械
的に研削すると共に化学的なエツチング(ウェットエツ
チング)によって表面を削ってもよい。
電極窓内には例えば4000人の厚さにポリシリコンを
残すが、どの程度残すかまたはどの程度に電極窓を埋め
るかは、電極材の種類、電極窓の寸法(幅と深さ)など
を考慮して適宜設定する。また、電極窓内にポリシリコ
ンを選択的に残す工程において、窓内で絶縁膜12と第
1ポリシリコン層14との密着性が悪かったり、エツジ
部の損傷が生じたりするので、第2ポリシリコン層は絶
縁膜と第1ポリシリコンの界面や電極窓のエツジ部を保
護する役目をも果す。
残すが、どの程度残すかまたはどの程度に電極窓を埋め
るかは、電極材の種類、電極窓の寸法(幅と深さ)など
を考慮して適宜設定する。また、電極窓内にポリシリコ
ンを選択的に残す工程において、窓内で絶縁膜12と第
1ポリシリコン層14との密着性が悪かったり、エツジ
部の損傷が生じたりするので、第2ポリシリコン層は絶
縁膜と第1ポリシリコンの界面や電極窓のエツジ部を保
護する役目をも果す。
第1図(bl参照:
次に、第2層目のポリシリコン層15を、絶縁膜12上
のポリシリコンの厚さが1000人程度定法るよう成長
する。絶縁膜12上にこの程度の厚さのポリシリコンを
成長させることは、後の工程における拡散や配線工程の
際に、前処理としてフン酸で表面をきれいにしたりする
ので、絶縁膜をそのような処理に対して保護するために
必要である。
のポリシリコンの厚さが1000人程度定法るよう成長
する。絶縁膜12上にこの程度の厚さのポリシリコンを
成長させることは、後の工程における拡散や配線工程の
際に、前処理としてフン酸で表面をきれいにしたりする
ので、絶縁膜をそのような処理に対して保護するために
必要である。
第1図(C)参照:
エミッタ領域を形成するために、前記したフン酸を用い
る前処理を施した後に、全面にレジスト膜(図示せず)
を塗布形成し、レジスト膜を電極窓13の部分を開口す
るようパターニングし、例えば砒素イオン(As” )
をイオン注入し、次いでアニールしてエミッタ領域17
を形成する。イオン注入の条件などは形成さるべきエミ
ッタ領域の深さなどを計算して適宜設定する。絶縁膜1
2の上にはポリシリコン層が設けられているので、この
段階でのエミッタ領域の形成において絶縁膜12は十分
に保護される。
る前処理を施した後に、全面にレジスト膜(図示せず)
を塗布形成し、レジスト膜を電極窓13の部分を開口す
るようパターニングし、例えば砒素イオン(As” )
をイオン注入し、次いでアニールしてエミッタ領域17
を形成する。イオン注入の条件などは形成さるべきエミ
ッタ領域の深さなどを計算して適宜設定する。絶縁膜1
2の上にはポリシリコン層が設けられているので、この
段階でのエミッタ領域の形成において絶縁膜12は十分
に保護される。
第1図(d+参照:
全面にバリヤメタルとして例えばTiNを100〜20
0人の厚さに被着してバリヤメタル膜18を形成し、そ
の上にAlを例えば1.0μmの厚さに成長してAl膜
19を形成し、それらをパターニングして電極20を形
成する。バリヤメタル膜18はAJとStの反応による
相互拡張を防止する目的のために設けるが、それはAl
に比べ抵抗が大であるので、前記のiとSiの相互拡散
を防止し得る程度に前記の如(薄く形成する。
0人の厚さに被着してバリヤメタル膜18を形成し、そ
の上にAlを例えば1.0μmの厚さに成長してAl膜
19を形成し、それらをパターニングして電極20を形
成する。バリヤメタル膜18はAJとStの反応による
相互拡張を防止する目的のために設けるが、それはAl
に比べ抵抗が大であるので、前記のiとSiの相互拡散
を防止し得る程度に前記の如(薄く形成する。
以後通常の技術でバイポーラトランジスタを完成するが
、電極20は上記の方法で形成されたために段差部のカ
バレッジが良く、電極20の破断、のおそれや絶縁不良
の問題が発生せず、高信頼性のデバイスが形成される。
、電極20は上記の方法で形成されたために段差部のカ
バレッジが良く、電極20の破断、のおそれや絶縁不良
の問題が発生せず、高信頼性のデバイスが形成される。
なお、以上はエミッタ電極の形成を例に説明したが、本
発明の方法はその場合に限定されるものではなく、その
他の電極の形成の場合にも及ぶものである。
発明の方法はその場合に限定されるものではなく、その
他の電極の形成の場合にも及ぶものである。
以上述べてきたように、本発明によれば、急峻な段差の
電極窓にカバレンジ良(電極が形成され、半導体装置の
信頼性を向上するに有効である。
電極窓にカバレンジ良(電極が形成され、半導体装置の
信頼性を向上するに有効である。
第1図(a)ないしくdlは本発明実施例の断面図、第
2図は従来の電極の断面図である。 第1図において、 11はシリコン基板、 12は絶縁膜、 13は電極窓、 14は第1ポリシリコン層、 15は第2ポリシリコン層、 16はベース領域、 17はエミッタ領域、 18はバリヤメタル膜、 19は Al膜、 20は電極である。 (5f) U
2図は従来の電極の断面図である。 第1図において、 11はシリコン基板、 12は絶縁膜、 13は電極窓、 14は第1ポリシリコン層、 15は第2ポリシリコン層、 16はベース領域、 17はエミッタ領域、 18はバリヤメタル膜、 19は Al膜、 20は電極である。 (5f) U
Claims (1)
- 【特許請求の範囲】 半導体基板(11)の表面に設けた絶縁膜(12)に電
極窓(13)を形成し、電極窓(13)内に第1の非単
結晶シリコン層(14)を選択的に形成する工程、 全面に第2の非単結晶シリコン層をその絶縁膜(12)
上の部分が絶縁膜(12)を保護する程度の厚さである
よう成長する工程、 電極形成材料(18、19)を成長し、それをパターニ
ングして電極(20)を形成する工程を含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18226685A JPS6242522A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18226685A JPS6242522A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6242522A true JPS6242522A (ja) | 1987-02-24 |
Family
ID=16115250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18226685A Pending JPS6242522A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6242522A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01211972A (ja) * | 1988-02-18 | 1989-08-25 | Sony Corp | 半導体装置の製造方法 |
JPH0236569A (ja) * | 1988-07-26 | 1990-02-06 | Nec Corp | 半導体装置 |
JPH0355882U (ja) * | 1989-10-04 | 1991-05-29 | ||
JPH03155126A (ja) * | 1989-11-13 | 1991-07-03 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH0548069A (ja) * | 1991-08-07 | 1993-02-26 | Nec Corp | 固体撮像装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5010565A (ja) * | 1973-05-24 | 1975-02-03 | ||
JPS52124860A (en) * | 1976-04-13 | 1977-10-20 | Toshiba Corp | Electrode formation method for semiconductor devices |
JPS5640269A (en) * | 1979-09-11 | 1981-04-16 | Toshiba Corp | Preparation of semiconductor device |
JPS5718702A (en) * | 1980-03-28 | 1982-01-30 | Technical Research Center Obu | Manufacture of regenerated cellulose article and recovery of solvent chemical drug |
JPS58132962A (ja) * | 1982-02-01 | 1983-08-08 | Toshiba Corp | 半導体装置 |
JPS6017914A (ja) * | 1983-07-08 | 1985-01-29 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPS60105227A (ja) * | 1983-11-11 | 1985-06-10 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1985
- 1985-08-20 JP JP18226685A patent/JPS6242522A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5010565A (ja) * | 1973-05-24 | 1975-02-03 | ||
JPS52124860A (en) * | 1976-04-13 | 1977-10-20 | Toshiba Corp | Electrode formation method for semiconductor devices |
JPS5640269A (en) * | 1979-09-11 | 1981-04-16 | Toshiba Corp | Preparation of semiconductor device |
JPS5718702A (en) * | 1980-03-28 | 1982-01-30 | Technical Research Center Obu | Manufacture of regenerated cellulose article and recovery of solvent chemical drug |
JPS58132962A (ja) * | 1982-02-01 | 1983-08-08 | Toshiba Corp | 半導体装置 |
JPS6017914A (ja) * | 1983-07-08 | 1985-01-29 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPS60105227A (ja) * | 1983-11-11 | 1985-06-10 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01211972A (ja) * | 1988-02-18 | 1989-08-25 | Sony Corp | 半導体装置の製造方法 |
JPH0236569A (ja) * | 1988-07-26 | 1990-02-06 | Nec Corp | 半導体装置 |
JPH0355882U (ja) * | 1989-10-04 | 1991-05-29 | ||
JPH03155126A (ja) * | 1989-11-13 | 1991-07-03 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH0548069A (ja) * | 1991-08-07 | 1993-02-26 | Nec Corp | 固体撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4466172A (en) | Method for fabricating MOS device with self-aligned contacts | |
JP2760068B2 (ja) | Mis型半導体装置の製造方法 | |
JPH0391930A (ja) | 半導体装置の製造方法 | |
JPH08293465A (ja) | 半導体装置の製造方法 | |
JPS6242522A (ja) | 半導体装置の製造方法 | |
JPH09251996A (ja) | 半導体装置の製造方法 | |
JP3614723B2 (ja) | フラッシュメモリの製造方法 | |
JPH0415619B2 (ja) | ||
JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
JPS6252950B2 (ja) | ||
US5376230A (en) | Method of manufacturing a semiconductor device | |
JPH02205339A (ja) | 半導体装置の製造方法 | |
JPS6160580B2 (ja) | ||
JP2782737B2 (ja) | 半導体装置の製造方法 | |
JPS62290147A (ja) | 半導体装置の製法 | |
JPS62281467A (ja) | 半導体装置 | |
JPS63170922A (ja) | 配線方法 | |
EP0228183A2 (en) | Method for manufacturing semiconductor device | |
JPH0234930A (ja) | 半導体装置の製造方法 | |
JPH02186625A (ja) | 半導体装置の製造方法 | |
JPS6297331A (ja) | 半導体装置の製造方法 | |
JPS5893344A (ja) | 半導体装置及びその製造方法 | |
JPH0338742B2 (ja) | ||
JPH028451B2 (ja) | ||
JPS641065B2 (ja) |