JPH09251996A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09251996A JPH09251996A JP8181297A JP18129796A JPH09251996A JP H09251996 A JPH09251996 A JP H09251996A JP 8181297 A JP8181297 A JP 8181297A JP 18129796 A JP18129796 A JP 18129796A JP H09251996 A JPH09251996 A JP H09251996A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- film
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
る。 【構成】層間絶縁膜115の1層目には、プラズマCV
D法より窒化珪素膜115aを厚さ500Åに成膜す
る。2層、3層目は、TEOSガスを原料にして、プラ
ズマCDV法により酸化珪素膜を成膜する。この際に、
2層目はrf出力を300Wで、厚さ5000Åに酸化
珪素膜115bを成膜し、3層目はrf出力を50W
で、厚さ1000Åに酸化珪素膜115cを成膜する。
この多層構造の層間絶縁物115、及びゲイト電極の周
囲に形成された緻密な陽極酸化物108をそれぞれエッ
チングすることにより,ゲイト電極のコンタクトホール
がテーパー状に形成される。
Description
半導体装置の製造方法に関するものであり、特に、層間
絶縁膜にコンタクトホールを形成する方法に関するもの
である。
の配線と上層の配線とを接続するために、下層の配線上
に形成された層間絶縁膜にコンタクトホールを開孔し、
このコンタクトホールに上層の配線を形成している。
の配線の段差被覆性を改善するために、コンタクトホー
ルの段差部をテーパー状にすることが要求されている。
特開昭50−123274号には、熱酸化法とCVD法
により珪素膜を層間絶縁膜として形成することにより、
層間絶縁膜を2層構造にして、形成方法の違いによるエ
ッチング速度の差を利用して、コンタクトホールをテー
パー状にする方法が開示されている。
化法で層間絶縁膜を成膜する際には、500℃以上で加
熱することになる。しかしながら、薄膜トランジスタの
ような半導体装置において、層間絶縁膜の下層の配線、
所謂ゲイト電極はアルミニウムで形成されており、アル
ミニウムは450℃以上で加熱すると周囲に拡散してし
まう。拡散したアルミニウムがゲイト電極の下層のゲイ
ト絶縁膜を通過して、更に下層の半導体層に侵入してし
まうと、動作不良やショートの原因となる。このため、
アルミニウムで下層の配線を作製する半導体装置におい
ては、従来例のように熱酸化法を採用することができな
いため、CVD法のみにより層間絶縁膜を形成して、単
層構造としている。
をテーパー状に開孔するためには、エッチング時間等の
エッチング条件を厳密に制御しなければならない。例え
ば、エッチング時間が超過してしまうと、コンタクトホ
ールの側面が底面に対して垂直なってしまい、コンタク
トホールをテーパー状に形成することができないので、
配線が断線するおそれがある。
なうために数十秒のオーバーエッチングを行なうのが一
般的であるが、これによりソース/ドレイン領域の半導
体層と層間絶縁膜との間にくさび型の抉れが形成される
問題が生じる。
でなる半導体層、402は単層または複数層の酸化珪素
膜でなる層間絶縁膜である。この層間絶縁膜の所望の部
分をエッチングしてコンタクトホールを形成する際、半
導体層401と層間絶縁膜402との間にゴミ等の突起
物が存在すると、そこにエッチング液がしみ込み、くさ
び型の抉れ403が形成されることがある。
404を成膜すると、くさび型の抉れ403を被覆する
ことが困難となるため配線が断線するおそれがある。
の画素領域や周辺回路を薄膜トランジスタで構成する場
合には、数100〜数1000個もの薄膜トランジスタ
を同時に同一基板上に形成するため、1個の薄膜トラン
ジスタで配線が断線すると、基板全体の不良につなが
り、歩留りが低下してしまう。
VD法のみにより層間絶縁膜を形成し、一般的なエッチ
ング方法によりコンタクトホールをテーパー状に形成す
ることを可能にする半導体装置の製造方法を提供するこ
とにある。
るコンタクトホールを形成することで、半導体装置の製
造歩留りを向上させることを課題とする。
ために第1の発明に係る半導体装置の製造方法の構成
は、金属導電層又は半導体層を形成する工程と、前記金
属導電層又は半導体層を覆うように絶縁膜をCVD法に
より形成する工程と、前記絶縁膜の所望の部分をエッチ
ングしてコンタクトホールを形成する工程と、を有する
半導体装置の製造方法において、前記絶縁膜を形成する
工程は、成膜条件を段階的又は連続的に変化して、前記
絶縁膜のエッチングレートが上層に行くに従って段階的
に又は連続的に増加するようにする。
方法の構成は、金属導電層又は半導体層を形成する工程
と、前記金属導電層又は半導体層を覆うように絶縁膜を
CVD法により形成する工程と、前記絶縁膜の所望の部
分をエッチングしてコンタクトホールを形成する工程と
を有する半導体装置の製造方法において、前記絶縁膜
は、エッチングレートが上層に行くに従って段階的又は
連続的に増加するものである。
方法の構成は、基板表面上に活性層を形成する工程と、
前記活性層上に第1の絶縁膜を形成する工程と、前記第
1の絶縁膜上に配線層を形成する工程と、前記第1の絶
縁膜をエッチングして前記活性層の所望の表面を露出す
る工程と、前記活性層の露出された表面と前記配線層と
を覆うように第2の絶縁膜をCVD法により形成する工
程と、前記第2の絶縁膜の所望の部分をエッチングして
コンタクトホールを形成する工程とを有する半導体の製
造方法において、前記第2の絶縁膜は、エッチングレー
トが上層に行くに従って段階的又は連続的に増加するも
のである。
構成は、アルミニウム又はアルミニウムを主成分とする
金属により配線層を形成する工程と、前記配線層を覆う
ように絶縁膜をCVD法により形成する工程と、前記絶
縁膜の所望の部分をエッチングしてコンタクトホールを
形成する工程と、を有する半導体装置の製造方法におい
て、前記絶縁膜は、エッチングレートが上層に行くに従
って段階的又は連続的に増加するものである。
構成は、金属導電層又は半導体層を形成する工程と、前
記金属導電層又は半導体層を覆うように絶縁膜をCVD
法により形成する工程と、前記絶縁膜の所望の部分をエ
ッチングしてコンタクトホールを形成する工程と、を有
する半導体装置の製造方法において、前記絶縁膜の最下
層を200〜500Åの厚さの窒化珪素膜とするもので
ある。
ラン(SiH4 )、アンモニア(NH3 )、窒素(N
2 )を用いたプラズマCVD法によれば良い。また、バ
ッファードフッ酸によるエッチングレートが800〜1
000Å/分となるような緻密な膜質を有することが望
ましい。
置の製造方法は、金属導電層又は半導体層を覆うように
絶縁膜をCVD法により形成する際に、成膜条件を段階
的又は連続的に変化して、前記絶縁膜のエッチングレー
トが上層に行くに従って段階的に又は連続的に増加する
ようにする。この絶縁膜をエッチングすることにより、
下層程開孔部が小さくなり、コンタクトホールがテーパ
ー状に形成される。
方法は、金属導電層又は半導体層を覆う絶縁膜をエッチ
ングレートが上層に行くに従って段階的又は連続的に増
加するようにCVD法により形成し、この絶縁膜をエッ
チングすることにより、下層程開孔部が小さくなり、コ
ンタクトホールがテーパー状に形成される。
方法は、配線層の下層の第1の絶縁膜をエッチングして
前記活性層の所望の表面を露出することにより、エッチ
ングレートが上層に行くに従って段階的又は連続的に増
加するような第2の絶縁膜のみで活性層と配線層とを覆
うようにして、同一のエッチング工程で、活性層、配線
層それぞれのコンタクトホールをテーパー状に形成す
る。例えば薄膜トランジスタを作製する場合には、ソー
ス/ドレイン領域、ゲイト電極それぞれのコンタクトホ
ールがテーパー状に形成されることになる。
は、アルミニウム又はアルミニウムを主成分とする金属
により配線層を形成し、この配線層を覆う絶縁膜をエッ
チングレートが上層に行くに従って段階的又は連続的に
増加するようにCVD法により形成する。この絶縁膜を
エッチングすることにより、下層程開孔部が小さくな
り、絶縁膜にはコンタクトホールがテーパー状に形成さ
れる。また、CVD法を採用することにより、配線層を
形成するアルミニウムが拡散したり、アルミニウムの結
晶が異常成長することがない温度で、多層構造を有する
絶縁膜を形成する。
は、層間絶縁膜の最下層を200〜500Åの厚さの窒
化珪素膜とする。この窒化珪素膜はエッチングレートが
酸化珪素膜に比べ遅いためコンタクトホールのテーパー
化に寄与するだけでなく、コンタクトホール下部にくさ
び型の抉れが形成されるのを防止する効果を有する。
ようにエッチングレートの異なる絶縁膜を形成するため
に、成膜条件を段階的に又は連続的に変化するようにし
ている。例えば下層にプラズマCVD法により窒化珪素
膜を堆積し、その上層に、プラズマCVD法によりrf
出力を段階的に又は連続的に変化しながら、酸化珪素膜
を堆積するという方法を採用する。また、他の方法とし
て、下層に窒化珪素膜を堆積せずに、プラズマCVD法
によりrf出力を段階的に又は連続的に変化させながら
酸化珪素膜のみを堆積するという方法を採用する。
の絶縁膜を形成するために、窒化珪素と酸化珪素という
ように組成の違いによりエッチングレートが異なるこ
と、またrf出力値が小さいほど酸化珪素膜のエッチン
グレートが速くなることを利用する。
する。
実施例の作成工程に沿った半導体装置の断面構成図であ
り、本実施例はアルミニウムを主成分とするゲイト電極
を有する薄膜トランジスタに応用した例である。
1上に、プラズマCVD法により、下地膜102を30
00Åの厚さに成膜する。この後、下地膜102上に、
プラズマCVD法又は減圧CVD法により非晶質珪素膜
を300〜1000Åの厚さに成膜する。ここでは50
0Åの厚さに成膜する。非晶質珪素膜は薄膜トランジス
タの活性層を構成する出発膜である。非晶質珪素膜を結
晶化するために、レーザー光を照射する。ここでは、K
rFエキシマレーザーを照射して非晶質珪素膜を結晶化
して、結晶性珪素膜を作成する。この結晶性珪素膜をエ
ッチングして島状珪素膜103を形成する。
法により、酸化珪素膜104を500〜1500Åの厚
さに成膜する。更に、電子ビーム蒸着法又はスパッタ法
により、アルミニウム膜を2000〜8000Åの厚さ
に成膜する。ここでは、厚さを4000Åとする。な
お、加熱や後述する陽極酸化工程において、アルミニウ
ム膜の結晶の異常成長を抑制するために、予めアルミニ
ウムには0.1〜0.5重量%のスカンジウム(Sc)
又はイットリウム(Y)が混入されている。
ために、アルミニウム膜の表面に図示しない陽極酸化膜
を極薄く、50〜200Åの厚さに形成した後に、フォ
トレジストを塗布する。公知のリソグラフィー法により
フォトレジストのマスク105を形成し、このフォトレ
ジストのマスク105を用いて、アルミニウム膜をエッ
チングしてゲイト電極106を形成する。一般に、ゲイ
ト電極106は第1の配線層と呼ばれている。上記の工
程を経て、図1(A)に示す状態を得る。
表面にフォトレジストのマスク105を残した状態で、
電解液中でゲイト電極106を陽極にして電圧を印加す
ることにより、ゲイト電極106の側面のみに多孔質陽
極酸化物107を形成する。本実施例では、シュウ酸溶
液中で温度30℃で10Vの電圧を印加する。なお、多
孔質陽極酸化物107の厚さは電圧を印加する時間によ
り制御できる。
マスク105を剥離した後に、再び電解溶液中でゲイト
電極106に電圧を印加することにより、ゲイト電極1
06の表面及び側面に緻密な陽極酸化物108が形成さ
れる。この緻密な陽極酸化物108の厚さは印加電圧値
に略比例するため、必要とする厚さの緻密な陽極酸化物
108が得られるように電圧を制御すればよい。印加電
圧が150Vのときに2000Åの緻密な陽極酸化物1
08が形成される。本実施例では、3〜10%の酒石
酸、硼酸、硝酸を含有するエチレングリコール溶液中
で、電圧を120V印加して、厚さ1500Åの緻密な
陽極酸化物108を形成する。
4をエッチングする。この場合には、陽極酸化物10
7、108はエッチングされずに、マスクの作用をし
て、酸化珪素膜104がエッチングされて、図1(D)
に示すようにゲイト絶縁膜109が形成される。
て、多孔質陽極酸化物107をエッチングする。この際
には、多孔質陽極酸化物107のみがエッチングされ、
緻密な陽極酸化物108、ゲイト絶縁膜109はそのま
ま残存する。なお、多孔質陽極酸化物107のエッチン
グレートは約600Å/分である。
ピング法により、ゲイト電極106、緻密な陽極酸化物
108、ゲイト絶縁膜109をそれぞれマスクにして島
状珪素膜103に不純物イオンを注入する。ここでは、
N型の伝導性を付与する燐イオンを注入する。
ン(例えば、5%PH3 −95%H2 )を用いて、加速
電圧を10〜30kVとし、ドーズ量を1×1014〜8
×1015原子/cmとするとよい。本実施例では、加速
電圧を10kVとし、ドーズ量を5×1014原子/cm
2 とする。
イト絶縁膜109が上層に無い層は不純物イオンが高濃
度に注入されて、ソース領域110、ドレイン領域11
1がそれぞれ形成され、ゲイト絶縁膜109が上層に有
る層には、ゲイト絶縁膜109を透過した不純物イオン
のみが注入されて、低濃度不純物領域112、113が
形成され、ゲイト電極106の下層の層には不純物イオ
ンが実質的に注入されずに、チャネル領域114が形成
される。即ち、緻密な陽極酸化物108、ゲイト絶縁膜
109がマスクの作用をして、ソース領域110、ドレ
イン領域111、低濃度不純物領域112、113、チ
ャネル領域114がそれぞれ自己整合的に形成される。
1と低濃度不純物領域112、113との不純物イオン
の濃度の差はゲイト絶縁膜109の厚さにより決定さ
れ、低濃度不純物領域112、113の方が通常0.5
〜3桁程度小さくなるようにしている。また、低濃度不
純物領域112、113の長さはゲイト絶縁膜109が
緻密な陽極酸化物108の側面から突出している長さy
で決定される。この長さyは図1(B)に示すように多
孔質陽極酸化物107の厚さで自己整合的に決定されて
いる。
た不純物イオンを活性化すると共に、不純物イオンの注
入により損傷を受けたソース/ドレイン領域110、1
11及び低濃度不純物領域112、113をそれぞれア
ニールする。
構造の層間絶縁物を形成する。この際に、最下層にエッ
チング速度が最も遅い膜を堆積し、上層に行くに従って
エッチング速度が速い膜を堆積して、最上層にエッチン
グ速度の最も速い膜を堆積している。本実施例では3層
構造の層間絶縁物を形成する。このような層間絶縁物を
エッチングすることにより、テーパー状のコンタクトホ
ールを得ることができる。
ルを拡大した断面構成図であり、ソース/ドレイン領域
110、111側のコンタクトホールは緻密な陽極酸化
物108が無いものに相当する。
ラズマCVD法より窒化珪素膜115aを厚さ500Å
に成膜する。2層目、3層目には、窒化珪素膜よりもエ
ッチング速度が速い酸化珪素膜をプラズマCVD法によ
り、TEOSガスを原料にして成膜する。この際に、成
膜時のrf出力値が小さいほど酸化珪素膜のエッチング
速度が速くなることを利用して、2層目と3層目とのエ
ッチングレートを異なるようにしている。本実施例で
は、2層目の酸化珪素膜115bをrf出力を300W
で、厚さ5000Åに成膜し、3層目の酸化珪素膜11
5cをrf出力を50Wで、厚さ1000Åに成膜す
る。これにより層間絶縁物115は6500Åの厚さに
形成されることになる。
密な陽極酸化物108をエッチングして,コンタクトホ
ールを形成して、電極・配線を形成する。
ず層間絶縁物115をエッチングする。エッチング液は
窒化珪素膜及び酸化珪素膜をエッチングできるものであ
ればよく、本実施例では、広く用いられているバッファ
ードフッ酸(BHF)(NH3 F:HF=10:1)を
使用する。この場合のエッチングレートは温度20℃下
で、1層目の窒化珪素膜115aは約750Å/min
であり、2層目の酸化珪素膜115bは約2700Å/
minであり、3層目の酸化珪素膜115cは約427
0Å/minである。このようにエッチングレートに差
があるために、下層ほど開孔部が徐々に小さくなるの
で、図2に示すように層間絶縁物115がテーパー状に
エッチングされる。これにより、ソース/ドレイン領域
110、111側のコンタクトホールが形成される。
ールにおいて、緻密な陽極酸化物108はエッチングス
トッパーとして機能している。
は膜115a〜115cそれぞれの膜厚と上記のエッチ
ングレートとの関係から算出すればよいが、層間絶縁物
115を完全に除去するために、実際のエッチング時間
は理論上のエッチング時間よりも60秒程度長くしてい
る。層間絶縁物115をエッチング終了後に、緻密な陽
極酸化物108をエッチングする。
場合には、エッチング液は酸化アルミニウムをエッチン
グする際に一般的に使用されているものを使用する。本
実施例では、3%燐酸と3%無水クロム酸との混酸を7
0℃に加熱して、4分間エッチングする。上層の層間絶
縁物115がテーパー状にエッチングされているため
に、緻密な陽極酸化物108は抉れずに、テーパー状に
エッチングされ、図2に示すようにゲイト電極106の
コンタクトホールがテーパー状に形成される。なお、緻
密な陽極酸化物108のエッチングレートは約400Å
/minである。
いて60秒程度エッチングする。このエッチングはクロ
ム混酸を用いてエッチングしたことにより、ゲイト電極
106の表面に生成した不動態層と呼ばれる高抵抗領域
を除去するために行うものである。この後に、第2の配
線層と呼ばれる金属配線層を連続成膜法により形成す
る。
0Åの厚さに成膜して、引き続いてアルミニウム膜を5
000Åの厚さに成膜して、パターニングして、ゲイト
電極・配線116、ソース/ドレイン電極117、11
8をそれぞれ形成する。更に、200〜400℃で水素
アニールする。以上の工程を経て、図1(F)に示す薄
膜トランジスタを得る。
際に、窒化珪素膜115aと酸化珪素膜115b、11
5cという組成の違う膜を堆積して、かつrf出力を変
化させて酸化珪素膜115b、115cを成膜して、エ
ッチングレートの異なる多層構造の層間絶縁物115を
形成するようにしたため、一般的に広く採用されている
エッチング方法により、テーパー状のコンタクトホール
を形成することができる。このため、コンタクトホール
の段差部でゲイト電極・配線116、ソース/ドレイン
電極117、118がその部分だけ薄くなって、断線す
るようなことが無い。
緻密な陽極酸化物108を形成したため、ゲイト電極1
06のコンタクトホールを形成するために、エッチング
工程を2回行うことになるが、絶縁基板上に形成される
薄膜トランジスタの作成工程においては、緻密な陽極酸
化物108を形成することにより、低濃度不純物領域1
12、113を自己整合的に形成できるという利点が生
ずると共に、加熱工程の際にゲイト電極106を保護で
きるという利点も生ずる。
回路においては、広く知られているようにゲイト電極1
06の側面に絶縁膜、所謂サイドウォールを形成し、表
面を露出した状態でゲイト電極106を層間絶縁物11
5で覆うようにすれば、1回のエッチング工程でコンタ
クトホールを形成できる。
造としたが、層数はこれに限るものではなく、2層以上
であればよい。好ましくは、3層以上とするとよい。例
えば層間絶縁物115を4層構造とする場合には、プラ
ズマCVD法より、1層目は窒化珪素膜115aで厚さ
500Åに成膜し、2〜4層目はプラズマCVD法よ
り、TEOSを原料にして、層毎にrf出力を異ならせ
て酸化珪素膜115bを成膜する。この場合のrf出力
は、例えば2層目は300Wとし、3層目は150Wと
し、4層目は50Wとすればよい。
成する際に、酸化珪素膜115b、酸化珪素膜115c
の成膜時のrf出力を段階的に減少して、エッチングレ
ートが層毎に異なるようにしたが、2層目以降を成膜す
る際に、rf出力を連続的に減少して、酸化珪素膜のエ
ッチングレートが上層に行くに従って連続的に増加する
ようにすることも可能である。
ングレートを変化するために、rf出力を変化するよう
に説明したが、例えば成膜時に、原料ガスの種類、原料
ガスの流量、ガス比等を変化するようにしてもよい。
6500Åとしたが、この厚さに限るものではなく、採
用するエッチング方法に対する層間絶縁物115のエッ
チングレートによって適宜に決定すればよい。
の段差被覆性を向上すると共に、層間絶縁物115の表
面を平坦化して、そこでの配線の段差被覆性を向上する
ことも要求されている。層間絶縁物115の表面を平坦
化するには、例えば層間絶縁物115の下層のゲイト絶
縁膜109等の凸部を相殺する程度に層間絶縁物115
を厚くすればよい。
に長時間を要するため、従来例のように単層構造の層間
絶縁膜を厚くした場合には、コンタクトホールの側面が
大きく抉れたり、コンタクトホールが下層程大きくなっ
てしまい逆テーパー状になってしまう。このため、層間
絶縁膜の表面を平坦になる程度に層間絶縁膜を厚く成膜
して、5000Å程度の厚さにエッチングバックした後
に、コンタクトホールを形成している。
程速い多層構造の層間絶縁膜を形成するようにしたた
め、層間絶縁膜の厚さに拘わらずに、コンタクトホール
をテーパー状に形成することができる。そのため、層間
絶縁物115を1μm程度に厚くして表面を平坦化して
も、エッチングバックをせずにコンタクトホールを形成
することができる。例えば成膜条件、エッチング条件を
実施例と同様にして、層間絶縁物115の1層目の窒化
珪素膜115aを厚さ500Åに成膜し、酸化珪素膜1
15bを厚さ9000Åの厚さに成膜し、酸化珪素膜1
15cを1000Åの厚さに成膜して、層間絶縁物11
5を厚さ1μm程度に形成してもよい。
最下層を窒化珪素膜115aとしたが、窒化珪素膜11
5aの代わりに、酸化珪素よりもエッチングレートが遅
い酸化窒化珪素膜を形成してもよい。酸化窒化珪素膜を
成膜するには、プラズマCVD法を使用して、原料ガス
として、シラン、N2 Oガス、O2 ガスを使用すればよ
い。または、原料ガスとして、TEOSガスとN2 Oガ
スを使用すればよい。
珪素膜の膜質、酸化窒化珪素膜上に積層される酸化珪素
膜の膜厚等によって適宜に決定すればよい。
電極のコンタクトホールの断面図であり、本実施例では
酸化珪素膜のみで多層構造の層間絶縁物を形成するよう
にしている。
にして、図1(E)に示す状態を得る。即ち、下地膜1
02を形成したガラス基板101上には、ソース/ドレ
イン領域110、111、低濃度不純物領域112、1
13、及びチャネル領域114から成る活性層、ゲイト
絶縁膜109、周囲に陽極酸化物108が形成されたゲ
イト電極106が積層されている。
301をプラズマCVD法により、TEOSガスを原料
にして酸化珪素膜のみで成膜する。この際に、成膜時の
rf出力値が小さいほど、酸化珪素膜のエッチング速度
が速くなることを利用して、1〜3層目のエッチングレ
ートを異なるようにしている。
300Wで、厚さ4000Åに成膜し、2層目に酸化珪
素膜301bをrf出力を150Wで、厚さ1000Å
に成膜して、3層目に酸化珪素膜301cをrf出力を
50Wで、厚さ1000Åに成膜する。
ートが段階的に異なる3層構造の層間絶縁物301が形
成されることになる。なお、成膜時にrf出力を連続的
に減少させながら酸化珪素膜を成膜することにより、層
間絶縁物301のエッチング速度が上層に向かって連続
的に増加するようにしてもよい。
密な陽極酸化物108をエッチングして,コンタクトホ
ールを形成して、電極・配線を形成する。なお、図3に
おいてソース/ドレイン領域110、111側のコンタ
クトホールは緻密な陽極酸化物108が無いものに相当
する。
ず層間絶縁物301をエッチングする。エッチング液は
酸化珪素膜をエッチングできるものであればよく、本実
施例では、広く用いられているバッファードフッ酸(B
HF)(NH3 F:HF=10:1)を使用する。
下で1層目の酸化珪素膜301aは約2700Å/mi
nであり、2層目の酸化珪素膜301bは約4220Å
/minであり、3層目の酸化珪素膜301cは約42
70Å/minである。このエッチングレートの差のた
めに、下層ほど開孔部が徐々に小さくなるので、層間絶
縁物301はテーパー状にエッチングされる。これによ
り、ソース/ドレイン領域110、111側のコンタク
トホールが形成される。層間絶縁物301をエッチング
終了後に、緻密な陽極酸化物108をエッチングする。
場合には、エッチング液は酸化アルミニウムをエッチン
グする際に一般的に使用されているものを使用する。本
実施例では、、3%燐酸と3%無水クロム酸との混酸を
70℃に加熱して、4分間エッチングをする。上層の層
間絶縁物301がテーパー状にエッチングされているた
め、緻密な陽極酸化物108は抉れずに、テーパー状に
エッチングされ、図3に示すようにゲイト電極106の
コンタクトホールがテーパー状に形成される。なお、緻
密な陽極酸化物108のエッチングレートは約400Å
/minである。
タ法により、チタン膜を1500Åの厚さに成膜し、引
き続いてアルミニウム膜を5000Åの厚さに成膜した
後に、パターニングして、ゲイト電極・配線302、ソ
ース/ドレイン電極をそれぞれ形成する。
際に、rf出力値を層毎に変化させながら、酸化珪素膜
301a〜301cを成膜することにより、エッチング
レートの異なる3層構造の層間絶縁物301を形成する
ことができる。このため、一般的に広く採用されている
エッチング方法により、図3に示すようにテーパー状の
コンタクトホールを形成することができる。このため、
コンタクトホールの段差部でゲイト電極・配線302、
ソース/ドレイン電極がその部分だけ薄くなって、断線
することが無い。
ングレートを変化するために、rf出力を変化するよう
に説明したが、例えば成膜時に、原料ガスの種類、原料
ガスの流量、ガス比等を変化するようにしてもよい。
本実施例において説明したものに限らず、採用するエッ
チング方法に対するエッチングレートを考慮して適宜に
決定すればよい。
/ドレイン領域のコンタクトホールの断面図であり、層
間絶縁膜の最下層に200〜500Åの窒化珪素膜を形
成するようにしている。構造的には実施例1と同様であ
るが、果たす効果が異なるので本実施例で説明すること
とする。
る島状珪素膜、502は250Åの厚さの窒化珪素膜で
ある。この窒化珪素膜502はプラズマCVD法により
成膜され、成膜条件は以下の通りである。 原料ガス SiH4 :10sccm、NH3 :75sccm、N2 :500sccm 成膜圧力 0.7torr 印加電力 300W 成膜温度 350℃
異なる酸化珪素膜503a、503bで構成される層間
絶縁膜503を堆積する。この層間絶縁膜503の成膜
条件等に関しては実施例1及び実施例2で述べたのでこ
こでは省略する。
ッ酸溶液でエッチングしてコンタクトホールを形成す
る。この時、窒化珪素膜502および各層間絶縁膜50
3a、503bのエッチングレートの違いからテーパー
形状を有するコンタクトホールが形成される。(図5)
(島状珪素膜と酸化珪素膜でなる層間絶縁膜が直接接す
る構造)ではなく、本実施例のように島状珪素膜501
と層間絶縁膜503の間に窒化珪素膜502を挟み込む
構造とすると、くさび型の抉れが形成されない。
実施例による構造を採ることで配線で被覆しやすい形状
のコンタクトホールを得られる。このことは、断線のな
い配線を形成する上で非常に有益である
膜をエッチングレートが上層に行くに従って段階的又は
連続的に増加するように形成したため、エッチング条件
を特別に制御することなく、絶縁膜にテーパー状のコン
タクトホールを形成することが可能になる。これによ
り、コンタクトホールに形成される配線の段差被覆性を
良好にすることができる。
うに組成の違いによりエッチングレートが異なること
と、rf出力値が小さいほど酸化珪素膜のエッチングレ
ートが速くなることを利用することで、エッチングレー
トの異なる多層構造の絶縁膜を形成することができる。
することでくさび型の抉れが形成されないコンタクトホ
ールを形成することが可能となる。これにより、コンタ
クトホールに形成される配線の段差被覆性を良好にする
ことができる。
トホールをテーパー状に形成することが可能になるの
で、絶縁膜の表面が平坦化できる程度に絶縁膜を厚く堆
積しても、エッチングバックすることなく、テーパー状
のコンタクトホールを形成することが可能になる。従っ
て、コンタクトホールに形成される配線の段差被覆性を
良好にすることと共に、絶縁膜の表面に形成される配線
の段差被覆性をも良好にすることができる。
るようにしたため、アルミニウムが拡散したり、アルミ
ニウムの結晶が異常成長することがない温度で、絶縁膜
を形成することができる。このため、アルミニウムで電
極を形成するような薄膜トランジスタにおいて、上記の
ようにエッチングレートが異なる多層構造を有する層間
絶縁膜を形成することが可能になる。
図である。
ある。
断面構成図である。
面構成図である。
トホールの断面構成図である。
Claims (12)
- 【請求項1】金属導電層又は半導体層を形成する工程
と、 前記金属導電層又は半導体層を覆うように絶縁膜をCV
D法により形成する工程と、 前記絶縁膜の所望の部分をエッチングしてコンタクトホ
ールを形成する工程と、 を有する半導体装置の製造方法において、 前記絶縁膜を形成する工程は、成膜条件を段階的又は連
続的に変化して、前記絶縁膜のエッチングレートが上層
に行くに従って段階的に又は連続的に増加するようにし
たことを特徴とする半導体装置の製造方法。 - 【請求項2】前記絶縁膜を形成する工程は、rf出力を
段階的に又は連続的に減少するようにした請求項1に記
載の半導体装置の製造方法。 - 【請求項3】金属導電層又は半導体層を形成する工程
と、 前記金属導電層又は半導体層を覆うように絶縁膜をCV
D法により形成する工程と、 前記絶縁膜の所望の部分をエッチングしてコンタクトホ
ールを形成する工程と、 を有する半導体装置の製造方法において、 前記絶縁膜は、エッチングレートが上層に行くに従って
段階的又は連続的に増加することを特徴とする半導体装
置の製造方法。 - 【請求項4】前記絶縁膜を形成する工程は、プラズマC
VD法により窒化珪素を堆積する工程と、 プラズマCVD法によりrf出力を段階的に又は連続的
に減少しながら前記窒化珪素膜上に酸化珪素を堆積する
工程と、 から成る請求項3に記載の半導体装置の製造方法。 - 【請求項5】前記絶縁膜を形成する工程は、プラズマC
VD法によりrf出力を段階的に又は連続的に減少しな
がら酸化珪素を堆積する工程とする請求項3に記載の半
導体装置の製造方法。 - 【請求項6】基板表面上に活性層を形成する工程と、 前記活性層上に第1の絶縁膜を形成する工程と、 前記第1の絶縁膜上に配線層を形成する工程と、 前記第1の絶縁膜をエッチングして前記活性層の所望の
表面を露出する工程と、 前記活性層の露出された表面と前記配線層とを覆うよう
に第2の絶縁膜をCVD法により形成する工程と、 前記第2の絶縁膜の所望の部分をエッチングしてコンタ
クトホールを形成する工程と、 を有する半導体装置の製造方法において、 前記第2の絶縁膜は、エッチングレートが上層に行くに
従って段階的又は連続的に増加することを特徴とする半
導体装置の製造方法。 - 【請求項7】前記第2の絶縁膜を形成する工程は、プラ
ズマCVD法により窒化珪素膜を堆積する工程と、 プラズマCVD法によりrf出力を段階的に又は連続的
に減少しながら、前記窒化珪素膜上に酸化珪素を堆積す
る工程と、 から成る請求項6に記載の半導体装置の製造方法。 - 【請求項8】前記第2の絶縁膜を形成する工程は、プラ
ズマCVD法によりrf出力を段階的に又は連続的に減
少しながら酸化珪素を堆積する工程とする請求項6に記
載の半導体装置の製造方法。 - 【請求項9】アルミニウム又はアルミニウムを主成分と
する金属により配線層を形成する工程と、 前記配線層を覆うように絶縁膜をCVD法により形成す
る工程と、 前記絶縁膜の所望の部分をエッチングしてコンタクトホ
ールを形成する工程と、 を有する半導体装置の製造方法において、 前記絶縁膜は、エッチングレートが上層に行くに従って
段階的又は連続的に増加することを特徴とする半導体装
置の製造方法。 - 【請求項10】金属導電層又は半導体層を形成する工程
と、 前記金属導電層又は半導体層を覆うように絶縁膜をCV
D法により形成する工程と、 前記絶縁膜の所望の部分をエッチングしてコンタクトホ
ールを形成する工程と、 を有する半導体装置の製造方法において、 前記絶縁膜の最下層は200〜500Åの厚さの窒化珪
素膜であることを特徴とする半導体装置の製造方法。 - 【請求項11】前記窒化珪素膜は原料ガスとしてシラン
(SiH4 )、アンモニア(NH3 )、窒素(N2 )を
用いたプラズマCVD法により形成されることを特徴と
する請求項10に記載の半導体装置の製造方法。 - 【請求項12】前記窒化珪素膜のバッファードフッ酸に
よるエッチングレートは800〜1000Å/分である
ことを特徴とする請求項10に記載の半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18129796A JP3565993B2 (ja) | 1995-06-20 | 1996-06-20 | 半導体装置の製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17680195 | 1995-06-20 | ||
JP7-176801 | 1995-06-20 | ||
JP8-20540 | 1996-01-10 | ||
JP2054096 | 1996-01-10 | ||
JP18129796A JP3565993B2 (ja) | 1995-06-20 | 1996-06-20 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09251996A true JPH09251996A (ja) | 1997-09-22 |
JP3565993B2 JP3565993B2 (ja) | 2004-09-15 |
Family
ID=27283088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18129796A Expired - Fee Related JP3565993B2 (ja) | 1995-06-20 | 1996-06-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3565993B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007053355A (ja) * | 2005-07-22 | 2007-03-01 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US7315076B2 (en) | 2003-06-18 | 2008-01-01 | Hitachi Displays, Ltd. | Display device and manufacturing method of the same |
US7411211B1 (en) * | 1999-07-22 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
JP2009053034A (ja) * | 2007-08-27 | 2009-03-12 | Mitsumi Electric Co Ltd | 半導体圧力センサ及びその製造方法 |
US8558238B2 (en) | 2006-06-01 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
WO2013190838A1 (ja) * | 2012-06-21 | 2013-12-27 | パナソニック株式会社 | Tft基板およびその製造方法並びに有機el表示装置およびその製造方法 |
US9099395B2 (en) | 2005-07-22 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
GB2539231A (en) * | 2015-06-10 | 2016-12-14 | Semblant Ltd | Coated electrical assembly |
US11786930B2 (en) | 2016-12-13 | 2023-10-17 | Hzo, Inc. | Protective coating |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62291064A (ja) * | 1986-06-11 | 1987-12-17 | Oki Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
JPS63131542A (ja) * | 1986-11-20 | 1988-06-03 | Nec Kansai Ltd | 半導体装置の製造方法 |
JPS63112337U (ja) * | 1987-01-12 | 1988-07-19 | ||
JPH02201940A (ja) * | 1989-01-30 | 1990-08-10 | Sumitomo Electric Ind Ltd | 層間絶縁膜およびその製造方法 |
JPH0336769A (ja) * | 1989-07-04 | 1991-02-18 | Hitachi Ltd | 薄膜トランジスタとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置 |
JPH04177765A (ja) * | 1990-11-10 | 1992-06-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JPH04330783A (ja) * | 1991-03-27 | 1992-11-18 | Canon Inc | 薄膜半導体装置及び受光素子及び光センサ |
JPH05181159A (ja) * | 1991-12-27 | 1993-07-23 | Toshiba Corp | アクティブマトリックス型液晶表示素子 |
JPH06330322A (ja) * | 1993-05-20 | 1994-11-29 | Semiconductor Energy Lab Co Ltd | 絶縁膜の作製方法 |
JPH0778996A (ja) * | 1993-09-07 | 1995-03-20 | Sony Corp | 表示素子基板用半導体装置の製造方法 |
JPH07153971A (ja) * | 1993-10-01 | 1995-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
1996
- 1996-06-20 JP JP18129796A patent/JP3565993B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62291064A (ja) * | 1986-06-11 | 1987-12-17 | Oki Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
JPS63131542A (ja) * | 1986-11-20 | 1988-06-03 | Nec Kansai Ltd | 半導体装置の製造方法 |
JPS63112337U (ja) * | 1987-01-12 | 1988-07-19 | ||
JPH02201940A (ja) * | 1989-01-30 | 1990-08-10 | Sumitomo Electric Ind Ltd | 層間絶縁膜およびその製造方法 |
JPH0336769A (ja) * | 1989-07-04 | 1991-02-18 | Hitachi Ltd | 薄膜トランジスタとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置 |
JPH04177765A (ja) * | 1990-11-10 | 1992-06-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JPH04330783A (ja) * | 1991-03-27 | 1992-11-18 | Canon Inc | 薄膜半導体装置及び受光素子及び光センサ |
JPH05181159A (ja) * | 1991-12-27 | 1993-07-23 | Toshiba Corp | アクティブマトリックス型液晶表示素子 |
JPH06330322A (ja) * | 1993-05-20 | 1994-11-29 | Semiconductor Energy Lab Co Ltd | 絶縁膜の作製方法 |
JPH0778996A (ja) * | 1993-09-07 | 1995-03-20 | Sony Corp | 表示素子基板用半導体装置の製造方法 |
JPH07153971A (ja) * | 1993-10-01 | 1995-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8624253B2 (en) | 1999-07-22 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
US7411211B1 (en) * | 1999-07-22 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
US8368076B2 (en) | 1999-07-22 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
US7626202B2 (en) | 1999-07-22 | 2009-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
US7956359B2 (en) | 1999-07-22 | 2011-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
US8258515B2 (en) | 1999-07-22 | 2012-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
US7315076B2 (en) | 2003-06-18 | 2008-01-01 | Hitachi Displays, Ltd. | Display device and manufacturing method of the same |
US9917201B2 (en) | 2005-07-22 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2007053355A (ja) * | 2005-07-22 | 2007-03-01 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9099395B2 (en) | 2005-07-22 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10103270B2 (en) | 2005-07-22 | 2018-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8791461B2 (en) | 2006-06-01 | 2014-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US8558238B2 (en) | 2006-06-01 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP2009053034A (ja) * | 2007-08-27 | 2009-03-12 | Mitsumi Electric Co Ltd | 半導体圧力センサ及びその製造方法 |
JPWO2013190838A1 (ja) * | 2012-06-21 | 2016-02-08 | 株式会社Joled | Tft基板およびその製造方法並びに有機el表示装置およびその製造方法 |
US9564474B2 (en) | 2012-06-21 | 2017-02-07 | Joled Inc. | TFT substrate, method for producing same, organic EL display device, and method for manufacturing organic EL display device |
WO2013190838A1 (ja) * | 2012-06-21 | 2013-12-27 | パナソニック株式会社 | Tft基板およびその製造方法並びに有機el表示装置およびその製造方法 |
GB2539231A (en) * | 2015-06-10 | 2016-12-14 | Semblant Ltd | Coated electrical assembly |
GB2539231B (en) * | 2015-06-10 | 2017-08-23 | Semblant Ltd | Coated electrical assembly |
US11786930B2 (en) | 2016-12-13 | 2023-10-17 | Hzo, Inc. | Protective coating |
Also Published As
Publication number | Publication date |
---|---|
JP3565993B2 (ja) | 2004-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6396078B1 (en) | Semiconductor device with a tapered hole formed using multiple layers with different etching rates | |
US8283788B2 (en) | Method of fabricating semiconductor device | |
US6972263B2 (en) | Fabricating a tapered hole incorporating a resinous silicon containing film | |
US6114728A (en) | MIS semiconductor device having a tapered top gate and a capacitor with metal oxide dielectric material | |
US7517738B2 (en) | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor | |
JPH0945927A (ja) | 半導体装置 | |
JPH06132303A (ja) | 薄膜トランジスタおよびその作製方法 | |
JPH09251996A (ja) | 半導体装置の製造方法 | |
JP4132556B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
JP3270674B2 (ja) | 半導体集積回路の作製方法 | |
JPH1065174A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH0685258A (ja) | 薄膜トランジスタとその製造方法 | |
JP2698724B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP4209477B2 (ja) | 半導体装置の作製方法 | |
JPH06260643A (ja) | 薄膜トランジスタ | |
JPS6242522A (ja) | 半導体装置の製造方法 | |
JP2003197618A (ja) | 薄膜形成方法 | |
JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
JPS6230494B2 (ja) | ||
JPH1146000A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH06224432A (ja) | 半導体装置およびその製造方法 | |
JP3070564B2 (ja) | 半導体装置の製造方法 | |
JPH08204015A (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH0555578A (ja) | 薄膜トランジスタの製造方法 | |
JPS6297331A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040609 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |