JPH1146000A - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法

Info

Publication number
JPH1146000A
JPH1146000A JP19957997A JP19957997A JPH1146000A JP H1146000 A JPH1146000 A JP H1146000A JP 19957997 A JP19957997 A JP 19957997A JP 19957997 A JP19957997 A JP 19957997A JP H1146000 A JPH1146000 A JP H1146000A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
silicon
nitride film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19957997A
Other languages
English (en)
Other versions
JP3382130B2 (ja
Inventor
Hiromi Sakamoto
弘美 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP19957997A priority Critical patent/JP3382130B2/ja
Publication of JPH1146000A publication Critical patent/JPH1146000A/ja
Application granted granted Critical
Publication of JP3382130B2 publication Critical patent/JP3382130B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 コンタクト特性が良好で、高性能な薄膜トラ
ンジスタおよびその製造方法を提供する。 【解決手段】 透明絶縁性基板1上には下地絶縁膜2、
多結晶シリコン層3が設けられ、これを被覆するように
基板略全面にゲート絶縁膜4が設けられている。さら
に、この上にゲート電極5が設けられており、これを被
覆する層間絶縁膜10として、第一のシリコン窒化膜8
および第二のシリコン窒化膜9が堆積されている。ま
た、上記多結晶シリコン層3のソース領域6、ドレイン
領域7と、ソース電極11、ドレイン電極12とがそれ
ぞれ、層間絶縁膜およびゲート電極を貫通するコンタク
トホールを介して接続されている。さらに上層にはパッ
シベーション膜13、平坦化膜14および画素電極15
が設けられており、画素電極15はコンタクトホールを
介して、ドレイン電極12と接続されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多結晶シリコンを
半導体領域として用いた薄膜トランジスタ、およびその
製造方法に関する。
【0002】
【従来の技術】ガラス等の透明絶縁性基板上に薄膜トラ
ンジスタをマトリックス状に形成し、これをスイッチン
グ素子として用いるアクティブマトリクス型の液晶表示
装置において、近年その表示画面の大型化と高精細化が
進展しつつある。
【0003】上記薄膜トランジスタの半導体領域として
はアモルファスシリコンが多く用いられているが、液晶
パネル等における画像表示のさらなる精細化および高速
化に対応するべく、アモルファスシリコンと比較して1
3倍の電界移動度を有する多結晶シリコンを半導体領
域として用いる試みがなされている。この多結晶シリコ
ンは、上記アモルファスシリコンを、固相成長法やレー
ザー照射等の技術を用いて多結晶化することにより得ら
れる。
【0004】また、半導体層として多結晶シリコンを用
いた薄膜トランジスタにおいて、その動作性能、すなわ
ちトランジスタ特性は、素子の活性領域である多結晶シ
リコン薄膜の性質に依存することが知られている。
【0005】例えば、多結晶シリコンにおいて、結晶粒
界に結晶欠陥が生じれば多数のトラップ準位が発生し、
また、多結晶シリコンとゲート絶縁膜との界面に結晶欠
陥が生じれば、固定電荷や界面準位が発生し、この結
果、トランジスタ特性の著しい劣化が生じることが知ら
れている。
【0006】このようなトランジスタ特性の劣化を抑制
するために、従来、薄膜トランジスタを構成する多結晶
シリコン中に水素原子を拡散させ、この水素原子と結晶
粒界や薄膜界面に存在するシリコンの未結合手とを結合
させることにより結晶欠陥を減少させる、という手法が
提案されている。
【0007】これは具体的には、特公平4−57098
号公報に開示されているように、多結晶シリコン薄膜ト
ランジスタを形成する際、上記のようにシリコンの未結
合手を水素化するためにトランジスタ上にパッシベーシ
ョン膜としてシリコン窒化膜をプラズマCVD法により
堆積し、これを熱処理するというものである。つまり、
水素が多量に含まれているシリコン窒化膜を熱処理する
ことにより水素が多結晶シリコン中に拡散され、この水
素が未結合手と結合することによって薄膜トランジスタ
の特性が向上するのである。
【0008】また、上記公報による水素化効率をさらに
高めるために、特開平3−165066号公報および特
開平6−260649号公報には、シリコン窒化膜の上
層に、水素の外部への拡散を防止するための膜を形成す
る方法が開示されている。
【0009】このうち、特開平6−260649号公報
に開示された薄膜トランジスタを図3に示す。
【0010】図3において、透明絶縁性基板101上に
多結晶シリコン層102が設けられ、多結晶シリコン層
102の中央部はチャネル領域103aとされ、その両
側はソース・ドレイン領域103bとされている。多結
晶シリコン層102の上層にはシリコン酸化膜からなる
ゲート絶縁膜104が設けられており、前記チャネル領
域103aに対応するゲート絶縁膜104の上面にはゲ
ート電極105が設けられている。
【0011】さらにその上にはシリコン酸化膜からなる
層間絶縁膜106が形成されており、層間絶縁膜106
に形成されたコンタクトホールを介してソース・ドレイ
ン電極107とソース・ドレイン領域103bとがそれ
ぞれ接続されている。層間絶縁膜106の上層にはシリ
コン窒化膜からなるオーバーコート膜108が設けられ
ている。オーバーコート膜108には水素が多量に含ま
れており、この水素が多結晶シリコン層102のチャネ
ル領域103aに到達して水素化される。さらに、オー
バーコート膜108上には水素拡散防止膜109が形成
されており、これがオーバーコート膜108から離脱し
た水素が外部へ拡散して逃げて行くのを防いで、多結晶
シリコン層102の水素化効率を高めている。
【0012】ところで、上記のように半導体層として多
結晶シリコンを用いた場合には、薄膜トランジスタの電
界移動度は向上するが、その一方で、リーク電流が発生
しやすくなることが知られている。リーク電流の発生に
よって、コンデンサとしての画素電極に書き込まれたデ
ータがトランジスタを介して流出し、正しく保持されな
いために、表示品位の低下を招くのである。
【0013】発明者らが実験を行い確認したところによ
れば、図4および5に示すように、多結晶シリコンの膜
厚を薄くするにつれオフ時のリーク電流は減少し、同時
にオン電流は増加する。すなわち、多結晶シリコンを薄
膜化すれば、リーク電流の発生頻度を低下させることが
でき、良好なトランジスタ特性を有する薄膜トランジス
タが得られることになる。
【0014】また、近年の画像の高精細化に伴い、表示
素子の微細化が進むにつれ、ソース・ドレイン上のコン
タクトホールは、ウエットエッチング法で形成する事が
困難となり、より精密な加工を可能とするドライエッチ
ング法による形成が必要となっている。
【0015】
【発明が解決しようとする課題】上述したように、多結
晶シリコンを半導体層として用いた薄膜トランジスタに
おいては、良好な特性を得るために多結晶シリコンを薄
膜形成し、さらに、微細加工のためにドライエッチング
法を用いることが必要となっている。
【0016】しかしながら、上記特開平6−26064
9号公報に開示されているように、良好な特性を得るた
めに多結晶シリコンが薄膜形成され、この上にシリコン
酸化膜によるゲート絶縁膜および層間絶縁膜が設けられ
た薄膜トランジスタにおいて、コンタクトホールの形成
にドライエッチング法を適用した場合、以下のような不
具合が生じていた。
【0017】すなわち、薄膜形成された多結晶シリコン
を下地としてドライエッチングを行う場合、シリコン酸
化膜と多結晶シリコンとのエッチング選択比が10程度
またはそれ以下と低く、コンタクトエッチング時に多結
晶シリコンがオーバーエッチングされてしまい、著しい
トランジスタ特性の劣化を招いてしまうことがあった。
特に、上記公報ではゲート絶縁膜および層間絶縁膜の両
者をシリコン酸化膜によって形成しているため、多結晶
シリコン上のシリコン酸化膜の全膜厚量が大きくなる。
【0018】仮に上記エッチング選択比が10の時にシ
リコン酸化膜を貫通するコンタクトホールを形成した場
合、シリコン酸化膜の1/10の厚みだけ多結晶シリコ
ンが同時にオーバーエッチングされてしまうため、シリ
コン酸化膜の厚みが厚いほど、下地となる多結晶シリコ
ン層のオーバーエッチング量が増加することになる。特
に、特性向上のために多結晶シリコン層を薄膜形成して
いる場合には、多結晶シリコン層の厚みに対するオーバ
ーエッチング量は、相対的に増大することになる。この
相対的なエッチング量が大きい程、ソース・ドレイン電
極とソース・ドレイン領域とのコンタクト抵抗が上昇し
たり、オーミックコンタクトが形成できない等の問題が
生じてしまう。
【0019】さらに、上記公報に従えば、シリコン酸化
膜のエッチングレートが遅いためにスループットが悪く
なるという問題も生じる。
【0020】本発明は以上のような課題を解決するため
に成されたものであり、その目的とするところは、特性
が良好で信頼性が高い薄膜トランジスタおよびその製造
方法を提供することにある。
【0021】
【課題を解決するための手段】本発明の薄膜トランジス
タは、多結晶シリコンからなる半導体領域の上層に、シ
リコン酸化膜からなるゲート絶縁膜と、層間絶縁膜とが
順に積層された薄膜トランジスタにおいて、前記層間絶
縁膜が、膜質の異なる二層のシリコン窒化膜からなるこ
とを特徴とし、そのことにより上記目的を達成すること
ができる。
【0022】また、前記二層のシリコン窒化膜のうち、
前記シリコン薄膜側の第一のシリコン窒化膜の方が他方
の第二のシリコン窒化膜よりも水素の含有量が高いこと
が好ましい。
【0023】前記二層のシリコン窒化膜のうち、前記第
二のシリコン窒化膜の方が前記第一のシリコン窒化膜よ
りもエッチングレートが小さいことがさらに好ましい。
【0024】本発明の薄膜トランジスタの製造方法は、
多結晶シリコンからなる半導体領域の上層に、シリコン
酸化膜からなるゲート絶縁膜と、層間絶縁膜とが順に積
層された薄膜トランジスタにおいて、前記層間絶縁膜
が、膜質の異なる二層のシリコン窒化膜によって形成さ
れると共に、前記二層のシリコン窒化膜がプラズマCV
D法により連続して堆積されることを特徴とし、そのこ
とにより上記目的を達成することができる。
【0025】前記二層のシリコン窒化膜のうち、前記シ
リコン薄膜側の第一のシリコン窒化膜の方が他方の第二
のシリコン窒化膜よりも低温で成膜されることが好まし
い。
【0026】本発明の作用について以下に説明を行う。
【0027】層間絶縁膜としてシリコン窒化膜を用いる
ためコンタクトエッチングを層間絶縁膜、ゲート絶縁膜
の二段階で行うことで、下地となる多結晶シリコンのオ
ーバーエッチング量を低減でき、安定したコンタクト状
態を得ることができる。
【0028】また、層間絶縁膜をトランジスタ側に堆積
された水素含有率が高い第一のシリコン窒化膜と、続い
て堆積された緻密で絶縁耐圧の高い第二のシリコン窒化
膜の積層構造とすることで、第一のシリコン窒化膜から
多結晶シリコン層に水素が供給されて結晶欠陥が減少
し、これによりトランジスタ特性が向上する。また、第
二のシリコン窒化膜が水素原子の拡散防止膜になるので
より多くの水素原子を多結晶シリコン中に拡散させるこ
とができ、多結晶シリコンの水素化効率を向上すること
ができる。
【0029】水素含有率の高いシリコン窒化膜の単層構
造ではピンホールが多く絶縁耐圧も低いが、緻密なシリ
コン窒化膜と積層構造をなすことで絶縁耐圧が向上し、
薄膜トランジスタの信頼性が向上することもできる。
【0030】さらに、シリコン窒化膜はシリコン酸化膜
と比較してエッチングレートが速いので、厚い層間絶縁
膜にコンタクトホールを形成する際のスループットの向
上を図ることができる。
【0031】また、二層のシリコン窒化膜はプラズマC
VD法により同一チャンバー内で連続して形成すること
ができるので、製造プロセスが複雑化しない。さらに、
二層のシリコン窒化膜のうち、前記シリコン薄膜側の第
一のシリコン窒化膜の方が他方の第二のシリコン窒化膜
よりも低温で成膜されると、第一のシリコン窒化膜は第
二のシリコン窒化膜よりも水素含有率が高くなる。
【0032】
【発明の実施の形態】本発明の実施の形態を以下に説明
する。
【0033】図1は、本発明の薄膜トランジスタの断面
構成を示す図である。また、図2は、本発明の薄膜トラ
ンジスタの製造方法を説明するための断面図である。
【0034】図1において、透明絶縁性基板1上には下
地絶縁膜(ベースコート膜)2、その上にアイランド状
の多結晶シリコン層3が設けられ、これを被覆するよう
に基板略全面にゲート絶縁膜4が設けられている。さら
に、ゲート絶縁膜4上には所定の形状にパターニングさ
れたゲート電極5が設けられており、この上には、本発
明の特徴である二層構造の層間絶縁膜10として、第一
のシリコン窒化膜8および第二のシリコン窒化膜9が堆
積され、それぞれ所定の形状にパターニングされてい
る。また、上記多結晶シリコン層3のソース領域6、ド
レイン領域7と、ソース電極11、ドレイン電極12と
がそれぞれ、層間絶縁膜およびゲート電極を貫通するコ
ンタクトホールを介して接続されている。
【0035】さらにこの上にはパッシベーション膜1
3、平坦化膜14および画素電極15が設けられてい
る。画素電極15は、パッシベーション膜13および平
坦化膜14を貫通するように形成されたコンタクトホー
ルを介して、ドレイン電極12と接続されている。
【0036】続いて、上記構成の薄膜トランジスタの製
造方法を図2を用いて以下に説明する。
【0037】図2(a)において、ガラス等の透明絶縁
性基板1上に下地絶縁膜2を堆積する。CVD法により
シリコンを成膜した後、このシリコン層をレーザー照射
により結晶化した多結晶シリコンをアイランド状に加工
して多結晶シリコン層3とする。
【0038】次に、図2(b)のように、シリコン酸化
膜を堆積し、これをゲート絶薄膜4とする。さらに、A
lを主成分とする合金やTaなどを堆積した後、これを
パターニングすることによりゲート電極5を形成する。
さらに、多結晶シリコン層3にPイオンもしくはBイオ
ンを注入し、レーザーアニール法により不純物を活性化
することにより、ソース領域6、ドレイン領域7を形成
する。
【0039】続いて、図2(c)のように、層間絶縁膜
10として二層のシリコン窒化膜(第一のシリコン窒化
膜8、第二のシリコン窒化膜9)を形成する。二層のシ
リコン窒化膜はそれぞれ異なる性質を有するが、プラズ
マCVD法を用いれば同一チャンバー内で連続して形成
することができるので、工程が複雑化することはない。
【0040】またこのとき、上記二層のシリコン窒化膜
のうち、下層に形成される第一のシリコン窒化膜8とし
ては上層の第二のシリコン窒化膜9よりも水素含有率が
高くなるように形成する。上記CVD工程において、第
一のシリコン窒化膜8を第二のシリコン窒化膜9よりも
低温で成膜すると、第一のシリコン窒化膜8の水素含有
率を第二のシリコン窒化膜9よりも高くすることができ
る。
【0041】一般に、水素含有率の少ないシリコン窒化
膜は、ピンホールが少なく緻密で絶縁耐圧が高い。この
ため、層間絶縁膜10を上記のような二層構成とするこ
とによって、水素を豊富に含む第一のシリコン窒化膜8
が多結晶シリコン層3に水素を供給する一方で、第二の
シリコン窒化膜9が、第一のシリコン窒化膜8または多
結晶シリコン層3から水素が拡散して逃げて行くのを防
ぐ役目を行うことになり、多結晶シリコン層3の水素化
効率を向上することができる。
【0042】好ましくは、第一のシリコン窒化膜8の水
素含有率を12〜38%程度となるよう形成し、第二の
シリコン窒化膜9については12%よりも少なくなるよ
う形成する。第一のシリコン窒化膜8の水素含有率が1
2〜38%程度、つまり豊富に水素を含むので、下層の
多結晶シリコン層3への水素供給を十分に行う事ができ
る。一方、第二のシリコン窒化膜9の水素含有率が12
%よりも低いと、ピンホールの少ない緻密な膜が得られ
るので、水素が拡散して外部へ逃げるのを防ぎやすく、
しかも、絶縁耐圧が高いのでトランジスタの絶縁破壊を
抑制できる。
【0043】さらに、第一のシリコン窒化膜8の膜厚を
50〜250nmとするのが好ましい。すなわち、50
nm以上とすることで多結晶シリコン層3の結晶欠陥を
抑制するために十分な水素供給を行うことができると共
に、250nm以下とすることでトランジスタ全体の厚
みを適度に薄く留めることができる。
【0044】次に、図2(d)のようにして、ソース電
極11およびドレイン電極12と、ソース領域6および
ドレイン領域7とをそれぞれ接続するためのコンタクト
ホール16を、層間絶縁膜10およびゲート絶縁膜4に
ドライエッチング法によって形成する。
【0045】本実施形態では、上記二層のシリコン窒化
膜をCF4ガス系によるドライエッチング法でエッチン
グし、続いてエッチングガスをCHF3系に切り替えて
シリコン酸化膜をエッチングする。シリコン窒化膜とシ
リコン酸化膜のエッチングは同一チャンバーで連続して
行っても良いし、マルチチャンバーシステムで二つのチ
ャンバーを用いて連続して行っても良い。
【0046】このように、本発明ではコンタクトホール
16形成のためのエッチングを、層間絶縁膜10とゲー
ト絶縁膜4の二段階で行うことができるので、下地とな
る多結晶シリコン層3のオーバーエッチング量を低減で
き、安定したコンタクト状態を得ることができる。
【0047】つまり、本発明では、多結晶シリコン層3
上でシリコン酸化膜によって形成されている膜が、層間
絶縁膜10に比べ極めて薄く形成されたゲート絶縁膜4
のみなので、上記したように多結晶シリコンに対するエ
ッチング選択比がたとえ低くても、上記従来の技術のよ
うに多結晶シリコン層3がオーバーエッチングされてコ
ンタクト不良を生じることはない。
【0048】次に、図2(e)のように、ソース配線1
1およびドレイン電極12を形成する。さらにパッシベ
ーション膜13を堆積して300〜400℃で1時間程
度アニールする。この時、第一のシリコン窒化膜8から
多結晶シリコン層3に水素が供給される。
【0049】さらに、図2(f)のように、ポリイミド
等の平坦化膜14を堆積しコンタクトホールを形成し、
ITOで画素電極15を形成する。画素電極15はコン
タクトホールを介してドレイン電極12と接続される。
【0050】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
【0051】図2(a)において、透明絶縁性基板1上
に基板からの不純物拡散を防ぐための下地絶縁膜2とし
てシリコン酸化膜を300nm堆積し、CVD法によリ
シリコンを30nm堆積して、レーザー照射を行うこと
でシリコン層を多結晶化する。
【0052】さらにドライエッチング法により多結晶シ
リコンをアイランド状に加工して多結晶シリコン層3と
する。
【0053】図2(b)において、ゲート絶薄膜4とし
てシリコン酸化膜を100nm堆積し、ゲート電極5と
してTaを350nmスパッタし加工する。このゲート
電極5をマスクとしてn+イオン注入をPH3およびH2
の混合ガス中で加速電圧80eV、ドーズ量5×1015
/cm2で行う。さらに、Xe−Clエキシマレーザを
用い、室温大気雰囲気中で照射エネルギー350mJ/
cm2のレーザによる活性化を行うことにより、多結晶
シリコン層3においてソース領域6およびドレイン領域
7が形成される。
【0054】次に、図2(c)において、層間絶縁膜1
0として水素含有率の高い第一のシリコン窒化膜8を1
00nmプラズマCVD法で堆積する。このシリコンの
堆積条件は次の通りである。
【0055】 SiH4 100sccm NH3 150sccm N2 1900sccm 基板温度 250℃ 次に第一のシリコン窒化膜8よりも緻密で絶縁耐圧が高
い第二のシリコン窒化膜9を400nm堆積する。この
シリコン窒化膜の堆積条件は次の通りである。
【0056】 SiH4 60sccm NH3 300sccm N2 300sccm H2 900sccm 圧力 0.7Torr RFパワー 1000W 基板温度 390℃ 次に、図2(d)において、ソース領域6およびドレイ
ン領域7とソース電極11およびドレイン電極12とを
接続するためのコンタクトホール16を形成する。マル
チチャンバーシステムのドライエッチャーを用いる場
合、CF4:125sccm/O2:75sccm,10
0mTorr,800Wの条件で第一のシリコン窒化膜
8および第二のシリコン窒化膜9をエッチングし、連続
して別のチャンバーでCHF3:55sccm,30m
Torr,1000Wの条件でシリコン酸化膜からなる
ゲート絶縁膜4をエッチングしコンタクトホール16が
完成する。
【0057】次に、図2(e)において、Ti150n
m、Al・Ti(1at%)合金500nm、Ti15
0nmを連続スパッタ法により堆積し、ソース配線11
およびドレイン電極12を形成する。次にパッシベーシ
ョン膜13を堆積し350℃で1時間程度アニールす
る。この時、第一のシリコン窒化膜8から多結晶シリコ
ン層3に水素が供給される。
【0058】この後、図2(f)において、ポリイミド
等により平坦化膜14を堆積した後、コンタクトホール
17を形成し、lTO等で画素電極15を形成する。
【0059】尚、本発明の薄膜トランジスタ素子の製造
においては、ゲート電極5としてTaを使用したが、ゲ
ート電極5用材料としてはAl合金、高融点金属、高融
点金属シリサイド、多結晶シリコン、シリサイド/多結
晶シリコンの積層構造でも可能である。
【0060】
【発明の効果】以上詳説したように、本発明の薄膜トラ
ンジスタは、ゲート絶縁膜がシリコン酸化膜からなると
共に層間絶縁膜が二層のシリコン窒化膜からなるので、
コンタクトホールを形成するためのドライエッチングを
層間絶縁膜、ゲート絶縁膜の二段階で行うことができ
る。これにより下地多結晶シリコン膜のオーバーエッチ
ング量を低減でき、安定したコンタクト状態が得られ
る。
【0061】層間絶縁膜を二層のシリコン窒化膜により
形成し、また、トランジスタ側に形成された第一のシリ
コン窒化膜の水素含有率を高くし、続いて堆積された第
二のシリコン窒化膜を緻密で絶縁耐圧を高いものとする
ことで、第一のシリコン窒化膜から多結晶シリコンに水
素が供給されて欠陥が減るためトランジスタ特性が向上
する。
【0062】また第二のシリコン窒化膜が水素原子の外
部への飛散を防ぐので、より多くの水素原子を多結晶シ
リコン中に拡散させることができ、多結晶シリコンの水
素化効率を向上することができる。水素含有率の高いシ
リコン窒化膜の単膜ではピンホールが多く耐圧も低い
が、緻密なシリコン窒化膜との積層構造を形成すること
で絶縁性が向上し、特性良好な薄膜トランジスタを形成
する事が可能になる。
【0063】さらに、シリコン窒化膜はシリコン酸化膜
と比較してエッチングレートが速いので、厚い層間絶縁
膜にコンタクトホールを形成する際のスループットの向
上を図ることができる。
【0064】また、二層のシリコン窒化膜はプラズマC
VD法により同一チャンバー内で連続して形成すること
ができるので、製造プロセスが複雑化しない。さらに、
二層のシリコン窒化膜のうち、前記シリコン薄膜側の第
一のシリコン窒化膜の方が他方の第二のシリコン窒化膜
よりも低温で成膜されると、第一のシリコン窒化膜は第
二のシリコン窒化膜よりも水素含有率が高くなる。
【図面の簡単な説明】
【図1】本発明の薄膜トランジスタの断面構造を示す図
である。
【図2】本発明薄膜トランジスタの製造方法説明するた
めの断面プロセス図である。
【図3】従来の薄膜トランジスタの断面構造を示す図で
ある。
【図4】オフ電流の多結晶シリコン膜厚依存性のデータ
を示す図である。
【図5】オン電流の多結晶シリコン膜厚依存性のデータ
を示す図である。
【符号の説明】
1、101 透明絶縁性基板(ガラス基板) 2 下地絶縁膜 3、102 多結晶シリコン層 4、104 ゲート絶縁膜 5、105 ゲート電極 6 ソース領域 7 ドレイン領域 8 第一のシリコン窒化膜 9 第二のシリコン窒化膜 10、106 層間絶縁膜 11 ソース電極 12 ドレイン電極 13 パッシベ−ション膜 14 平坦化膜 15 画素電極 16、17 コンタクトホール 103a チャネル領域 103b ソース・ドレイン領域 107 ソース・ドレイン電極 108 オーバーコート膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/78 627E

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 多結晶シリコンからなる半導体領域の上
    層に、シリコン酸化膜からなるゲート絶縁膜と、層間絶
    縁膜とが順に積層された薄膜トランジスタにおいて、前
    記層間絶縁膜が、膜質の異なる二層のシリコン窒化膜か
    らなることを特徴とする薄膜トランジスタ。
  2. 【請求項2】 前記二層のシリコン窒化膜のうち、前記
    シリコン薄膜側の第一のシリコン窒化膜の方が他方の第
    二のシリコン窒化膜よりも水素の含有量が高いことを特
    徴とする請求項1記載の薄膜トランジスタ。
  3. 【請求項3】 前記二層のシリコン窒化膜のうち、前記
    第二のシリコン窒化膜の方が前記第一のシリコン窒化膜
    よりもエッチングレートが小さいことを特徴とする請求
    項1または2に記載の薄膜トランジスタ。
  4. 【請求項4】 多結晶シリコンからなる半導体層の上
    に、シリコン酸化膜からなるゲート絶縁膜と、層間絶縁
    膜とが順に積層された薄膜トランジスタの製造方法にお
    いて、前記層間絶縁膜が、膜質の異なる二層のシリコン
    窒化膜によって形成されると共に、前記二層のシリコン
    窒化膜がプラズマCVD法により連続して堆積されるこ
    とを特徴とする薄膜トランジスタの製造方法。
  5. 【請求項5】 前記二層のシリコン窒化膜のうち、前記
    シリコン薄膜側の第一のシリコン窒化膜の方が他方の第
    二のシリコン窒化膜よりも低温で成膜されることを特徴
    とする請求項4記載の薄膜トランジスタの製造方法。
JP19957997A 1997-07-25 1997-07-25 薄膜トランジスタの製造方法 Expired - Fee Related JP3382130B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19957997A JP3382130B2 (ja) 1997-07-25 1997-07-25 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19957997A JP3382130B2 (ja) 1997-07-25 1997-07-25 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH1146000A true JPH1146000A (ja) 1999-02-16
JP3382130B2 JP3382130B2 (ja) 2003-03-04

Family

ID=16410198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19957997A Expired - Fee Related JP3382130B2 (ja) 1997-07-25 1997-07-25 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP3382130B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905982B2 (en) 2001-05-15 2005-06-14 Renesas Technology Corp. Method of manufacturing a semiconductor integrated circuit device
US7372113B2 (en) * 2002-05-29 2008-05-13 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US7541646B2 (en) 2006-03-08 2009-06-02 Mitsubishi Electric Corporation Thin film transistor device and method of manufacturing the same
JP2018207113A (ja) * 1999-06-02 2018-12-27 株式会社半導体エネルギー研究所 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018207113A (ja) * 1999-06-02 2018-12-27 株式会社半導体エネルギー研究所 半導体装置
US6905982B2 (en) 2001-05-15 2005-06-14 Renesas Technology Corp. Method of manufacturing a semiconductor integrated circuit device
US7372113B2 (en) * 2002-05-29 2008-05-13 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US7541646B2 (en) 2006-03-08 2009-06-02 Mitsubishi Electric Corporation Thin film transistor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP3382130B2 (ja) 2003-03-04

Similar Documents

Publication Publication Date Title
US7524706B2 (en) Method of fabricating a thin film transistor array panel
US6395586B1 (en) Method for fabricating high aperture ratio TFT's and devices formed
JPH06132303A (ja) 薄膜トランジスタおよびその作製方法
JP4132556B2 (ja) 液晶表示装置および液晶表示装置の製造方法
JP3426170B2 (ja) 半導体装置の製造方法
JPH10270701A (ja) 薄膜トランジスタおよびその製法
JP3565993B2 (ja) 半導体装置の製造方法
US20040023446A1 (en) Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display
US6534350B2 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
KR20000072230A (ko) 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법
JP3382130B2 (ja) 薄膜トランジスタの製造方法
JP3171673B2 (ja) 薄膜トランジスタ及びその製造方法
JPH1197699A (ja) 薄膜トランジスタ
JP2000036603A (ja) 薄膜トランジスタの製造方法
JP2005038994A (ja) 薄膜トランジスタ及びその製造方法と、この薄膜トランジスタを備える表示装置及びその表示装置の製造方法
JPH09260668A (ja) 薄膜トランジスタおよびその製造方法
JP3613221B2 (ja) 薄膜トランジスタの製造方法
JP3291069B2 (ja) 半導体装置とその作製方法
JP2776411B2 (ja) 順スタガ型薄膜トランジスタ及びその製造方法
JP3585534B2 (ja) 半導体装置の作製方法
JPH07321337A (ja) 半導体集積回路およびその作製方法
JPH0613607A (ja) 多結晶シリコン薄膜トランジスタ
KR100303710B1 (ko) 비정질실리콘박막트랜지스터와액정표시소자구조및제조방법
JP2000150907A (ja) 半導体装置の作製方法
JPH08248441A (ja) 液晶表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees