KR20000072230A - 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법 - Google Patents
액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR20000072230A KR20000072230A KR1020000048047A KR20000048047A KR20000072230A KR 20000072230 A KR20000072230 A KR 20000072230A KR 1020000048047 A KR1020000048047 A KR 1020000048047A KR 20000048047 A KR20000048047 A KR 20000048047A KR 20000072230 A KR20000072230 A KR 20000072230A
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- layer
- thin film
- film transistor
- electrode
- Prior art date
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 33
- 239000010409 thin film Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 3
- 239000012535 impurity Substances 0.000 claims abstract description 31
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910021334 nickel silicide Inorganic materials 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 12
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 12
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims abstract description 6
- 229910052709 silver Inorganic materials 0.000 claims abstract 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 39
- 239000010408 film Substances 0.000 claims description 32
- 229910052759 nickel Inorganic materials 0.000 claims description 20
- 229910052750 molybdenum Inorganic materials 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000002207 thermal evaporation Methods 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 82
- 229910021332 silicide Inorganic materials 0.000 description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 17
- 229910020177 SiOF Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- -1 Acryl Chemical group 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 125000002947 alkylene group Chemical group 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Abstract
본 발명은 액정 표시소자(Liquid Crystal Display : 이하 LCD로 칭함)에 사용하는 박막 트랜지스터의 제작 공정에 필요한 마스크 수를 줄이는 방법 및 고농도 불순물층과 화소 전극 사이에 니켈 실리사이드 혹은 니켈 실리사이드와 금속층(Mo, Cr, Al, Ti, Au, Pd. Ag 등)이 형성되는 것을 특징으로 하는 박막 트랜지스터(Thin Film Transistor : 이하 TFT로 칭함)구조에 관한 것이다. 본 발명의 실시 예에 따른 TFT는 절연 기판상에 게이트, 활성층 및 소오스/드레인 전극이 형성된 TFT에 있어서, 소오스/드레인 전극이 실리사이드 혹은 실리사이드와 금속층으로써 형성된다. 본 발명의 실시 예에 따른 TFT 제작에 있어서 기존 공정보다 1∼2 장의 마스크 수를 감소시켜서 스윗칭 소자인 TFT를 형성할 수 있다. 소오스/드레인 전극은 실리사이드층 및 투명전극 혹은 실리사이드층, 금속층 및 투명전극의 적층으로 이루어진다.
Description
본 발명은 LCD(liquid-crystal display)의 스윗칭 소자로서 사용되는 박막 트랜지스터(Thin Film Transistor ; 이하 TFT라 칭함)에 관한 것으로써, TFT의 제작시 고농도 불순물층과 화소 TCO(transparent conducting electrode) 전극 사이에 니켈 실리사이드층 혹은 니켈 실리사이드와 금속층이 형성되는 것을 특징으로 하는 TFT 공정에 관한 것이다.
일반적으로 LCD의 화소전극 구동용 스위칭소자로 사용되는 TFT는 활성층인 반도체층을 사이에 두고 게이트 전극과 소오스/드레인 전극이 분리되어 있는 스테거드(staggered)형과 반도체의 일면에 게이트 전극과 소오스/드레인 전극이 형성되어 있는 코플라나(coplanar)형으로 크게 분류된다.
그리고 이러한 TFT는 활성층의 물질에 따라 비정질 실리콘, 미세 결정질 실리콘 또는 다결정 실리콘을 이용한 TFT와 화합물 반도체를 이용한 TFT가 있다. 이들 중 비정질 실리콘(Amorphous Silicon) TFT는 양산성과 대면적화 측면에서 우수한 장점을 갖는다. 그러나 일반적으로 LCD의 제작공정이 기본적으로 TFT 어레이 제작에 5개의 마스크를 사용하여야 하므로 생산성 면에서 마스크 공정의 수를 줄이는 방법이 요구되어지고 있다. 또한, 마스크 수를 줄이기 위한 조건으로 역 스테거드형 TFT에서 화소 TCO 전극과 고농도 불순물층을 직접 접촉시키는 방법이 연구되고 있다. 하지만 고농도 불순물층은 자체의 저항이 크기 때문에 TCO 전극과 직접 접촉시 접촉 저항이 커진다는 단점이 있고, 또한 TCO 전극과 고농도 불순물층의 접촉 특성이 좋지 않다는 단점이 있다. 따라서 TFT에서 소오스/드레인 영역에 실리사이드층 혹은 니켈 실리사이드와 금속층을 형성시킴으로써 TCO 전극과의 접촉 특성을 향상시키고 데이터 라인의 저항을 줄일 수 있다.
일반적으로 역스테거드형 TFT를 사용하여 LCD를 제작할 경우, TFT 마스크 공정의 수를 감소시키기 위해서, 고농도 불순물층과 화소 TCO 전극을 직접 접촉시키는 방법이 요구되어 진다. 이때 고농도 불순물층의 저항이 크고 TCO 전극과의 접촉 특성이 좋지 않다는 단점이 있다. 이런 문제점 들은 고농도 불순물층 위에 두께가 1 Å ∼ 500 Å 인 니켈 실리사이드 층을 형성시킴으로써 해결될 수 있다. 실리사이드 형성을 위해서 증착된 니켈의 두께가 얇기 때문에 생산성을 향상 시킬 수 있고, 200 ℃ ∼ 400 ℃ 의 온도에서 실리사이드 층이 형성되기 때문에 저가의 유리 기판을 사용할 수 있다는 장점이 있다. 이렇게 형성된 니켈 실리사이드층은 TFT-LCD를 동작시키기에 충분한 저항값을 나타내며 TCO 전극과 좋은 접촉 특성을 나타낸다. 이렇게 고농도 불순물층과 TCO 전극사이에 니켈 실리사이드가 형성된 TFT를 LCD제작에 응용할 경우 기존의 방법에 비해 적은 마스크수로서 TFT제작이 가능하므로 생산성 향상과 비용절감 효과를 기대할 수 있다.
제 1 도는 본 발명의 실시 예에 따른 자기정렬형 박막 트랜지스터의 단면 구조도.
제 2 도는 본 발명의 실시 예에 따른 배면 식각형 박막 트랜지스터의 단면 구조도.
제 3 도는 본 발명의 실시 예에 따른 자기정렬형 박막 트렌지스터에서 니켈 실리사이드층을 사용한 TFT 제작 순서도.
제 4 도는 본 발명의 실시 예에 따른 배면 식각형 박막 트랜지스터에서 니켈 실리사이드층을 사용한 TFT 제작 순서도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 절연 기판 20 : 게이트 전극
30 : 게이트 절연막 (실리콘 질화막)
40 : 활성층 (실리콘층)
50 : 식각 마스크/이온 주입 마스크 (실리콘 질화막, 혹은 실리콘 산화막 혹은
불소가 함유된 실리콘 산화막 : 이하SiOF로 칭함, 혹은 벤조 사이클로 부틴(Benzocyclobutene) : 이하 BCB로 칭함) 혹은 포토 레지스트
60 : 고농도 불순물층 또는 고농도 이온 주입층
70 : 소오스/드레인 전극
71 : 소오스/드레인 실리사이드층
80 : 화소 투명 전극 (Transparent Conducting Oxide : 이하 TCO라 칭함)
90 : 데이터 배선 전극
110 : 보호막 (실리콘 질화막, Acryl, BCB 등)
상기 목적을 달성하기 위한 본 발명은 절연 기판상에 게이트 전극, 게이트 절연막, 활성층, 고농도 불순물층이 형성된 TFT에 있어서 상기 고농도 불순물층 위에 소오스/드레인 영역으로 니켈 실리사이드 혹은 니켈 실리사이드와 금속(Mo, Cr, Al, Ti, Au, Pd. Ag 등)층이 형성된 것을 특징으로 한다.
본 발명의 실시 예에 따라 절연기판상에 게이트 금속, 게이트 절연막, 활성층 및 니켈 실리사이드 혹은 니켈 실리사이드와 금속층을 이용한 소오스/드레인 전극이 형성된 박막트랜지스터를 이용함을 특징으로 한다.
본 발명의 실시 예에 따라 절연 기판상에 게이트 금속, 게이트 절연막, 채널 활성층 및 실리사이드 혹은 니켈 실리사이드와 금속(Mo, Cr, Al, Ti, Au, Pd. Ag 등)층을 이용한 소오스/드레인 전극이 형성된 자기 정렬형 TFT에 있어서 소오스/드레인 전극은 자기정렬방식으로 이루어짐을 특징으로 한다.
본 발명의 실시 예에 따라 절연 기판상에 게이트 금속, 게이트 절연막, 활성층 및 소오스/드레인(Mo, Cr, Al, Ti, Au, Pd. Ag 등) 전극이 형성된 배면 식각형 TFT에 있어서 소오스/드레인 전극은 화소 TCO 전극과의 접촉을 위하여 니켈 실리사이드와 금속(Mo, Cr, Al, Ti, Au, Pd. Ag 등)층으로 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따라 제작된 TFT 데이터 배선은 실리사이드층, 금속층(Mo, Cr, Al, Ti, Au, Pd. Ag 등) 그리고 TCO의 적층으로 이루어짐을 특징으로 한다.
본 발명의 실시 예에 따라 제작된 TFT는 기존의 공정보다 하나, 혹은 두 개의 마스크 수를 줄일 수 있음을 특징으로 한다.
이하 본 발명에 따른 바람직한 실시 예를 첨부도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제 1 도는 본 발명의 실시 예에 따른 SiOF, SiNx혹은 BCB를 식각 마스크/이온 주입 마스크로 사용한 자기정렬형 TFT의 단면 구조를 도시한 것이다.
제 1 도를 참조하면, 본 발명의 실시 예에 따른 TFT는 절연기판(10)의 소정부분에 게이트 전극(20)이 형성된다. 게이트 전극(20)은 후속의 공정에서 형성되는 박막들의 스텝 커버리지(step coverage)를 향상시키기 위하여 양측 면이 기울기를 갖도록 경사식각되며, Cr, Al, Mo, W, Ta, Cu 등의 금속으로 형성된다. 게이트 전극(20)을 포함하는 절연 기판(10)상에 게이트 절연막(30)이 형성된다. 제 1 도에는 게이트 절연막(30)으로서 실리콘 질화막을 사용하였다. 게이트 전극(20)상부의 게이트 절연막(30)상에는 활성층(40)이 형성된다. 본 발명에서는 활성층(40)으로 비정질 실리콘 층이 형성되나, 수소화된 비정질 실리콘 박막, 다결정 실리콘 박막 또는 화합물 반도체 박막이 사용될 수 있다. 활성층(40)중 소오스/드레인 전극(70) 사이의 거리에 대응되는 부분이 채널영역이 된다. 소오스/드레인 전극(70) 영역의 저 저항성 접촉층 형성을 위한 고농도 이온 주입으로부터 활성층의 채널영역 보호를 위해 채널영역 상부에 이온 주입 마스크 또는 식각 마스크로서 SiOF, SiNx혹은 BCB 박막(50)을 형성시킨다. 소오스/드레인 전극(70)을 형성하기 위하여 니켈을 니켈 전극을 이용한 플라즈마 방법, 스퍼터링 방법 또는 열증발법(thermal evaporation)에 의해서 증착 후, 소오스/드레인 전극(70)을 형성한다.
상기한 바와 같은 구조를 갖는 본 발명의 실시 예에 따른 SiOF, SiNx혹은 BCB 박막을 이온 주입 마스크/식각 마스크로 갖는 자기정렬형 TFT의 제조방법을 설명하면 다음과 같다.
먼저, 절연기판(10)상에 Cr, Al, Mo, W, Ta 등과 같은 금속 막을 증착한 다음 경사식각을 하여 게이트 전극(20)을 형성하고, 게이트 전극(20)을 포함한 절연 기판(10)상에 게이트 절연막(30)을 형성한다. 플라즈마 여기에 의한 NH3, SiH4, He 혼합기체를 이용하여 절연 기판(10)상에 게이트 절연막(30)으로서 실리콘 질화막을 증착한다. 실리콘 질화막(두께 : 1,000∼3,500 Å)은 기판온도 230 ℃∼300 ℃, RF power는 30∼100 W, 가스압력은 200∼600 mTorr인 조건에서 증착한다.
다음, 게이트 절연막(30)상에 비정질 실리콘층을 증착한다. 이때, 활성층(40)인 비정질 실리콘층은 사일렌 (SiH4) 가스유량이 1.0 sccm, 기판온도 230∼300℃, RF 전력은 10∼100 W, 가스압력은 150∼400 mTorr인 증착조건에서 화학 기상 증착법 (Chemical Vapor Deposition ; 이하 CVD라 한다) 장비 내에서 증착한다. 다음 고농도 이온이 주입된 저항성 접촉층 형성을 위한 이온 주입 마스크(50)로서 SiOF 또는 SiNx박막을 증착하거나, 혹은 BCB 박막을 회전 증착 방법(4000/rpm, 30초)으로 입힌다. SiOF 박막은 사일렌 (SiH4) 가스유량 0.5 sccm, SiF4가스유량 2∼10 sccm, O2가스유량 20∼60 sccm, He 가스 유량 100 sccm, 기판온도 230∼300 ℃, RF 전력은 40∼100 W, 가스압력은 150∼400 mTorr인 조건으로 1,500∼3,000 Å으로 증착한다. 이어서 후면 노광 방식으로 활성층 채널 영역 상층 및 게이트 전극 영역을 제외한 모든 영역의 SiOF, SiNx혹은 BCB 박막을 제거시킨다. 저 저항성 접촉층(60) 인 고농도로 불순물 이온이 주입된 비정질 실리콘층 형성을 위해 포스핀(PH3) 가스유량이 0.01∼0.1 sccm, RF power는 10∼100 W, 가속전압 3∼9 kV, 기판온도는 200∼300 ℃인 조건으로 이온샤우어 방법으로 도핑한다.
이어서, RF 스퍼터링 방법으로 RF 전력 50∼150 W로 니켈 막을 기판 전면에 증착하거나 열증발법이나 니켈 전극을 이용한 플라즈마에 의해서 니켈 막을 기판 전면에 증착한다. 상기 저 저항성 접촉층(60) 및 소오스/드레인 전극(70) 형성을 위해 니켈 소오스/드레인 전극(70)을 노광 식각 작업을 통하여 형성한다. 형성된 니켈의 소오스/드레인 전극영역의 실리사이드(71) 형성을 위하여 200 ℃에서 1 시간동안 열처리를 한다. 열처리를 통하여 소오스/드레인 전극부위 고농도 불순물이 주입된 비정질 실리콘상에 실리사이드(71)가 형성되며, 스톱퍼(50)층 위의 니켈은 스톱퍼로 사용된 SiOF, SiNx나 BCB와 반응하지 않으므로 실리사이드를 형성하지 않은 니켈을 완전히 식각 해내면 소오스/드레인 전극(70) 부위만 실리사이드(71)가 형성된다. 보호층(110)으로 전면에 실리콘 질화막이나 아크릴(Acryl) 또는 BCB를 형성한다. 이후에 게이트 전극(20), 소오스 전극(70) 및 드레인 전극(71) 접촉구멍을 형성한다. 따라서 SiOF, SiNx혹은 BCB 박막을 식각 마스크/이온 주입 마스크로 갖는 자기정렬형 TFT가 제작된다.
제 2 도는 본 발명의 실시 예에 따른 배면 식각형 TFT의 단면 구조를 도시한 것이다.
제 2 도를 참조하면, 본 발명의 실시 예에 따른 TFT는 절연기판(10)의 소정부분에 게이트 전극(20)이 형성된다. 게이트 전극(20)은 후속의 공정에서 형성되는 박막들의 스텝 커버리지(step coverage)를 향상시키기 위하여 양측 면이 기울기를 갖도록 경사식각되며, Cr, Al, Mo, W, Ta,Cu 등의 금속으로 형성된다. 게이트 전극(20)을 포함하는 절연 기판(10)상에 게이트 절연막(30)이 형성된다. 제 2 도에는 게이트 절연막(30)으로서 실리콘 질화막을 사용하였다. 게이트 전극(20)상부의 게이트 절연막(30)상에는 활성층(40)이 형성된다. 본 발명에서는 활성층(40)으로 비정질 실리콘층이 형성되나, 수소화된 비정질 실리콘 박막, 다결정 실리콘 박막 또는 화합물 반도체 박막이 사용될 수 있다. 활성층(40)중 소오스/드레인 전극(70) 사이의 거리에 대응되는 부분이 채널영역이 된다. 활성층 상부에 저항성 접촉을 위해서 고농도 불순물층(60)을 형성한 후, 소오스/드레인 전극(70)을 형성하기 위하여 니켈을 스퍼터링 방법 또는 열증발법 또는 니켈 전극을 이용한 플라즈마에 의해서 증착한 후 실리사이드층을 형성시킨다. 소오스/드레인 실리사이드층(71) 형성은 200 ℃에서 1 시간동안 열처리로 형성한다. 연속적으로 채널 영역의 저 저항성 고농도 불순물층을 제거한다. 보호층(110)으로 전면에 실리콘 질화막이나 아크릴(Acryl) 또는 BCB를 형성한다. 이후에 게이트 전극(20), 소오스/드레인 전극(70) 접촉구멍을 형성한다. 따라서 소오스/드레인이 실리사이드로 형성된 배면 식각형 TFT가 완성된다.
제 3 도는 제 1 도에서 제시된 실리사이드를 사용한 자기정렬형 TFT를 사용한 TFT 제작 순서를 도식화한 것이다.
먼저 1번 마스크를 이용해 게이트 전극(20)을 형성한다. 이어서 게이트 절연막(30)과 활성층인 비정질 실리콘층(40)을 증착하고 식각 및 이온주입 마스크 역할을 하는 층으로 SiOF나 SiNx를 증착하거나 BCB를 회전 증착 방법으로 형성한다. 다음으로 후면 노광 방법으로 식각 마스크(50)를 형성하고 고농도 불순물층을 형성하기 위하여 이온 샤우어 방법으로 도핑하거나 고농도 불순물층(60)을 증착한다. 다음으로 고농도 불순물층에 실리사이드층(71)을 형성시키기 위해서 스퍼터링 방법이나 니켈 전극을 이용한 플라즈마 방법을 사용하여 니겔을 증착한 후 200∼400 ℃에서 1시간 동안 열처리하여 실리사이드를 형성한다. 광상태에서의 누설 전류를 감소시키기 위해서 두 번째 마스크를 사용하여 비정질 실리콘과 고농도 불순물층을 채널과 소오스/드레인 영역(70)만 남기고 식각한다. 또한 이후에 정전기 방지회로의 형성을 위해서 게이트 절연막 부분도 식각한다. 다음으로 소오스/드레인 전극(70), 화소전극(80)과 데이터 라인(90)을 형성하기 위해 TCO 전극을 증착하고 3번 마스크를 이용해서 소오스 전극/드레인 전극(70), 화소전극(80)과 데이터 라인(90)을 형성한다. 마지막으로 보호막(110)을 형성하고 4번 마스크를 이용하여 전극의 접촉구멍을 형성한다.
제 4 도는 제 2 도에서 예시된 배면 식각형 TFT에서 TCO 전극과 고농도 불순물층의 접촉을 위해서 실리사이드층을 사용한 TFT의 제작 순서도이다.
먼저 1번 마스크를 이용해 게이트 전극(20)을 형성한다. 이어서 게이트 절연막(30), 활성층인 비정질 실리콘층(40)과 고농도 불순물층(60)을 연속적으로 형성한다. 다음으로 소오스/드레인 전극(70)과 데이터 라인(90)을 형성하기 위해서 스퍼터링 방법이나 열증발법이나 니켈 전극을 이용한 플라즈마 방법을 사용하여 니켈을 증착한 후, TCO 전극과의 접촉 특성을 위한 니켈 실리사이드를 형성하기 위해서 200∼400 ℃에서 1시간 동안 열처리한다. 다음에 2 번 마스크를 사용하여 채널과 소오스/드레인 영역, 데이터 라인만 남기고 니켈 실리사이드, 고농도 불순물층(60)과 활성층인 비정질 실리콘층(40) 그리고 게이트 절연막(30)을 식각한다. 다음으로 화소전극과 데이터 라인(90)을 형성하기 위해 TCO를 증착하고, 3번 마스크를 이용해서 소오스 전극(70)과 드레인 전극(71) 및 화소 투명 전극(80)과 데이터 라인(90)을 형성한 후, 채널 영역에 남아있는 고농도 불순물층을 식각한다. 마지막으로 보호막(110)을 증착하고 4번 마스크를 이용하여 전극 접촉구멍을 형성한다.
상기한 바와 같이 본 발명에 따르면 고농도 불순물층과 TCO 전극사이에 니켈 실리사이드 혹은 니켈 실리사이드와 금속(Mo, Cr, Al, Ti, Au, Pd. Ag 등)을 형성시킴으로써 저 마스크수 공정에 의한 TFT를 제작 할 수 있으므로 생산성 향상과 LCD 제작 비용을 크게 절감할 수 있다.
Claims (7)
- 절연기판과,절연기판상의 게이트 전극,활성층 및 소오스/드레인 전극 및 보호막이 형성된 비정질 실리콘 박막 트랜지스터에 있어서,저항성 접촉층인 고농도로 이온이 주입된 비정질 실리콘층 또는 고농도 불순물이 포함된 비정질 실리콘 상에 소오스/드레인 접촉을 위하여 금속과 니켈 실리사이드의 이중층을 사용하는 것을 특징으로 하는 비정질 실리콘 박막 트랜지스터 제조 방법.
- 제 1항에 있어서,니켈 전극을 이용한 플라즈마를 이용하여 도핑된 비정질 실리콘 상에 니켈을 증착하여 니켈 실리사이드를 형성하는 것을 특징으로 하는 비정질 실리콘 박막 트랜지스터 제조 방법.
- 제 1항에 있어서,스퍼터링 방법 혹은 열 증발법으로 니켈을 도핑된 비정질 실리콘 상에 증착하여 니켈 실리사이드를 형성하는 것을 특징으로 하는 비정질 실리콘 박막 트랜지스터 제조 방법.
- 제 1항에 있어서,니켈 실리사이드의 형성 온도가 200 ℃ ∼ 400 ℃ 인 것을 특징으로 하는 비정질 실리콘 박막 트랜지스터 제조 방법.
- 제 1항에 있어서,니켈 실리사이드의 두께가 1Å ~ 500 Å인 것을 특징으로 하는 비정질 실리콘 박막 트랜지스터 제조 방법.
- 제 1항에 있어서,박막 트랜지스터의 제작 공정에 있어서,채널과 소오스/드레인 영역, 데이터 배선만 남기고, 니켈 실리사이드와 금속(Mo, Cr, Al, Ti, Au, Pd. Ag 등)층, 고농도 불순물이 포함된 비정질 실리콘층 혹은 불순물 이온이 주입된 도핑된 비정질 실리콘층 , 비정질 실리콘층, 게이트 절연막을 동시에 식각하고,소오스/드레인 전극, 화소전극과 데이터 배선, 고농도 불순물층 혹은 니켈 실리사이드와 금속층을 동시에 식각하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 1항에 있어서,소오스/드레인 전극이 금속(Mo, Ni, Cr, Al, Ti, Au, Pd, Ag,Cu 등)/ 니켈 실리사이드/ 고농도 불순물이 포함된 비정질 실리콘층의 적층 구조를 가지는 박막 트랜지스터의 구조를 가지는 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000048047A KR20000072230A (ko) | 2000-08-19 | 2000-08-19 | 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000048047A KR20000072230A (ko) | 2000-08-19 | 2000-08-19 | 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000072230A true KR20000072230A (ko) | 2000-12-05 |
Family
ID=19683969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000048047A KR20000072230A (ko) | 2000-08-19 | 2000-08-19 | 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000072230A (ko) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496420B1 (ko) * | 2001-03-02 | 2005-06-17 | 삼성에스디아이 주식회사 | 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법 |
| KR100507278B1 (ko) * | 2001-05-31 | 2005-08-09 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치 제조방법 |
| KR100659532B1 (ko) * | 2003-11-28 | 2006-12-19 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| KR100799464B1 (ko) * | 2001-03-21 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100878275B1 (ko) * | 2002-09-03 | 2009-01-13 | 삼성전자주식회사 | 저저항 배선을 사용하는 박막 트랜지스터 기판 및 이를포함하는 액정표시장치 |
| KR100897487B1 (ko) * | 2001-06-05 | 2009-05-14 | 엘지디스플레이 주식회사 | 액정표시소자의 어레이 기판 및 그 제조방법 |
| KR100947525B1 (ko) * | 2003-03-12 | 2010-03-12 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법 |
| KR20140082420A (ko) * | 2012-12-24 | 2014-07-02 | 동우 화인켐 주식회사 | 박막 트랜지스터의 어레이 형성 방법 |
| KR20140082419A (ko) * | 2012-12-24 | 2014-07-02 | 동우 화인켐 주식회사 | 박막 트랜지스터의 어레이 형성 방법 |
| CN112635574A (zh) * | 2020-12-31 | 2021-04-09 | 北海惠科光电技术有限公司 | 一种液晶显示面板、薄膜晶体管及其制备方法 |
| WO2023050238A1 (zh) * | 2021-09-29 | 2023-04-06 | 京东方科技集团股份有限公司 | 非晶硅薄膜晶体管及其制备方法、显示面板 |
-
2000
- 2000-08-19 KR KR1020000048047A patent/KR20000072230A/ko not_active Application Discontinuation
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496420B1 (ko) * | 2001-03-02 | 2005-06-17 | 삼성에스디아이 주식회사 | 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법 |
| KR100799464B1 (ko) * | 2001-03-21 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100507278B1 (ko) * | 2001-05-31 | 2005-08-09 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치 제조방법 |
| KR100897487B1 (ko) * | 2001-06-05 | 2009-05-14 | 엘지디스플레이 주식회사 | 액정표시소자의 어레이 기판 및 그 제조방법 |
| KR100878275B1 (ko) * | 2002-09-03 | 2009-01-13 | 삼성전자주식회사 | 저저항 배선을 사용하는 박막 트랜지스터 기판 및 이를포함하는 액정표시장치 |
| KR100947525B1 (ko) * | 2003-03-12 | 2010-03-12 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법 |
| US7420212B2 (en) | 2003-11-28 | 2008-09-02 | Samsung Sdi Co., Ltd. | Flat panel display |
| KR100659532B1 (ko) * | 2003-11-28 | 2006-12-19 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| KR20140082420A (ko) * | 2012-12-24 | 2014-07-02 | 동우 화인켐 주식회사 | 박막 트랜지스터의 어레이 형성 방법 |
| KR20140082419A (ko) * | 2012-12-24 | 2014-07-02 | 동우 화인켐 주식회사 | 박막 트랜지스터의 어레이 형성 방법 |
| CN112635574A (zh) * | 2020-12-31 | 2021-04-09 | 北海惠科光电技术有限公司 | 一种液晶显示面板、薄膜晶体管及其制备方法 |
| CN112635574B (zh) * | 2020-12-31 | 2023-06-09 | 北海惠科光电技术有限公司 | 一种液晶显示面板、薄膜晶体管及其制备方法 |
| WO2023050238A1 (zh) * | 2021-09-29 | 2023-04-06 | 京东方科技集团股份有限公司 | 非晶硅薄膜晶体管及其制备方法、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100225098B1 (ko) | 박막트랜지스터의 제조방법 | |
| US6362028B1 (en) | Method for fabricating TFT array and devices formed | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| US20030148567A1 (en) | Poly-silicon thin film transistor having back bias effects and fabrication method thereof | |
| CN101770124A (zh) | Tft-lcd阵列基板及其制造方法 | |
| KR100317641B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100473997B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR20000072230A (ko) | 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법 | |
| KR20020056114A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP3352191B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100930362B1 (ko) | 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법 | |
| US6549252B1 (en) | Reflective liquid crystal display device having a TFT as a switching element and method for fabricating the same | |
| KR100317640B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH1197699A (ja) | 薄膜トランジスタ | |
| KR100303710B1 (ko) | 비정질실리콘박막트랜지스터와액정표시소자구조및제조방법 | |
| KR100504538B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 | |
| KR100452445B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR20000074451A (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| KR100452443B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| KR100370451B1 (ko) | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 | |
| KR100452446B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100447893B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR20000014381A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100304551B1 (ko) | 박막트랜지스터제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |